JP2007036237A - 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜 - Google Patents

複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜 Download PDF

Info

Publication number
JP2007036237A
JP2007036237A JP2006199877A JP2006199877A JP2007036237A JP 2007036237 A JP2007036237 A JP 2007036237A JP 2006199877 A JP2006199877 A JP 2006199877A JP 2006199877 A JP2006199877 A JP 2006199877A JP 2007036237 A JP2007036237 A JP 2007036237A
Authority
JP
Japan
Prior art keywords
metal oxide
composite metal
dielectric film
foil
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006199877A
Other languages
English (en)
Inventor
Won Hoon Song
ホーン ソン、ウォン
Yul Kyo Chung
キョ チュン、ユル
Sung Taek Lim
テク リム、スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050099536A external-priority patent/KR100665263B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007036237A publication Critical patent/JP2007036237A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】通常の低温成膜工程を通じ一部金属元素の膜構造を形成した後、水熱合成法を通じ他の金属の合成と結晶化を実現する複合酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜を提供する。
【解決手段】基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる誘電体膜を製造する方法において、少なくとも２種の金属元素のうち一部金属元素を含む非晶質薄膜を形成する段階と、少なくとも２種の金属元素のうち残り他の金属元素の前駆体が混合された水熱反応溶液を備える段階と、水熱反応溶液に非晶質薄膜を浸漬させる段階と、残り他の金属が非晶質薄膜に合成され結晶化された複合酸化物膜が形成されるよう、非晶質薄膜を水熱処理する段階とを含む。
【選択図】図６

Description

本発明は複合金属酸化物誘電体膜に関するものとして、より詳細には通常の成膜工程と水熱合成法を利用してチタン酸バリウム(ＢａＴｉＯ３)のような２種以上の金属元素を含む誘電体膜を製造する方法とそれから製造された誘電体膜に関する。
一般的に電子装置の小型化傾向に伴い、半導体能動素子が漸次内蔵化される一方、能動素子の入出力端子数が増加するに連れ、その周りにより多くの受動素子の確保空間が要求されている。特に、デカップリングキャパシタのような受動素子は運用周波数の高周波化に伴いインダクタンスを減少させるため入力端子と最近接距離に配置される必要がある。
このような要求を満たすため、最近は内蔵型キャパシタ技術が提案され活発に研究されている。
内蔵型キャパシタはメモリカード、ＰＣメインボード及び各種ＲＦモジュールに使用される印刷回路基板に内蔵された形態として、製品のサイズを画期的に減少させることが可能なだけではなく、能動素子の入力端子に近接距離に配置することが可能なため、信号ラインの長さを最小化し誘導インダクタンスを大きく低減させることが可能という長所がある。
このような内蔵型キャパシタを具現するためには印刷回路基板の積層構造として高誘電率を有する誘電体膜を形成する技術が要求される。しかし、印刷回路基板の主材料のポリマー系複合体は熱に弱いため、高誘電率を有する誘電体膜を形成するには多くの制約がある。
即ち、スピンコーティングのような低温成膜工程により形成しても、一般的に低温から成膜された誘電体膜は完全な結晶性により低い誘電率(例、５以下)を有する。従って、成膜後に誘電率の向上のため熱処理による結晶化過程が追加的に要求される。しかし、このような熱処理工程は通常４００℃以上の高温から成されるため、通常の印刷回路基板の変形及び損傷を引き起こす恐れがある。
このように、低温で高誘電率を有する誘電体膜を得ることは大変難しく、このような問題はエンベデッドキャパシタを実用化するに大きな技術的障害と認識されている。
本発明は上記の従来技術の問題を解決するためのものとして、その目的は通常の低温成膜工程を通じ一部金属元素の膜構造を形成した後、水熱合成法を通じ他の金属の合成と結晶化を実現する複合酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜を提供することにある。
上記の技術的課題を実現するため、本発明は、基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる誘電体膜を製造する方法において、上記少なくとも２種の金属元素のうち一部金属元素を含む非晶質薄膜を形成する段階と、上記少なくとも２種の金属元素のうち残り他の金属元素の前駆体が混合された水熱反応溶液を備える段階と、上記水熱反応溶液に上記非晶質薄膜を浸漬させる段階と、上記残り他の金属が上記非晶質薄膜に合成され結晶化された複合酸化物膜が形成されるよう、上記非晶質薄膜を水熱処理する段階を含む複合金属酸化物誘電体膜の製造方法を提供する。
上記基板はフォイル(ｆｏｉｌ)、ウェーハ(ｗａｆｅｒ)及びＣＣＬ(Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅｓ)基板のうちから選択されたものであり得る。また、上記基板はＴｉフォイル、Ｃｕフォイル及びＡｌフォイルで構成されたグループから選択されたものであることが可能で、好ましく上記基板は Ｃｕフォイルであることも可能である。
上記複合金属酸化物はチタン酸バリウム(ＢａＴｉＯ３)、チタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)で構成されたグループから選択されたものであることが可能である。この場合に、上記非晶質薄膜はＴｉまたはＴｉＯ２のうちから選択されたものであり得る。
好ましく、上記複合金属酸化物はチタン酸バリウム(ＢａＴｉＯ３)であることが可能で、この場合に、上記非晶質薄膜はＴｉまたはＴｉＯ２のうちから選択されたものであることが可能で、上記残り他の金属元素の前駆体はＢａＣｌ２、Ｂａ(ＮＯ３)２及びＢａ(ＯＨ)３で構成されたグループのうちから選択された少なくとも一つであり得る。
本発明の一実施形態において、上記非晶質薄膜形成段階はゾルゲル(ｓｏｌ-ｇｅｌ)スピンコーティング法で実施されることが可能である。これとは異なり、上記非晶質薄膜形成段階は約４００℃以下の低温スパッタリング工程で実施されることが可能である。
また、上記水熱処理温度は、好ましくは約４００℃以下で、より好ましくは約１５０〜約２８０℃であることが可能である。
また、上記非晶質薄膜を水熱処理する段階を、下部に一部非晶質薄膜が残留するよう実施することにより、その残留された非晶質薄膜をバリア層として提供することも可能である。
また、本発明は上記のような方法で製造された複合酸化物誘電体膜を提供し、このように製造された誘電体膜は５０以上の誘電率を有することが可能である。
本発明の誘電体膜は基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる複合金属酸化物誘電体膜に関するものである。
上記基板はフォイル(ｆｏｉｌ)、ウェーハ(ｗａｆｅｒ)及びＣＣＬ(Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅｓ)基板のうち選択されたものであることが可能である。また、上記基板はＴｉフォイル、Ｃｕフォイル及びＡｌフォイルで構成されたグループから選択されたものであることが可能で、好ましく上記基板はＣｕフォイルであることも可能である。
上記複合金属酸化物はチタン酸バリウム(ＢａＴｉＯ３)、チタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)で構成されたグループから選択されたものであることが可能で、好ましく上記複合金属酸化物はチタン酸バリウム(ＢａＴｉＯ３)であることが可能である。
また、上記複合金属酸化物膜の下部に非晶質薄膜が位置することが可能で、上記非晶質薄膜はＴｉまたはＴｉＯ２のうちから選択されることが可能である。
このように、本発明の特徴は低温成膜工程を利用して一部金属元素を含有した非晶質金属酸化膜を形成し水熱合成法を利用して残り他の元素を非晶質金属酸化膜に合成しながら結晶化させることにより全体誘電体膜形成工程を低温で実現することが可能な新たな製造方法を提供することが可能で、またこのように製造された印刷回路基板はエンベデッドキャパシタに有用に利用されることが可能である。
本発明によると、低温成膜工程を利用して一部金属元素を含有した非晶質金属薄膜を形成し水熱合成法を利用して残り他の元素を非晶質金属薄膜に合成しながら結晶化させることにより全体工程を低温から実現しながら、優秀な誘電特性を有する誘電体を膜構造で容易に形成することが可能である。このような良質の誘電体膜の低温形成工程は印刷回路基板のエンベデッドキャパシタ製造方法として非常に有用に応用されることが可能である。
以下、添付の図面を参照に本発明の実施形態をより詳細に説明する。
図１は本発明の実施形態に伴う複合金属酸化物誘電体膜の製造方法を説明するための工程手順図の例である。
先ず、本実施形態に伴う誘電体膜の製造方法は基板上に所望の複合金属酸化物を構成する金属のうち一部元素のみを含む非晶質金属薄膜の形成工程Ｓ１２から始まる。例えば、ＢａＴｉＯ３膜を製造しようとする場合に、通常の低温成膜工程を利用してＴｉまたはＴｉＯ２膜を形成する。本段階で使用可能な低温成膜工程は、ゾルゲルスピンコーティング(ｓｏｌ-ｇｅｌ ｓｐｉｎ ｃｏａｔｉｎｇ)、低温(例、４００℃以下)で実施可能なスパッタリング、化学気相蒸着工程(ＣＶＤ)、パルスレーザー蒸着(ＰＬＤ)のうちから選択された一つの工程であることが可能である。本工程から得られた金属酸化膜は低温成膜工程から得られるため、完全な結晶性を有していない非晶質であるが、所望の大きさと厚さの膜構造で形成されることが可能である。
上記非晶質薄膜が形成される基板の種類は特に制限はされず、例えばフォイル(ｆｏｉｌ)、ウェーハ(ｗａｆｅｒ)及びＣＣＬ(Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅｓ)基板等が利用され得る。 上記基板のうちフォイルを使用する場合、Ｃｕフォイルを使用するとＴｉフォイルまたはＡｌフォイルを使用する場合より製造費用を低減することが可能なためより好ましい。
次いで、上記成膜工程で利用した金属を除いた残り他の金属元素の前駆体が混合された水熱反応溶液を備える（Ｓ１４）。本工程は水熱合成法のための水熱反応溶液を備える工程と理解されることが可能である。ここで使用される金属元素の前駆体は多様な形態の金属塩または金属アルコキシドであり得る。例えば、先の工程の例のようにＢａＴｉＯ３膜を製造するため非晶質ＴｉまたはＴｉＯ２膜を形成する場合には、Ｂａ前駆体としてＢａＣｌ２及びＢａ(ＮＯ３)２のような金属塩またはＢａ(ＯＨ)３のような金属アルコキシドのうち少なくとも一つを利用して適切な水熱反応溶液を備えることが可能である。
次に、備えられた水熱反応溶液が収容された容器内に上記非晶質金属薄膜を配置した後、上記容器を密閉させる（Ｓ１６）。本工程は水熱合成法を収容するための通常の浸漬及び密閉過程と理解されることが可能である。
非晶質金属薄膜を水熱反応溶液に浸漬した後密閉させることは後続熱処理工程において結晶化のための加圧条件を得るためである。
最終的に、上記水熱反応溶液に浸漬された非晶質金属薄膜を水熱処理する工程を実施する（Ｓ１８）。本工程では水熱反応溶液のうち金属前駆体から残り他の金属イオンが非晶質金属薄膜に提供され合成されると同時に、合成された非晶質金属酸化物薄膜部分が結晶化される水熱合成過程が進行される。
その結果、非晶質金属薄膜は所望の結晶化された複合金属酸化物で形成されることが可能である。例えば、例示された水熱合成工程で浸漬されたＴｉまたはＴｉＯ２薄膜に水熱反応溶液中のＢａ＋が合成されながら結晶化され、ＢａＴｉＯ３膜が形成されることが可能である。このような水熱合成過程は段階Ｓ１２で形成された非晶質金属酸化物の基本膜構造を維持しながら行われるため、所望の膜構造の誘電体として提供されることが可能である。
本工程の水熱処理は好ましくは４００℃以下で実施され、より好ましくは１５０〜２８０℃範囲で実施されることが可能である。従って、本実施形態の方法は印刷回路基板のようなポリマー材質上に誘電体膜を形成する方法で適用されることが可能である。
このように、従来の水熱合成法は２種以上の金属塩または金属アルコキシドを利用して共沈殿物を得、上記共沈殿物を水熱合成処理して粉末状の誘電体を製造する方法と使用されていたが、本発明で採用された水熱合成法は低温成膜工程を通じ一部金属で形成された非晶質金属酸化膜と残り他の金属塩または金属アルコキシドを利用した水熱反応溶液を利用して水熱合成処理することにより、非晶質金属酸化膜を結晶化された複合金属酸化物誘電体膜に転換させる方法に応用される。
また、本実施形態に伴い製造された誘電体膜は水熱合成過程から結晶化されるため、通常５０以上の誘電率を有することが可能で、工程によって１０００以上の強誘電性を有することも可能である。
本実施形態の複合金属酸化物誘電体膜は基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる。
上記基板はフォイル、ウェーハ及びＣＣＬ基板のうち選択されることが可能で、上記フォイルはＴｉフォイル、Ｃｕフォイル及びＡｌフォイルのうち選択されることが可能で、好ましくはＣｕフォイルであり得る。
また、複合金属酸化物はチタン酸バリウム(ＢａＴｉＯ３)、チタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)の中から選択されることが可能で、好ましくはチタン酸バリウム(ＢａＴｉＯ３)であることが可能である。
また、本実施形態の複合金属酸化物誘電体膜は上記複合金属酸化物膜の下部にバリア層として非晶質薄膜が位置されることが可能で、好ましく上記非晶質薄膜はＴｉまたはＴｉＯ２のうち選択されることが可能である。
以下、本実施形態の具体的な実施例を通じ本実施形態をより詳細に説明する。
下記の４つの実施例は全て複合金属酸化物誘電体膜としてＢａＴｉＯ３を形成する例であるが、基板の種類及び非晶質金属酸化膜形成工程を異なるように使用した。
（実施例１）
本実施例では、ゾルゲル法を利用して約２００ｎｍ厚さの非晶質金属酸化膜のＴｉＯ２を形成した。Ｐｔ/Ｔｉ/ＳｉＯ２/Ｓｉウェーハ基板上にＴｉ-アルコキシドモノマー前駆体を使用した。また、スピンコーティング過程で低温安定化剤としてβ-ジケトンとＣＨ３ＣＯＯＨを適量使用した。ＴｉＯ２膜形成のためのスピンコーティング工程は４０００ｒｐｍの回転速度で２０秒間３回反復実施し、次いでコーティングされた膜をホットプレートを利用したベーキング工程を通じ２００℃で３０分間乾燥させた。
次に、１ＭのＢａ(ＯＨ)２の水熱合成反応溶液を５０ｍｌ備え、１ｌ容量のオートクレーブ(ａｕｔｏｃｌａｖｅ)に入れ、上記ＴｉＯ２膜を浸漬させた。浸漬された状態でオートクレーブを密閉させた後、約２５０℃で５時間水熱合成を実施した。
このように得られた複合金属酸化物膜に対してＸＲＤ分析を実施した。その分析結果は図２に図示されている。図２に示された通り、約３０°付近で現れたピークを見る際に結晶化されたＢａＴｉＯ３膜が形成されたことを確認することが可能である。
図３（ａ）及び図３（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。
図３（ａ）を参照すると、ＢａＴｉＯ３膜の表面は約１００ｎｍのグレーンで形成されたことを確認することが可能である。また、図３（ｂ）に示された通り、約２１５ｎｍ厚さの結晶化されたＢａＴｉＯ３膜が形成された(下部層はＰｔ電極を示す)。
図４（ａ）及び図４（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。
図４（ａ）に示された結果の通り、本実施例から得られたＢａＴｉＯ３膜が０．１〜１ＭＨｚ帯域で約０．１１の低い誘電損失を有し、図４（ｂ）のように同一周波数帯域で誘電率が６０以上と比較的高い誘電率を有する良質の誘電体膜で形成されたことを確認することが可能であった。
（実施例２）
本実施例では、スパッタリング工程を利用してＰｔ/Ｔｉ/ＳｉＯ２/Ｓｉウェーハ基板上に約６５０ｎｍ厚さの金属酸化膜のＴｉＯ２を形成した。本スパッタリング工程は常温で実施され、その結果得られたＴｉＯ２は非晶質金属酸化膜であった。
次ぎに、第１実施例と類似に水熱合成法を実施した。即ち、１ＭのＢａ(ＯＨ)２の水熱合成反応溶液を５０ｍｌ備え、１ｌ容量のオートクレーブに入れ、上記ＴｉＯ２膜を浸漬させ、浸漬された状態でオートクレーブを密閉させた後に、約２５０℃で５時間水熱合成を実施した。
図５（ａ）及び図５（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。
図５（ａ）を参照すると、ＢａＴｉＯ３膜の表面は約１００ｎｍのグレーンで形成され外形上結晶状で形成され、図５（ｂ）に示された膜断面構造を参照すると、基板表面付近には一部非晶質ＴｉＯ２が残留したが、上部表面部分から約６２５ｎｍ厚さの結晶化されたＢａＴｉＯ３膜が形成されたことを確認することが可能である。本結果はスパッタリング工程から得られたに非晶質酸化膜で第１実施例に比べより効果的に水熱合成過程が進行されたことを示す。
図６（ａ）及び図６（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。
図６（ａ）に示された結果のように、本実施例から得られたＢａＴｉＯ３膜が０．１〜１ＭＨｚ帯域で約０．０７の低い誘電損失を有し、図４（ｂ）のように同一な周波数帯域で誘電率が１７００と高い誘電率を有する強誘電性の誘電体膜で形成されたことを確認することが可能であった。本結果もまた第１実施例と比較する時に、スパッタリング工程から得られた非晶質酸化膜を利用する時により優秀な誘電特性を有する誘電体膜が形成されたことを確認することが可能である。
（実施例３)
本実施例では、スパッタリング工程を利用してＳｉウェーハ基板上に約１００ｎｍ厚さのＴｉ金属薄膜を形成した。本スパッタリング工程は常温で実施され、その結果得られたＴｉは非晶質金属薄膜であった。
次ぎに、第１実施例と類似に水熱合成法を実施した。すなわち、１ＭのＢａ(ＯＨ)２の水熱合成反応溶液を５０ｍｌ備え、１ｌ容量のオートクレーブに入れ、上記Ｔｉ薄膜を浸漬させ、浸漬された状態でオートクレーブを密閉させた後に、約２５０℃で５時間水熱合成を実施した。
図７（ａ）及び図７（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。
図７（ａ）を参照すると、ＢａＴｉＯ３膜の表面は約１００ｎｍのグレーンで形成され外形上結晶状で形成され、図７（ｂ）に示された膜断面構造を参照すると、基板表面付近には約１７６ｎｍの非晶質Ｔｉが残留し、上部表面部分から約１６４ｎｍ厚さの結晶化されたＢａＴｉＯ３膜が形成されたことを確認することが可能である。
図８（ａ）及び図８（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。
図８（ａ）に示された結果のように、本実施例から得られたＢａＴｉＯ３膜が０．１〜１ＭＨｚ帯域で約１５の低い誘電損失を有し、図４（ｂ）のように同一な周波数帯域で誘電率が５５０と高い誘電率を有する強誘電性の誘電体膜で形成されたことを確認することが可能であった。
（実施例４）
本実施例では、スパッタリング工程を利用してＰｔ/Ｃｕ/ＳｉＯ２/Ｓｉウェーハ基板上に約４００ｎｍ厚さの金属酸化膜のＴｉＯ２を形成した。本スパッタリング工程は常温で実施され、その結果得られたＴｉＯ２は非晶質金属酸化膜であった。
次ぎに、第１実施例と類似に水熱合成法を実施した。即ち、１ＭのＢａ(ＯＨ)２の水熱合成反応溶液を５０ｍｌ備え、１ｌ容量のオートクレーブに入れ、上記ＴｉＯ２膜を浸漬させ、浸漬された状態でオートクレーブを密閉させた後に、約２５０℃で５時間水熱合成を実施した。
図９（ａ）及び図９（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。
図９（ａ）を参照すると、ＢａＴｉＯ３膜の表面は約１０ｎｍ未満のグレーンで形成され外形上結晶状で形成され、図９（ｂ）に示された膜断面構造を参照すると、基板表面付近には一部非晶質ＴｉＯ２が残留したが、上部表面部分から約４７９ｎｍ厚さの結晶化されたＢａＴｉＯ３膜が形成されたことを確認することが可能である。
図１０（ａ）及び図１０（ｂ）は各々本実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。
図１０（ａ）に示された結果のように、本実施例から得られたＢａＴｉＯ３膜が０．１〜１ＭＨｚ帯域で約０．０１９の低い誘電損失を有し、図４（ｂ）のように同一な周波数帯域で誘電率が２４０００と高い誘電率を有する強誘電性の誘電体膜で形成されたことを確認することが可能であった。
前記の実施例では複合金属酸化物誘電体膜としてＢａＴｉＯ３を例示して説明したが、本発明は少なくとも２種以上の金属元素を含む他の複合金属酸化物誘電体膜の製造方法として適用されることが可能である。
例えば、３種の金属元素を含む誘電体膜のチタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)にも適用されることが可能である。この場合に、非晶質ＴｉまたはＴｉＯ２を低温成膜工程を通じ形成し、次いでＢａ及びＳｒの前駆体またはＰｂ及びＺｒの前駆体を含有した水熱反応溶液を利用した水熱合成工程を通じ所望の複合金属酸化物誘電体膜を製造することが可能である。
また、本発明は水熱合成過程が非晶質ＴｉまたはＴｉＯ２膜の露出された上部表面から進行されるため、水熱合成工程時間などの条件に伴い全体ＢａＴｉＯ３で形成することが可能であるが、わざと下部に非晶質ＴｉまたはＴｉＯ２の一部を残留させることも可能である。この場合に残留された層は異種の誘電体層として漏洩電流を低減させるバリア層の機能を期待することが可能である。
本発明は前記の実施形態及び添付の図面により限定されず、添付の請求範囲より限定しようとする。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有している者により多様な形態の置換、変形及び変更が可能で、これもまた本発明の範囲に属すると言うことが可能である。
本発明の実施形態に伴う複合金属酸化物誘電体膜の製造方法を説明するための工程手順図の例である。 本実施形態の第１実施例に伴い製造されたＢａＴｉＯ３膜のＸＲＤ分析結果である。 （ａ）及び（ｂ）は、各々本実施形態の第１実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。 （ａ）及び（ｂ）は、各々本実施形態の第１実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。 （ａ）及び（ｂ）は、各々本実施形態の第２実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。 （ａ）及び（ｂ）は、各々本実施形態の第２実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。 （ａ）及び（ｂ）は、各々本実施形態の第３実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。 （ａ）及び（ｂ）は、各々本実施形態の第３実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。 （ａ）及び（ｂ）は、各々本実施形態の第４実施例に伴い製造されたＢａＴｉＯ３膜の表面及び断面を撮影したＳＥＭ写真である。 （ａ）及び（ｂ）は、各々本実施形態の第４実施例に伴い製造されたＢａＴｉＯ３膜の誘電特性を示すグラフである。

Claims (22)

  1. 基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる誘電体膜を製造する方法において、
    前記少なくとも２種の金属元素のうち一部金属元素を含む非晶質薄膜を形成する段階と、
    前記少なくとも２種の金属元素のうち残り他の金属元素の前駆体が混合された水熱反応溶液を備える段階と、
    前記水熱反応溶液に前記非晶質薄膜を浸漬させる段階と、
    前記残り他の金属が前記非晶質薄膜に合成され結晶化された複合酸化物膜が形成されるよう、前記非晶質薄膜を水熱処理する段階と
    を含む複合金属酸化物誘電体膜の製造方法。
  2. 前記基板がフォイル(ｆｏｉｌ)、ウェーハ(ｗａｆｅｒ)及びＣＣＬ(Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅｓ)基板のうちから選択されることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  3. 前記フォイル(ｆｏｉｌ)がＴｉフォイル、Ｃｕフォイル及びＡｌフォイルで構成されたグループから選択されることを特徴とする請求項２に記載の複合金属酸化物誘電体膜の製造方法。
  4. 前記フォイル(ｆｏｉｌ)がＣｕフォイルであることを特徴とする請求項３に記載の複合金属酸化物誘電体膜の製造方法。
  5. 前記複合金属酸化物がチタン酸バリウム(ＢａＴｉＯ３)、チタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)で構成されたグループから選択されることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  6. 前記非晶質薄膜がＴｉまたはＴｉＯ２のうちから選択されることを特徴とする請求項５に記載の複合金属酸化物誘電体膜の製造方法。
  7. 前記複合金属酸化物がチタン酸バリウム(ＢａＴｉＯ３)であることを特徴とする請求項５に記載の複合金属酸化物誘電体膜の製造方法。
  8. 前記非晶質薄膜がＴｉまたはＴｉＯ２のうちから選択されたもので、前記残り他の金属元素の前駆体がＢａＣｌ２、Ｂａ(ＮＯ３)２及びＢａ(ＯＨ)３で構成されたグループから選択された少なくとも一つであることを特徴とする請求項７に記載の複合金属酸化物誘電体膜の製造方法。
  9. 前記非晶質薄膜を形成する段階が、ゾルゲル(ｓｏｌ-ｇｅｌ)スピンコーティング法で実施されることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  10. 前記非晶質薄膜を形成する段階が、約４００℃以下の低温スパッタリング工程で実施されることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  11. 前記水熱処理の温度が、約４００℃以下であることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  12. 前記水熱処理の温度が、約１５０〜約２８０℃であることを特徴とする請求項１１に記載の複合金属酸化物誘電体膜の製造方法。
  13. 前記非晶質薄膜を水熱処理する段階が、複合金属酸化物膜の下部に一部非晶質薄膜が残留するよう実施されることを特徴とする請求項１に記載の複合金属酸化物誘電体膜の製造方法。
  14. 請求項１ないし１３のうちいずれか一つの方法で製造され、誘電率が５０以上であることを特徴とする複合金属酸化物誘電体膜。
  15. 基板上に少なくとも２種の金属元素を含む複合金属酸化物からなる複合金属酸化物誘電体膜。
  16. 前記基板がフォイル(ｆｏｉｌ)、ウェーハ(ｗａｆｅｒ)及びＣＣＬ(Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅｓ)基板のうちから選択されることを特徴とする請求項１５に記載の複合金属酸化物誘電体膜。
  17. 前記フォイル(ｆｏｉｌ)がＴｉフォイル、Ｃｕフォイル及びＡｌフォイルで構成されたグループから選択されることを特徴とする請求項１６に記載の複合金属酸化物誘電体膜。
  18. 前記フォイル(ｆｏｉｌ)がＣｕフォイルであることを特徴とする請求項１７に記載の複合金属酸化物誘電体膜。
  19. 前記複合金属酸化物がチタン酸バリウム(ＢａＴｉＯ３)、チタン酸バリウムストロンチウム(ＢａｘＳｒ１-ｘＴｉＯ３、０＜ｘ＜１)及びチタン酸ジルコン酸鉛(ＰｂＺｒｘＴｉ１−ｘＯ３、０＜ｘ＜１)で構成されたグループから選択されることを特徴とする請求項１５に記載の複合金属酸化物誘電体膜。
  20. 前記複合金属酸化物がチタン酸バリウム(ＢａＴｉＯ３)であることを特徴とする請求項１９に記載の複合金属酸化物誘電体膜。
  21. 前記複合金属酸化物膜の下部に非晶質薄膜が位置することを特徴とする請求項１５ないし２０のうちいずれか一つに記載の複合金属酸化物誘電体膜。
  22. 前記非晶質薄膜がＴｉまたはＴｉＯ２のうち選択されることを特徴とする請求項２１に記載の複合金属酸化物誘電体膜。
JP2006199877A 2005-07-22 2006-07-21 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜 Pending JP2007036237A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050066943 2005-07-22
KR1020050099536A KR100665263B1 (ko) 2005-07-22 2005-10-21 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막

Publications (1)

Publication Number Publication Date
JP2007036237A true JP2007036237A (ja) 2007-02-08

Family

ID=37679646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199877A Pending JP2007036237A (ja) 2005-07-22 2006-07-21 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜

Country Status (2)

Country Link
US (2) US20070020955A1 (ja)
JP (1) JP2007036237A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133243A1 (ja) * 2007-04-23 2008-11-06 Mitsui Mining & Smelting Co., Ltd. Ｂｓｔ系誘電層、そのｂｓｔ系誘電層を備えるキャパシタ層形成材、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板
JP2011520739A (ja) * 2007-11-15 2011-07-21 ラトガーズ， ザ ステイト ユニバーシティ オブ ニュー ジャージー セラミック材料の熱水液相焼結方法及びそれによって得られる生成物
US8758454B2 (en) 2011-03-29 2014-06-24 Sanyo Electric Co., Ltd. Solid electrolytic capacitor and method for manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202766A4 (en) * 2007-10-17 2016-07-20 Showa Denko Kk METHOD FOR PRODUCING A CONDENSER, CONDENSER, BOARD, ELECTRONIC DEVICE AND CHIP CARD
UA113844C2 (xx) 2011-03-05 2017-03-27 Зв'язуючий елемент, зв'язуюча матриця і композитний матеріал, що має зв'язуючий елемент, та спосіб його виготовлення
US9431178B2 (en) * 2011-03-15 2016-08-30 Panasonic Intellectual Property Management Co., Ltd. Solid electrolytic capacitor and method of producing same
MX355886B (es) 2011-06-09 2018-05-02 Univ Rutgers Formulaciones sintéticas y métodos para fabricar y utilizar las mismas.
CN107986810B (zh) * 2018-01-22 2022-11-18 中国计量大学 功率电子器件用AlN陶瓷敷铜基板及其制备方法
DE102020114527B4 (de) * 2020-05-29 2023-11-30 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964236A (ja) * 1995-08-22 1997-03-07 Hitachi Ltd チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
JPH10120499A (ja) * 1996-10-21 1998-05-12 Tokai Rubber Ind Ltd 複合酸化物薄膜及びその製造方法
JPH1131857A (ja) * 1997-07-14 1999-02-02 Tokai Rubber Ind Ltd 圧電体構造物およびその製造方法
JP2003327821A (ja) * 2002-05-15 2003-11-19 Hitachi Ltd 樹脂組成物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656329A (en) * 1995-03-13 1997-08-12 Texas Instruments Incorporated Chemical vapor deposition of metal oxide films through ester elimination reactions
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
JP4563655B2 (ja) * 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
US8174017B2 (en) * 2005-08-17 2012-05-08 Georgia Tech Research Corporation Integrating three-dimensional high capacitance density structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964236A (ja) * 1995-08-22 1997-03-07 Hitachi Ltd チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
JPH10120499A (ja) * 1996-10-21 1998-05-12 Tokai Rubber Ind Ltd 複合酸化物薄膜及びその製造方法
JPH1131857A (ja) * 1997-07-14 1999-02-02 Tokai Rubber Ind Ltd 圧電体構造物およびその製造方法
JP2003327821A (ja) * 2002-05-15 2003-11-19 Hitachi Ltd 樹脂組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133243A1 (ja) * 2007-04-23 2008-11-06 Mitsui Mining & Smelting Co., Ltd. Ｂｓｔ系誘電層、そのｂｓｔ系誘電層を備えるキャパシタ層形成材、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板
JP2011520739A (ja) * 2007-11-15 2011-07-21 ラトガーズ， ザ ステイト ユニバーシティ オブ ニュー ジャージー セラミック材料の熱水液相焼結方法及びそれによって得られる生成物
US8758454B2 (en) 2011-03-29 2014-06-24 Sanyo Electric Co., Ltd. Solid electrolytic capacitor and method for manufacturing the same

Also Published As

Publication number Publication date
US20090208640A1 (en) 2009-08-20
US20070020955A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4347853B2 (ja) 内蔵型薄膜キャパシター、積層構造物及びそれらの製造方法
JP2007036237A (ja) 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜
JP4522774B2 (ja) コンデンサ用薄膜誘電体およびその製造方法
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
JP2003282717A (ja) 薄膜キャパシタ及びその製造方法
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
JP2007165854A (ja) 部分的にジルコニウム、スズまたはハフニウムによって置換されたチタニウムを有するチタン酸バリウム薄膜
WO2005085496A2 (en) Ferroelectric thin film composites with improved top contact adhesion and devices containing the same
JP5024812B2 (ja) 誘電体構造及びその製造方法
KR100665263B1 (ko) 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막
JP4182404B2 (ja) 強誘電体膜の製膜方法
US7887879B2 (en) Coating solution for forming high dielectric constant thin film and method for forming dielectric thin film using the same
KR100703077B1 (ko) 결정질 유전체 박막의 제조 방법과 이에 의해 제조된결정질 유전체 박막 및 이를 구비하는 박막 커패시터
CN208240501U (zh) 薄膜器件
Gao et al. Hydrothermal syntheses of barium strontium titanate thin films
EP1077478A2 (en) Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
JP4058843B2 (ja) セラミックコンデンサおよびその製造方法
JP2004253294A (ja) 誘電体薄膜と薄膜コンデンサおよびそれを用いた電子回路部品
JP4680332B2 (ja) チップコンデンサの製造方法
JPH09139474A (ja) 誘電体薄膜素子およびその製造方法
JP2001006965A (ja) セラミックコンデンサ及びその製造方法
JP2006076835A (ja) 強誘電体薄膜及びその製造方法
JP2000030966A (ja) セラミックコンデンサおよびその製造方法
JPH08277195A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜および強誘電体メモリー素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928