JP2019132893A - 表示装置、表示システム、および表示装置の製造方法 - Google Patents

表示装置、表示システム、および表示装置の製造方法 Download PDF

Info

Publication number
JP2019132893A
JP2019132893A JP2018012573A JP2018012573A JP2019132893A JP 2019132893 A JP2019132893 A JP 2019132893A JP 2018012573 A JP2018012573 A JP 2018012573A JP 2018012573 A JP2018012573 A JP 2018012573A JP 2019132893 A JP2019132893 A JP 2019132893A
Authority
JP
Japan
Prior art keywords
display device
pixel element
display
pixel
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018012573A
Other languages
English (en)
Other versions
JP6999434B2 (ja
Inventor
浩由 東坂
Hiroyoshi Tosaka
浩由 東坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018012573A priority Critical patent/JP6999434B2/ja
Priority to US16/237,129 priority patent/US20190237441A1/en
Priority to CN201910060584.4A priority patent/CN110098214A/zh
Priority to TW108102446A priority patent/TWI708978B/zh
Publication of JP2019132893A publication Critical patent/JP2019132893A/ja
Application granted granted Critical
Publication of JP6999434B2 publication Critical patent/JP6999434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】基板での画素素子の配置において、最適な表示領域を設定することで、歩留まりを向上させた表示装置を提供する。【解決手段】表示装置１は、下地基板上に複数の画素素子３がマトリクス状に配置されている。複数の画素素子３のうち、外周に位置する外側画素素子３ｂが非表示領域Ｒ２とされ、内側に位置する内側画素素子３ａが表示領域Ｒ１とされている。【選択図】図２

Description

本発明は、下地基板上に複数の画素素子がマトリクス状に配置された表示装置、表示システム、および表示装置の製造方法に関する。
従来から、基板上に複数の画素素子をマトリクス状に配列した表示装置が知られている。こうした表示装置では、表示領域の周辺にダミー素子を設けることが考えられている（例えば、特許文献１、特許文献２、および特許文献３参照）。
特開２００７−９３６８５号公報 特開２００１−１９５０２６号公報 特許第４５７６６４７号
特許文献１に記載の電気光学装置は、画像表示を行う有効表示領域に属する表示画素と、周辺領域に属するダミー画素とを有しており、ダミー素子は、表示画素と異なり動作しない構成とされている。これによって、ダミー素子における消費電力を節約している。
特許文献２に記載のマトリクス型表示装置は、表示パネルを構成する表示に寄与する発光素子と表示に寄与しないダミー素子とを備えている。この構成では、ダミー素子の電気的特性を測定して、その結果を発光素子の電圧または電流の制御に反映している。
特許文献３に記載のドットマトリクス表示装置は、走査線と信号線との交差位置に結合された表示素子と、走査線に結合されたダミー表示素子（ダミー素子）と、表示素子に出力電圧を供給する第１の電圧源と、出力電圧より低い電圧を供給する第２の電圧源とを備え、ダミー表示素子を介して表示素子に蓄積された電荷が放電される構成とされている。この構成では、放電動作を行うことで、表示素子の誤表示を防止している。
上述した構成において、ダミー素子は、電気的な役割を補填しているが、その役割は限定的であって、色々な状況に応じた自由度がない。
本発明は、上記の課題を解決するためになされたものであり、基板における画素素子の配置について、最適な表示領域を設定することで、歩留まりを向上させた表示装置、表示システム、および表示装置の製造方法を提供することを目的とする。
本発明に係る表示装置は、基板に複数の画素素子がマトリクス状に配置された表示装置であって、前記複数の画素素子のうち、外周に位置する外側画素素子を非表示領域とし、前記外側画素素子よりも内側に位置する内側画素素子を表示領域としたことを特徴とする。
本発明に係る表示装置では、前記外側画素素子は、前記内側画素素子の行列を示す識別パターンが設けられている構成としてもよい。
本発明に係る表示装置では、前記識別パターンは、文字または図形を描く形状とされている構成としてもよい。
本発明に係る表示装置では、前記複数の画素素子は、それぞれ分離されており、前記複数の画素素子同士の間には、樹脂が充填されている構成としてもよい。
本発明に係る表示装置では、上面視において、前記表示領域のうち、前記樹脂が占める面積は、３０％以下とされている構成としてもよい。
本発明に係る表示装置では、前記内側画素素子を覆う蛍光体層を備える構成としてもよい。
本発明に係る表示システムは、本発明に係る表示装置を備えることを特徴とする。
本発明に係る表示装置の製造方法は、基板に複数の画素素子がマトリクス状に配置された表示装置の製造方法であって、前記複数の画素素子を同一の成長基板に形成する成長工程と、前記成長基板に形成された画素素子を下地基板に接合する接合工程とを含み、前記複数の画素素子のうち、外周に位置する外側画素素子を非表示領域とし、前記外側画素素子よりも内側に位置する内側画素素子を表示領域としたことを特徴とする。
本発明に係る表示装置の製造方法は、前記複数の画素素子をそれぞれ分離する分離工程と、前記複数の画素素子同士の間に樹脂を充填する充填工程とを含む構成としてもよい。
本発明に係る表示装置の製造方法は、前記複数の画素素子を前記成長基板から剥離する剥離工程を含む構成としてもよい。
本発明に係る表示装置の製造方法は、前記成長基板から剥離された複数の画素素子の表面を研磨する研磨工程を含む構成としてもよい。
本発明に係る表示装置の製造方法では、前記画素素子は、前記外側画素素子の電極の面積が、前記内側画素素子の電極の面積よりも大きく構成してもよい。
本発明に係る表示装置の製造方法では、前記外側画素素子は、発光素子とされ、前記外側画素素子を発光させる評価工程を含む構成としてもよい。
本発明によると、表示領域のなかで外周に位置する内側画素素子についても、周囲を非表示領域の外側画素素子で囲まれている。そのため、外周と中央とで内側画素素子が配置された環境（囲まれ方）が同一になり、光のクロストークを均一化でき、周囲に照射された光による発光面ムラを改善できる。
本発明の第１実施形態に係る表示装置の模式断面図である。 図１に示す表示装置の模式上面図である。 表示装置の製造方法（成長工程）を示す模式説明図である。 表示装置の製造方法（分離工程）を示す模式説明図である。 図４の模式平面図である。 表示装置の製造方法（接合工程）を示す模式説明図である。 表示装置の製造方法（充填工程）を示す模式説明図である。 表示装置の製造方法（剥離工程）を示す模式説明図である。 表示装置の製造方法（研磨工程）を示す模式説明図である。 比較例において、画素素子から照射される光の挙動を示す説明図である。 本発明の第１実施形態に係る表示装置において、画素素子から照射される光の挙動を示す説明図である。 本発明の第２実施形態に係る表示装置の概略を示す模式上面図である。 本発明の第３実施形態に係る表示装置の模式断面図である。
（第１実施形態）
以下、本発明の第１実施形態に係る表示装置について、図面を参照して説明する。
図１は、本発明の第１実施形態に係る表示装置の模式断面図であって、図２は、図１に示す表示装置の模式上面図である。なお、図１は、図面の見易さを考慮して、ハッチングを省略している。
本発明の第１実施形態に係る表示装置１は、下地基板２上に複数の画素素子３がマトリクス状に配置されている。図２に示すように、複数の画素素子３のうち、外周に位置する外側画素素子３ｂが非表示領域Ｒ２とされ、内側に位置する内側画素素子３ａが表示領域Ｒ１とされている。図２では、矩形状の画素素子３が４行×５列で配置された例を示しており、各行および各列において、先頭および末尾に配置された画素素子３が外側画素素子３ｂに対応する。なお、図１では、内側画素素子３ａと外側画素素子３ｂとの位置関係を示すため、図２の２行目および３行目に対応する画素素子３を示している。また、図２では、画素素子３を４行×５列で配置したが、これに限定されず、下地基板２上に配置する画素素子３の数は、適宜設定することができる。
画素素子３は、下地基板２に対して、電極を介して接合されている。以下では、電極のうち、内側画素素子３ａに対応するものを内側電極４ａと呼び、外側画素素子３ｂに対応するものを外側電極４ｂと呼んで区別することがある。
画素素子３同士の間には、樹脂が充填されている。以下では、樹脂のうち、表示領域Ｒ１に対応するものを内側樹脂５ａと呼び、非表示領域Ｒ２および下地基板２の外周に対応するものを外側樹脂５ｂと呼んで区別することがある。つまり、上面視において、内側画素素子３ａは、内側樹脂５ａに囲まれており、外側画素素子３ｂは、外側樹脂５ｂに囲まれている。
次に、表示装置１の製造方法と併せて、各部の詳細について、図面を参照して説明する。
図３は、表示装置の製造方法（成長工程）を示す模式説明図である。
画素素子３は、公知の半導体発光素子を利用でき、ＬＥＤを用いてもよい。画素素子３の半導体層１１の構造としては、ＰＮ接合を有したホモ構造、ヘテロ構造、またはダブルヘテロ構造のものが挙げられる。図３は、半導体層１１が積層された成長基板１０を示している。半導体層１１は、成長基板１０上に、エピタキシャル成長によって形成される。本実施の形態において、成長基板１０は、サファイアで形成されているが、これに限定されず、半導体層１１をエピタキシャル成長できるものであればよい。
図４は、表示装置の製造方法（分離工程）を示す模式説明図であって、図５は、図４の模式平面図である。
図３に示す成長工程の後、電極の形成と素子の分離とが行われる。具体的に、半導体層１１上には、内側画素素子３ａおよび外側画素素子３ｂの位置に対応して、内側電極４ａおよび外側電極４ｂが形成される。電極は、周知の電極形成技術で形成され、例えば、Ａｕなどの金属が用いられる。なお、電極は、これに限定されず、合金を用いたり、複数の材料を積層したりしてもよい。
さらに、半導体層１１は、選択エッチングプロセスによって、成長基板１０が部分的に露出するようにエッチングされる。これによって、一体になっていた半導体層１１が、複数の画素素子３に分割（分離）される。
図６は、表示装置の製造方法（接合工程）を示す模式説明図である。
図４に示す分離工程の後、画素素子３を下地基板２に接合する。具体的には、成長基板１０の画素素子３が設けられている面を、下地基板２に対向させて、下地基板２と成長基板１０とを押しつける。なお、図面では省略されているが、下地基板２には、予め電極等で配線が形成されていてもよく、内側画素素子３ａおよび外側画素素子３ｂの位置に応じて、パターニングされていてもよい。
下地基板２の材料は、特に限定されず、例えば、Ｓｉ上に画素素子３の発光を制御する駆動回路を形成したものを使用してもよい。
成長基板１０上の画素素子では、外側電極４ｂの面積が、内側電極４ａの面積よりも大きく構成されていることが好ましい。これによると、外側画素素子３ｂによって、下地基板２との接合強度を補強することができる。つまり、外周に設けられた外側画素素子３ｂで強く接合されているので、内側画素素子３ａでの接合を補うことができる。
図７は、表示装置の製造方法（充填工程）を示す模式説明図である。
図６に示す接合工程の後、画素素子３同士の間に樹脂が充填される。樹脂は、シリコーン系樹脂やエポキシ系樹脂などの液状樹脂であって、例えば、空隙のサイズに合ったマイクロニードル等で注入された後、硬化される。液状樹脂を硬化させる方法は、特に限定されないが、例えば、紫外線を照射したり、加熱したりしてもよい。
空隙などに樹脂を充填する際、極端に開けた空間が存在すると、その部分への供給が促進され、他の部分への供給が滞り、樹脂の充填量に偏りが生じる。本実施の形態では、分離した画素素子３の間に樹脂を充填する際、外側画素素子３ｂが設けられているので、外周と中央とで内側画素素子３ａの囲まれ方が同一になり、均一に樹脂を充填することができる。
図８は、表示装置の製造方法（剥離工程）を示す模式説明図である。
図７に示す充填工程の後、画素素子３から成長基板１０が剥離される。成長基板１０を剥離する際、成長基板１０の一方の端部を下地基板２から離間させる方向（図では、矢符Ａの方向）に力が加えられる。成長基板１０に加えられた力は、画素素子３のうち、最外周に位置するものに加わりやすい。ここで、最外周に位置するのは、外側画素素子３ｂであるので、内側画素素子３ａへの影響を抑えることができ、画素素子３の歩留まりを向上させることができる。
また、上面視において、表示領域Ｒ１のうち、樹脂が占める面積は、３０％以下とされていることが好ましい。すなわち、表示に寄与しない樹脂の面積を出来るだけ小さく抑えることで、要求される画質を確保しつつ、外側画素素子３ｂと樹脂とによる補強を実現できる。さらに、樹脂が占める面積を小さく抑えることで、樹脂と成長基板１０とが接する面積を小さくし、成長基板１０を剥がれやすくすることができる。
図９は、表示装置の製造方法（研磨工程）を示す模式説明図である。
図８に示す剥離工程の後、画素素子３の表面（上面）が研磨される。画素素子３の研磨は、例えば、ＣＭＰ等で実施することができる。具体的に、研磨工程では、表示装置１のうち、画素素子３の上面側を研磨盤２０に押し付けた状態で、表示装置１および／または研磨盤２０を、画素素子３の上面に沿う方向（図では、矢符Ｂの方向）で摺動させる。この際、最外周に位置する画素素子３には、荷重がかかりやすく、削れ量が多くなる。ここで、外側画素素子３ｂを設けて、研磨でのムラが生じやすい位置に、内側画素素子３ａが含まれないようにすることで、表示領域Ｒ１への影響を抑え、発光面ムラを低減することができる。
上述した工程を経て、図１に示した表示装置１が製造される。このようにして製造された表示装置１に対して、特性の評価工程が行われてもよい。評価工程では、外側画素素子３ｂを発光させて実施される。つまり、成長工程において、内側画素素子３ａと同時に形成された外側画素素子３ｂを発光させることで、発光素子としての電気的特性や出来栄えを評価することができる。また、実際に発光させることで、電極と画素素子３との接合状態などを把握できる。このように、外側画素素子３ｂでの特性を評価することで、内側画素素子３ａの特性を推測することができる。
次に、画素素子３から照射される光と隣接する画素素子３との関係について、図面を参照して説明する。
図１０は、比較例において、画素素子から照射される光の挙動を示す説明図である。
光の挙動について説明するため、先ず、比較例の場合を説明する。比較例は、図１に示す表示装置１に対し、外側画素素子３ｂを設けない構成とされている。具体的に、図１０では、３つの内側画素素子３ａが並べて配置された状態を示しており、表示領域Ｒ１の周囲は、非表示領域Ｒ２に囲まれていない状態となっている。画素素子３では、主に、上面から光を照射する構成とされているが、側面からも一部の光（側面光Ｌ）が照射される。ここでの樹脂は、側面光Ｌを完全には遮断せず、一部を透過させている。なお、図１０では、図面の見易さを考慮して、画素素子３の上面から照射される光を省略している。
側面光Ｌは、隣接する画素素子３などで反射されて、表示装置１の上面側から出射する。しかし、最外周に設けられた画素素子３では、隣接する画素素子３が存在しない面があり、ここから側方へ広がるように、側面光Ｌが照射される。その結果、最外周と内側とで、側面光Ｌの出方に違いが生じ、発光面ムラの要因となってしまう。
図１１は、本発明の第１実施形態に係る表示装置において、画素素子から照射される光の挙動を示す説明図である。
図１１は、上述した図１に示す表示装置１での側面光Ｌの挙動を示している。上述したように、本発明の第１実施形態に係る表示装置１では、最外周に位置する画素素子３（外側画素素子３ｂ）が非表示領域Ｒ２とされており、発光しないように制御されている。つまり、表示領域Ｒ１のなかで外周に位置する内側画素素子３ａについても、周囲を非表示領域Ｒ２の外側画素素子３ｂで囲まれている。そのため、表示領域Ｒ１のなかで外周に位置する内側画素素子３ａから照射された側面光Ｌは、外側画素素子３ｂで反射されて、他の部分と同様に、表示装置１の上面側から出射する。このように、外周と中央とで内側画素素子３ａが配置された環境（囲まれ方）が同一になり、光のクロストークを均一化でき、周囲に照射された光による発光面ムラを改善できる。
（第２実施形態）
次に、本発明の第２実施形態に係る表示装置について、図面を参照して説明する。なお、第１実施形態と同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
図１２は、本発明の第２実施形態に係る表示装置の概略を示す模式上面図である。
第２実施形態では、第１実施形態に対し、外側画素素子３ｂの電極に識別パターンＳＰを設けた点で異なる。具体的に、識別パターンＳＰは、画素素子３の行列を示しており、例えば、文字または図形を描く形状とされている。識別パターンＳＰは、表示装置１を上面側から見た際、ユーザや機械などで視認できる形状とされていればよく、行および列の順に異なる数字や文字を付していけばよい。例えば、識別パターンＳＰとして、数字を用いる場合は、１から順に値を大きくしてもよい。また、文字を用いる場合は、アルファベット順に付していってもよい。このように、表示領域Ｒ１の外周に沿って設けられた識別パターンＳＰを確認することで、表示領域Ｒ１における画素素子３の位置を容易に把握でき、不具合解析等での作業性を向上させることができる。また、識別パターンＳＰとして、文字や図形を用いることで、画素素子３の行列を視覚的に把握することができる。
識別パターンＳＰは、例えば、電極等で形成され、文字や数字そのものの形状であってもよいし、抜き形状として縁取りだけであってもよい。なお、識別パターンＳＰは、上述した構成に限らず、複数の文字や図形の組み合わせであってもよい。つまり、１つの外側画素素子３ｂに対して、複数の文字を付してもよい。また、複数の矩形を規則的に配列した２次元バーコードなどを、識別パターンＳＰとして用いてもよい。
（第３実施形態）
次に、本発明の第３実施形態に係る表示装置について、図面を参照して説明する。なお、第１実施形態および第２実施形態と同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
図１３は、本発明の第３実施形態に係る表示装置の模式断面図である。
第３実施形態は、第１実施形態に対し、内側画素素子３ａの上面を覆う蛍光体層６（色変換層）を備えた点で異なる。具体的に、内側画素素子３ａのそれぞれに対応して蛍光体層６が設けられ、外側画素素子３ｂや画素素子３同士の隙間は、遮光性樹脂７で覆われている。
蛍光体層６は、蛍光体材料、色変換材料、光散乱材料、および母材となる樹脂等で形成されており、内側画素素子３ａから照射された光に作用する。蛍光体層６は、内側画素素子３ａが照射した光の波長を変換して、赤色、緑色、青色、および黄色等の光を出射させる。なお、これに限らず、蛍光体層６は、透明層とされていてもよい。また、複数の内側画素素子３ａに対して、蛍光体層６を全て同じ構成にする必要はなく、それぞれ異なる色に変換する構成としてもよい。
上述した第１実施形態および第２実施形態では、内側画素素子３ａの点灯時に外側画素素子３ｂを非点灯とすることを説明したが、第３実施形態では、内側画素素子３ａの点灯時に外側画素素子３ｂを点灯させる場合がある。例えば、表示領域Ｒ１の画素素子３を全て点灯させる時（全点灯時）においては、最外周と内側とで内側画素素子３ａを同じような見栄えにしようとすると、最外周の内側画素素子３ａに隣接する外側画素素子３ｂも点灯させることが望ましい。図１３に示すように、蛍光体層６には、隣接する画素素子３から照射された側面光Ｌも入射するので、外側画素素子３ｂを点灯させることで、色の見え方を均一化できる。但し、外側画素素子３ｂは、それ自体が積極的に見えては表示が変わるため、遮光性樹脂７で覆われている。なお、遮光性樹脂７に換わって、遮光性の枠であっても、外部から見えなくすることができるのは、言うまでもない。また、全点灯時以外では、単に外側画素素子３ｂが存在していればよく、外側画素素子３ｂを発光させる必要はない。
上述した実施形態では、下地基板２で説明したが、これに限らず、下地基板２は、例えば、ガラスエポキシ基板などの一般的な基板以外にも、ＬＳＩチップなどの半導体チップを基板としても良いことは言うまでもない。ちなみに、ＬＳＩチップｏｎ画素素子は、スタック構造を意味する。
なお、今回開示した実施の形態は全ての点で例示であって、限定的な解釈の根拠となるものではない。
また、本発明に係る表示装置１は、特に限定されないが、例えば、液晶ディスプレイ、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）システム、ＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）システム、ＭＲ（Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）システム、レーザー投影装置、およびＬＥＤ投影装置などの表示システムに好適に使用することができる。
従って、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれる。
１ 表示装置
２ 下地基板（基板の一例）
３ 画素素子
３ａ 内側画素素子
３ｂ 外側画素素子
４ａ 内側電極（電極の一例）
４ｂ 外側電極（電極の一例）
５ａ 内側樹脂（樹脂の一例）
５ｂ 外側樹脂（樹脂の一例）
６ 蛍光体層
７ 遮光性樹脂
１０ 成長基板
１１ 半導体層
Ｒ１ 表示領域
Ｒ２ 非表示領域
ＳＰ 識別パターン

Claims (13)

  1. 基板に複数の画素素子がマトリクス状に配置された表示装置であって、
    前記複数の画素素子のうち、外周に位置する外側画素素子を非表示領域とし、前記外側画素素子よりも内側に位置する内側画素素子を表示領域としたこと
    を特徴とする表示装置。
  2. 請求項１に記載の表示装置であって、
    前記外側画素素子は、前記内側画素素子の行列を示す識別パターンが設けられていること
    を特徴とする表示装置。
  3. 請求項２に記載の表示装置であって、
    前記識別パターンは、文字または図形を描く形状とされていること
    を特徴とする表示装置。
  4. 請求項１から請求項３までのいずれか１つに記載の表示装置であって、
    前記複数の画素素子は、それぞれ分離されており、
    前記複数の画素素子同士の間には、樹脂が充填されていること
    を特徴とする表示装置。
  5. 請求項４に記載の表示装置であって、
    上面視において、前記表示領域のうち、前記樹脂が占める面積は、３０％以下とされていること
    を特徴とする表示装置。
  6. 請求項１から請求項５までのいずれか１つに記載の表示装置であって、
    前記内側画素素子を覆う蛍光体層を備えること
    を特徴とする表示装置。
  7. 請求項１から請求項６までのいずれか１つに記載の表示装置を備えた表示システム。
  8. 基板に複数の画素素子がマトリクス状に配置された表示装置の製造方法であって、
    前記複数の画素素子を同一の成長基板に形成する成長工程と、
    前記成長基板に形成された画素素子を下地基板に接合する接合工程とを含み、
    前記複数の画素素子のうち、外周に位置する外側画素素子を非表示領域とし、前記外側画素素子よりも内側に位置する内側画素素子を表示領域としたこと
    を特徴とする表示装置の製造方法。
  9. 請求項８に記載の表示装置の製造方法であって、
    前記複数の画素素子をそれぞれ分離する分離工程と、
    前記複数の画素素子同士の間に樹脂を充填する充填工程とを含むこと
    を特徴とする表示装置の製造方法。
  10. 請求項８または請求項９に記載の表示装置の製造方法であって、
    前記複数の画素素子を前記成長基板から剥離する剥離工程を含むこと
    を特徴とする表示装置の製造方法。
  11. 請求項１０に記載の表示装置の製造方法であって、
    前記成長基板から剥離された複数の画素素子の表面を研磨する研磨工程を含むこと
    を特徴とする表示装置の製造方法。
  12. 請求項８から請求項１１までのいずれか１つに記載の表示装置の製造方法であって、
    前記画素素子は、前記外側画素素子の電極の面積が、前記内側画素素子の電極の面積よりも大きく構成されていること
    を特徴とする表示装置の製造方法。
  13. 請求項８から請求項１２までのいずれか１つに記載の表示装置の製造方法であって、
    前記外側画素素子は、発光素子とされ、
    前記外側画素素子を発光させる評価工程を含むこと
    を特徴とする表示装置の製造方法。
JP2018012573A 2018-01-29 2018-01-29 表示装置、表示システム、および表示装置の製造方法 Active JP6999434B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018012573A JP6999434B2 (ja) 2018-01-29 2018-01-29 表示装置、表示システム、および表示装置の製造方法
US16/237,129 US20190237441A1 (en) 2018-01-29 2018-12-31 Display device, display system, and manufacturing method of display device
CN201910060584.4A CN110098214A (zh) 2018-01-29 2019-01-22 显示装置、显示系统以及显示装置的制造方法
TW108102446A TWI708978B (zh) 2018-01-29 2019-01-22 顯示裝置、顯示系統以及顯示裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018012573A JP6999434B2 (ja) 2018-01-29 2018-01-29 表示装置、表示システム、および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019132893A true JP2019132893A (ja) 2019-08-08
JP6999434B2 JP6999434B2 (ja) 2022-01-18

Family

ID=67392365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018012573A Active JP6999434B2 (ja) 2018-01-29 2018-01-29 表示装置、表示システム、および表示装置の製造方法

Country Status (4)

Country Link
US (1) US20190237441A1 (ja)
JP (1) JP6999434B2 (ja)
CN (1) CN110098214A (ja)
TW (1) TWI708978B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815231B2 (en) 2021-09-28 2023-11-14 Nichia Corporation Light source and light emitting module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241683A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
JP2004163600A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学パネル及びその製造方法
JPWO2008026344A1 (ja) * 2006-08-31 2010-01-14 シャープ株式会社 表示パネルおよびそれを備えた表示装置
JP2015049948A (ja) * 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015111636A (ja) * 2013-12-06 2015-06-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR20150104263A (ko) * 2014-03-04 2015-09-15 삼성디스플레이 주식회사 유기발광표시장치
US20170069609A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
JP2017098568A (ja) * 2011-12-22 2017-06-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591971B (en) * 2001-12-11 2004-06-11 Seiko Epson Corp Display apparatus and electronic machine
CN1209662C (zh) * 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
KR101003406B1 (ko) * 2002-10-09 2010-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치의 제조방법
JP4725446B2 (ja) 2006-07-18 2011-07-13 ヤマハ株式会社 電子音楽装置及び音楽情報記録プログラム
JP5207670B2 (ja) * 2006-07-19 2013-06-12 キヤノン株式会社 表示装置
WO2011093243A1 (ja) * 2010-01-29 2011-08-04 シャープ株式会社 液晶表示装置
JP2012208301A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 液晶装置および投射型表示装置
CN105144361B (zh) * 2013-04-22 2019-09-27 伊格尼斯创新公司 用于oled显示面板的检测系统
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
CN105789251B (zh) * 2014-12-26 2019-03-26 昆山国显光电有限公司 Amoled显示装置
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
CN108352151B (zh) * 2016-03-28 2020-12-01 苹果公司 发光二极管显示器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241683A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
JP2004163600A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学パネル及びその製造方法
JPWO2008026344A1 (ja) * 2006-08-31 2010-01-14 シャープ株式会社 表示パネルおよびそれを備えた表示装置
JP2017098568A (ja) * 2011-12-22 2017-06-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 表示装置および表示装置の製造方法
JP2015049948A (ja) * 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015111636A (ja) * 2013-12-06 2015-06-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR20150104263A (ko) * 2014-03-04 2015-09-15 삼성디스플레이 주식회사 유기발광표시장치
US20170069609A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815231B2 (en) 2021-09-28 2023-11-14 Nichia Corporation Light source and light emitting module

Also Published As

Publication number Publication date
US20190237441A1 (en) 2019-08-01
TWI708978B (zh) 2020-11-01
JP6999434B2 (ja) 2022-01-18
CN110098214A (zh) 2019-08-06
TW201932937A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
EP3114899B1 (en) Method of fabricating a display device using semiconductor light emitting device
US10340257B2 (en) Display device using semiconductor light emitting device and fabrication method thereof
TWI420691B (zh) Ｌｅｄ裝置及其製造方法
JP4555880B2 (ja) 積層半導体発光装置及び画像形成装置
US10700121B2 (en) Integrated multilayer monolithic assembly LED displays and method of making thereof
US9257482B2 (en) Display device using semiconductor light emitting device
JP4481293B2 (ja) 発光表示装置
JP7269196B2 (ja) 光源装置および発光装置
US10746356B2 (en) Light emitting device
CN111819687A (zh) 包括有源像素ic的led像素封装及其制造方法
CN113424315A (zh) 显示用发光元件转印方法及显示装置
EP4131385A1 (en) Stacked structure, display screen and display device
KR20210006241A (ko) 마이크로 led 그룹 기판 및 이의 제조 방법 및 마이크로 led 디스플레이 패널 및 이의 제조 방법
KR102078643B1 (ko) 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
JP2018142687A (ja) 発光装置の製造方法
CN114762027A (zh) 显示装置
GB2531558A (en) Display
KR102137014B1 (ko) 마이크로 반도체 발광소자 제조방법
JP2019132893A (ja) 表示装置、表示システム、および表示装置の製造方法
TWI811680B (zh) 發光二極體微型顯示裝置
US20230154901A1 (en) Display panel and manufacturing method thereof
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN211088274U (zh) 显示装置
CN220774375U (zh) LED显示芯片模块、LED显示芯片及AR microLED显示芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150