KR101003406B1 - 발광장치의 제조방법 - Google Patents

발광장치의 제조방법 Download PDF

Info

Publication number
KR101003406B1
KR101003406B1 KR1020057005835A KR20057005835A KR101003406B1 KR 101003406 B1 KR101003406 B1 KR 101003406B1 KR 1020057005835 A KR1020057005835 A KR 1020057005835A KR 20057005835 A KR20057005835 A KR 20057005835A KR 101003406 B1 KR101003406 B1 KR 101003406B1
Authority
KR
South Korea
Prior art keywords
substrate
place
light emitting
terminal
portions
Prior art date
Application number
KR1020057005835A
Other languages
English (en)
Other versions
KR20060090568A (ko
Inventor
순페이 야마자키
마사카즈 무라카미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060090568A publication Critical patent/KR20060090568A/ko
Application granted granted Critical
Publication of KR101003406B1 publication Critical patent/KR101003406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

1장의 기판을 제조하는 표시 패널의 수(면취수)를 많게 하고, 또한, 표시 패널을 수율좋게 대량생산하는 발광 표시장치의 제조방법을 제공하기 위해서, 본 발명은, 복수의 발광 영역이 형성된 절단해서 각각 FPC을 부착하고나서 출하하는 것이 아니라, 절단하기 전, 즉 미완성인 상태(반완성품으로도 불린다)로 출하하는 것을 특징으로 한다. 단, 출하하기 전에는 일부 검사를 행할 수 있는 구성으로 되어 있다.
발광장치, EL 소자, 면취수, 출하

Description

발광장치의 제조방법{PRODUCTION METHOD FOR LIGHT EMITTING DEVICE}
본 발명은, 기판 위에 발광소자를 가지는 발광장치를 제조하기 위한 제조방법 및 제조시스템에 관한 것이다. 특히, 본 발명은 유기 화합물을 포함하는 층을 발광층으로 하는 발광장치의 제조방법 및 제조시스템에 관한 것이다.
최근에, 발광형의 소자로서 EL 소자를 가진 발광장치의 연구가 활발화되고 있고, 특히, EL 재료로서 유기재료를 사용한 발광장치가 주목받고 있다. 이 발광장치는 유기 EL 디스플레이(OELD: Organic EL Display) 또는 유기 발광 다이오드(OLED: Organic Light Emitting Diode)로도 불리고 있다.
이때, EL 소자란, 전기장을 가하는 것으로 발생하는 루미네센스(Electro Luminescence)가 얻어지는 유기 화합물을 포함하는 층(이하, EL층이라 한다)과, 양극과, 음극을 가진다. 유기 화합물에 있어서의 루미네센스에는, 1중항 여기상태로부터 기저상태에 돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인공)이 있지만, 본 발명의 막형성 장치 및 막형성 방법에 의해 제작되는 발광장치는, 어느쪽의 발광을 사용한 경우에도 적용가능하다.
또한, 발광장치로서는, 서로 직교하도록 설치된 2종류의 스트라이프형 전극 사이에 EL층을 형성하는 방식(단순 매트릭스 방식), 또는 TFT에 접속되어 매트릭스 모양으로 배열된 화소전극과 대향전극 사이에 EL층을 형성하는 방식(액티브 매트릭스 방식)의 2종류가 있다.
EL 소자는 한쌍의 전극간에 EL층이 끼워진 구조가 되어 있지만, EL층은 보통, 적층구조로 되어 있다. 대표적으로는, 코닥·이스트만·컴퍼니의 Tang 등이 제안한 「정공수송층/발광층/전자수송층」이라고 하는 적층구조를 들 수 있다. 이 구조는 매우 발광 효율이 높아, 현재, 연구 개발이 진척되고 있는 발광장치는 거의 이 구조를 채용하고 있다.
또한, 그 외에도 양극 위에 정공주입층/정공수송층/발광층/전자수송층, 또는 정공주입층/정공수송층/발광층/전자수송층/전자주입층의 순서로 적층하는 구조도 좋다. 발광층에 대하여 형광성 색소 등을 도핑해도 좋다. 또한, 이들 층은, 모두 저분자계의 재료를 이용하여 형성해도 좋고, 일부의 층에 고분자계의 재료를 이용하여 형성해도 좋다.
발광장치는, 액정표시장치와 달리 자발광형이기 때문에 시야각의 문제가 없다고 하는 특징이 있다. 즉, 옥외에서 사용할 수 있는 디스플레이로서는, 액정 디스플레이보다도 적합하여, 여러가지 모양으로 사용이 제안되어 있다.
이때, 액정 모니터 패널의 제조라인에서는, 제조 비용을 저감하기 위해 기판의 사이즈도 해마다 대형화하는 경향이 있다. 또한, 1장의 기판으로 제조하는 표시 패널의 수(면취수)도 많아지고 있다.
(발명의 개시)
기판 위에 화소 TFT가 매트릭스 모양으로 설치된 액티브 매트릭스형 액정 패널의 제조라인에 있어서는, 화소전극을 형성한 단계에서 검사를 행하여, 비접촉으로 화소전극을 이용해서 용량을 형성하고, 그 용량값으로 화소 TFT의 불량을 판별하고 있다.
또한, 표본검사를 행할 경우, 빼낸 기판은 검사후, 최종적으로 패널화되지 않기 때문에, 1장의 기판에 있어서의 면취수가 많을 경우, 대폭적인 수율의 저하가 된다.
또한, 검사용의 회로 또는 단자를 TFT와 동일기판 위에 설치하고, 화소 TFT 의 불량을 판별하는 방법도 있지만, 여분의 패널이 증가하여, 복잡한 회로배치가 되어 버린다.
검사를 행한 후, 대향기판을 서로 부착하여, 액정을 주입하고, FPC를 부착하는 것으로 액정 패널이 완성되어, 출하, 또는 계속해서 조립을 행하여 최종제품을 한다.
또한, FPC을 부착할 때까지, 검사를 일체 행하지 않는 경우, 제거해야 할 불량인 표시 패널이 대량으로 발생해 버린다.
이상의 제조방법은, 액정표시 패널의 제조방법으로, 아직 액티브 매트릭스형의 발광 표시장치의 제조방법은 확립되지 않고 있다.
액정표시 패널에 있어서는, 화소전극 위에 배향막을 형성하기 위해서, 화소전극을 형성한 단계에서 검사를 행하여도 문제는 거의 없었지만, 액티브 매트릭스 형의 발광 표시장치에 있어서는, 화소전극 위에 지극히 얇은 막두께의 유기화합물을 포함하는 층을 형성하기 때문에, 화소전극을 형성한 단계에서 검사를 행한 경우, 검사중에 미소한 먼지가 화소전극에 부착된 것만으로 표시 불량을 보일 우려가 있다. 또한, 유기 화합물을 포함하는 층은 산소나 수분에 약하기 때문에, 바로 봉지처리를 행하는 것이 바람직하다.
또한, 발광소자에 사용되는 유기 화합물은 매우 고가이고, 유기화합물을 포함하는 층을 형성하는 증착법은, 최초로 도가니에 넣은 EL 재료 중에서, 전체의 3분의 1에서 4분의 1, 또는 그 이하 밖에 사용하지 않기 때문에, 이용 효율은 매우 낮다.
본 발명은, 1장의 기판으로 제조하는 표시 패널의 수(면취수)를 많게 하고, 또한, 표시 패널을 우수한 수율로 대량생산하는 발광소자(유기 화합물을 포함하는 층을 발광층이라 한다)를 구비한 표시 패널의 제조방법을 제공한다. 본 발명의 제조방법을 실시하는 것에 의해, 최종제품의 원가 인하를 꾀하는 것이다.
본 발명은, TFT 및 발광소자를 제작하고, 다시 봉지까지를 행한 후, TFT 및 발광소자의 검사를 행하여, 출하(또는 다른 장소로 반송)하고, 출하처에서 각각 절단을 행한 후, FPC을 부착한다. 즉, 본 발명은, 봉지까지 검사를 행하지 않음으로써 먼지의 혼입을 막아 수율을 향상시킨다. 이때, 검사(발광 검사 및 구동검사)를 행하는 것은 일부의 패널만으로 하고, 검사를 행해서 이상이 없었던 패널도 최종제품까지 조립한다. 예를 들면, 1장의 기판에 2인치 패널을 5행×8열 배치시킨 경우, 그 중의 1열(8개분의 패널)만을 검사한다. 검사하는 때에는, 봉지 기판을 일부 절 단하여, FPC의 단자부를 노출시키고, 검사용의 전극바늘 또는 검사용의 FPC를 접촉할 수 있게 한다. 또한, 검사용의 패드는, 나중에 부착되는 FPC의 단자부로 되기 때문에, 검사용의 회로나 단자는 필요없는 것으로 할 수 있다. 즉, 본 발명은, 검사를 행한 것도 계속해서 조립을 행하고, 최종제품으로 하는 것이 가능하게 되기 때문에, 수율을 향상시킬 수 있다.
또한, 출하할 때, 검사를 행한 FPC 단자부에 접하도록 대전방지재가 설치된 캐리어 박스에 세트한다. 가령, 대전방지가 불충분한 경우, 1장의 기판 내에서 검사를 행한 일부(FPC 접속단자가 노출되어 있는 부분)가 파괴해버릴지도 모르지만, 1장의 기판 내에 있어서 그 이외의 부분에 있는 발광 영역(복수의 발광소자를 매트릭스 형으로 배치한 화소부)은 봉지 기판을 덮어져 있어, 보호되고 있다. 즉, 하나하나의 발광영역을 뿔뿔이 분할해서 출하하는 것이 아니라, 출하할 때에는 복수의 발광영역을 일체화시킨 채로 해 두고, 출하처에서 하나하나의 발광영역을 뿔뿔이 분할한다. 특히, 발광 영역이 작은 사이즈, 예를 들면 대각 2인치의 표시 패널인 경우에 반송이 편리하게 된다. 그리고, 출하처에서 분할한 후에는, FPC를 부착하고, 하나하나 검사한다. 검사를 패스한 양품은, 그대로 최종제품으로 조립하는 것으로 발광장치를 완성시킨다.
본 발명은, 복수의 발광 영역이 형성된 기판을 잘라내 각각 FPC를 부착하고나서 출하하는 것이 아니라, 잘라내기 전, 즉 미완성인 상태(반완성품으로도 부를 수 있다)로 출하하는 것을 특징으로 하고 있다. 단, 출하하기 전에는 일부검사를 행할 수 있는 구성으로 되어 있다.
본 명세서에서 개시하는 발명의 구성은, 도 1에 그 일례를 나타낸 것과 같이
기판을 복수의 블록을 구획하고, 또한, 각 블록을 복수의 발광 영역을 구획해서 제조하는 발광장치의 제조방법에 있어서,
제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
삭제
상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계와,
상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 제 2 기판의 일부를 절단에 의해 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
상기 제 1 장소로부터 제 2 장소로 반송하고,
상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서 상기 복수의 각 화소부로 분할하는 단계와,
삭제
상기 제 2 장소에서, 상기 복수의 화소부 중 하나에 접속되어 있는 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법이다.
또한, 상기 구성에 있어서, 상기 제 1 기판에는, n×m(n>1, 또한, m>1)의 발광 영역이 n행 m열로 배치되어 있는 것을 특징으로 하고 있다.
또한, 다른 발명의 구성은, 도 2, 도 3에 그 일례를 나타낸 것과 같이,
기판을 복수의 블록으로 구획하고, 또한, 각 블록을 복수의 발광 영역으로 구획
해서 제조하는 발광장치의 제조방법에 있어서,
제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
삭제
상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계와,
상기 제 1 장소에서, 상기 제 1 기판을 분할하는 단계와,
상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 상기 제 2 기판의 일부를 절단에 의해 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
상기 제 1 장소로부터 제 2 장소로 반송하고,
제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서 상기 복수의 각 화소부로 분할하는 단계와,
삭제
상기 제 2 장소에서, 상기 복수의 화소부 중 하나에 접속되어 있는 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법이다.
또한, 상기 각 구성에 있어서, 상기 발광영역에는, 복수의 발광소자와 복수의 TFT가 설치되어 있는 것을 특징으로 하고 있다.
또한, 상기 각구성에 있어서, 상기 제 2 기판은 상기 제 1 기판과 같은 사이즈, 또는 상기 제 1 기판보다도 사이즈가 작은 것을 특징으로 한다.
또한, 본 명세서에 있어서, 제 1 장소(또는 제 2 장소)란, 생산공장, 혹은, 생산 회사를 가리키고 있다. 이때, 제 1 장소는, 제 2 장소와는 다른 것이 원칙이지만, 거리가 떨어져 있으면 특별히 한정되지 않고, 예를 들면 동일회사 내의 다른 공장이어도 좋고, 예를 들면 제 1 장소가 자회사이고, 제 2 장소가 모회사이어도 좋다.
이때, 본 명세서에 있어서, 음극과 양극과의 사이에 설치되는 모든 층을 총 칭해서 EL층이라고 한다. 따라서, 전술한 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층은, 모두 EL층에 포함된다.
또한, 본 명세서에 있어서, EL 소자란, EL 재료 및 이 EL 재료에 캐리어를 주입하기 위한 유기재료 혹은 무기재료를 포함하는 층(이하, EL층이라고 한다)을 2개의 전극(양극 및 음극)을 끼운 구조로 이루어진 발광소자이며, 양극, 음극 및 EL층으로 이루어진 다이오드를 가리킨다.
또한, 본 발명은, 유기 화합물을 포함하는 층을 가지는 발광 디바이스이면, 액티브 매트릭스형의 발광장치에 한정되지 않고, 칼라 표시 패널로 되는 패시브 매트릭스형의 발광장치나, 면광원 또는 전식용 장치가 되는 에어리어 칼라의 발광장치에 적용할 수 있다.
도 1은, 실시예1을 나타낸 흐름도이다.
도 2는, 실시예2를 나타낸 도면이다.
도 3은, 실시예2를 나타낸 도면이다.
도 4는, 실시예3을 나타낸 도면이다.
도 5는, 실시예1을 나타낸 도면이다.
도6은, 실시예2를 나타낸 도면이다.
도7은, 발광장치를 나타낸 도면이다.(실시예3)
도8은, 발광장치를 나타낸 도면이다.(실시예3)
도9는, TFT와 제 1 전극과의 접속, 격벽 형상을 설명하는 도면이다.(실시예4)
도10은, 전자기기의 일례를 나타낸 도면이다.(실시예5)
도 11은, 전자기기의 일례를 나타낸 도면이다.(실시예5)
도 12는, 모듈을 나타낸 도면이다.(실시예6)
도 13은, 블록도를 나타낸 도면이다.(실시예6)
(실시예)
본 발명의 실시예에 대해서, 이하에서 설명한다.
(실시의 형태 1)
다수의 면취로 패널을 제작하는 본 발명의 흐름의 일례를 도 1에 나타낸다.
본 발명은, 예를 들면, 기판 사이즈가, 320mmX400mm, 370mmX470mm, 550mmX650mm, 600mmX720mm, 680mmX880mm, 1000mmX1200mm, 1100mmX1250mm, 1150mmX1300mm와 같은 대면적 기판에 대하여, 효율좋게 발광장치를 제작할 수 있는 방법을 제공하는 것이다.
우선, 절연 표면을 가지는 대면적 기판 위에 공지의 기술을 이용하여 TFT를 제작한다. 이때, 매트릭스 모양으로 TFT가 배치된 기판을 액티브 매트릭스 기판이라고 부른다.
이 TFT를 제작하는 도중에 종래와 같이, 표본검사를 행해도 좋다. 이 표본검사에 의해 어떠한 트러블을 발견한 경우, 트러블에 따른 처리를 행하면, 제거해야 할 불량의 기판이 대량으로 발생하는 것을 미연에 방지할 수 있고, 최종제품의 품질 저하를 막는 것에도 연결된다. 기판 위에 설치된 TFT (p채널형 TFT 또는 n채널형 TFT)은, 발광하는 EL층에 흐르는 전류를 제어하는 소자이며, 하나의 화소에는, 그 외에도 TFT(n채널형 TFT 또는 p채널형 TFT)을 하나, 또는 복수 설치한다. 또한, TFT로 이루어진 구동회로도 동일 기판 위에 형성해도 좋다.
다음에, 한쌍의 전극(양극, 음극)간에 유기 화합물을 포함하는 막(이하, 「유기화합물층」이라 한다)을 설치하고, 한쌍의 전극간에 전계를 가하는 것으로 , 형광 또한 인광을 얻을 수 있는 발광소자를 형성한다. 우선, 양극 또는 음극이 되는 제 1 전극을 형성한다. 여기에서는 제 1 전극으로서 일함수가 큰 투명도전막(ITO(산화인듐 산화주석 합금), 산화인듐 산화아연 합금(In203-ZnO), 산화아연(ZnO) 등)을 사용하여, 양극으로서 기능시키는 예를 나타낸다.
이때, TFT의 소스 전극 또는 드레인 전극을 그대로 제1전극으로 하는 경우, 또는 소스 영역 또는 드레인 영역에 접해서 제1전극을 별도 형성하는 경우에는, TFT란 제1전극을 포함시킨다.
다음에, 제1전극(양극)의 양단에는, 제1전극의 주연부를 둘러싸도록 격벽(뱅크, 장벽, 제방 등이라고도 불린다)을 형성한다. 커버리지를 양호한 것으로 하기 위해서, 격벽의 상단부 또는 하단부에 곡률을 가지는 곡면이 형성되도록 한다. 예를 들면, 격벽의 재료로서 포지티브형의 감광성 아크릴을 사용한 경우, 격벽의 상단부만에 곡률반경(0.2㎛∼3㎛)을 가지는 곡면을 갖게 하는 것이 바람직하다. 또한, 격벽으로서, 감광성의 빛에 의해 에천트에 불용해성이 되는 네가티브형, 또는 빛에 의해 에천트에 용해성이 되는 포지티브형의 모두를 사용할 수 있다.
다음에, 필요하면, 다공질의 스폰지(대표적으로는 PVA(폴리비닐알콜제, 나일론제)에 계면활성제(약 알칼리성)를 포함시켜, 양극표면을 문질러서 세정한다. 다음에, 유기 화합물을 포함하는 층을 형성하기 직전에, TFT 및 격벽이 설치된 기판전체의 흡착 수분을 제거하기 위한 진공가열을 행한다. 또한, 유기 화합물을 포함하는 층을 형성하기 직전에, 제1전극에 대하여 자외선 조사를 행해도 좋다.
다음에, 제1전극(양극) 위에, 증착 마스크를 사용한 증착법, 또는 잉크젯법에 의해 유기 화합물을 포함하는 층을 선택적으로 형성한다. 유기화합물을 포함하는 층으로서는, 고분자재료, 저분자재료, 무기재료, 또는 이들을 혼합시킨 층, 또는 이들을 분산시킨 층, 또는 이들 층을 적절히 조합한 적층으로 하면 좋다.
또한, 유기 화합물을 포함하는 층 위에는 제2전극(음극)을 형성한다. 음극으로서는, 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이들의 합금 MgAg, MgIn, AlLi, CaF2, 또는 CaN)를 사용하면 된다. 또한, 필요하면, 제2전극을 덮어서 스퍼터링법 또는 증착법에 의해 형성하는 보호층을 형성한다. 보호층으로서는 스퍼터링법 또는 CVD법에 의해 얻어지는 질화규소막, 산화규소막, 산화질화규소막(SiNO막(조성비 N>0) 또는 SiON막(조성비 N<0)), 탄소를 주성분으로 하는 박막(예를 들면, DLC막, CN막)을 사용할 수 있다.
다음에, 봉지재가 되는 유리 기판에 씰재를 원하는 패턴을 묘화한다. 다음에, 실이 묘화된 봉지 기판과 액티브 매트릭스 기판을 부착시켜, 봉지 기판에 설치된 실 패턴이 액티브 매트릭스 기판에 설치된 발광영역을 둘러싸는 위치가 되도록 봉지한다. 이때, 패널의 신뢰성을 높이기 위해서는, 격벽 형성후에서 봉지까지의 공정은, 대기에 노출되지 않고 처리를 행하는 것이 바람직하다.
이때, 많은 면취를 행하기 위해서, 1장의 기판에는 발광 영역(복수의 발광소자를 매트릭스 형으로 배치한 화소부)이 복수 설치되어, 최종적으로는 발광 영역의 수와 동수개의 표시 패널을 얻을 수 있다. 또한, 봉지 기판은, 액티브 매트릭스 기판과 같은 사이즈 또는 그것보다 작은 사이즈의 것을 몇 개로 나누어 부착하여도 좋다.
다음에, 다이아몬드 커터 등에 의해, 양 기판의 절단을 행하기 위한 스크라이브 라인을 묘화한다. 이때, 나중에 행해지는 절단이 양호하게 되도록 씰재로 이루어진 더미 패턴을 미리 형성하는 것이 바람직하다.
다음에, 제 1 절단을 행하고, 봉지 기판의 일부만을 분리하다. 여기에서 분리 부분은, 나중에 FPC과 부착하는 단자부와 겹치는 부분이다. 단, 모든 발광 영역에 대하여 각각 행하는 것이 아니고, 일부의 발광 영역, 예를 들면, 1열분의 패널에 대하여 행하고, 2열째 이후의 패널의 단자부는 봉지 기판과 겹친 상태로 한다.
다음에, 봉지 기판의 일부가 제거되어, 노출된 단자부에 전극바늘을 접촉시키거나, 혹은 FPC을 가접착해서 발광 영역에 전류를 흘려, 발광 검사 및 구동검사를 행한다. 이때, 기판에 형성된 발광 영역의 일부, 예를 들면, 1열분의 패널만이 검사된다. 검사의 결과가 정상이었던 기판은, 그대로 공정이 이루지는 한편, 이상이 발견된 기판은 파기, 혹은 불량해석을 위해 사용된다.
다음에, 검사의 결과가 정상이었던 기판을 출하, 또는 반송한다. 이 단계에서는, 하나하나의 패널마다 절단하고 있지 않기 때문에, 반송이 편리하다. 이때, 반송시에는 정전파괴가 생기지 않도록 하는 것이 바람직하고, 이전의 공정에서 검사한 단자부를 대전방지재 등으로 보호하는 것이 바람직하다. 대전방지재는 간단하게 제거가능한 재료로 하는 것이 바람직하다.
다음에, 출하처, 또는 반송처에서 개별적으로 절단을 행한다. 이때, 여기에서 스크라이브를 행한 후, 절단해도 좋고, 미리 봉지 기판의 부착 직후의 스크라이브 공정시에 행하여도 좋다.
다음에, 단자부에 각각 FPC을 부착시킨다. 다음에, FPC을 부착한 후에 재차 검사(발광 검사, 구동검사)를 행한다. 이때, 여기에서의 검사는 모든 패널에 대하여 행하는 것이다.
이상의 공정으로 FPC이 접속된 표시 패널이 형성되고, 그 후에, 적절히, 전자기기에 조립함으로써 최종제품을 완성시킨다.
본 발명에 의해, 검사용의 회로나 단자를 설치하지 않고, 다면취를 행할 수 있다. 또한, 본 발명에서는, 검사를 행한 패널도 최종제품에 조립할 수 있기 때문에, 수율이 향상된다.
(실시의 형태 2)
여기에서는, 액티브 매트릭스 기판보다 작은 사이즈의 봉지 기판을 복수매 준비하고, 액티브 매트릭스 기판에 부착시킨 예를 나타낸다.
예를 들면, 도 2a에 그 일례를 나타낸 것과 같이, 액티브 매트릭스 기판(201)에 대하여, 사이즈가 한 단계 작은 4장의 봉지 기판을 부착하여도 된다. 액티 브 매트릭스 기판(201) 위에는 씰재(도시하지 않음)로 각각 둘러싸인 발광 영역(202)이 복수 형성되고, 봉지 기판(203)으로 봉지되어 있다. 도 2a에서는, 1장의 액티브 매트릭스 기판(600mm×720mm)을 4분할하여, 각각에 5행 8열(40 패널), 즉 합계 160 패널(대각 2인치)을 제조할 수 있다. 또한, 여기에서는 매트릭스 모양으로 패널을 배치한 예를 나타내었지만, 나중에 검사하는 1열은 적어도 단자부의 위치를 정돈하면, 특별히 한정되지 않고, 여러가지 사이즈의 패널을 1장의 기판에 설치해도 좋다.
우선, 4장의 봉지 기판을 부착한 후, 1장의 액티브 매트릭스 기판(600mm×720mm)을 4분할하는 제 1 절단을 행한다(도 2a).
다음에, 단자부와 겹치는 봉지 기판의 일부를 분리하는 제 2 절단을 행한다(도 2b). 이때, 도 2b는 1장의 액티브 매트릭스 기판을 4분할한 것 중의 1개의 평면도를 나타내고 있으며, 그 단면도를 도 2c에 나타내고 있다. 도 2c 중에서, 204는 씰재, 205는 단자부, 206은 절취된 단편, 207은 더미씰이다. 제 2 절단을 행하기 위해서는, 더미씰(207)을 설치해 놓는 쪽이 절단하기 쉽다.
다음에, 일부, 여기에서는 1열째에 있는 8개의 패널만 검사를 행한다. 도 2d는 검사시에 있어서의 패널의 상태 평면도를 나타내고 있다. 검사를 행할 때에는 도 2e에 나타낸 것처럼 검사용의 전극바늘(208)을 단자부에 접촉시키고, 전극 바늘에 접속된 전류원을 구비한 검사장치(도시하지 않음)에 의해 전류를 흘린다.
다음에, 8개의 패널의 단자부를 대전방지재(209)로 덮고, 출하 또는 반송을 행한다. 이때의 평면도를 도 3a, 단면도를 도 3b에 나타낸다. 대전방지재(209)로서 는, 도전성의 피막, 예를 들면, 계면활성제계의 도료가 도포된 것, 염화리튬이나 염화마그네슘과 같은 무기염이나, 카르본산염기나 술폰산기를 포함하는 고분자 전해질과 같은 이온전도성 물질을 합성수지나 실리케이트 등의 조막성 물질에 분산시켜 이루어진 조성물을 막형성한 것, 또는 도전성 폴리머를 사용하면 좋다.
다음에, 제 3 절단을 행하여, 하나하나의 패널에 절단한다. 이때의 평면도를 도 3c, 단면도를 도 3d에 나타낸다. 이때, 간략화를 이해, 도 3c에서는 4패널분 밖에 도시하고 있지 않다.
마지막으로, 단자부와 전기적으로 접속하도록 이방성 도전재를 사용하여, FPC(210)를 부착하여 패널을 완성시킨다. 이때의 평면도를 도 3e, 단면도를 도 3f에 나타낸다. 이때, 간략화를 위해, 도 3e에서는 1패널분 밖에 도시하지 않고 있다.
(실시의 형태 3)
실시의 형태 1 또는 실시의 형태 2에서는, 패널에 대전방지재를 설치하고, 출하 또는 반송하는 예를 나타내었지만, 여기에서는, 반송 또는 출하시에 사용하는 기판의 캐리어 박스에 대전방지재를 설치한 예를 나타낸다.
도 4a에 캐리어 박스의 사시도를 나타내고, 그 평면도를 도 4b에 나타낸다. 캐리어 박스의 측벽(401)에 홈이 설치되어 있고, 액티브 매트릭스 기판(400)에 설치된 단자부와 접하는 개소에 대전방지재(402)가 설치되어 있다. 이때, 대전방지재(402)는, 기판과 캐리어 박스와의 접촉 영역에 배치되는 완충재의 역할도 달성한 다.
또한, 도 4a에 나타낸 캐리어 박스에 위덮개를 설치해도 좋다.
도 4a에 나타낸 캐리어 박스를 이용하여 출하, 또는 반송하는 것에 의해 정전파괴를 방지할 수 있어, 실시의 형태 2에 있어서의 공정(대전방지재의 형성, 제거)을 삭감할 수 있다.
또한, 도 4c에 나타낸 것처럼 액티브 매트릭스 기판에 설치된 단자부가 캐리어 박스의 바닥에 위치하도록 하여도 좋다. 이 경우, 바닥에 있어서, 단자부와 접하는 부분에 대전방지재를 설치해 두면 좋다.
도 4a 또는 도 4c에 나타낸 캐리어 박스에 의해, 정전파괴나 기판의 파손이 없이 반송, 유지 및 수납을 실행할 수 있다.
또한, 본 실시예는 실시의 형태 1 또는 실시의 형태 2와 자유롭게 조합할 수 있다.
이상의 구성으로 이루어진 본 발명에 대해서, 이하에 나타낸 실시예로 더욱 더 상세한 설명을 행하는 것으로 한다.
(실시예)
[실시예 1]
본 실시예에서는, 1장의 기판(대각 5인치 기판)으로 3행 3열, 합계 9 패널을 제작하는 예를 도 5에 나타낸다.
우선, 절연 표면을 가지는 기판 위에, 양극과 음극과 그 사이에 끼워진 유기 화합물을 포함하는 층으로 구성되는 발광소자와, 해당 발광소자에 흘리는 전류를 제하기 위한 TFT를 각각 설치한다. 복수의 발광소자를 매트릭스 모양으로 배치하여 1개의 발광 영역(502)을 구성하고, 그 발광 영역(502)을 복수 설치한다. 또한, 외부회로와 접속하기 위한 단자부(505a, 505b)도 TFT와 동시에 형성한다. 여기에서는, 복수의 발광 영역(502) 및 단자부를 설치한 기판을 액티브 매트릭스 기판(501)으로 부른다. 최종적으로는, 이 1개의 발광 영역이 1 패널의 표시 영역이 된다.
또한, 발광소자를 봉지하기 위해서, 발광 영역(502)의 외주연 주변에 발광 영역(502)을 포함하도록 설치된 씰재로 봉지 기판을 붙인다. 봉지 기판으로서는, 유리 기판, 또는 표면에 봉지막이 코트된 플라스틱 기판을 사용한다. 이때, 절단이 행해지기 쉬워지도록 절단 라인(503)이 되는 부근에 더미씰을 형성해도 좋다.
특히, 발광소자는 산소나 수분에 약하기 때문에, 대기에 노출시키지 않고, 또한, 발광소자의 형성으로부터 봉지 기판에서 부착시킬 때까지의 시간은 가능한 한 단축하는 것이 바람직하다.
봉지 기판을 부착한 후, 검사를 행하기 위해서 봉지 기판의 일부만을 절단, 제거한다. 절단하는 공정은, 다이아몬드 커터 등으로 절단 라인을 그린 후, 브레이커로 압력을 가함으로써 기판을 절단 라인을 따라 절단한다. 본 실시예에서는, 도 5a에 나타낸 것과 같이 분리된 봉지 기판(507)을 분리하여, 3 패널분의 단자부(505a)를 노출시킨다. 이때, 그 이외의 단자부(505b)는 봉지 기판과 액티브 매트릭스 기판으로 끼워져 있다.
그리고, 노출되어 있는 단자부(505a)로부터 전류를 흘려 구동상태, 발광상태 를 검사한다. 단자부(505a)에 전극바늘을 접촉시켜 검사해도 좋고, 자유롭게 착탈가능한 접착재로 검사용의 FPC을 부착하여 검사해도 좋다. 본 실시예에서는, 노출되어 있는 단자부(505a)에 접속되어 있는 패널은 3개로서, 이 3개만을 검사한다. 전체를 검사하는 것이 아니므로 검사에 필요한 시간이나 노력을 삭감할 수 있다. 또한, 검사하기 위한 회로나 단자를 별도 설치할 필요가 없다.
검사를 행한 후, 양품이었던 것은 출하 또는 반송한다. 본 실시예에 있어서는, 9개의 패널이 일체화된 채의 상태로 출하된다. 일체화되어 있기 때문에 반송이 편리하게 된다. 또한, 반송중에 있어서, 단자부(505b)에 있어서는, 봉지 기판과 겹쳐 있기 때문에, 먼지 등이 부착되는 것을 방지할 수도 있다.
다음에, 출하처에서 절단을 행하고, 각각 FPC(508)를 부착시키는 것에 의해서 도 5b에 나타낸 것과 같은 패널을 복수 제작한다. 본 실시예에서는, 검사를 행한 3개의 패널을 포함하여, 9개의 패널을 완성시킬 수 있다.
검사를 행한 패널도 완성품으로 하기 때문에, 수율이 향상된다.
마지막으로, 도 5b에 나타낸 것과 같은 패널을 전자기기에 조립하여, 전자기기를 완성시킬 수 있다.
또한, 본 실시예는 실시의 형태 1 내지 3의 어느 한 개와 자유롭게 조합할 수 있다.
[실시예 2]
본 실시예에서는, 1장의 기판으로 서로 다른 사이즈의 패널을 제작하는 예를 도 6에 나타낸다.
또한, 본 실시예에서는, 실시예 2에 나타낸 것과 같은 전극바늘을 구비한 검사장치로 TFT를 검사하는 것이 아니고, FPC를 가접착해서 전류원을 구비한 장치로 검사하는 예를 나타낸다.
도6a에서는, 사이즈가 다른 2종류의 패널을 제작한다. 소형의 패널을 8개, 중형의 패널을 6개, 합계 14개의 패널을 1장의 기판으로부터 제작한다. 이때, 적어도 검사하는 패널을 1열로 배치하면 좋으며, 다른 검사하지 않는 패널의 방향은 특별하게 한정되지 않는다.
우선, 실시예2와 같은 방법으로, 액티브 매트릭스 기판(601) 위에 발광 영역602a, 602b)을 형성하고, 씰재(604)로 봉지 기판(603)을 부착하여 봉지한다. 이 단계에서의 평면도를 도6a에 나타낸다.
다음에, 발광 영역 602a를 검사하기 위해서, 단자부(605)와 겹치는 봉지기판(603)의 일부를 제거하는 동시에, 액티브 매트릭스 기판의 일부도 제거한다. 이 단계에서의 단면도를 도6b에 나타낸다.
다음에, 발광영역 602a를 검사한다. 이 단계에서의 평면도를 도6c에 나타낸다. 또한, 검사시의 단면도를 도 6d에 나타낸다. 검사는, 착탈가능한 도전성 접착 재로 FPC(검사용 FPC(610))을 부착하고, 다시 FPC과 검사장치를 접속시켜서 검사한다.
검사를 행한 후, 양품이었던 것은, 검사용 FPC을 떼어내 출하한다.
본 실시예에서는, 14개의 패널이 일체화한 채의 상태로 출하된다.
다음에, 출하처에서 절단을 행한다. 이때의 평면도를 도6e, 단면도를 도6f에 나타낸다. 이때, 간략화를 위해, 도6e에서는 4패널분 밖에 나타내고 있지 않다.
그리고, 각각 FPC(611)를 부착시킴으로써 도6g에 나타낸 것과 같은 다른 사이즈의 패널을 복수제작한다. 이때, 단면도를 도6h에 나타낸다. 본 실시예에서는, 검사를 행한 8개의 패널을 포함시켜, 14개의 패널을 완성시킬 수 있다. 검사를 행한 패널도 완성품으로 하기 때문에, 수율이 향상된다.
마지막으로, 패널을 전자기기에 조립하여, 전자기기를 완성시킬 수 있다.
또한, 본 실시예는 실시의 형태 1 내지 3, 실시예 1의 어느 1개와 자유롭게 조합할 수 있다.
[실시예 3]
본 실시예에서는, 절연 표면을 가지는 기판 위에, 유기 화합물층을 발광층으로 하는 발광소자를 구비한 발광장치(상면 출사 구조)를 제작하는 예를 도7에 나타낸다.
이때, 도 7a는, 발광장치를 나타낸 평면도, 도7b는, 도7a를 A-A'에서 절단한 단면도이다. 점선으로 표시된 1101은 소스 신호선 구동회로, 1102는 화소부, 1103은 게이트 신호선 구동회로이다. 또한, 1104는 투명한 봉지 기판, 1105는 제 1 씰재이며, 제 1 씰재(1105)로 둘러싸인 내측은, 투명한 제 2 씰재(1107)로 충전되어 있다. 이때, 제 1 씰재(1105)에는 기판간격을 유지하기 위한 갭 재료가 함유되어 있다.
이때, 1108은 소스 신호선 구동회로(1101) 및 게이트 신호선 구동회로(1103)에 입력되는 신호를 전송하기 위한 배선이며, 외부입력 단자가 되는 FPC(플렉시블 프린트 서킷)(1109)으로부터 비디오 신호나 클록 신호를 받는다. 이때, 여기에서는 FPC밖에 도시되어 있지 않지만, 이 FPC에는 프린트 배선기판(PWB)이 부착되어 있어도 좋다.
다음에, 단면구조에 대해서 도7b를 사용하여 설명한다. 기판(1110) 위에는 구동회로 및 화소부가 형성되어 있지만, 여기에서는, 구동회로로서 소스 신호선 구동회로(1101)와 화소부(1102)가 표시되어 있다.
이때, 소스 신호선 구동회로(1101)는 n채널형 TFT(l123)와 P 채널형 TFT(l124)를 조합한 CMOS회로가 형성된다. 또한, 구동회로를 형성하는 TFT는, 공지의 CMOS회로, PMOS회로 또는 NMOS회로로 형성해도 좋다. 또한, 본 실시예에서는, 기판 위에 구동회로를 형성한 드라이버 일체형을 나타내지만, 반드시 그럴 필요는 없고, 기판 위가 아니라 외부에 형성할 수도 있다. 또한, 폴리실리콘막을 활성층으로 하는 TFT의 구조는 특별히 한정되지 않고, 톱게이트형 TFT이어도 좋고, 바톰 게이트형 TFT이어도 좋다.
또한, 화소부(1102)는 스위칭용 TFT(1111)와, 전류제어용 TFT(1112)와 그것이 드레인에 전기적으로 접속된 제 1 전극(양극)(1113)을 포함하는 복수의 화소에 의해 형성된다. 전류제어용 TFT(1112)로서는 n채널형 TFT이어도 좋고, p채널형 TFT이어도 좋지만, 양극과 접속시킬 경우, p채널형 TFT로 하는 것이 바람직하다. 또한, 유지용량(도시하지 않음)을 적절히 설치하는 것이 바람직하다. 이때, 여기에서
는 무수히 배치된 화소 중에서, 하나의 화소의 단면구조만을 나타내고, 그 1개의 화소에 2개의 TFT를 사용한 예를 나타내었지만, 3개 ,또는 그 이상의 TFT를 적절히, 사용해도 좋다.
여기에서는 제 1 전극(1113)이 TFT의 드레인과 직접 접하고 있는 구성으로 되어 있기 때문에, 제 1 전극(1113)의 하층은 실리콘으로 이루어진 드레인과 오믹 콘택이 잡히는 재료층으로 하고, 유기 화합물을 포함하는 층과 접하는 최상층을 일함수가 큰 재료층으로 하는 것이 바람직하다. 예를 들면, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조로 하면, 배선으로서의 저항도 낮고, 또한, 양호한 오믹 콘택이 취해지며, 또한, 양극으로서 기능시킬 수 있다. 또한, 제 1 전극(1113)은, 질화 티타늄막, 크롬막, 텅스텐막, Zn막, Pt막 등의 단층으로 해도 좋고, 3층 이상의 적층을 이용하여도 좋다.
또한, 제 1 전극(양극)(1113)의 양단에는 절연물(뱅크, 격벽, 장벽, 제방 등으로 불린다)(1114)이 형성된다. 절연물(1114)은 유기수지막 혹은 규소를 포함하는 절연막으로 형성하면 좋다. 여기에서는, 절연물(1114)로서, 포지티브형의 감광성 아크릴 수지막을 이용하여 도7에 나타낸 형상의 절연물을 형성한다.
커버리지를 양호한 것으로 하기 위해서, 절연물(1114)의 상단부 또는 하단부에 곡률을 가지는 곡면이 형성되도록 한다. 예를 들면, 절연물(1114)의 재료로서 포지티브형의 감광성 아크릴을 사용한 경우, 절연물(1114)의 상단부에만 곡률반경(0.2㎛∼3㎛)을 가지는 곡면을 갖도록 하는 것이 바람직하다. 또한, 절연물(1114)로서, 감광성의 빛에 의해 에천트에 불용해성이 되는 네가티브형, 또는 빛에 의해 에천트에 용해성이 되는 포지티브형의 모두를 사용할 수 있다.
또한, 절연물(1114)을 질화알루미늄막, 질화 산화알루미늄막, 탄소를 주성분이라고 하는 박막, 또는 질화규소막으로 이루어진 보호막으로 덮어도 좋다.
또한, 제 1 전극(양극)(1113) 위에는, 증착 마스크를 사용한 증착법, 또는 잉크젯법에 의해 유기 화합물을 포함하는 층(1115)을 선택적으로 형성한다. 또한, 유기 화합물을 포함하는 층(1115) 위에는 제 2 전극(음극)(1116)이 형성된다. 음극으로서는, 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이것들의 합금 MgAg, MgIn, AlLi, CaF2, 또는 CaN)를 사용하면 좋다. 여기에서는, 발광이 투과하도록, 제 2 전극(음극)(1116)으로서, 막두께를 얇게 한 금속박막과, 투명도전막(ITO(산화인듐 산화주석 합금), 산화인듐 산화아연 합금(In203-ZnO), 산화아연(ZnO) 등의 적층을 사용한다. 이렇게 해서, 제 1 전극(양극)(1113), 유기 화합물을 포함하는 층(1115), 및 제 2 전극(음극)(1116)으로 이루어진 발광소자(1118)가 형성된다. 여기에서는 발광소자(1118)는 백색 발광으로 하는 예이므로 착색층(1131)과 차광층(BM)(1132)으로 이루어진 칼라 필터(간략화를 위해, 여기에서는 오버코트층은 도면에 나타나 있지 않다)를 설치하고 있다.
또한, R, G, B의 발광을 얻을 수 있는 유기 화합물을 포함하는 층을 각각 선택적으로 형성하면, 칼라 필터를 사용하지 않더라도 풀 칼라의 표시를 얻을 수 있다.
또한, 발광소자(1118)를 봉지하기 위해서 투명보호층(1117)을 형성한다. 이 투명보호층(1117)으로서는 실시예 1에 나타낸 투명보호 적층으로 한다. 투명보호 적층은, 제 1 무기절연막과, 응력완화막과, 제 2 무기절연막의 적층으로 되어 있다. 제 1 무기절연막 및 제 2 무기절연막으로서는, 스퍼터링법 또는 CVD법에 의해 얻을 수 있는 질화 규소막, 산화규소막, 산화 질화 규소막(SiNO막(조성비 N>O) 또는 SiON막(조성비 N<O)), 탄소를 주성분으로 하는 박막(예를 들면, DLC막, CN막)을 사용할 수 있다. 이들 무기절연막은 수분에 대하여 높은 블로킹 효과를 갖고 있지만, 막두께가 두꺼워지면 막응력이 증대해서 필링이나 막 벗겨짐이 생기기 쉽다. 그러나, 제 1 무기절연막과 제 2 무기절연막 사이에 응력완화막을 끼움으로써 응력을 완화하는 동시에 수분을 흡수할 수 있다. 또한, 막형성시에 어떠한 원인으로 제 1 무기절연막에 미소한 구멍(핀홀 등)이 형성되었다 하더라도, 응력완화막으로 매립되고, 또한, 그 위에 제 2 무기절연막을 설치함으로써, 수분이나 산소에 대하여 매우 높은 블로킹 효과를 가진다. 또한, 응력완화막으로서는, 무기절연막보다도 응력이 작고, 또한, 흡습성을 가지는 재료가 바람직하다. 덧붙여, 투광성을 가지는 재료인 것이 바람직하다. 또한, 응력완화막으로서는, α-NPD(4,4'-비스-[N-나프틸]-N-페닐아미노]비페닐), BCP(바소큐프로인), MTDATA(4,4',4"-트리스(N-3메틸페닐-N-페닐아미노)트리페닐아민), Alq3(트리스-8-키놀리노라토알루미늄 착체) 등의 유기 화합물을 포함하는 재료막을 이용하여도 좋고, 이들 재료막은 흡습성을 가지고, 막두께가 얇으면, 거의 투명하다. 또한, MgO, SrO2, SrO는 흡습성 및 투광성을 가지고, 증착법으로 박막을 얻을 수 있기 때문에, 응력완화막으로 사용할 수 있다. 본 실시예에서는, 실리콘 타겟을 사용하여, 질소와 아르곤을 포함하는 분위기에서 막형성한 막, 즉 수분이나 알칼리 금속 등의 불순물에 대하여 블로킹 효과가 높은 질화 규소막을 제 1 무기절연막 또는 제 2 무기절연막으로서 사용하고, 응력완화막으로서 증착법에 의해 Alq3의 박막을 사용한다. 또한, 투명보호 적층에 발광을 통과시키기 위해서, 투명보호 적층의 총 막두께는, 가능한 한 얇게 하는 것이 바람직하다.
또한, 발광소자(1118)를 봉지하기 위해서 불활성 기체 분위기 하에서 제 1 씰재(1105), 제 2 씰재(1107)에 의해 봉지 기판(1104)을 부착시킨다. 이때, 제1씰재(1105), 제2씰재(1107)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 제1씰재(1105), 제2실재(1107)는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다.
또한, 본 실시예에서는 봉지 기판(1104)을 구성하는 재료로서 유리 기판이나 석영기판 이외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플루오라이드), 마일러, 폴리에스테르 또는 아크릴 등으로 이루어진 플라스틱 기판을 사용할 수 있다. 또한, 제1씰재(1105), 제2 씰재(1107)를 이용하여 봉지 기판(1104)을 접착한 후, 또한, 측면(노출면)을 덮도록 제 3 씰재로 봉지하는 것도 가능하다.
이상과 같이 해서 발광소자를 투명보호층(1117), 제1씰재(1105), 제2씰재(1107)로 봉입하는 것에 의해, 발광소자를 외부로부터 완전히 차단할 수 있어, 외부로부터 수분이나 산소라고 하는 유기 화합물층의 열화를 촉진하는 물질이 침입 하는 것을 막을 수 있다. 따라서, 신뢰성이 높은 발광 장치를 얻을 수 있다.
또한, 제 1 전극(1113)으로서 투명도전막을 사용하면 양면발광형의 발광장치를 제작할 수 있다.
또한, 본 실시예에서는 양극 위에 유기 화합물을 포함하는 층을 형성하고, 유기 화합물을 포함하는 층 위에 투명전극인 음극을 형성한다고 하는 구조(이하, 상면출사 구조라 부른다)라고 하는 예를 나타냈지만, 양극 위에 유기 화합물을 포함하는 층이 형성되고, 유기 화합물층 위에 음극이 형성되는 발광소자를 가지고, 유기 화합물을 포함하는 층에 있어서 생긴 발광을 투명전극인 양극으로부터 TFT 쪽을 추출하는(이하, 하면출사 구조라 부른다) 구조로 하여도 좋다.
여기에서, 하면출사 구조의 발광장치의 일례를 도8에 나타낸다.
이때, 도8a는, 발광장치를 나타낸 평면도, 도8b는 도8a를 A-A'로 절단한 단면도이다. 점선으로 표시된 1201은 소스 신호선 구동회로, 1202는 화소부, 1203은 게이트 신호선 구동회로이다. 또한, 1204는 봉지 기판, 1205는 밀폐 공간의 간격을 유지하기 위한 갭재가 함유되어 있는 씰재이며, 씰재(1205)로 둘러싸인 내측은, 불활성 기체(대표적으로는 질소)로 충전되어 있다. 씰재(1205)로 둘러싸인 내측의 공간은 건조제(1207)에 의해 미량의 수분이 제거되어, 충분히 건조되어 있다.
이때, 1208은 소스 신호선 구동회로(1201) 및 게이트 신호선 구동회로(1203)에 입력되는 신호를 전송하기 위한 배선이며, 외부입력 단자가 되는 FPC(플렉시블 프린트 서킷)(1209)로부터 비디오 신호와 클록 신호를 받는다.
다음에, 단면 구조에 대해서 도8b를 사용하여 설명한다. 기판(1210) 위에는 구동회로 및 화소부가 형성되어 있지만, 여기에서는, 구동회로로서 소스 신호선 구 동회로(1201)와 화소부(1202)가 표시되고 있다. 이때, 소스 신호선 구동회로(1201)는 n채널형 TFT(1223)와 p채널형 TFT(1224)를 조합한 CMOS 회로가 형성된다.
또한, 화소부(1202)는 스위칭용 TFT(1211)와, 전류제어용 TFT(1212)와 그것의 드레인에 전기적으로 접속된 투명한 도전막으로 이루어진 제 1 전극(양극)(1213)을 포함하는 복수의 화소에 의해 형성된다.
여기에서는 제 1 전극(1213)이 접속 전극과 일부 겹치도록 형성되고, 제 1 전극(1213)은 TFT의 드레인 영역과 접속 전극을 거쳐서 전기적으로 접속하고 있는 구성으로 되어 있다. 제 1 전극(1213)은 투명성을 가지고, 또한, 일함수가 큰 도전 막(ITO(산화인듐 산화주석 합금), 산화인듐 산화아연 합금(In203-ZnO), 산화아연(ZnO) 등)을 사용하는 것이 바람직하다.
또한, 제 1 전극(양극)(1213)의 양단에는 절연물(뱅크, 격벽, 장벽, 제방 등 으로 불린다)(1214)이 형성된다. 커버리지를 양호한 것으로 하기 위해, 절연물(1214)의 상단부 또는 하단부에 곡률을 가지는 곡면이 형성되도록 한다. 또한, 절연물(1214)을 질화알루미늄막, 질화산화알루미늄막, 탄소를 주성분으로 하는 박막, 또는 질화 규소막으로 이루어진 보호막으로 덮어도 좋다.
또한, 제 1 전극(양극)(1213) 위에는, 증착 마스크를 사용한 증착법, 또는 잉크젯법에 의해 유기 화합물을 포함하는 층(1215)을 선택적으로 형성한다. 또한, 유기 화합물을 포함하는 층(1215) 위에는 제 2 전극(음극)(1216)이 형성된다. 음극으로서는, 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이것들의 합금 MgAg, MgIn, AILi, CaF2, 또는 CaN)를 사용하면 좋다. 이렇게 해서, 제 1 전극(양극)(1213), 유기 화합물을 포함하는 층(1215), 및 제 2 전극(음극)(1216)으로 이루어진 발광소자(1218)가 형성된다. 발광소자(1218)은, 도8 중에 나타낸 화살표 방향으로 발광한다. 여기에서는 발광소자(1218)는 R, G, 또는 B의 단색발광이 얻어지는 발광소자의 하나이며, R, G, B의 발광을 얻을 수 있는 유기 화합물을 포함하는 층을 각각 선택적으로 형성한 3개의 발광소자로 풀칼라로 한다.
또한, 발광소자(1218)를 봉지하기 위해서 보호층(1217)을 형성한다.
또한, 발광소자(1218)를 봉지하기 위해서 불활성 기체 분위기하에서 씰재(1205)에 의해 봉지 기판(1204)을 부착한다. 봉지 기판(1204)에는 미리 샌드 블라스트법 등에 의해 형성한 오목부가 형성되고 있고, 그 오목부에 건조제(1207)를 부착하고 있다. 이때, 씰재(1205)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 씰재(1205)는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다.
또한, 본 실시예에서는 오목부를 가지는 봉지 기판(1204)을 구성하는 재료로서 금속 기판, 유리 기판이나 석영 기판 이외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐 플로라이드), 마일러, 폴리에스테르 또는 아크릴 등으로 이루어진 플라스틱 기판을 사용할 수 있다.
또한, 본 실시예는 실시의 형태 1 내지 3, 실시예 1, 실시예 2의 어느 하나와 자유롭게 조합할 수 있다.
[실시예 4]
본 실시예에서는, 하나의 화소의 단면구조, 특히 발광소자 및 TFT의 접속, 화소간에 배치되는 격벽의 형상에 관하여 설명한다.
도9a중, 40은 기판, 41은 격벽(제방이라고도 불린다), 42는 절연막, 43은 제 1 전극(양극), 44는 유기 화합물을 포함하는 층, 45는 제 2 전극(음극), 46은 TFT이다.
TFT(46)에 있어서, 46a는 채널 형성 영역, 46b, 46c는 소스 영역 또는 드레인 영역, 46d는 게이트 전극, 46e, 46f는 소스 전극 또는 드레인 전극이다. 여기에서는 톱 게이트형 TFT를 나타내고 있지만, 특별히 한정되지 않고, 역스태거형 TFT이어도 좋고, 순스태거형 TFT이어도 좋다. 이때, 46f는 제 1 전극(43)과 일부 접해서 겹쳐지는 것에 의해 TFT(46)를 접속하는 전극이다.
또한, 도9a와는 일부 다른 단면구조를 도9b에 나타낸다.
도9b에 있어서는, 제 1 전극과 전극과의 겹치는 방법이 도9a의 구조와 다르며, 제 1 전극을 패터닝한 후, 전극을 일부 겹치도록 형성함으로써 TFT와 접속시키고 있다.
또한, 도9a와는 일부 다른 단면구조를 도9c에 나타낸다.
도9c에 있어서는, 층간절연막이 다시 1층 설치되어 있고, 제 1 전극이 콘택홀을 거쳐서 TFT의 전극과 접속되어 있다.
또한, 격벽(41)의 단면형상으로서는, 도9d에 나타낸 것처럼 테이퍼 형상으로 하여도 좋다. 포토리소그래픽법을 이용하여 레지스트를 노광한 후, 비감광성의 유 기수지나 무기절연막을 에칭함으로써 얻을 수 있다.
또한, 포지티브형의 감광성 유기수지를 사용하면, 도9e에 나타낸 것과 같은 형상, 상단부에 곡면을 가지는 형상으로 할 수 있다.
또한, 네가티브형의 감광성 수지를 사용하면, 도9d에 나타낸 것과 같은 형상, 상단부 및 하단부에 곡면을 가지는 형상으로 할 수 있다.
또한, 본 실시예는 실시의 형태 1 내지 3, 실시예 1 내지 3의 어느 하나와 자유롭게 조합할 수 있다.
[실시예 5]
본 발명을 실시예에서 여러가지 모듈(액티브 매트릭스형 EL 모듈, 액티브 매트릭스형 EC 모듈)을 완성시킬 수 있다. 즉, 본 발명을 실시함으로써, 그것들을 조립한 모든 전자기기가 완성되어진다.
그와 같은 전자기기로서는, 비디오 카메라, 디지털 카메라, 헤드마운트디스플레이(고글형 디스플레이), 카 네비게이션, 프로젝터, 카 스테레오, 퍼스널컴퓨터, 휴대 정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등) 등을 들 수 있다. 그것들의 일례를 도 10, 도 11에 나타낸다.
도 10a는 퍼스널컴퓨터이며, 본체(2001), 화상 입력부(2002), 표시부(2003), 키보드(2004) 등을 포함한다.
도 10b는 비디오 카메라이며, 본체(2101), 표시부(2102), 음성입력부(2103), 조작 스위치(2104), 배터리(2105), 수상부(2106) 등을 포함한다.
도 10c는 게임 기기이며, 본체(2201), 표시부(2205) 등을 포함한다.
도 10d는 프로그램을 기록한 기록 매체(이하, 기록 매체라고 부른다)를 사용하는 플레이어이며, 본체(2401), 표시부(2402), 스피커부(2403), 기록 매체(2404), 조작 스위치(2405) 등을 포함한다. 이때, 이 플레이어는 기록 매체로서 DVD(Digital Versatile Disc), CD 등을 사용하고, 음악감상이나 영화감상이나 게임이나 인터넷을 행할 수 있다.
도 10e는 디지털 카메라이며, 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(도시하지 않음) 등을 포함한다.
도 11a는 휴대전화이며, 본체(2901), 음성출력부(2902), 음성입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상입력부(CCD, 이미지센서 등)(29070 등을 포함한다.
도 11e는 휴대 서적(전자서적)이며, 본체(3001), 표시부(3002, 3003), 기억매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함한다.
도 11c는 디스플레이이며, 본체(3101), 지지대(3102), 표시부(3103) 등을 포함한다.
덧붙이자면 도 11c에 나타낸 디스플레이는 중소형 또는 대형의 것, 예를 들면, 5∼20인치의 화면 사이즈의 것이다. 또한, 이러한 사이즈의 표시부를 형성하려면, 기판의 한변이 1m인 것을 사용하고, 다면취를 행해서 양산하는 것이 바람직하다.
이상과 같이, 본 발명의 적용 범위는 극히 넓어, 모든 분야의 전자기기의 제 작 방법에 적용하는 것이 가능하다. 또한, 본 실시예의 전자기기는 실시의 형태 1 내지 3, 실시예 1 내지 4의 어떤 조합으로 이루어지는 구성을 사용하여도 실현할 수 있다.
[실시예 6]
실시예5에서 나타낸 전자기기에는, 발광소자가 봉지된 상태에 있는 패널에, 콘트롤러, 전원회로 등을 포함하는 IC가 실장된 상태에 있는 모듈이 탑재되어 있다. 모듈과 패널은, 함께 발광장치의 일 형태에 해당한다. 본 실시예에서는, 모듈의 구체적인 구성에 관하여 설명한다.
도 12a에, 콘트롤러(1801) 및 전원회로(1802)가 패널(1800)에 실장된 모듈의 외관도를 나타낸다. 패널(1800)에는, 발광소자가 각 화소에 설치된 화소부(1803)와, 상기 화소부(1803)가 갖는 화소를 선택하는 주사선 구동회로(1804)와, 선택된 화소에 비디오 신호를 공급하는 신호선 구동회로(1805)가 설치된다.
또한, 프린트 기판(1806)에는 콘트롤러(1801), 전원회로(1802)가 설치되어 있고, 콘트롤러(1801) 또는 전원회로(1802)에서 출력된 각종 신호 및 전원전압은, FPC(1807)를 거쳐서 패널(1800)의 화소부(1803), 주사선 구동회로(1804), 신호선 구동회로(1805)에 공급된다.
프린트 기판(1806)에의 전원전압 및 각종 신호는, 복수의 입력 단자가 배치된 인터페이스(I/F)부(1808)를 거쳐 공급된다.
이때, 본 실시예에서는 패널(1800)에 프린트 기판(1806)이 FPC를 사용해서 실장되어 있지만, 반드시 이 구성에 한정되지 않는다. C0G(Chip on Glass) 방식을 사용하여, 콘트롤러(1801), 전원회로(1802)를 패널(1800)에 직접 실장시켜도 좋다.
또한, 프린트 기판(1806)에 있어서, 루팅의 배선 간에 형성되는 용량이나 배선 자체가 가지는 저항 등에 의해, 전원전압이나 신호에 노이즈가 끼거나, 신호의 상승이 둔해지는 일이 있다. 그래서, 프린트 기판(1806)에 콘덴서, 버퍼 등의 각종 소자를 설치하고, 전원전압이나 신호에 노이즈가 끼거나, 신호의 상승이 둔해지는 것을 막도록 해도 좋다.
도 12b에, 프린트 기판(1806)의 구성을 블록도로 나타낸다. 인터페이스(1808)에 공급된 각종 신호와 전원전압은, 콘트롤러(1801)와, 전원회로(1802)에 공급된다.
콘트롤러(1801)는, A/D 컨버터(1809)와, 위상 동기 루프(PLL:Phase Locked Loop)(1810)와, 제어신호 생성부(1811)와, SRAM(Static Random Access Memory)(1812, 1813)를 갖고 있다. 이때, 본 실시예에서는 SRAM을 사용하고 있지만, SRAM 대신에, SDRAM이나, 고속을 데이터의 기록이나 판독이 가능하면 DRAM(Dynamic Random Access Memory)도 사용하는 것이 가능하다.
인터페이스(1808)를 거쳐서 공급된 비디오 신호는, A/D 컨버터(1809)에서 패러랠-시리얼변환되어, R , G, B의 각 색에 대응하는 비디오 신호로서 제어신호 생성부(18110에 입력된다. 또한, 인터페이스(1808)를 거쳐서 공급된 각종 신호를 기초로 하여, A/D 컨버터(1809)에 있어서 Hsync 신호, Vsync 신호, 클록 신호 CLK, 교류전압(AC Cont)이 생성되어, 제어신호 생성부(1811)에 입력된다.
위상 동기 루프(1810)에서는, 인터페이스(1808)를 거쳐서 공급되는 각종 신호의 주파수와, 제어신호 생성부(1811)의 동작 주파수의 위상을 맞추는 기능을 가지고 있다. 제어신호 생성부(1811)의 동작 주파수는, 인터페이스(1808)를 거쳐서 공급된 각종 신호의 주파수와 반드시 동일한 것은 아니지만, 서로 동기하도록 제어신호 생성부(1811)의 동작 주파수를 위상 동기 루프(1810)에서 조정한다.
제어신호 생성부(1811)에 입력된 비디오 신호는, 일단 SRAM(1812, 1813)에 기록되어, 유지된다. 제어신호 생성부(1811)에서는, SRAM(1812)에 유지되어 있는 전체 비트의 비디오 신호 중에서, 전체 화소에 대응하는 비디오 신호를 1비트씩 판독하여, 패널(1800)의 신호선 구동회로(1805)에 공급한다.
또한, 제어신호 생성부(1811)에서는, 각 비트마다의, 발광소자가 발광하는 기간에 관한 정보를, 패널(1800)의 주사선 구동회로(1804)에 공급한다.
또한, 전원회로(1802)은 소정의 전원전압을, 패널(1800)의 신호선 구동회로(1805), 주사선 구동회로(1804) 및 화소부(1803)에 공급한다.
다음에, 전원회로(1802)의 자세한 구성에 대해서, 도 13을 사용하여 설명한다. 본 실시예의 전원회로(1802)는, 4개의 스위칭 레귤레이터 콘트롤(1860)을 사용한 스위칭 레귤레이터(1854)와, 시리즈 레귤레이터(1855)로 이루어진다.
일반적으로 스위칭 레귤레이터는, 시리즈 레귤레이터와 비교해서 소형, 경량이며, 강압 뿐만 아니라 승압이나 정부 반전하는 것도 가능하다. 한편, 시리즈 레귤레이터는, 강압에만 사용할 수 있지만, 스위칭 레귤레이터에 비교해서 출력 전압의 정밀도는 좋으며, 리플이나 노이즈는 거의 발생하지 않는다. 본 실시예의 전원 회로(1802)에서는, 양자를 조합해서 사용한다.
도 13에 나타낸 스위칭 레귤레이터(1854)는, 스위칭 레귤레이터 콘트롤((SWR)(1860)과, 어테뉴에이터(감쇠기: ATT)(1861)와, 트랜스(T)(1862)와, 인덕터(L)(1863)와, 기준전원(Vref)(1864)과, 발진회로(OSC)(1865), 다이오드(1866)와, 바이폴라 트랜지스터(1867)와, 가변저항(1868)과, 용량(1869)을 가지고 있다.
스위칭 레귤레이터(1854)에 있어서 외부의 Li 이온 전지(3.6V) 등의 전압이 변환되는 것에 의해, 음극에 주어지는 전원전압과, 스위칭 레규레이터(1854)에 공급되는 전원전압이 생성된다.
또한, 시리즈 레귤레이터(1855)는, 밴드갭 회로(BG)(1870)와, 앰프(1871)와, OP 앰프(1872)와, 전류원(1873)과, 가변저항(1874)과, 바이폴라 트랜지스터(1875)를 가지고, 스위칭 레귤레이터(1854)에 있어서 생성된 전원전압이 공급되고 있다.
시리즈 레귤레이터(1855)에서는, 스위칭 레귤레이터(1854)에서 생성된 전원전압을 사용하여, 밴드갭 회로(1870)에서 생성된 일정한 전압에 의거하여 각 색상의 발광소자의 양극에 전류를 공급하기 위한 배선(전류 공급선)에 제공하는 직류의 전원전압을, 생성한다.
이때, 전류원(1873)은, 비디오 신호의 전류가 화소에 기록되는 구동방식의 경우에 사용한다. 이 경우, 전류원(1873)에서 생성된 전류는, 패널(1800)의 신호선 구동회로(1805)에 공급된다. 이때, 비디오 신호의 전압이 화소에 기록되는 구동방식인 경우에는, 전류원(1873)은 반드시 설치할 필요는 없다.
이때, 스위칭 레귤레이터, OSC, 앰프, OP 앰프는, TFT을 이용하여 형성하는 것이 가능하다.
또한, 본 실시예는 실시의 형태 1 내지 3, 실시예 1 내지 5의 어느 한개와 자유롭게 조합시킬 수 있다.
[실시예 7]
본 실시예에서 패시브 매트릭스형의 발광장치(단순 매트릭스형의 발광장치라고도 부른다)를 제작하는 예를 나타낸다.
우선, 기판 위에 스트라이프 모양으로 복수의 제1배선을 ITO 등의 재료(양극이 되는 재료)로 형성한다. 다음에, 레지스트 또는 감광성 수지로 이루어진 격벽을 발광 영역이 되는 영역을 둘러싸서 형성한다. 다음에, 증착법 또는 잉크젯법에 의해, 격벽으로 둘러싸인 영역에 유기 화합물을 포함하는 층을 형성한다. 풀 칼라 표시로 하는 경우에는, 적절히, 재료를 선택해서 유기 화합물을 포함하는 층을 형성한다. 다음에, 격벽 및 유기 화합물을 포함하는 층 위에, ITO로 이루어진 복수의 제1배선과 교차하도록 스트라이프 형태의 복수의 제2배선을 Al 또는 Al 합금 등의 금속재료(음극이 되는 재료)로 형성한다. 이상의 공정을 유기화합물을 포함하는 층을 발광층으로 하는 발광소자를 형성할 수 있다.
다음에, 씰재로 봉지 기판을 부착시키거나, 또는 제2배선 위에 보호막을 설치해서 봉지한다.
다음에, 실시예1와 마찬가지로, 1장의 기판에는 복수의 발광 영역이 설치되고, 봉지 기판을 부착한 후, 봉지 기판의 일부를 제거하여, 일부만 검사(발광 검 사)를 행한다.
다음에, 검사에서 양품이었던 것은 출하한다. 그리고, 출하처에서 각각 절단을 행하여, 복수의 패널을 제작한다. 본 발명에 의해, 검사용의 회로나 단자를 설치하는 일 없이, 다면취를 행할 수 있다. 또한, 본 발명에서는, 검사를 행한 패널도 최종제품에 조립할 수 있기 때문에, 수율이 향상되어, 효율적으로 패널을 제조 할 수 있다.
또한, 풀 칼라의 표시장치에 한정되지 않고, 단색 칼라의 발광장치, 예를 들면, 면 광원, 전식용 장치에도 본 발명을 실시할 수 있다.
또한, 본 실시예는 실시의 형태 1 내지 3, 실시예 1, 실시예2, 실시예5의 어느 한 개와 자유롭게 조합시킬 수 있다.
본 발명에 의해, 검사용의 회로나 단자를 설치하지 않고, 다면취를 행할 수 있다. 또한, 본 발명에서는, 검사를 행한 패널도 최종제품에 조립할 수 있기 때문에, 수율이 향상되어, 효율적으로 패널을 제조할 수 있다.

Claims (20)

  1. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 제 2 기판의 일부를 절단에 의해 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 복수의 화소부 중 하나에 접속되어 있는 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1 기판에는, n×m(n>1, 또한, m>1)의 화소부가 n행과 m열로 배치되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  3. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계와,
    상기 제 1 장소에서, 상기 제 1 기판을 분할하는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 상기 제 2 기판의 일부를 절단에 의해 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 복수의 화소부 중 하나에 접속되어 있는 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  4. 제 1항 또는 제 3항에 있어서,
    상기 복수의 화소부에는, 복수의 발광소자와 복수의 TFT가 설치되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  5. 제 1항 또는 제 3항에 있어서,
    상기 제 2 기판은 상기 제 1 기판과 같은 사이즈를 갖거나, 또는 상기 제 1 기판보다도 사이즈가 작은 것을 특징으로 하는 발광장치의 제조방법.
  6. 제 1항 또는 제 3항에 있어서,
    상기 발광장치는, 비디오 카메라, 디지털 카메라, 디스플레이, 카 네비게이션, 퍼스널 컴퓨터, 및 휴대 정보단말 중 하나인 것을 특징으로 하는 발광장치의 제조방법.
  7. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 불활성 기체 분위기에서 씰재를 이용해서 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계이며, 상기 복수의 화소부의 각각은 상기 씰재로 둘러싸여 있는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중의 일부의 단자부와 겹치는 제 2 기판의 일부를 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 복수의 각 화소부에 접속되어 있는 상기 각 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  8. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 상기 복수의 화소부에 접속된 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 제 2 기판의 일부를 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부를 대전방지재로 덮는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서, 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 각 단자부에 FPC을 부착하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  9. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 상기 복수의 화소부 및 상기 복수의 단자부를 상기 제 1 기판보다 작은 적어도 한 개의 제 2 기판으로 봉지하는 단계와,
    상기 제 1 장소에서, 상기 제 2 기판을 따라 상기 제 1 기판을 분할하는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부들 중 일부의 단자부와 겹치는 제 2 기판의 일부를 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서, 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 복수의 각 화소부에 접속되어 있는 상기 각 단자부에 FPC을 부착하는 단계를 구비한 것을 특징으로 하는 발광장치의 제조방법.
  10. 제 1 장소에서, 제 1 기판 위에 복수의 발광소자를 매트릭스 형으로 배치한 복수의 화소부 및 상기 복수의 화소부에 접속되어 있는 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 불활성 기체 분위기에서 씰재를 이용해서 상기 복수의 화소부 및 상기 복수의 단자부를 제 2 기판으로 봉지하는 단계이며, 상기 복수의 화소부의 각각은 상기 씰재로 둘러싸여 있는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 제 2 기판의 일부를 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서, 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 각 단자부에 FPC을 부착하는 단계를 구비한 것을 특징으로 하는 발광장치의 제조방법.
  11. 제 1 장소에서, 제 1 기판 위에 복수의 발광 소자를 매트릭스형으로 배치한 복수의 화소부 및 복수의 단자부를 형성하는 단계와,
    상기 제 1 장소에서, 불활성 기체 분위기에서 씰재를 이용해서 상기 복수의 화소부및 상기 복수의 단자부를 상기 제 1 기판보다 작은 적어도 한 개의 제 2 기판으로 봉지하는 단계이며, 상기 복수의 화소부의 각각은 상기 씰재로 둘러싸여 있는 단계와,
    상기 제 1 장소에서, 상기 제 2 기판을 따라 상기 제 1 기판을 분할하는 단계와,
    상기 제 1 장소에서, 상기 복수의 단자부 중 일부의 단자부와 겹치는 제 2 기판의 일부를 제거하여, 상기 일부의 단자부를 노출시키는 단계와,
    상기 제 1 장소에서, 상기 일부의 단자부에 대해서만 전류를 흘려서 검사하는 단계와,
    상기 제 1 장소로부터 제 2 장소로 반송하고, 상기 제 2 장소에서, 상기 제 1 기판 및 제 2 기판을 절단해서, 상기 복수의 각 화소부로 분할하는 단계와,
    상기 제 2 장소에서, 상기 복수의 각 화소부에 접속되어 있는 상기 각 단자부에 FPC을 부착하는 단계를 구비한 것을 특징으로 하는 발광장치의 제조방법.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 기판에는, n×m(n>1, 또한, m>1)의 상기 복수의 화소부가 n행과 m열로 배치되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  13. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 복수의 화소부는, 복수의 박막 트랜지스터로 이루어진 것을 특징으로 하는 발광장치의 제조방법.
  14. 제 7항, 제 8항 또는 제 10항 중 어느 한 항에 있어서,
    상기 제 2 기판은 상기 제 1 기판과 같은 사이즈를 갖거나, 또는 상기 제 1 기판보다도 사이즈가 작은 것을 특징으로 하는 발광장치의 제조방법.
  15. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 카메라에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  16. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 표시장치에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  17. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 내비게이션 시스템에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  18. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 퍼스널 컴퓨터에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  19. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 휴대 정보단말에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
  20. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 발광장치는 게임기에 내장되어 있는 것을 특징으로 하는 발광장치의 제조방법.
KR1020057005835A 2002-10-09 2003-09-12 발광장치의 제조방법 KR101003406B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002296668 2002-10-09
JPJP-P-2002-00296668 2002-10-09

Publications (2)

Publication Number Publication Date
KR20060090568A KR20060090568A (ko) 2006-08-14
KR101003406B1 true KR101003406B1 (ko) 2010-12-23

Family

ID=32089242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005835A KR101003406B1 (ko) 2002-10-09 2003-09-12 발광장치의 제조방법

Country Status (7)

Country Link
US (2) US6919215B2 (ko)
JP (1) JP4397814B2 (ko)
KR (1) KR101003406B1 (ko)
CN (1) CN100565902C (ko)
AU (1) AU2003268640A1 (ko)
TW (1) TWI307182B (ko)
WO (1) WO2004034746A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150017286A (ko) * 2013-08-06 2015-02-16 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치 및 그 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003406B1 (ko) * 2002-10-09 2010-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치의 제조방법
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
KR100554494B1 (ko) * 2003-12-30 2006-03-03 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7348738B2 (en) * 2004-09-02 2008-03-25 General Electric Company OLED area illumination source
JP2006351382A (ja) * 2005-06-16 2006-12-28 Tohoku Pioneer Corp 自発光パネル及びその製造方法、自発光パネル用封止部材
JP2007059209A (ja) * 2005-08-24 2007-03-08 Toyota Industries Corp エレクトロルミネッセンスパネル及びその製造方法
DE602007013478D1 (de) 2006-02-08 2011-05-12 Semiconductor Energy Lab RFID-Vorrichtung
US20090058293A1 (en) * 2007-08-31 2009-03-05 Norihisa Maeda Display device
KR101016759B1 (ko) * 2007-11-06 2011-02-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
DE102008054288A1 (de) * 2008-11-03 2010-05-06 Osram Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines flexiblen Leuchtbands
TWI571684B (zh) 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
KR101329456B1 (ko) * 2009-11-06 2013-11-15 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
JP2012043689A (ja) * 2010-08-20 2012-03-01 Toshiba Tec Corp 有機ｅｌ装置の製造方法
CN102879926B (zh) 2012-09-19 2014-12-10 深圳市华星光电技术有限公司 实现两种显示面板共用治具的排版结构及其方法
CN105379422B (zh) * 2013-07-16 2017-05-31 夏普株式会社 柔性显示装置的制造方法和柔性显示装置
KR102126276B1 (ko) * 2013-08-30 2020-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104090677A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种内嵌式触摸屏和显示装置
JP6999434B2 (ja) * 2018-01-29 2022-01-18 シャープ株式会社 表示装置、表示システム、および表示装置の製造方法
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295755A (ja) 1998-04-09 1999-10-29 Seiko Epson Corp 配線基板の検査方法及び液晶装置の製造方法
JP2001100167A (ja) 1999-09-29 2001-04-13 Seiko Epson Corp 液晶表示装置の製造方法
JP2002277860A (ja) 2001-03-15 2002-09-25 Sharp Corp 液晶パネルおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839108B1 (en) * 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP2000002872A (ja) * 1998-06-16 2000-01-07 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP3653200B2 (ja) * 1998-10-02 2005-05-25 シャープ株式会社 表示装置の製造方法
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6734924B2 (en) * 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6924594B2 (en) 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG143946A1 (en) 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003017259A (ja) 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示パネルの製造方法
JP4323115B2 (ja) * 2001-07-06 2009-09-02 シャープ株式会社 機能性パネルの製造方法
JP2003258210A (ja) * 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法
JP2003248208A (ja) * 2002-02-22 2003-09-05 Fujitsu Display Technologies Corp 液晶表示パネルの製造方法
JP2003271067A (ja) * 2002-03-18 2003-09-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、および電子機器
KR101003406B1 (ko) * 2002-10-09 2010-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295755A (ja) 1998-04-09 1999-10-29 Seiko Epson Corp 配線基板の検査方法及び液晶装置の製造方法
JP2001100167A (ja) 1999-09-29 2001-04-13 Seiko Epson Corp 液晶表示装置の製造方法
JP2002277860A (ja) 2001-03-15 2002-09-25 Sharp Corp 液晶パネルおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150017286A (ko) * 2013-08-06 2015-02-16 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치 및 그 제조방법
KR102122528B1 (ko) 2013-08-06 2020-06-12 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20050070039A1 (en) 2005-03-31
CN1689375A (zh) 2005-10-26
JPWO2004034746A1 (ja) 2006-02-09
KR20060090568A (ko) 2006-08-14
US6919215B2 (en) 2005-07-19
WO2004034746A1 (ja) 2004-04-22
AU2003268640A1 (en) 2004-05-04
JP4397814B2 (ja) 2010-01-13
US20050233488A1 (en) 2005-10-20
TW200503301A (en) 2005-01-16
US7393708B2 (en) 2008-07-01
TWI307182B (en) 2009-03-01
CN100565902C (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
KR101003406B1 (ko) 발광장치의 제조방법
US11575105B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US7518147B2 (en) Organic electro luminescence device and fabrication method thereof
US7901961B2 (en) Organic light emitting display device
US20140361273A1 (en) Electro-optic apparatus, method of manufacturing electro-optic apparatus, and electronic apparatus
JP2005197238A (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
US11716893B2 (en) Display device
JP5181226B2 (ja) 有機電界発光表示素子
US20210242290A1 (en) Display cell, display device, and method of manufacturing a display cell
KR100658758B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070072006A (ko) 듀얼패널타입 유기전계발광 소자
KR100739574B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
US20230232652A1 (en) Display Panel
JP2005157141A (ja) 表示装置及びその製造方法
KR100739651B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR20240069304A (ko) 표시 장치
KR20220096738A (ko) 표시 장치 및 그의 제조 방법
CN116916676A (zh) 显示装置
KR100658754B1 (ko) 유기 발광 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 9