KR20220096738A

KR20220096738A - 표시 장치 및 그의 제조 방법

Info

Publication number: KR20220096738A
Application number: KR1020200189446A
Authority: KR
Inventors: 정성구
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-31
Filing date: 2020-12-31
Publication date: 2022-07-07
Also published as: US11991893B2; US20220209173A1

Abstract

실시 예들은, 기판, 상기 기판 상에 배치되고, 저전위 구동 전원에 연결되는 보조 전극, 상기 보조 전극을 커버하는 유기층 및 상기 유기층 상에 형성되는 캐소드 전극을 포함하되, 상기 보조 전극은, 상부 표면 및 하부 표면 중 적어도 하나에 형성된 오목부 또는 볼록부를 포함하고, 상기 유기층은, 상기 오목부 또는 상기 볼록부의 일 영역에 형성되는, 표시 장치 및 그의 제조 방법에 관한 것이다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.

유기 발광 표시 장치를 구성하는 유기 발광 소자(이하, 발광 소자)는 자체 발광형으로서, 별도의 광원을 필요로 하지 않으므로 표시 장치의 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.

일반적으로 발광 소자는 애노드 전극, 애노드 전극의 가장자리 영역을 둘러싸는 뱅크, 뱅크 내에서 애노드 전극 상에 형성되는 발광층 및 발광층과 뱅크를 커버하는 캐소드 전극이 적층된 구조를 갖는다. 이러한 발광 소자는 구동 트랜지스터에 의해 발광 소자를 흐르는 전류량이 제어되어 요구되는 휘도로 발광한다.

실시 예들은 상부 또는 상부 표면이 오목하거나 볼록하게 패터닝되며, 리플로우 공정을 통해 캐소드 전극과 연결된 보조 전극을 구비하는 표시 장치 및 그의 제조 방법을 제공한다.

일 실시 예에 따른 표시 장치는, 기판, 상기 기판 상에 배치되고, 저전위 구동 전원에 연결되는 보조 전극,

상기 보조 전극을 커버하는 유기층 및 상기 유기층 상에 형성되는 캐소드 전극을 포함하되, 상기 보조 전극은, 상부 표면 및 하부 표면 중 적어도 하나에 형성된 오목부 또는 볼록부를 포함하고, 상기 유기층은, 상기 오목부 또는 상기 볼록부의 일 영역에 형성될 수 있다.

상기 보조 전극은, 상기 상부 표면에 형성된 오목부를 포함하고, 상기 유기층은, 상기 오목부의 중앙 영역 상에 형성될 수 있다.

상기 캐소드 전극은, 상기 유기층이 형성되지 않은 상기 오목부의 가장자리 영역에서 상기 보조 전극과 직접 컨택될 수 있다.

상기 유기층은, 상기 상부 표면에서 상기 오목부가 형성되지 않은 가장자리 영역 상에 더 형성될 수 있다.

상기 보조 전극은, 중앙 영역에서 상기 상부 표면의 높이가, 가장자리 영역에서 상기 상부 표면의 높이보다 낮게 형성되고, 상기 유기층은, 상기 보조 전극의 상기 중앙 영역 상에 형성될 수 있다.

상기 보조 전극은, 상기 하부 표면에 형성된 오목부를 포함하고, 상기 유기층은, 상기 오목부와 중첩된 상기 보조 전극의 중앙 영역에 형성될 수 있다.

상기 보조 전극은, 상기 상부 표면에 형성된 제1 볼록부를 포함하고, 상기 유기층은, 상기 보조 전극의 가장자리 영역 상에 형성될 수 있다.

상기 가장자리 영역은, 상기 제1 볼록부가 형성되지 않은 영역 및 상기 제1 볼록부의 가장자리 영역 중 적어도 하나를 포함할 수 있다.

상기 보조 전극은, 상기 하부 표면에 형성되고 상기 제1 볼록부와 중첩하여 배치되는 제2 볼록부를 더 포함할 수 있다.

상기 보조 전극은, 상기 하부 표면에 형성된 볼록부를 포함하고, 상기 유기층은, 상기 볼록부와 중첩된 상기 보조 전극의 중앙 영역에 형성될 수 있다.

상기 유기층은, 전자 수송층일 수 있다.

일 실시 예에 따른 표시 장치의 제조 방법은, 기판 상에, 저전위 구동 전원에 연결되는 보조 전극을 형성하는 단계, 상기 보조 전극을 커버하는 유기층을 형성하는 단계, 상기 유기층 상에 캐소드 전극을 형성하는 단계 및 상기 기판에 레이저를 조사하여 리플로우 공정을 수행하는 단계를 포함하되, 상기 보조 전극은, 상부 표면 및 하부 표면 중 적어도 하나에 형성된 오목부 또는 볼록부를 포함하고, 상기 유기층은, 상기 리플로우 공정 동안 적어도 일부가 용융되어 상기 오목부 또는 상기 볼록부의 일 영역으로 유동할 수 있다.

상기 보조 전극을 형성하는 단계는, 상기 보조 전극의 상기 상부 표면에 오목부를 형성하는 단계를 포함하고, 상기 유기층은, 상기 리플로우 공정 동안 상기 오목부 상에서 용융되어 상기 오목부의 중앙 영역으로 유동할 수 있다.

상기 리플로우 공정 이후에, 상기 캐소드 전극은 상기 유기층이 형성되지 않은 상기 오목부의 가장자리 영역에서 상기 보조 전극과 직접 컨택될 수 있다.

상기 보조 전극을 형성하는 단계는, 상기 하부 표면에 오목부를 형성하는 단계를 포함하고, 상기 유기층은, 상기 리플로우 공정 동안 상기 오목부와 중첩된 상기 보조 전극의 중앙 영역으로 유동할 수 있다.

상기 보조 전극을 형성하는 단계는, 상기 상부 표면에 제1 볼록부를 형성하는 단계를 포함하고, 상기 유기층은, 상기 리플로우 공정 동안 상기 보조 전극의 가장자리 영역으로 유동할 수 있다.

상기 보조 전극을 형성하는 단계는, 상기 하부 표면에 상기 제1 볼록부와 중첩하여 배치되는 제2 볼록부를 형성하는 단계를 더 포함할 수 있다.

상기 보조 전극을 형성하는 단계는, 상기 하부 표면에 볼록부를 형성하는 단계를 포함하고, 상기 유기층은, 상기 리플로우 공정 동안 상기 볼록부와 중첩된 상기 보조 전극의 중앙 영역으로 유동할 수 있다.

실시 예들에 따른 표시 장치 및 그의 제조 방법은, 리플로우 공정 시, 레이저의 세기 분포를 고려하여 캐소드 전극과 보조 전극 사이의 결합력을 향상시킬 수 있다.

실시 예들에 따른 표시 장치 및 그의 제조 방법은, 패터닝된 보조 전극을 통해, 리플로우 공정 시 유기층(예를 들어, 전자 수송층)의 용융 정도를 요구되는 바에 따라 최적화할 수 있다.

실시 예들에 따른 표시 장치 및 그의 제조 방법은, 보조 전극의 형태 변경을 통해 레이저 장비의 제약 사항을 보완함으로써, 리플로우 공정을 단순화하고 장비 비용을 절감할 수 있다.

도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시 예를 나타낸 회로도이다.
도 3은 일 실시 예에 따른 표시 패널의 평면도이다.
도 4는 도 3의 I-I' 선에 따른 개략적인 단면도이다.
도 5는 제1 실시 예에 따른 도 4의 AA 영역을 확대한 단면도이다.
도 6은 표시 패널에 조사되는 레이저의 세기 분포를 나타낸 도면이다.
도 7은 도 5에 도시된 보조 전극 컨택부의 리플로우 공정 이후의 상태를 나타낸 도면이다.
도 8은 제2 실시 예에 따른 도 4의 AA 영역을 확대한 단면도이다.
도 9는 제3 실시 예에 따른 도 4의 AA 영역을 확대한 단면도이다.
도 10은 제4 실시 예에 따른 도 4의 AA 영역을 확대한 단면도이다.
도 11은 제5 실시 예에 따른 도 4의 AA 영역을 확대한 단면도이다.
도 12 내지 도 16은 일 실시 예에 따른 표시 장치의 제조 방법을 나타낸 도면들이다.

이하, 도면을 참조하여 실시 예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 실시 예들의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.

도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50)을 포함한다.

타이밍 제어부(10)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.

타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다.

게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 제1 게이트 라인들(GL11~GL1n)을 통해 화소(PX)들에 제공할 수 있다.

게이트 구동부(20)는 복수의 제2 게이트 라인들(GL21~GL2n)을 통해 센싱 신호를 화소(PX)들에 제공할 수 있다. 센싱 신호는 화소(PX)들 내부에 마련되는 구동 트랜지스터 및/또는 발광 소자의 특정을 측정하기 위해 공급될 수 있다.

데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1~DLm)을 통해 화소(PX)들에 제공할 수 있다.

데이터 구동부(30)는 복수의 센싱 라인들(SL1~SLm)을 통해 기준 전압(또는, 센싱 전압, 초기화 전압)을 화소(PX)들에 제공하거나, 화소(PX)들로부터 피드백되는 전기적 신호에 기초하여 화소(PX)들의 상태를 센싱할 수 있다.

전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)에 제공될 구동 전압을 생성할 수 있다. 구동 전압은 예를 들어 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)을 통해 화소(PX)들에 제공할 수 있다.

표시 패널(50)에는 복수의 화소(PX)(또는, 서브 화소로 명명됨)들이 배치된다. 화소(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다. 화소(PX)들은 제1 게이트 라인들(GL11~GL1n) 및 데이터 라인들(DL1~DLm)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다. 일 실시 예에서, 각각의 화소(PX)는 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수 있으나, 본 실시 예가 이로써 한정되지 않는다.

타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.

또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel; GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.

도 2는 도 1에 도시된 화소의 일 실시 예를 나타낸 회로도이다. 도 2는 i번째 제1 게이트 라인(GL1i)과 j번째 데이터 라인(DLj)에 연결되는 화소(PXij)를 예로써 도시한다.

도 2를 참조하면, 화소(PX)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 센싱 트랜지스터(SST), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 포함한다.

스위칭 트랜지스터(ST)의 제1 전극은 데이터 라인(DLj)과 전기적으로 연결되고, 제2 전극은 제1 노드(N1)와 연결된다. 스위칭 트랜지스터(ST)의 게이트 전극은 제1 게이트 라인(GL1i)과 연결된다. 스위칭 트랜지스터(ST)는 제1 게이트 라인(GL1i)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, 데이터 라인(DLj)으로 인가되는 데이터 신호를 제1 노드(N1)로 전달한다.

스토리지 커패시터(Cst)의 제1 전극은 제1 노드(N1)와 연결되고, 제2 전극은 고전위 구동 전압(ELVDD)을 제공받도록 구성될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 인가되는 전압과 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다.

구동 트랜지스터(DT)의 제1 전극은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제2 전극은 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)에 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결된다. 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 게이트 온 레벨의 전압이 인가될 때 턴 온되고, 게이트 전극에 제공되는 전압, 즉 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 발광 소자(LD)를 흐르는 구동 전류의 양을 제어할 수 있다.

센싱 트랜지스터(SST)의 제1 전극은 센싱 라인(SLj)과 연결되고, 제2 전극은 발광 소자(LD)의 제1 전극에 연결된다. 센싱 트랜지스터(SST)의 게이트 전극은 제2 게이트 라인(GL2i)에 연결된다. 센싱 트랜지스터(SST)는 제2 게이트 라인(GL2i)으로 게이트 온 레벨의 센싱 신호가 인가될 때 턴 온되어, 센싱 라인(SLj)으로 인가되는 기준 전압을 발광 소자(LD)의 제1 전극으로 전달한다.

발광 소자(LD)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(LD)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성될 때의 실시 예들을 설명한다.

본 발명에서 화소(PX)들의 구조가 도 2에 도시된 것으로 한정되지 않는다. 실시 예에 따라, 화소(PX)들은 구동 트랜지스터(DT)의 문턱 전압을 보상하거나, 구동 트랜지스터(DT)의 게이트 전극의 전압 및/또는 발광 소자(LD)의 애노드 전극의 전압을 초기화하기 위한 적어도 하나의 소자를 더 포함할 수 있다.

도 2에서는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 센싱 트랜지스터(SST)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 화소(PX)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 센싱 트랜지스터(SST) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.

도 3은 일 실시 예에 따른 표시 패널의 평면도이고, 도 4는 도 3의 I-I' 선에 따른 개략적인 단면도이다.

도 3을 참조하면, 일 실시 예에 따른 표시 패널(50)은 복수 개의 화소(PX)들이 배치된다. 화소(PX)들 각각은 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 이때, 레드(R), 그린(G) 및 블루(B) 색을 표시하는 3개의 화소(PX)들이 하나의 단위 화소를 구성할 수 있다.

뱅크(250)는 각각의 화소(PX)들의 둘레에 배치된다. 일 실시 예에서, 뱅크(250)는 친수성 뱅크(251)와 소수성 뱅크(252)가 적층된 구조를 가질 수 있다.

친수성 뱅크(251)는 화소 행들 및 화소 열들 사이에서 행 방향(X) 및 열 방향(Y)으로 연장된다. 이러한 친수성 뱅크(251)는 격자 형태로 형성되어 각각의 화소(PX)들을 구분한다. 친수성 뱅크(251)는 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 친수성의 무기 절연 물질로 형성되어, 후술되는 발광층(220)의 형성 시에 용액이 잘 퍼지게 한다.

소수성 뱅크(252)는 친수성 뱅크(251) 상의 일부 영역에 형성될 수 있다. 소수성 뱅크(252)는 화소 행들 사이에 배치되어, 화소 행들 사이를 구획할 수 있다. 소수성 뱅크(252)는 적어도 일 영역, 예를 들어 상부 영역이 소수성을 갖도록 구성되어, 화소 행들 사이에서 혼색을 방지한다.

화소(PX)들은 보조 전극 컨택부(CA)에 형성되는 컨택홀을 통해 저전위 구동 전압(ELVSS)이 인가되는 제2 전원 라인(PL2)에 연결될 수 있다. 도 3에서는, 단위 화소 내에 하나의 보조 전극 컨택부(CA)가 마련되는 예가 도시된다. 그러나 본 실시 예는 이로써 한정되지 않고, 각각의 화소(PX)들이 보조 전극 컨택부(CA)를 구비할 수도 있다.

이하에서, 화소(PX)들의 보다 구체적인 구조를 설명한다.

도 4를 참조하면, 일 실시 예에 따른 표시 패널(50)은 기판(100), 기판(100) 상에 형성되고 적어도 하나의 회로 소자가 구비되는 회로 소자층 및 발광 소자(LD)가 구비되는 발광 소자층을 포함할 수 있다.

기판(100)은 표시 패널(50)의 베이스 기재로서, 투광성 기판일 수 있다. 기판(100)은 유리 또는 강화 유리를 포함하는 경성 기판(rigid substrate) 또는 플라스틱 재질의 가요성 기판(flexible substrate)일 수 있다. 기판(100)은 발광 영역(EA)과 비발광 영역(NEA)을 포함할 수 있다. 비발광 영역(NEA)은 발광 소자(LD)의 캐소드 전극(230)과 보조 전극(260) 사이의 컨택이 이루어지는 보조 전극 컨택부(CA)를 포함한다.

회로 소자층은 기판(100) 상에 형성되며, 화소(PX)를 구성하는 회로 소자들(예를 들어, 트랜지스터 및 커패시터 등) 및 배선들을 포함할 수 있다.

기판(100) 상에는 제1 도전층(120)이 배치될 수 있다. 제1 도전층(120)은 광 차단층(121), 스토리지 커패시터(Cst)의 하부 전극(122) 및 보조 배선(123)을 포함할 수 있다. 보조 배선(123)은 저전위 구동 전압(ELVSS)이 인가되는 제2 전원 라인(PL2)과 연결될 수 있다. 광 차단층(121)은 액티브층(140), 특히, 채널과 평면 상에서 중첩되도록 배치되어, 외부광으로부터 산화물 반도체 소자를 보호할 수 있다. 스토리지 커패시터(Cst)의 하부 전극(122)은 광 차단층(121)과 하나의 패턴으로써 일체로 형성될 수 있다. 그러나 본 실시 예가 이로써 한정되지 않는다.

버퍼층(130)은 제1 도전층(120)을 커버하도록 기판(100) 상에 배치된다. 버퍼층(130)은 기판(100)으로부터 이온이나 불순물이 확산되는 것을 방지하고, 수분 침투를 차단할 수 있다.

버퍼층(130) 상에는 액티브층(140)이 형성될 수 있다. 액티브층(140)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 액티브층(140)은 p형 또는 n형의 불순물을 포함하는 소스 영역과 드레인 영역, 및 소스 영역 및 드레인 영역 사이에 형성된 채널을 포함할 수 있다. 액티브층(140)의 일 영역은 스토리지 커패시터(Cst)의 중간 전극(144)을 형성할 수 있다. 중간 전극(144)은 하부 전극(122)과 적어도 일 영역이 중첩하도록 배치될 수 있다.

게이트 절연층(150)은 후술되는 게이트 전극(161)이 형성될 영역에 대응하여 배치될 수 있다. 예를 들어, 게이트 절연층(150)은 액티브층(140)의 채널 상에 형성될 수 있다.

게이트 절연층(150) 상에는 제2 도전층(160)이 배치될 수 있다. 제2 도전층(160)은 게이트 전극(161)을 포함할 수 있다. 게이트 전극(161)은 액티브층(140)의 채널에 대응하는 위치에 배치될 수 있다.

제2 도전층(160) 상에는 층간 절연층(170)이 형성될 수 있다. 층간 절연층(170) 상에는 제3 도전층(180)이 형성될 수 있다. 제3 도전층(180)은 소스 전극(181) 및 드레인 전극(182)을 포함할 수 있다. 소스 전극(181) 및 드레인 전극(182)은 층간 절연층(170)을 관통하는 컨택홀을 통해 액티브층(140)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 소스 전극(181) 및 드레인 전극(182)은 단일층 또는 다중층으로 형성될 수 있다.

소스 전극(181), 드레인 전극(182), 게이트 전극(161) 및 이들에 대응되는 액티브층(140)은 트랜지스터를 구성할 수 있다. 도 3에서는, 소스 전극(181)이 발광 소자(LD)의 애노드 전극(210)에 연결되는 구동 트랜지스터(DT)가 예로써 도시되었다.

제3 도전층(180)은 스토리지 커패시터(Cst)의 상부 전극(183)을 더 포함할 수 있다. 일 실시 예에서, 상부 전극(183)은 구동 트랜지스터(DT)의 드레인 전극(182)과 일체로 형성될 수 있다. 그러나 본 실시 예가 이로써 한정되지 않는다. 액티브층(140)에 형성된 중간 전극(144)과 제3 도전층(180)에 형성된 상부 전극(183) 사이에 전계가 형성되어 스토리지 커패시터(Cst)로 기능할 수 있다.

제3 도전층(180)은 브릿지 전극(184)을 더 포함할 수 있다. 브릿지 전극(184)은 층간 절연층(170) 및 버퍼층(130)을 관통하는 컨택홀을 통해 보조 배선(123)과 접속된다.

회로 소자층은 패시베이션층(191) 및 오버코트층(192)에 의해 커버될 수 있다. 패시베이션층(191)은 하부의 소자들을 보호하기 위한 절연막이고, 오버코트층(192)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있다.

발광 소자층은 오버코트층(192) 상에 형성되며, 발광 소자(LD)들을 포함한다. 발광 소자(LD)는 애노드 전극(210), 발광층(220) 및 캐소드 전극(230)을 포함한다.

애노드 전극(210)은 오버코트층(192) 상에 형성된다. 애노드 전극(210)은 오버코트층(192)과 패시베이션층(191)을 관통하는 제1 비아홀(VIA1)을 통해 구동 트랜지스터(DT)와 연결된다. 애노드 전극(210)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 구성될 수 있다. 애노드 전극(210)이 반사형 전극일 때, 애노드 전극(210)은 투명 도전층/반사층(금속 산화물층)/투명 도전층으로 구성된 삼중층으로 형성될 수 있다. 예를 들어, 애노드 전극(210)은 ITO/Ag/ITO를 포함하는 삼중층으로 구성될 수 있다.

오버코트층(192) 상에는 캐소드 전극(230)과 제2 전원 라인(PL2)을 전기적으로 연결시키기 위한 보조 전극(260)을 더 형성된다. 보조 전극(260)은 비발광 영역(NEA)의 보조 전극 컨택부(CA)에 배치되며, 애노드 전극(210)과 동일한 물질로 구성되고 동일한 공정을 통해 형성될 수 있다. 이러한 보조 전극(260)은 오버코트층(192)과 패시베이션층(191)을 관통하는 제2 비아홀(VIA2)을 통해 브릿지 전극(184)에 연결될 수 있다.

뱅크(250)는 오버코트층(192) 상에 형성될 수 있다. 뱅크(250)는 애노드 전극(210)의 일부 영역, 예를 들어 중심 영역을 노출하되, 나머지 영역, 예를 들어 가장자리를 커버하도록 형성될 수 있다. 뱅크(250)에 의해 커버되지 않은 애노드 전극(210)의 노출 영역이 화소(PX)의 발광 영역(EA)으로 정의될 수 있다. 비발광 영역(NEA)에서 뱅크(250)는 보조 전극(260)의 일 영역을 노출하도록 형성될 수 있다.

뱅크(250)로 둘러싸인 애노드 전극(210)의 노출 영역 상에 발광층(220)이 형성된다. 일 실시 예에서, 발광층(220)은 용액 공정을 통해 형성될 수 있다. 예를 들어, 발광 영역(EA) 내에 발광층(220)을 형성하기 위한 용액이 도포될 수 있다. 용액은 용매(solvant)에 발광층(220)을 구성하는 유기 재료를 혼합하여 제조될 수 있다. 용액은 잉크젯 헤드에 실장된 노즐을 구비하는 잉크젯 장비 등을 통해 발광 영역에 제팅될 수 있다. 도포된 잉크가 건조되어 발광층(220)을 형성한다. 용액 공정을 통해 형성될 발광층(220)은 중앙 영역의 표면이 가장자리 영역의 표면보다 낮게 형성될 수 있으나, 본 실시 예가 이로써 한정되지 않는다.

일 실시 예에서, 발광층(220)과 애노드 전극(210) 사이에는 정공 수송층(Hole Transport Layer; HTL), 정공 주입층(Hole Injection Layer; HIL) 등이 배치될 수 있다.

캐소드 전극(230)은 발광층(220) 상에 형성된다. 캐소드 전극(230)은 광을 투과시킬 수 있는 투명한 금속 물질(Transparent Conductive Material; TCO) 또는 반투과 금속 물질(Semi-transmissive Conductive Material)로 형성될 수 있다.

캐소드 전극(230)과 발광층(220) 사이에 전자 수송층(240)(Electron Transport Layer; ETL)이 배치될 수 있다. 전자 수송층(240)은 캐소드 전극(230)으로부터 주입된 전자를 발광층(220)으로 원활하게 전달하는 역할을 한다.

전자 수송층(240)과 캐소드 전극(230)은 표시 패널(50) 상에 넓게 형성될 수 있다. 발광 영역(EA)에서, 전자 수송층(240)과 캐소드 전극(230)은 애노드 전극(210)과 발광층(220) 상에 순서대로 적층될 수 있다. 보조 전극 컨택부(CA)에서 전자 수송층(240)과 캐소드 전극(230)은 보조 전극(260) 상에 순서대로 적층될 수 있다. 캐소드 전극(230)은 보조 전극(260), 브릿지 전극(184) 및 보조 배선(123)을 경유하여 제2 전원 라인(PL2)에 전기적으로 연결될 수 있다.

캐소드 전극(230) 상에 봉지층(300)이 형성될 수 있다. 봉지층(300)은 외부의 수분이 발광층(220)으로 침투하는 것을 방지하는 역할을 한다. 봉지층(300)은 무기 절연물로 이루어질 수도 있고, 무기 절연물과 유기 절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.

한편, 캐소드 전극(230)과 보조 전극(260) 사이에 유기층인 전자 수송층(240)이 개재되면, 캐소드 전극(230)과 보조 전극(260) 사이의 전기 저항이 증가할 수 있다. 이를 방지하기 위해, 보조 전극 컨택부(CA)에 레이저를 조사하는 리플로우(reflow) 공정이 적용될 수 있다. 리플로우 공정은 보조 전극 컨택부(CA)에서 캐소드 전극(230)과 보조 전극(260) 사이에 개재된 전자 수송층(240)을 제거하거나 적어도 두께를 얇게 하여, 캐소드 전극(230)과 보조 전극(260) 사이의 전기 저항을 감소시키기 위해 수행된다. 이러한 리플로우 공정은 보조 전극 컨택부(CA)에 레이저를 조사함으로써 수행될 수 있다. 레이저가 조사되면 전자 수송층(240)의 일부가 용융되어 보조 전극(260) 상의 적어도 일 영역에서 제거되거나 두께가 감소될 수 있다. 그러면, 캐소드 전극(230)과 보조 전극(260)이 직접 컨택되거나 캐소드 전극(230)과 보조 전극(260) 사이의 전기 저항이 감소될 수 있다.

보조 전극 컨택부(CA)로 조사되는 레이저는, 영역에 따라 세기가 상이할 수 있다. 이는, 특정 영역에서 유기층, 즉 전자 수송층(240)의 과도한 리플로우를 발생시키거나, 다른 특정 영역에서 전자 수송층(240)이 용융되지 않는 문제를 발생시킬 수 있다. 그러면, 보조 전극 컨택부(CA)가 요구되는 형상대로 제조될 수 없어 표시 패널(50)의 불량을 야기할 수 있다.

이하의 실시 예들은, 보조 전극(260)을 특별한 형태로 패터닝하여 레이저의 세기 불균형에 의해 보조 전극 컨택부(CA)의 불량 문제를 해결한다. 이하에서, 보조 전극(260)의 다양한 패턴들이 도면을 참조하여 보다 구체적으로 설명된다.

도 5는 제1 실시 예에 따른 도 4의 AA 영역(AAa)을 확대한 단면도이다. 도 6은 표시 패널에 조사되는 레이저의 세기 분포를 나타낸 도면이다. 도 7은 도 5에 도시된 보조 전극 컨택부의 리플로우 공정 이후의 상태를 나타낸 도면이다.

도 5를 참조하면, 제1 실시 예에 따른 보조 전극(260a)은 상부 표면에 형성된 오목부(P1)를 포함한다. 오목부(P1)는 보조 전극(260a)의 노출된 상부 표면 전체에 형성되거나 일부에 형성될 수 있다.

오목부(P1)는 도시된 것과 같이 곡면으로 형성될 수 있으나, 본 실시 예는 이로써 한정되지 않는다. 즉, 다양한 실시 예들에서 오목부(P1)는, 중앙 영역의 두께가 가장자리 영역의 두께보다 얇고, 중앙 영역에서 상부 표면의 높이가 가장자리 영역보다 낮은 형태이면, 제한없이 다양한 형태를 가질 수 있다.

리플로우 공정에서 표시 패널(50)에 인가되는 레이저는 대체로 도 6에 도시된 것과 같은 세기 분포를 갖는다. 즉, 레이저는 중앙 영역에서 세기가 가장 세고, 가장자리 영역에서 세기가 가장 낮을 수 있다.

리플로우 공정을 위해 보조 전극 컨택부(CA)에 레이저가 조사될 때, 보조 전극(260a)의 두께가 얇아질수록 레이저의 에너지가 전자 수송층에 용이하게 도달할 수 있다. 따라서, 보조 전극(260a)의 두께가 얇은 영역의 상부에서, 전자 수송층(240)이 더 많이 용융될 수 있다.

도 5의 실시 예에 레이저를 조사하여 리플로우 공정 시행 시, 전자 수송층(240)은 오목부(P1) 내에서 더 많이 용융되고, 오목부(P1)의 주변 영역에서 용융되지 않거나 더 적게 용융될 수 있다. 이때, 오목부(P1) 내에서 용융된 전자 수송층(240)은 오목부(P1) 내벽의 기울기에 의해 오목부(P1)의 중심 영역으로 유동될 수 있다.

리플로우 공정 이후에, 전자 수송층(240)은 도 7에 도시된 AA 영역(AAb)과 같이 보조 전극(260a)상에서 오목부(P1)의 중앙 영역 상에 형성된다. 실시 예에 따라, 전자 수송층(240)은 오목부(P1)가 형성되지 않은 오목부(P1)의 주변 영역에 더 형성될 수 있다.

상기와 같은 실시 예에서, 보조 전극(260a)의 오목부(P1)의 가장자리 영역은 전자 수송층(240)에 의해 커버되지 않고 상부로 노출된다. 보조 전극(260a)의 노출된 영역 상에 캐소드 전극(230)이 형성될 수 있다. 그러면, 캐소드 전극(230)은 보조 전극(260a)의 노출된 영역에서 보조 전극(260a)과 직접 컨택된다.

본 실시 예에서, 오목부(P1)를 포함하는 보조 전극(260a)을 통하여, 전자 수송층(240)이 요구되는 영역에서 용융되도록, 전자 수송층(240)의 리플로우를 제어할 수 있다. 그에 따라, 전자 수송층(240)의 과도한 리플로우에 의한 보조 전극 컨택부(CA)의 불량을 최소화할 수 있다.

도 8은 제2 실시 예에 따른 도 4의 AA 영역(AAc)을 확대한 단면도이다.

도 8을 참조하면, 제2 실시 예에 따른 보조 전극(260b)은 하부 표면에 형성된 오목부(P2)를 포함한다. 오목부(P2)는 도시된 것과 같이 곡면으로 형성될 수 있으나, 본 실시 예는 이로써 한정되지 않는다. 즉, 다양한 실시 예들에서 오목부(P2)는, 중앙 영역의 두께가 가장자리 영역의 두께보다 얇고, 중앙 영역에서 하부 표면의 높이가 가장자리 영역보다 높은 형태이면, 제한없이 다양한 형태를 가질 수 있다.

리플로우 공정을 위해 보조 전극 컨택부(CA)에 레이저가 조사될 때, 전자 수송층(240)은 보조 전극(260b)의 두께가 얇은 중앙 영역에서 더 많이 용융되고, 보조 전극(260b)의 두께가 두꺼운 가장자리 영역에서 용융되지 않거나 더 적게 용융될 수 있다. 이때, 용융된 전자 수송층(240)은 주변 장력에 의해 가장자리 영역으로 유동할 수 있다. 리플로우 공정 이후에, 전자 수송층(240)은 도 8에 도시된 것과 같이 보조 전극(260b)의 가장자리 영역 상에 형성될 수 있다.

상기와 같은 실시 예에서, 오목부(P2)와 중첩되는 보조 전극(260b)의 중앙 영역은 전자 수송층(240)에 의해 커버되지 않고 상부로 노출된다. 보조 전극(260b)의 노출된 영역 상에 캐소드 전극(230)이 형성될 수 있다. 그러면, 캐소드 전극(230)은 보조 전극(260b)의 노출된 영역에서 보조 전극(260b)과 직접 컨택된다.

도 9는 제3 실시 예에 따른 도 4의 AA 영역(AAd)을 확대한 단면도이다.

도 9를 참조하면, 제3 실시 예에 따른 보조 전극(260c)은 상부 표면에 형성된 볼록부(P3)를 포함할 수 있다. 볼록부(P3)는 보조 전극(260c)의 노출된 상부 표면 전체에 형성되거나 일부에 형성될 수 있다.

볼록부(P3)는 도시된 것과 같이 곡면으로 형성될 수 있으나, 본 실시 예는 이로써 한정되지 않는다. 즉, 다양한 실시 예들에서 볼록부(P3)는, 중앙 영역의 두께가 가장자리 영역의 두께보다 두껍고, 중앙 영역에서 상부 표면의 높이가 가장자리 영역보다 높은 형태이면, 제한없이 다양한 형태를 가질 수 있다.

리플로우 공정을 위해 보조 전극 컨택부(CA)에 레이저가 조사되면, 전자 수송층(240)이 용융될 수 있다. 용융된 전자 수송층(240)은 상부 표면의 높이가 낮은 가장자리 영역으로 유동될 수 있다. 여기서, 가장자리 영역은, 볼록부(P3)가 형성되지 않은 주변 영역 및/또는 볼록부(P3)의 가장자리 영역을 포함할 수 있다. 리플로우 공정 이후에, 전자 수송층(240)은 도 9에 도시된 것과 같이 보조 전극(260c)의 가장자리 영역 상에 형성될 수 있다.

상기와 같은 실시 예에서, 볼록부(P3)의 중앙 영역은 전자 수송층(240)에 의해 커버되지 않고 상부로 노출된다. 보조 전극(260c)의 노출된 영역 상에 캐소드 전극(230)이 형성될 수 있다. 그러면, 캐소드 전극(230)은 보조 전극(260c)의 노출된 영역에서 보조 전극(260c)과 직접 컨택된다.

도 10은 제4 실시 예에 따른 도 4의 AA 영역(AAe)을 확대한 단면도이다.

도 10을 참조하면, 제4 실시 예에 따른 보조 전극(260d)은 하부 표면에 형성된 볼록부(P4)를 포함할 수 있다. 볼록부(P4)는 도시된 것과 같이 곡면으로 형성될 수 있으나, 본 실시 예는 이로써 한정되지 않는다. 즉, 다양한 실시 예들에서 볼록부(P4)는, 중앙 영역의 두께가 가장자리 영역의 두께보다 두껍고, 중앙 영역에서 하부 표면의 높이가 가장자리 영역보다 높은 형태이면, 제한없이 다양한 형태를 가질 수 있다.

리플로우 공정을 위해 보조 전극 컨택부(CA)에 레이저가 조사될 때, 전자 수송층(240)은 보조 전극(260d)의 두께가 얇은 가장자리 영역에서 더 많이 용융되고, 보조 전극(260d)의 두께가 두꺼운 중앙 영역에서 용융되지 않거나 더 적게 용융될 수 있다. 이때, 용융된 전자 수송층(240)은 주변 장력에 의해 중앙 영역으로 유동할 수 있다. 리플로우 공정 이후에, 전자 수송층(240)은 도 10에 도시된 것과 같이 보조 전극(260d)의 중앙 영역 상에 형성될 수 있다.

상기와 같은 실시 예에서, 볼록부(P4)와 중첩되지 않는 보조 전극(260d)의 가장자리 영역은 전자 수송층(240)에 의해 커버되지 않고 상부로 노출된다. 보조 전극(260d)의 노출된 영역 상에 캐소드 전극(230)이 형성될 수 있다. 그러면, 캐소드 전극(230)은 보조 전극(260d)의 노출된 영역에서 보조 전극(260d)과 직접 컨택된다.

도 11은 제5 실시 예에 따른 도 4의 AA 영역(AAf)을 확대한 단면도이다.

도 11을 참조하면, 제5 실시 예에 따른 보조 전극(260e)은 상부 표면에 형성된 제1 볼록부(P5) 및 하부 표면에 형성되고, 제1 볼록부(P5)와 중첩하여 배치되는 제2 볼록부(P6)를 포함할 수 있다. 제1 볼록부(P5) 및 제2 볼록부(P6)는 도시된 것과 같이 곡면으로 형성될 수 있으나, 본 실시 예는 이로써 한정되지 않는다.

리플로우 공정을 위해 보조 전극 컨택부(CA)에 레이저가 조사되면, 전자 수송층(240)이 용융될 수 있다. 용융된 전자 수송층(240)은 상부 표면의 높이가 낮은 가장자리 영역으로 유동될 수 있다. 여기서, 가장자리 영역은, 제1 볼록부(P5)가 형성되지 않은 주변 영역 및/또는 제1 볼록부(P5)의 가장자리 영역을 포함할 수 있다. 리플로우 공정 이후에, 전자 수송층(240)은 도 11에 도시된 것과 같이 보조 전극(260e)의 가장자리 영역 상에 형성될 수 있다.

상기와 같은 실시 예에서, 제1 볼록부(P5)의 중앙 영역은 전자 수송층(240)에 의해 커버되지 않고 상부로 노출된다. 보조 전극(260e)의 노출된 영역 상에 캐소드 전극(230)이 형성될 수 있다. 그러면, 캐소드 전극(230)은 보조 전극(260e)의 노출된 영역에서 보조 전극(260e)과 직접 컨택된다.

도 12 내지 도 16은 일 실시 예에 따른 표시 장치의 제조 방법을 나타낸 도면들이다.

도 12를 참조하면, 먼저 기판(100) 상에 회로 소자층이 형성될 수 있다. 구체적으로, 기판(100) 상에 제1 내지 제3 도전층들(120~180) 및 패시베이션층(191), 오버코트층(192)이 형성된다.

발광 영역(EA)에서 오버코트층(192) 상에 애노드 전극(210)이 형성된다. 또한, 비발광 영역(NEA)의 보조 전극 컨택부(CA)에서 오버코트층(192) 상에 보조 전극(260)이 형성된다. 보조 전극(260)은 브릿지 전극(184)과 연결된다.

보조 전극(260)은 도 5 내지 도 11을 참조하여 설명한 것과 같이, 특정한 패턴을 갖도록 형성될 수 있다.

일 실시 예예서, 보조 전극(260)은 상부 표면 및/또는 하부 표면에 형성된 오목부 또는 볼록부를 갖도록 형성될 수 있다.

오버코트층(192) 상에 뱅크(250)가 형성된다. 뱅크(250)는 애노드 전극(210)의 중심 영역을 노출하되 가장자리 영역을 커버하도록 형성될 수 있다. 또한, 뱅크(250)는 보조 전극(260)의 중심 영역을 노출하되 가장자리 영역을 커버하도록 형성될 수 있다.

뱅크(250)는 표면의 적어도 일부가 소수성으로 형성될 수 있다. 예를 들어, 뱅크(250)는 유기 절연물에 불소(F)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 형성될 수 있다. 포토리소그라피 공정 시 조사되는 광에 의해 불소와 같은 소수성 물질이 뱅크(250)의 상부로 이동할 수 있고, 그에 따라, 뱅크(250)의 상부 표면이 소수성 성질을 가지며 나머지 부분은 친수성 성질을 가질 수 있다. 상기와 같은 소수성 뱅크(250)는 이후에 발광층(220)이 용액 공정을 통해 형성될 때, 발광 영역(EA)들 사이에서 잉크가 섞이지 않도록 하는 댐(dam) 역할을 수행할 수 있다.

이후에, 도 13에 도시된 것과 같이, 발광층(220)이 형성된다. 발광층(220)은 뱅크(250)에 의해 정의되는 발광 영역(EA) 내에서 애노드 전극(210) 상에 형성된다.

일 실시 예에서, 발광층(220)은 용액 공정을 통해 형성될 수 있다. 예를 들어, 발광 영역(EA) 내에 발광층(220)을 형성하기 위한 용액이 도포될 수 있다. 용액은 용매(solvant)에 발광층(220)을 구성하는 유기 재료를 혼합하여 제조될 수 있다. 용액은 잉크젯 헤드에 실장된 노즐을 구비하는 잉크젯 장비 등을 통해 발광 영역에 제팅될 수 있다. 도포된 잉크가 건조되어 발광층(220)을 형성한다. 용액 공정을 통해 형성될 발광층(220)은 중앙 영역의 표면이 가장자리 영역의 표면보다 낮게 형성될 수 있으나, 본 실시 예가 이로써 한정되지 않는다.

이후에, 도 14에 도시된 것과 같이 유기층이 형성된다. 유기층은 전자 수송층(240)일 수 있다. 전자 수송층(240) 상에 캐소드 전극(230)이 형성된다. 전자 수송층(240) 및 캐소드 전극(230)은 표시 패널(50) 상에 넓게 형성되어, 뱅크(250) 및 보조 전극(260)을 커버할 수 있다. 전자 수송층(240) 및 캐소드 전극(230)은 열 증착과 같은 증발(evaporation) 증착법 또는 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다.

이후에, 전자 수송층(240)에 대한 리플로우 공정이 수행될 수 있다. 예를 들어, 도 14에 도시된 것과 같이 표시 패널(50)의 하부(또는 상부)에서 레이저가 조사될 수 있다. 그러면, 레이저에 의한 에너지가 보조 전극(260)을 통해 전자 수송층(240)으로 전달될 수 있다. 전자 수송층(240)에 도시되는 레이저는 도 6에 도시된 것과 같은 세기 분포를 가질 수 있다. 이때, 패터닝된 보조 전극(260)의 두께 및 형태에 따라, 전자 수송층(240)의 특정 영역으로 레이저에 의한 에너지가 더 많이 전달되거나 더 적게 전달될 수 있다.

전자 수송층(240)은 보조 전극(260)을 통해 전달된 레이저의 에너지에 의해 적어도 일부가 용융된다. 그러면, 도 7 내지 도 11을 참조하여 설명한 것과 같이, 전자 수송층(240)이 유동하여 보조 전극(260)의 적어도 일 영역이 캐소드 전극(230)을 향해 노출될 수 있다.

리플로우 공정 이후에 도 16에 도시된 것과 같이, 보조 전극(260)은, 전자 수송층(240)이 형성되지 않은 노출된 영역에서 캐소드 전극(230)과 직접 컨택될 수 있다.

상기와 같이, 보조 전극(260)의 패터닝을 통해 전자 수송층(240)이 보조 전극(260) 상에서 선택적으로 제거되도록 조절할 수 있다. 그러면, 보조 전극(260)과 캐소드 전극(230)이 부분적으로 직접 컨택되어 캐소드 전극(230)과 보조 전극(260) 사이의 전기적 연결이 안정적으로 형성될 수 있다. 캐소드 전극(230)은 보조 전극(260)을 경유하여 제2 전원 라인(PL2)에 안정적으로 연결될 수 있다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

1: 표시 장치
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널

Claims

기판;
상기 기판 상에 배치되고, 저전위 구동 전원에 연결되는 보조 전극;
상기 보조 전극을 커버하는 유기층; 및
상기 유기층 상에 형성되는 캐소드 전극을 포함하되,
상기 보조 전극은,
상부 표면 및 하부 표면 중 적어도 하나에 형성된 오목부 또는 볼록부를 포함하고,
상기 유기층은,
상기 오목부 또는 상기 볼록부의 일 영역에 형성되는, 표시 장치.
제1항에 있어서, 상기 보조 전극은,
상기 상부 표면에 형성된 오목부를 포함하고,
상기 유기층은,
상기 오목부의 중앙 영역 상에 형성되는, 표시 장치.
제2항에 있어서, 상기 캐소드 전극은,
상기 유기층이 형성되지 않은 상기 오목부의 가장자리 영역에서 상기 보조 전극과 직접 컨택되는, 표시 장치.
제2항에 있어서, 상기 유기층은,
상기 상부 표면에서 상기 오목부가 형성되지 않은 가장자리 영역 상에 더 형성되는, 표시 장치.
제1항에 있어서, 상기 보조 전극은,
중앙 영역에서 상기 상부 표면의 높이가, 가장자리 영역에서 상기 상부 표면의 높이보다 낮게 형성되고,
상기 유기층은,
상기 보조 전극의 상기 중앙 영역 상에 형성되는, 표시 장치.
제1항에 있어서, 상기 보조 전극은,
상기 하부 표면에 형성된 오목부를 포함하고,
상기 유기층은,
상기 오목부와 중첩된 상기 보조 전극의 중앙 영역에 형성되는, 표시 장치.
제1항에 있어서, 상기 보조 전극은,
상기 상부 표면에 형성된 제1 볼록부를 포함하고,
상기 유기층은,
상기 보조 전극의 가장자리 영역 상에 형성되는, 표시 장치.
제7항에 있어서, 상기 가장자리 영역은,
상기 제1 볼록부가 형성되지 않은 영역 및 상기 제1 볼록부의 가장자리 영역 중 적어도 하나를 포함하는, 표시 장치.
제7항에 있어서, 상기 보조 전극은,
상기 하부 표면에 형성되고 상기 제1 볼록부와 중첩하여 배치되는 제2 볼록부를 더 포함하는, 표시 장치.
제1항에 있어서, 상기 보조 전극은,
상기 하부 표면에 형성된 볼록부를 포함하고,
상기 유기층은,
상기 볼록부와 중첩된 상기 보조 전극의 중앙 영역에 형성되는, 표시 장치.
제1항에 있어서, 상기 유기층은,
전자 수송층인, 표시 장치.
기판 상에, 저전위 구동 전원에 연결되는 보조 전극을 형성하는 단계;
상기 보조 전극을 커버하는 유기층을 형성하는 단계;
상기 유기층 상에 캐소드 전극을 형성하는 단계; 및
상기 기판에 레이저를 조사하여 리플로우 공정을 수행하는 단계를 포함하되,
상기 보조 전극은,
상부 표면 및 하부 표면 중 적어도 하나에 형성된 오목부 또는 볼록부를 포함하고,
상기 유기층은,
상기 리플로우 공정 동안 적어도 일부가 용융되어 상기 오목부 또는 상기 볼록부의 일 영역으로 유동하는, 표시 장치의 제조 방법.
제12항에 있어서, 상기 보조 전극을 형성하는 단계는,
상기 보조 전극의 상기 상부 표면에 오목부를 형성하는 단계를 포함하고,
상기 유기층은,
상기 리플로우 공정 동안 상기 오목부 상에서 용융되어 상기 오목부의 중앙 영역으로 유동하는, 표시 장치의 제조 방법.
제12항에 있어서, 상기 리플로우 공정 이후에,
상기 캐소드 전극은 상기 유기층이 형성되지 않은 상기 오목부의 가장자리 영역에서 상기 보조 전극과 직접 컨택되는, 표시 장치의 제조 방법.
제12항에 있어서, 상기 보조 전극을 형성하는 단계는,
상기 하부 표면에 오목부를 형성하는 단계를 포함하고,
상기 유기층은,
상기 리플로우 공정 동안 상기 오목부와 중첩된 상기 보조 전극의 중앙 영역으로 유동하는, 표시 장치의 제조 방법.
제12항에 있어서, 상기 보조 전극을 형성하는 단계는,
상기 상부 표면에 제1 볼록부를 형성하는 단계를 포함하고,
상기 유기층은,
상기 리플로우 공정 동안 상기 보조 전극의 가장자리 영역으로 유동하는, 표시 장치의 제조 방법.
제16항에 있어서, 상기 가장자리 영역은,
상기 제1 볼록부가 형성되지 않은 영역 및 상기 제1 볼록부의 가장자리 영역 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
제16항에 있어서, 상기 보조 전극을 형성하는 단계는,
상기 하부 표면에 상기 제1 볼록부와 중첩하여 배치되는 제2 볼록부를 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
제16항에 있어서, 상기 보조 전극을 형성하는 단계는,
상기 하부 표면에 볼록부를 형성하는 단계를 포함하고,
상기 유기층은,
상기 리플로우 공정 동안 상기 볼록부와 중첩된 상기 보조 전극의 중앙 영역으로 유동하는, 표시 장치의 제조 방법.