WO2023050052A1 - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
WO2023050052A1
WO2023050052A1 PCT/CN2021/121280 CN2021121280W WO2023050052A1 WO 2023050052 A1 WO2023050052 A1 WO 2023050052A1 CN 2021121280 W CN2021121280 W CN 2021121280W WO 2023050052 A1 WO2023050052 A1 WO 2023050052A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
wiring
cathode
anode
via hole
Prior art date
Application number
PCT/CN2021/121280
Other languages
English (en)
French (fr)
Inventor
徐攀
袁志东
Original Assignee
京东方科技集团股份有限公司
合肥京东方卓印科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥京东方卓印科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2021/121280 priority Critical patent/WO2023050052A1/zh
Priority to CN202180002726.7A priority patent/CN116210369A/zh
Priority to US17/795,950 priority patent/US20230157111A1/en
Publication of WO2023050052A1 publication Critical patent/WO2023050052A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示基板和显示装置。所述显示基板包括：衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区域中，其中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括阴极、阳极以及设置在所述阴极与所述阳极之间的发光层；以及位于所述周边区域的阴极走线，所述阴极走线电连接至所述阴极，其中，所述阴极走线基本包围所述显示区域，所述阴极在多个位置与所述阴极走线电连接；以及所述阴极走线包括第一子阴极走线，所述第一子阴极走线和所述阳极位于同一层。

Description

显示基板和显示装置 技术领域
本公开涉及显示技术领域，并且具体地涉及一种显示基板和显示装置。
背景技术
有机发光二极管(OLED)显示装置是自发光器件，不需要背光。与传统的液晶显示器(LCD)装置相比，OLED显示装置还提供更鲜艳的颜色和更大的色域。此外，OLED显示装置可以制造得比典型的LCD装置更柔韧、更薄和更轻。OLED显示装置通常包括阳极、包括有机发光层的有机层和阴极。OLED可以是底部发射型OLED，或者是顶部发射型OLED。在底部发射型OLED中，光从阳极侧提取。在底部发射型OLED中，阳极通常是透明的，而阴极通常是反射性的。在顶部发射型OLED中，光从阴极侧提取。在顶部发射型OLED中，阴极是光学透明的，而阳极是反射性的。顶部发射型OLED更加适用于高PPI显示产品，适应市场发展潮流，符合行业发展趋势。因此，顶部发射型OLED显示装置的设计，逐渐成为研发人员关注的热点之一。
在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。
发明内容
在一个方面，提供一种显示基板，包括：
衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；
多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区域中，其中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括阴极、阳极以及设置在所述阴极与所述阳极之间的发光层；
位于所述周边区域的阳极走线，所述阳极走线用于供应阳极电压；以及
位于所述周边区域的阴极走线，所述阴极走线电连接至所述阴极，
其中，所述阴极走线基本包围所述显示区域，所述阴极在多个位置与所述阴极走线电连接；以及
所述阴极走线包括第一子阴极走线，所述第一子阴极走线和所述阳极位于同一层，所述第一子阴极走线在所述衬底基板上的正投影与所述阳极走线在所述衬底基板上的正投影部分重叠。
根据一些示例性的实施例，所述显示基板还包括位于所述衬底基板上的像素界定层，所述像素界定层位于所述阳极所在的层与所述阴极所在的层之间；所述像素界定层包括第一过孔和第二过孔，所述第一过孔和所述第二过孔分别暴露所述第一子阴极走线的至少一部分，所述阴极通过所述第一过孔和所述第二过孔分别与所述第一子阴极走线电连接。
根据一些示例性的实施例，所述像素驱动电路包括设置在所述衬底基板上的至少一个薄膜晶体管和至少一个电容器，所述薄膜晶体管包括有源层、栅极、源极和漏极；所述显示基板包括：设置于所述有源层远离所述衬底基板一侧的第一导电层，所述栅极位于所述第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层，所述源极和漏极位于所述第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层，所述第三导电层位于所述第二导电层与所述阳极所在的层之间；以及所述阴极走线包括第二子阴极走线，所述第二子阴极走线位于所述第二导电层。
根据一些示例性的实施例，所述阴极走线包括第三子阴极走线，所述第三子阴极走线位于所述第三导电层。
根据一些示例性的实施例，所述显示基板包括设置在所述第二导电层与所述第三导电层之间的第一绝缘层，所述第一绝缘层包括第三过孔和第四过孔，所述第三过孔和所述第四过孔分别暴露所述第二子阴极走线的至少一部分；所述第三子阴极走线分别通过所述第三过孔和所述第四过孔与所述第二子阴极走线电连接。
根据一些示例性的实施例，所述第一过孔沿第一方向延伸，所述像素界定层至少包括2个所述第二过孔，所述2个第二过孔分别位于所述第一过孔的两侧。
根据一些示例性的实施例，所述第四过孔的延伸方向与所述第二子阴极走线的方向相同，所述第四过孔使得所述第二子阴极走线占其周长50％以上的部分被暴露；和/或，所述第二过孔的延伸方向与所述第二子阴极走线的方向相同，所述第二过孔使得所述第一子阴极走线占其周长50％以上的部分被暴露。
根据一些示例性的实施例，所述第三过孔包括第一部分和第二部分，所述第一部分沿第一方向延伸，所述第二部分沿第二方向延伸，所述第一方向和所述第二方向交叉。
根据一些示例性的实施例，所述第二过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
根据一些示例性的实施例，所述阳极走线包括第一子阳极走线，所述第一子阳极走线位于所述第一导电层。
根据一些示例性的实施例，所述阳极走线包括第二子阳极走线，所述第二子阳极走线位于所述第二导电层，所述第二子阳极走线通过第五过孔与所述第一子阳极走线电连接。
根据一些示例性的实施例，所述阳极走线包括第三子阳极走线，所述第三子阳极走线位于所述第三导电层，所述第三子阳极走线通过第六过孔与所述第二子阳极走线电连接。
根据一些示例性的实施例，所述第一子阳极走线包括第一部分和第二部分，所述第一子阳极走线的第一部分沿第一方向延伸，所述第一子阳极走线的第二部分沿第二方向延伸；所述第五过孔在所述衬底基板上的正投影与所述第一子阳极走线的第二部分在所述衬底基板上的正投影至少部分重叠。
根据一些示例性的实施例，所述第一子阳极走线的第一部分在所述衬底基板上的正投影与所述第一子阴极走线在所述衬底基板上的正投影至少部分重叠。
根据一些示例性的实施例，所述第一子阳极走线的第一部分在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠。
根据一些示例性的实施例，所述显示基板还包括位于所述周边区域的初始化信号走线，所述初始化信号走线用于供应初始化电压；所述初始化信号走线包括第一子初始化信号走线和第二子初始化信号走线，所述第一子初始化信号走线位于所述第二导电层，所述第二子初始化信号走线位于所述第三导电层；所述第一子初始化信号走线通过第七过孔与所述第二子初始化信号走线电连接。
根据一些示例性的实施例，所述第七过孔和所述第六过孔沿第一方向平行地延伸，并且所述第七过孔和所述第六过孔沿第二方向间隔设置。
根据一些示例性的实施例，所述初始化信号走线在所述衬底基板上的正投影位于 所述第二子阴极走线在所述衬底基板上的正投影与所述阳极走线在所述衬底基板上的正投影之间。
根据一些示例性的实施例，所述第一子阳极走线在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影部分重叠。
根据一些示例性的实施例，所述第一过孔与所述第一子阳极走线的第二部分重叠的部分沿第一方向的尺寸与所述第一子阳极走线的第二部分沿第一方向的尺寸的比值在0.8-1.2的范围内；和/或，所述第一过孔与所述第一子阳极走线的第一部分重叠的部分沿第一方向的尺寸与所述第一子阳极走线的第一部分沿第一方向的尺寸的比值在0.8-1.2的范围内；和/或，所述第一过孔与所述第一子阳极走线的第一部分重叠的部分沿第二方向的尺寸与所述第一子阳极走线的第一部分沿第二方向的尺寸的比值在0.4-0.8的范围内；和/或，所述第二过孔沿第二方向的尺寸与所述第一过孔沿第二方向的尺寸的比值在1.1-10的范围内。
根据一些示例性的实施例，所述显示基板包括设置在所述第三导电层与所述阳极所在的层之间的第二绝缘层，所述第二绝缘层包括第八过孔，所述第八过孔暴露所述第三子阴极走线的至少一部分；所述第一子阴极走线通过所述第八过孔与所述第三子阴极走线电连接。
根据一些示例性的实施例，所述第八过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
在另一方面，提供一种显示装置，包括如上所述的显示基板。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。
图1是根据本公开的一些示例性实施例的OLED显示面板的平面图；
图2是根据本公开的一些示例性实施例的OLED显示面板沿图1中的线AA’截取的截面图；
图3是根据本公开的一些示例性实施例的显示基板的示意平面图；
图4是根据本公开的一些示例性实施例的显示基板沿图3中的线CC’截取的截面图；
图5至图12分别是根据本公开的一些示例性实施例的显示基板在图3中的部分I的局部放大平面图，其中，图5示意性示出了部分I处的第一导电层，图6示意性示出了部分I处的第二导电层，图7示意性示出了部分I处的第一导电层和第二导电层的组合，图8示意性示出了部分I处的第三导电层，图9示意性示出了部分I处的第一导电层、第二导电层和第三导电层的组合，图10示意性示出了部分I处的与阳极同层设置的导电层，图11示意性示出了部分I处的第一导电层、第二导电层、第三导电层和与阳极同层设置的导电层的组合，图12示意性示出了部分I处的像素界定层中的过孔；以及
图13是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。
需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。
当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在......之间”对“直接在......之间”、“相邻”对“直接相邻”或“在......上”对“直接在......上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅 Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。
为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。
本领域技术人员应该理解，在本文中，除非另有说明，表述“高度”或“厚度”指的是沿垂直于显示基板设置的各个膜层的表面的尺寸，即沿显示基板的出光方向的尺寸，或称为沿显示装置的法线方向的尺寸，或称为沿附图中Z方向的尺寸。
在本文中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
需要说明的是，表述“同一层”，“同层设置”或类似表述，指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本文中，除非另有说明，表述“电连接”可以表示两个部件或元件直接电连接，例如，部件或元件A与部件或元件B直接接触，并且二者之间可以传递电信号；也可以表示两个部件或元件通过例如导电线的导电媒介电连接，例如，部件或元件A通过导电线与部件或元件B电连接，以在两个部件或元件之间传递电信号；还可以表示两个部件或元件通过至少一个电子元器件电连接，例如，部件或元件A通过至少一个薄 膜晶体管与部件或元件B电连接，以在两个部件或元件之间传递电信号。
在本文中，除非另有说明，表述“过孔”可以表示贯穿两个导电层之间的绝缘层以电连接位于两个导电层中的部件的连接结构，其形式包括但不限于，通孔、凹槽、镂空部等。
在本文中，除非另有说明，表述“相同”或“相等”表示的是根据实际制造工艺条件下的基本相同或基本相等，不意图限制为数学意义上的严格相同或严格相等。
本公开的实施例至少提供一种显示基板和显示装置。所述显示基板包括：衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区域中，其中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括阴极、阳极以及设置在所述阴极与所述阳极之间的发光层；以及位于所述周边区域的阴极走线，所述阴极走线电连接至所述阴极，其中，所述阴极走线基本包围所述显示区域，所述阴极在多个位置与所述阴极走线电连接；以及所述阴极走线包括第一子阴极走线，所述第一子阴极走线和所述阳极位于同一层。在本公开实施例的显示基板中，减小了阴极走线和阴极连接处的等效电阻，从而减小了距离信号源较远位置处阴极电压的下降幅度。
图1是根据本公开的一些示例性实施例的OLED显示面板的平面图，图2是根据本公开的一些示例性实施例的OLED显示面板沿图1中的线AA’截取的截面图。结合参照图1和图2，所述OLED显示面板可以包括相对设置的第一基板1和第二基板2。例如，第一基板1可以是阵列基板，第二基板2可以是由诸如玻璃等形成的盖板。
例如，所述OLED显示面板还可以包括设置在第一基板1和第二基板2之间的封框胶3，封框胶3成环状地设置在第一基板1的周边区域中，即，在第一基板1的周边区域中布置有一圈封框胶3。这样，封框胶3可以起到防止水汽和氧气侵入，维持显示面板周边区域的盒厚，以及粘结第一基板与第二基板的作用。例如，在第一基板和第二基板之间的间隙中，还可以填充有填充胶，填充胶可以采用树脂类材料。通过设置填充胶和封框胶3，实现了Dam+Filler的封装结构。需要说明的是，本公开的实施例不局限于该封装结构，在不冲突的情况下，其他类型的封装结构均可以用于本公开的实施例中。
参照图1，第一基板1(即根据本公开的实施例的显示基板)包括：衬底基板10， 例如，所述衬底基板10可以由玻璃、塑料、聚酰亚胺等材料形成。该衬底基板10包括显示区域AA和位于显示区域AA的至少一侧(为了方便描述，将该侧称为第一侧)的周边区域(或称为周边区域NA域)NA。周边区域NA可以包括位于封框胶3靠近显示区域AA一侧的第一周边区域NA1和位于封框胶3远离显示区域AA一侧的第二周边区域NA2。
继续参照图1，第一基板1可以包括设置在显示区域AA中的多个像素单元P(在图1中以虚线框示意性示出)，多个像素单元P可以沿第一方向X和第二方向Y成阵列地排布在衬底基板10上。每一个像素单元P可以进一步包括多个子像素，例如红色子像素、绿色子像素、蓝色子像素。在图1中，示意性地示出了一个子像素SP。
例如，所述显示面板包括信号输入侧IN(图1中示出的下侧)。在该信号输入侧IN，可以连接有例如COF的外部驱动电路7，该外部驱动电路7可以通过多根信号走线电连接至位于显示区域的像素单元P。以此方式，例如第一电压信号、第二电压信号、初始化电压信号、数据信号等信号可以从该信号输入侧IN传输至多个像素单元P。
例如，上述第一侧可以是该信号输入侧IN。即，周边区域NA至少位于显示区域AA的信号输入侧IN。可选地，如图1所示，周边区域NA可以位于显示区域AA的四侧，即它围绕显示区域AA。
需要说明的是，在附图中，以矩形形状示意性示出像素单元和子像素，但是，这并不构成对本公开的实施例提供的显示面板包括的像素单元和子像素的形状的限制。
例如，图3是根据本公开的一些示例性实施例的显示基板的示意平面图。在该实施例中，所述显示基板可以为D型显示基板，当然，所述显示基板还可以为其他异型的显示基板。通常，在异型的显示基板中，例如COF的外部驱动电路仅设置在显示基板的一侧。如图3所示，例如COF的外部驱动电路7设置在显示基板的下侧。
第一基板1还可以包括发光器件，例如OLED器件4，如图2所示，OLED器件4包括阴极41、与阴极41相对设置的阳极43以及设置在阴极41与阳极43之间的发光层42。
阴极41和阳极43中的一个为阳极，另一个为阴极。例如，阴极41可以是透明阴极，例如它可由透明导电材料形成，所述透明导电材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)等。阳极43可以是反射阳极，例如它可由金属材料形成，所述金属材料可以包括镁铝合金(MgAl)、锂铝合金(LiAl)等合金或者镁、铝、锂等单金属。发光层42 可以为多层结构，例如它可以包括空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层形成的多层结构。
需要说明的是，OLED器件4可以采用有源驱动或无源驱动。无源驱动OLED阵列基板由阴极和阳极构成，阳极和阴极的交叉部分可以发光，驱动电路可由带载封装或玻璃载芯片等连接方式进行外装。有源驱动OLED阵列基板对每个像素可配备像素驱动电路，该像素驱动电路可以包括具有开关功能的薄膜晶体管(即开关晶体管)、具有驱动功能的薄膜晶体管(即驱动晶体管)和一个电荷存储电容，另外，所述像素驱动电路还可以包括具有补偿功能的其他类型的薄膜晶体管。应该理解，在本公开的实施例中，所述显示面板可以配备已知的各种类型的像素驱动电路，在此不再赘述。
图13是根据本公开的一些示例性实施例的显示基板的一个像素驱动电路的等效电路图。
下面，以7T1C像素驱动电路为例，对所述像素驱动电路的结构进行详细描述，但是，本公开的实施例并不局限于7T1C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。
如图13所示，所述像素驱动电路可以包括：多个薄膜晶体管以及一个存储电容器Cst。所述像素驱动电路用于驱动有机发光二极管(即OLED)。多个薄膜晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。每一个晶体管均包括栅极、源极和漏极。
所述显示基板还可以包括多根信号线，例如，所述多根信号线包括：用于传输扫描信号Sn的扫描信号线61，用于传输复位控制信号RESET(即前一行的扫描信号)的复位信号线62，用于传输发光控制信号En的发光控制线63，用于传输数据信号Dm的数据线64，用于传输驱动电压VDD的阳极走线30，用于传输初始化电压Vint的初初始化信号走线60，以及用于传输VSS电压的阴极走线20。
第一晶体管T1的栅极G1电连接至存储电容器Cst的一端Cst1，第一晶体管T1的源极S1经由第五晶体管T5电连接至阳极走线30，第一晶体管T1的漏极D1经由第六晶体管T6电连接至OLED的阳极。第一晶体管T1根据第二晶体管T2的开关操作接收数据信号Dm，以向OLED供应驱动电流Id。
第二晶体管T2的栅极G2电连接至扫描信号线61，第二晶体管T2的源极S2电连接至数据线64，第二晶体管T2的漏极D2经由第五晶体管T5电连接至阳极走线30， 同时电连接至第一晶体管T1的源极S1。第二晶体管T2根据通过扫描信号线61传输的扫描信号Sn导通，以执行开关操作来将被传输至数据线64的数据信号Dm传输至第一晶体管T1的源极S1。
第三晶体管T3的栅极G3电连接至扫描信号线61，第三晶体管T3的源极S3经由第六晶体管T6电连接至OLED的阳极，同时电连接至第一晶体管T1的漏极D1。并且第三晶体管T3的漏极D3与存储电容器Cst的一端(即第一电容电极)Cst1、第四晶体管T4的漏极D4以及第一晶体管T1的栅极G1电连接在一起。第三晶体管T3根据通过扫描信号线61传输的扫描信号Sn导通，以将第一晶体管T1的栅极G1和漏极D1彼此连接，从而执行第一晶体管T1的二极管连接。
第四晶体管T4的栅极G4电连接至复位控制信号线62，第四晶体管T4的源极S4电连接至初初始化信号走线60。并且第四晶体管T4的漏极D4与存储电容器Cst的一端Cst1、第三晶体管T3的漏极D3以及第一晶体管T1的栅极G1电连接。第四晶体管T4根据通过复位控制信号线62传输的复位控制信号Sn-1导通，以将初始化电压Vint传输至第一晶体管T1的栅极G1，从而执行初始化操作来将第一晶体管T1的栅极G1的电压初始化。
第五晶体管T5的栅极G5电连接至发光控制线63，第五晶体管T5的源极S5电连接至阳极走线30。并且第五晶体管T5的漏极D5与第一晶体管T1的源极S1和第二晶体管T2的漏极D2电连接。
第六晶体管T6的栅极G6电连接至发光控制线63，第六晶体管T6的源极S6电连接至第一晶体管T1的漏极D1且电连接至第三晶体管T3的源极S3。并且第六晶体管T6的漏极D6电连接至OLED的阳极。第五晶体管T5和第六晶体管T6根据通过发光控制线63传输的发光控制信号En并发(例如同时)导通，以将驱动电压ELVDD传输至OLED，从而允许驱动电流Id流进OLED中。
第七晶体管T7包括：栅极G7，连接至复位控制信号线62；源极S7，连接至第六晶体管T6的漏极D6和OLED的阳极；以及漏极D7，连接至初初始化信号走线60。第七晶体管T7将复位控制信号Sn-1从复位控制信号线62传送至栅极G7。
存储电容器Cst的另一端Cst2电连接至阳极走线30，并且OLED的阴极电连接至阴极走线20，以接收公共电压ELVSS。相应地，OLED从第一晶体管T1接收驱动电流Id来发光，从而显示图像。
需要说明的是，在图25中，各个薄膜晶体管T1、T2、T3、T4、T5、T6和T7是p沟道场效应晶体管，但是，本公开的实施例不局限于此，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一些可以是n沟道场效应晶体管。
在操作中，在初始化阶段期间，具有低电平的复位控制信号Sn-1通过复位控制信号线62供应。随后，初始化薄膜晶体管T4基于复位控制信号Sn-1的低电平导通，并且来自初初始化信号走线60的初始化电压Vint通过初始化薄膜晶体管T4传送至驱动薄膜晶体管T1的栅极G1。因此，驱动薄膜晶体管T1由于初始化电压Vint而被初始化。
在数据编程阶段期间，具有低电平的扫描信号Sn通过扫描信号线61供应。随后，开关薄膜晶体管T2和补偿薄膜晶体管T3基于扫描信号Sn的低电平导通。因此，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3被置于二极管连接状态并且在正方向上偏置。
随后，通过从经由数据线64供应的数据信号Dm中减去驱动薄膜晶体管T1的阈值电压Vth获得的补偿电压Dm+Vth(例如，Vth是负值)施加至驱动薄膜晶体管T1的栅极G1。随后，驱动电压ELVDD和补偿电压Dm+Vth施加至存储电容器Cst的两个端子，使得与相应端子之间的电压差对应的电荷存储在存储电容器Cst中。
在发光阶段期间，来自发光控制线63的发光控制信号En从高电平变为低电平。随后，在发光阶段期间，第一发光控制薄膜晶体管T5和第二发光控制薄膜晶体管T6基于发光控制信号En的低电平导通。
随后，基于驱动薄膜晶体管T1的栅极G1的电压与驱动电压ELVDD之间的差生成驱动电流。与驱动电流和旁路电流之间的差对应的驱动电流Id通过第二发光控制薄膜晶体管T6供应给OLED。
在发光阶段期间，基于驱动薄膜晶体管T1的电流-电压关系，驱动薄膜晶体管T1的栅源电压由于存储电容器Cst而保持在(Dm+Vth)-ELVDD处。驱动电流Id与(Dm-ELVDD) 2成比例。因此，驱动电流Id可以不受驱动薄膜晶体管T1的阈值电压Vth变动的影响。
例如，如图2所示，第一基板1包括驱动电路层9，上述像素驱动电路可以设置在该驱动电路层9中。在驱动电路层9与OLED器件4之间，可以设置绝缘层91，该绝缘层91可以是单个绝缘膜层或者多个绝缘膜层组成的叠层。
第一基板1还可以包括设置在衬底基板10上的各种信号线，所述各种信号线包括扫描线、数据线、ELVDD电源线和ELVSS电源线等，以便为每个子像素中的像素驱动电路提供控制信号、数据信号、电源电压等各种信号。在图1示出的实施例中，示意性示出了扫描线GL和数据线DL。扫描线GL和数据线DL可以电连接到各个子像素。例如，所述扫描线GL可以包括图13中的用于传输扫描信号Sn的扫描信号线61、用于传输复位控制信号RESET(即前一行的扫描信号)的复位信号线62等，所述数据线DL可以包括图13中的用于传输数据信号Dm的数据线64。
参照图3，第一基板1可以包括位于衬底基板10上的阴极走线20、发光层42和阴极41。阴极走线20位于周边区域NA，并且阴极走线20基本围绕显示区域AA设置。发光层42至少覆盖显示区域AA，例如，发光层42可以完全覆盖显示区域AA以及覆盖部分周边区域NA。阴极41覆盖显示区域AA和部分周边区域NA，即阴极41整面设置。阴极41覆盖显示区AA，以便于在显示区域AA中作为各发光器件的阴极，实现显示功能。另外，阴极41还覆盖部分周边区域NA。在部分周边区域NA，阴极41与阴极走线20交叠，以便于与阴极走线20电连接，从而获取阴极走线20提供的阴极电压。
需要说明的是，表述“阴极走线基本围绕显示区域”表示显示区域的80％以上(甚至90％以上)的周长被阴极走线围绕。
例如，发光层42暴露阴极41位于周边区域NA的边缘部分。另外，在阴极走线20所在的层与阴极41所在的层之间设置有绝缘层，该绝缘层包括多个过孔，所述多个过孔也暴露阴极41位于周边区域NA的边缘部分。这样，阴极41与阴极走线20可以实现电连接。
在本公开的实施例中，阴极走线20基本包围所述显示区域AA，所述阴极41在多个位置与所述阴极走线20电连接。即，阴极走线20采用环形布线的方式，阴极41在环绕显示区域AA的一周的多个位置或多个区域与阴极走线20电连接。例如，所述多个位置或多个区域的长度之和占所述环绕显示区域AA的一周的阴极走线20的周长的50％以上，或者70％以上，或者90％以上。阴极41在环绕显示区域AA的一周的大部分区域与阴极走线20电连接。以此方式，增大了阴极走线20和阴极41的接触面积，减小了阴极走线20和阴极41连接处的等效电阻，从而减小了距离信号源(例如COF等外部驱动电路)较远位置处阴极电压的下降幅度。因此，通过阴极走线20将 阴极信号输入到阴极41中，降低了阴极41上的电阻压降，提高了显示面板的显示均一性。
在本公开的实施例中，阴极走线20用于向阴极41输入阴极信号，在显示区域AA下侧引出阴极走线20，即阴极走线20围绕显示区域AA的上、左、右区域设置，显示区域AA下侧引出的阴极走线20用于与信号源电连接。在本公开的实施例中，提供的阴极走线20的设置方式可以增加阴极走线20与阴极41的接触面积，其中不仅在位于显示区域AA的下侧区域接触，并且在显示区域AA的上、左、右区域也有接触，从而增加了阴极走线20和阴极41的接触面积，减小了阴极走线20和阴极41连接处的等效电阻。
需要说明的是，发光层42可以采用蒸镀的方式或喷墨打印的方式形成，当采用蒸镀的方式形成时，可以整面蒸镀发光层42，例如，蒸镀区可以为图1所示的矩形区域或图3所示的异形区域，使得发光层42完全覆盖显示区域AA以及覆盖部分周边区域NA。发光层42是整面结构，在发光层42与阴极走线20交叠部分不能实现阴极走线20与阴极41搭接，阴极走线20与发光层42未交叠部分实现与阴极41搭接。例如，在显示基板的所有膜层制作完毕后，可以将周边区域NA外多余的发光层42和阴极41切割掉，以形成图3中所示的异形显示基板。当采用喷墨打印的方式形成时，发光层42是不连续的，可以具体根据实际工艺进行选择实现尽可能多的阴极走线2与阴极41的电连接。
图4是根据本公开的一些示例性实施例的显示基板沿图3中的线CC’截取的截面图。例如，所述像素驱动电路可以包括晶体管和电容器。所述晶体管可以包括有源层、栅极、源极和漏极。所述电容器可以包括第一极板和第二极板。
结合参照图1至图4，所述第一基板1可以包括：设置在衬底基板10上的有源层ACT，设置在有源层ACT远离衬底基板10一侧的栅绝缘层GI1，设置在栅绝缘层GI1远离衬底基板10一侧的栅极51，设置在栅极51远离衬底基板10一侧的层间绝缘层IDL，设置在层间绝缘层IDL远离衬底基板10一侧的源极52和漏极53，覆盖在源极52和漏极53上的钝化层PVX1。其中，源极52和漏极53分别通过过孔与有源层ACT电连接。
如图4所示，所述第一基板1还可以包括：电容器的第一极板Cst1和电容器的第二极板Cst2。例如，第一极板Cst1和电容器的第二极板Cst2可以相对设置，并且在 第一极板Cst1和电容器的第二极板Cst2之间可以设置绝缘层，该绝缘层可以为图4中所示的栅绝缘层GI2。
所述第一基板1还可以包括：设置在钝化层PVX1远离衬底基板10一侧的平坦化层PLN1；设置在平坦化层PLN1远离衬底基板10一侧的转接部45；设置在转接部45远离衬底基板10一侧的钝化层PVX2；以及设置在钝化层PVX2远离衬底基板10一侧的平坦化层PLN2。所述转接部45通过贯穿钝化层PVX1和平坦化层PLN1的过孔与漏极53电连接。所述阳极43通过贯穿钝化层PVX2和平坦化层PLN2的过孔与转接部45电连接。以此方式，实现像素驱动电路的晶体管与阳极43的电连接。
所述第一基板1还可以包括设置在阳极43远离衬底基板10一侧的像素界定层PDL。像素界定层PDL可以包括位于子像素中的开口441。开口441暴露阳极43的一部分。发光层42的一部分填充于该开口441中，以与暴露的阳极43的部分接触。阴极41位于发光层42远离衬底基板10的一侧。
在图中所示的示例性实施例中，为了描述方便，栅极51所在的层可以称为第一导电层，源极52和漏极53所在的层可以称为第二导电层，转接部45所在的层可以称为第三导电层。
例如，第一极板Cst1可以位于所述第一导电层，第二极板Cst2可以位于所述第一导电层与所述第二导电层之间。为了描述方便，第二极板Cst2所在的层可以称为第四导电层。
例如，所述第一导电层和所述第四导电层可以是由栅极材料构成的导电层，所述第二导电层和所述第三导电层可以是由源漏极材料构成的导电层。
例如，所述栅极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。所述源漏极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。所述阳极可以包括金属导电材料，例如镁、铝、锂等金属及其合金。所述阴极可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等。
图5至图12分别是根据本公开的一些示例性实施例的显示基板在图3中的部分I的局部放大平面图，其中，图5示意性示出了部分I处的第一导电层，图6示意性示出了部分I处的第二导电层，图7示意性示出了部分I处的第一导电层和第二导电层的组合，图8示意性示出了部分I处的第三导电层，图9示意性示出了部分I处的第一导电层、第二导电层和第三导电层的组合，图10示意性示出了部分I处的与阳极同 层设置的导电层，图11示意性示出了部分I处的第一导电层、第二导电层、第三导电层和与阳极同层设置的导电层的组合，图12示意性示出了部分I处的像素界定层中的过孔。
在本公开的实施例中，所述阴极走线20包括分别位于多个导电层的多个部分，为了方便描述，将所述多个部分分别称为第一子阴极走线21、第二子阴极走线22和第三子阴极走线23。例如，第一子阴极走线21可以和所述阳极43位于同一层，第二子阴极走线22可以位于所述第二导电层，第三子阴极走线23可以位于所述第三导电层。在本公开的实施例中，所述阴极走线20包括异层设置的多个子阴极走线，并且，异层设置的多个子阴极走线中的至少一些通过过孔电连接。这样，异层设置的多个子阴极走线并联，来传输所述阴极信号，有利于降低阴极走线20的电阻，从而减小了距离信号源(例如COF等外部驱动电路)较远位置处阴极电压的下降幅度。
在本公开的实施例中，所述显示基板还可以包括设置在衬底基板10上的阳极走线30和初始化信号走线60。例如，阴极走线20可以是提供VSS电压信号的走线，阳极走线30可以是提供VDD电压信号的走线，初始化信号走线60可以是提供初始化电压信号(即Vint)的走线。例如，阴极走线20电连接至阴极41，阳极走线30电连接至阳极43。需要说明的是，此处的“阳极走线30电连接至阳极43”可以表示：阳极走线30通过所述像素驱动电路中的薄膜晶体管等电子元器件与阳极43电连接。
示例性地，所述阳极走线30包括分别位于多个导电层的多个部分，为了方便描述，将所述多个部分分别称为第一子阳极走线31、第二子阳极走线32和第三子阳极走线33。例如，第一子阴极走线31可以位于所述第一导电层，第二子阳极走线32可以位于所述第二导电层，第三子阳极走线33可以位于所述第三导电层。在本公开的实施例中，所述阳极走线30包括异层设置的多个子阳极走线，并且，异层设置的多个子阳极走线中的至少一些通过过孔电连接。这样，异层设置的多个子阳极走线并联，来传输所述阳极信号，有利于降低阳极走线30的电阻，从而可以改善显示基板的显示均一性。
示例性地，所述初始化信号走线60包括分别位于多个导电层的多个部分，为了方便描述，将所述多个部分分别称为第一子初始化信号走线601和第二子初始化信号走线602。例如，第一子初始化信号走线601可以位于所述第二导电层，第二子初始化信号走线602可以位于所述第三导电层。在本公开的实施例中，所述初始化信号走线60包括异层设置的多个子初始化信号走线，并且，异层设置的多个子初始化信号走线 通过过孔电连接。这样，异层设置的多个子初始化信号走线并联，来传输初始化电压信号，有利于降低初始化信号走线60的电阻，从而可以改善显示基板的显示均一性。
结合参照图4、图5和图6，所述第一子阳极走线31位于所述第一导电层，它可以包括第一部分311和第二部分312，所述第一子阳极走线的第一部分311沿第一方向X延伸，所述第一子阳极走线的第二部分312沿第二方向Y延伸。
结合参照图4至图7，所述第二子阳极走线32位于所述第二导电层。在所述第一导电层和所述第二导电层之间，设置有绝缘层，例如图4中所示的绝缘层GI2、IDL。该绝缘层具有第五过孔VH1，所述第五过孔VH1在所述衬底基板10上的正投影与所述第一子阳极走线的第二部分312在所述衬底基板10上的正投影至少部分重叠。这样，第二子阳极走线32可以通过第五过孔VH1与第一子阳极走线的第二部分312电连接。
例如，第二子阳极走线32可以具有多个不同的宽度。第二子阳极走线32在与第五过孔VH1对应的位置处的宽度大于第二子阳极走线32的其他位置处的宽度，这样，可以增大第二子阳极走线32与第一子阳极走线的第二部分312的接触部分的面积，有利于降低接触电阻。
参照图6和图7，所述第二子阴极走线22位于所述第二导电层。所述第二子阴极走线22可以包括第一部分221和第二部分222。例如，第一部分221可以基本沿第一方向X延伸，第二部分222可以基本沿第二方向Y延伸。
所述第一子初始化信号走线601也位于所述第二导电层。所述第一子初始化信号走线601可以包括第一部分6011和第二部分6012。例如，第一部分6011可以基本沿第一方向X延伸，第二部分6012可以基本沿第二方向Y延伸。
结合参照图4至图9，所述第三子阳极走线33位于所述第三导电层。在所述第二导电层和所述第三导电层之间，设置有绝缘层，例如图4中所示的绝缘层PVX1、PLN1。该绝缘层具有第六过孔VH2，所述第六过孔VH2在所述衬底基板10上的正投影与所述第二子阳极走线32在所述衬底基板10上的正投影至少部分重叠。这样，第三子阳极走线33可以通过第六过孔VH2与第二子阳极走线32电连接。
所述第三子阴极走线23位于所述第三导电层。在所述第二导电层和所述第三导电层之间，设置有绝缘层，例如图4中所示的绝缘层PVX1、PLN1。所述绝缘层包括第三过孔VH3和第四过孔VH4，所述第三过孔VH3和所述第四过孔VH4分别暴露所述第二子阴极走线22的至少一部分。所述第三子阴极走线23分别通过所述第三过孔VH3 和所述第四过孔VH4与所述第二子阴极走线22电连接。
例如，所述第四过孔VH4的延伸方向与所述第二子阴极走线22的方向基本相同，所述第四过孔VH4使得所述第二子阴极走线22占其周长50％以上的部分被暴露。第三子阴极走线23的大部分(例如超过其周长50％的部分)与第二子阴极走线22的大部分(例如超过其周长50％的部分)通过第四过孔VH4电连接。以此方式，在阴极走线20中，实现了位于第二导电层和第三导电层中的两个子阴极走线的并联，有利于降低阴极走线20的电阻。
例如，所述第三过孔VH3包括第一部分VH31和第二部分VH32，所述第一部分VH31沿第一方向X延伸，所述第二部分VH32沿第二方向Y延伸，所述第一方向X和所述第二方向Y交叉，例如，第一方向X和第二方向Y彼此垂直。
所述第二子初始化信号走线602也位于所述第三导电层。所述绝缘层PVX1、PLN1还包括第七过孔VH5，所述第七过孔VH5暴露所述第一子初始化信号走线601的一部分。所述第二子初始化信号走线602通过第七过孔VH5与所述第一子初始化信号走线601电连接。
在本公开的实施例中，通过位于第三导电层的第三子阴极走线23、第三子阳极走线33和第二子初始化信号走线602，分别将阴极走线、阳极走线和初始化信号走线引出至第三导电层。例如COF的外部驱动电路可以与所述第三导电层同层设置。通过这样的引出方式，有利于外部驱动电路供给信号给各条走线。
例如，第七过孔VH5和第六过孔VH2沿第一方向X平行地延伸，并且第七过孔VH5和第六过孔VH2沿第二方向Y间隔设置。第五过孔VH1和第六过孔VH2在衬底基板10上的正投影可以基本沿第一方向X排列在同一行，并且间隔一定的距离。
例如，所述初始化信号走线60在所述衬底基板10上的正投影位于所述第二子阴极走线22在所述衬底基板10上的正投影与所述阳极走线30在所述衬底基板10上的正投影之间。
结合参照图4至图11，所述第一子阴极走线21与阳极43同层设置。结合参照图3，所述第一子阴极走线21可以沿第一方向X延伸，以将分别位于显示基板两侧的第二子阴极走线22的两个部分电连接在一起，从而形成包围所述显示区域AA的阴极走线20。
例如，在所述第三导电层和所述阳极43所在的层之间，设置有绝缘层，例如图4 中所示的绝缘层PVX2、PLN2。所述绝缘层包括第八过孔VH6。例如，所述绝缘层可以包括两个第八过孔VH6，两个第八过孔VH6分别位于所述显示区域AA的两侧，以分别暴露位于显示区域AA的两侧的第三子阴极走线23的至少一部分。第一子阴极走线21分别通过两个第八过孔VH6与第三子阴极走线23电连接。
结合参照图4至图12，所述像素界定层PDL可以包括第一过孔VH7、VH8，第一过孔VH7、VH8分别暴露所述第一子阴极走线21的至少一部分。阴极41可以分别通过第一过孔VH7、VH8与第一子阴极走线21电连接。以此方式，可以实现阴极41与阴极走线20的电连接。
例如，第一过孔VH7沿第一方向X延伸。所述像素界定层PDL可以包括2个第二过孔VH8，两个第二过孔VH8分别位于所述显示区域AA的两侧，以分别暴露位于显示区域AA的两侧的第一子阴极走线21的至少一部分。或者说，两个第二过孔VH8分别位于所述第一过孔VH7的两侧。所述第二过孔VH8的延伸方向与所述第一子阴极走线21或第二子阴极走线22的方向基本相同，所述第二过孔VH8使得所述第一子阴极走线21占其周长50％以上的部分被暴露。这样，可以增大第一阴极走线21与阴极41之间的接触面积，从而有利于降低接触电阻。
例如，所述第二过孔VH8在所述衬底基板10上的正投影与所述第八过孔VH6在所述衬底基板10上的正投影至少部分重叠。
例如，所述第一子阳极走线的第一部分311在所述衬底基板10上的正投影与所述第一子阴极走线21在所述衬底基板10上的正投影至少部分重叠。
例如，所述第一子阳极走线的第一部分311在所述衬底基板10上的正投影与所述第一过孔VH7在所述衬底基板10上的正投影至少部分重叠。
例如，所述第一过孔VH7与所述第一子阳极走线的第二部分312重叠的部分沿第一方向X的尺寸与所述第一子阳极走线的第二部分312沿第一方向X的尺寸的比值在0.8-1.2的范围内，例如，所述第一过孔VH7与所述第一子阳极走线的第二部分312重叠的部分沿第一方向X的尺寸基本等于所述第一子阳极走线的第二部分312沿第一方向X的尺寸。
例如，所述第一过孔VH7与所述第一子阳极走线的第一部分311重叠的部分沿第一方向X的尺寸与所述第一子阳极走线的第一部分311沿第一方向X的尺寸的比值在0.8-1.2的范围内。例如，所述第一过孔VH7与所述第一子阳极走线的第一部分311重 叠的部分沿第一方向X的尺寸基本等于所述第一子阳极走线的第一部分311沿第一方向X的尺寸。
例如，所述第一过孔VH7与所述第一子阳极走线的第一部分311重叠的部分沿第二方向Y的尺寸与所述第一子阳极走线的第一部分311沿第二方向Y的尺寸的比值在0.4-0.8的范围内。例如，所述第一过孔VH7与所述第一子阳极走线的第一部分311重叠的部分沿第二方向Y的尺寸为所述第一子阳极走线的第一部分311沿第二方向Y的尺寸的大致一半。
例如，所述第二过孔VH8沿第二方向Y的尺寸与所述第一过孔VH7沿第二方向Y的尺寸的比值在1.1-10的范围内。即，所述第二过孔VH8沿第二方向Y的尺寸大于所述第一过孔VH7沿第二方向Y的尺寸。
返回参照图1和图3，根据本公开实施例的显示装置可以包括上述的显示基板。例如，它包括显示区域AA和周边区域NA，显示区域AA和周边区域NA中的膜层结构可以参照上述各个实施例的描述，在此不再赘述。
所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。
应该理解，根据本公开实施例的显示装置具有上述显示基板(例如第一基板)的所有特点和优点，具体可以参见上文的描述。
虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (23)

  1. 一种显示基板，包括：
    衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；
    多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区域中，其中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括阴极、阳极以及设置在所述阴极与所述阳极之间的发光层；
    位于所述周边区域的阳极走线，所述阳极走线用于供应阳极电压；以及
    位于所述周边区域的阴极走线，所述阴极走线电连接至所述阴极，
    其中，所述阴极走线基本包围所述显示区域，所述阴极在多个位置与所述阴极走线电连接；以及
    所述阴极走线包括第一子阴极走线，所述第一子阴极走线和所述阳极位于同一层，所述第一子阴极走线在所述衬底基板上的正投影与所述阳极走线在所述衬底基板上的正投影部分重叠。
  2. 根据权利要求1所述的显示基板，其中，所述显示基板还包括位于所述衬底基板上的像素界定层，所述像素界定层位于所述阳极所在的层与所述阴极所在的层之间；
    所述像素界定层包括第一过孔和第二过孔，所述第一过孔和所述第二过孔分别暴露所述第一子阴极走线的至少一部分，所述阴极通过所述第一过孔和所述第二过孔分别与所述第一子阴极走线电连接。
  3. 根据权利要求1或2所述的显示基板，其中，所述像素驱动电路包括设置在所述衬底基板上的至少一个薄膜晶体管和至少一个电容器，所述薄膜晶体管包括有源层、栅极、源极和漏极；
    所述显示基板包括：设置于所述有源层远离所述衬底基板一侧的第一导电层，所述栅极位于所述第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层，所述源极和漏极位于所述第二导电层；设置于所述第二导电层远离所述衬底基板一侧的第三导电层，所述第三导电层位于所述第二导电层与所述阳极所在的层之间； 以及
    所述阴极走线包括第二子阴极走线，所述第二子阴极走线位于所述第二导电层。
  4. 根据权利要求3所述的显示基板，其中，所述阴极走线包括第三子阴极走线，所述第三子阴极走线位于所述第三导电层。
  5. 根据权利要求4所述的显示基板，其中，所述显示基板包括设置在所述第二导电层与所述第三导电层之间的第一绝缘层，所述第一绝缘层包括第三过孔和第四过孔，所述第三过孔和所述第四过孔分别暴露所述第二子阴极走线的至少一部分；
    所述第三子阴极走线分别通过所述第三过孔和所述第四过孔与所述第二子阴极走线电连接。
  6. 根据权利要求2所述的显示基板，其中，所述第一过孔沿第一方向延伸，所述像素界定层至少包括2个所述第二过孔，所述2个第二过孔分别位于所述第一过孔的两侧。
  7. 根据权利要求5所述的显示基板，其中，所述第四过孔的延伸方向与所述第二子阴极走线的方向相同，所述第四过孔使得所述第二子阴极走线占其周长50％以上的部分被暴露；和/或，
    所述第二过孔的延伸方向与所述第二子阴极走线的方向相同，所述第二过孔使得所述第一子阴极走线占其周长50％以上的部分被暴露。
  8. 根据权利要求5所述的显示基板，其中，所述第三过孔包括第一部分和第二部分，所述第一部分沿第一方向延伸，所述第二部分沿第二方向延伸，所述第一方向和所述第二方向交叉。
  9. 根据权利要求5所述的显示基板，其中，所述第二过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
  10. 根据权利要求1或2所述的显示基板，其中，所述阳极走线包括第一子阳极 走线，所述第一子阳极走线位于所述第一导电层。
  11. 根据权利要求10所述的显示基板，其中，所述阳极走线包括第二子阳极走线，所述第二子阳极走线位于所述第二导电层，所述第二子阳极走线通过第五过孔与所述第一子阳极走线电连接。
  12. 根据权利要求11所述的显示基板，其中，所述阳极走线包括第三子阳极走线，所述第三子阳极走线位于所述第三导电层，所述第三子阳极走线通过第六过孔与所述第二子阳极走线电连接。
  13. 根据权利要求12所述的显示基板，其中，所述第一子阳极走线包括第一部分和第二部分，所述第一子阳极走线的第一部分沿第一方向延伸，所述第一子阳极走线的第二部分沿第二方向延伸；
    所述第五过孔在所述衬底基板上的正投影与所述第一子阳极走线的第二部分在所述衬底基板上的正投影至少部分重叠。
  14. 根据权利要求13所述的显示基板，其中，所述第一子阳极走线的第一部分在所述衬底基板上的正投影与所述第一子阴极走线在所述衬底基板上的正投影至少部分重叠。
  15. 根据权利要求13所述的显示基板，其中，所述第一子阳极走线的第一部分在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠。
  16. 根据权利要求1或2所述的显示基板，其中，所述显示基板还包括位于所述周边区域的初始化信号走线，所述初始化信号走线用于供应初始化电压；
    所述初始化信号走线包括第一子初始化信号走线和第二子初始化信号走线，所述第一子初始化信号走线位于所述第二导电层，所述第二子初始化信号走线位于所述第三导电层；
    所述第一子初始化信号走线通过第七过孔与所述第二子初始化信号走线电连接。
  17. 根据权利要求16所述的显示基板，其中，所述第七过孔和所述第六过孔沿第一方向平行地延伸，并且所述第七过孔和所述第六过孔沿第二方向间隔设置。
  18. 根据权利要求16所述的显示基板，其中，所述初始化信号走线在所述衬底基板上的正投影位于所述第二子阴极走线在所述衬底基板上的正投影与所述阳极走线在所述衬底基板上的正投影之间。
  19. 根据权利要求10所述的显示基板，其中，所述第一子阳极走线在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影部分重叠。
  20. 根据权利要求19所述的显示基板，其中，所述第一过孔与所述第一子阳极走线的第二部分重叠的部分沿第一方向的尺寸与所述第一子阳极走线的第二部分沿第一方向的尺寸的比值在0.8-1.2的范围内；和/或，
    所述第一过孔与所述第一子阳极走线的第一部分重叠的部分沿第一方向的尺寸与所述第一子阳极走线的第一部分沿第一方向的尺寸的比值在0.8-1.2的范围内；和/或，
    所述第一过孔与所述第一子阳极走线的第一部分重叠的部分沿第二方向的尺寸与所述第一子阳极走线的第一部分沿第二方向的尺寸的比值在0.4-0.8的范围内；和/或，
    所述第二过孔沿第二方向的尺寸与所述第一过孔沿第二方向的尺寸的比值在1.1-10的范围内。
  21. 根据权利要求5所述的显示基板，其中，所述显示基板包括设置在所述第三导电层与所述阳极所在的层之间的第二绝缘层，所述第二绝缘层包括第八过孔，所述第八过孔暴露所述第三子阴极走线的至少一部分；
    所述第一子阴极走线通过所述第八过孔与所述第三子阴极走线电连接。
  22. 根据权利要求19所述的显示基板，其中，所述第八过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
  23. 一种显示装置，包括根据权利要求1-22中任一项所述的显示基板。
PCT/CN2021/121280 2021-09-28 2021-09-28 显示基板和显示装置 WO2023050052A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2021/121280 WO2023050052A1 (zh) 2021-09-28 2021-09-28 显示基板和显示装置
CN202180002726.7A CN116210369A (zh) 2021-09-28 2021-09-28 显示基板和显示装置
US17/795,950 US20230157111A1 (en) 2021-09-28 2021-09-28 Display substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/121280 WO2023050052A1 (zh) 2021-09-28 2021-09-28 显示基板和显示装置

Publications (1)

Publication Number Publication Date
WO2023050052A1 true WO2023050052A1 (zh) 2023-04-06

Family

ID=85780957

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/121280 WO2023050052A1 (zh) 2021-09-28 2021-09-28 显示基板和显示装置

Country Status (3)

Country Link
US (1) US20230157111A1 (zh)
CN (1) CN116210369A (zh)
WO (1) WO2023050052A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900677A (zh) * 2015-05-14 2015-09-09 信利半导体有限公司 有机电致发光器件、显示装置及照明装置
CN107170783A (zh) * 2017-05-25 2017-09-15 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN108470750A (zh) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10135020B1 (en) * 2017-07-28 2018-11-20 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel, method for making the same, and organic light-emitting display device
CN109037299A (zh) * 2018-08-21 2018-12-18 信利半导体有限公司 一种oled器件
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN111785743A (zh) * 2020-08-26 2020-10-16 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN112506367A (zh) * 2020-10-22 2021-03-16 信利（惠州）智能显示有限公司 内嵌式触控显示面板及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900677A (zh) * 2015-05-14 2015-09-09 信利半导体有限公司 有机电致发光器件、显示装置及照明装置
CN107170783A (zh) * 2017-05-25 2017-09-15 上海天马有机发光显示技术有限公司 显示面板和显示装置
US10135020B1 (en) * 2017-07-28 2018-11-20 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel, method for making the same, and organic light-emitting display device
CN108470750A (zh) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN109037299A (zh) * 2018-08-21 2018-12-18 信利半导体有限公司 一种oled器件
CN111785743A (zh) * 2020-08-26 2020-10-16 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN112506367A (zh) * 2020-10-22 2021-03-16 信利（惠州）智能显示有限公司 内嵌式触控显示面板及其制备方法

Also Published As

Publication number Publication date
US20230157111A1 (en) 2023-05-18
CN116210369A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
WO2020249024A1 (zh) 一种显示基板、显示面板及显示装置
CN113508466A (zh) 显示基板和显示装置
US10304918B2 (en) Organic light emitting display device
KR20170079993A (ko) 유기 발광 표시 패널 및 유기 발광 표시 장치
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
JP6994558B2 (ja) タッチセンサーを含む有機発光ダイオード表示装置及びその製造方法
CN113629127B (zh) 显示面板和显示装置
KR20190083023A (ko) 표시 장치
US20200321421A1 (en) Display device
WO2023050052A1 (zh) 显示基板和显示装置
GB2614941A (en) Light emitting display apparatus
WO2021207930A1 (zh) 显示基板及显示装置
KR20230131347A (ko) 디스플레이 장치
US20220115486A1 (en) Display substrate and manufacturing method thereof, display panel, and display device
WO2023092473A1 (zh) 显示基板及其制备方法、显示装置
CN217655881U (zh) 显示装置
CN217562573U (zh) 显示装置
US20240099075A1 (en) Display device
WO2023044763A1 (zh) 阵列基板及显示装置
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
US20220209173A1 (en) Display device and manufacturing method thereof
WO2022170547A1 (zh) 显示基板及其制备方法、显示装置
KR20230041916A (ko) 디스플레이 장치
KR20220149879A (ko) 표시 장치