JP5346490B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5346490B2
JP5346490B2 JP2008128292A JP2008128292A JP5346490B2 JP 5346490 B2 JP5346490 B2 JP 5346490B2 JP 2008128292 A JP2008128292 A JP 2008128292A JP 2008128292 A JP2008128292 A JP 2008128292A JP 5346490 B2 JP5346490 B2 JP 5346490B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
single crystal
substrate
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008128292A
Other languages
English (en)
Other versions
JP2009004758A5 (ja
JP2009004758A (ja
Inventor
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008128292A priority Critical patent/JP5346490B2/ja
Publication of JP2009004758A publication Critical patent/JP2009004758A/ja
Publication of JP2009004758A5 publication Critical patent/JP2009004758A5/ja
Application granted granted Critical
Publication of JP5346490B2 publication Critical patent/JP5346490B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体基板の作製方法に関する。特に、ガラス等の絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させた半導体基板の作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板を製造する方法としは、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、この微小気泡層を劈開面とすることで、別のシリコンウエハに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。
ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に、被覆膜を有する単結晶シリコン薄膜を形成したものが知られている（特許文献２参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに水素イオン注入打ち込み面を形成し、ガラス基板と単結晶シリコン片を張り合わせ後に、水素イオン注入打ち込み面からシリコン片を剥離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
ところで、これらの技術は、貼り合わせる面が共に平坦な状態である場合に適しているが、例えば単結晶シリコン膜の表面に複数のアイランドが形成されており、アイランドによる段差がある場合には、貼り合わせた際に、その段差により反対側の基板が撓み、接触面積が小さくなってしまい、所望の形状のＳＯＩ層が得られない場合がある。例えば、反対側の基板が７００μｍ厚のガラス基板の場合、複数のアイランドの間隔が２００μｍ以上あると、撓んでしまう。
米国特許第６３７２６０９号 特開２００４−１３４６７５号公報
本発明は、貼り合わせる面に段差がある場合でも所望の形状のＳＯＩ基板を得ることを目的の一とする。
上記課題を解決するために本発明は、貼り合わせる面の段差の間に、所定の間隔でダミーパターンを形成することを特徴の一とする。
貼り合わせる面の段差の間に、所定の間隔でダミーパターンを形成することにより、貼り合わせる基板の撓みが少なくなり、基板同士の密着性が確保され、所望の形状のＳＯＩ層が得られるものである。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、各々の実施の形態で述べた内容は、他の実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。なお、以下に説明する本発明の構成において、同じものを指し示す符号は異なる図面間において共通とする。
（実施の形態１）
本発明の第１の実施の形態にかかる半導体基板を図１（Ａ）（Ｂ）に示す。図１（Ａ）においてベース基板１００は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハのような半導体基板も適用可能である。
ＬＴＳＳ層１０２は単結晶半導体であり、用途に応じて所望の形状にパターニングされている。本実施の形態では、所定の間隔で並べられたアイランド状の場合を示す。なお、ＬＴＳＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｉｎｇｌｅ ｃｒｙｓｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とは、絶縁表面を有する基板若しくは絶縁基板に低温で接合した後、高温熱処理が必要ない単結晶半導体のことを指す。ＬＴＳＳ層１０２の材料としては代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法等で単結晶半導体基板若しくは多結晶半導体基板から分離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
このようなベース基板１００とＬＴＳＳ層１０２の間には、平滑面を有し親水性表面を形成する接合層１０４を設ける。この接合層１０４として酸化シリコン膜が適している。特にシランガス、ジシランガス、トリシランガス又は有機シランガス等のシラン系ガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。シランガスを用いる場合、ＮＯ２との混合ガス又はＮ２Ｏとの混合ガスが好適である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。化学気相成長法としては、プラズマＣＶＤ、熱ＣＶＤ又は光ＣＶＤのいずれでも良い。又、酸化シリコン膜は、熱酸化膜でも良く、特に塩素やフッ素を含む熱酸化膜が望ましい。
上記平滑面を有し親水性表面を形成する接合層１０４は５ｎｍ乃至５００ｎｍの厚さでＬＴＳＳ層１０２側に設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板１００にも同様の酸化シリコン膜を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板１００にＬＴＳＳ層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは上述の有機シラン等を原材料として成膜した酸化シリコン膜でなる接合層１０４設けることで強固な接合を形成することができる。
接合層１０４はＬＴＳＳ層１０２側に設けられ、ベース基板１００の表面と密接することで、室温であっても接合をすることが可能である。より強固に接合を形成するには、ベース基板１００とＬＴＳＳ層１０２を押圧すれば良い。さらに熱処理を加えることが好ましい。加圧状態で熱処理をしても良い。
また、接合層１０４は、オゾン水及び過酸化水素を含む薬液で形成した酸化膜、又はオゾン水によって形成した酸化膜でも良い。その場合、膜厚は０．５ｎｍ〜５ｎｍで良い。
また、接合層は水素又はフッ素で終端した半導体表面層でもよい。
異種材料であるベース基板１００と接合層１０４を接合するために表面を清浄化する。このような状態でベース基板１００と接合層１０４を密接させると、表面間引力により接合が形成される。さらにベース基板１００と接合層１０４の少なくとも一表面に複数の水酸基を付着させる処理を加えると好ましい。例えば、ベース基板１００の表面を酸素プラズマ処理若しくはオゾン処理して親水性にすることが好ましい。このようにベース基板１００と接合層１０４の少なくとも一表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。室温で形成された接合強度を高めるためには熱処理をすることが好ましい。
異種材料であるベース基板１００と接合層１０４を低温で接合するための処理として、接合を形成する表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化しても良い。イオンビームの照射により、ベース基板１００若しくは接合層１０４の表面に未結合種が露呈して非常に活性な表面が形成される。このように少なくとも一方が活性化された表面同士を密接させると低温でも接合を形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
ＬＴＳＳ層１０２は単結晶半導体基板を薄片化して形成されるものである。例えば、単結晶半導体基板に、水素、ヘリウムに代表される不活性ガス又はフッ素に代表されるハロゲンのイオンを照射し、単結晶半導体基板の所定の深さに脆化層を形成し、その後熱処理を行って表層の単結晶シリコン層を分離することで形成することができる。また、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して分離する方法を適用しても良い。ＬＴＳＳ層１０２の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さである。なお、本発明では、単結晶半導体基板へイオンを照射し、イオン或いはイオンから生成された原子又は分子の半導体への衝突により微小な空洞を有するように脆弱化された領域を脆化層という。
以上、接合層１０４を有する例を示したが、ベース基板１００とＬＴＳＳ層１０２との接合強度に問題が無ければ、接合層１０４は形成せず、ベース基板１００とＬＴＳＳ層１０２とを直接接合しても良い。
図１（Ｂ）はベース基板１００にバリア層１０５と接合層１０４を設けた構成を示す。バリア層１０５を設けることにより、ＬＴＳＳ層１０２をベース基板１００に接合した場合に、ベース基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層１０２が汚染されることを防ぐことができる。また、ベース基板１００側の接合層１０４は適宜設ければ良い。
なお、上記図１（Ａ）及び（Ｂ）両方において、ＬＴＳＳ層１０２と接合層１０４の間に窒素含有絶縁層を設けても良い。窒素含有絶縁層は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、ＬＴＳＳ層１０２側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層とすることができる。接合層１０４がベース基板１００と接合を形成するために設けるのに対し、窒素含有絶縁層は、可動イオンや水分等の不純物がＬＴＳＳ層１０２に拡散して汚染されることを防ぐために設けることが好ましい。
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
以下、本発明の第１の実施の形態における半導体基板の製造方法について図面を参照して説明する。
図２（Ａ）に示す半導体基板１０１は清浄化されており、その表面から電界で加速されたイオンを照射し、所定の深さに脆化層１０３を形成する。イオンの照射はベース基板に転置するＬＴＳＳ層の厚さを考慮して行われる。当該単ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板１０１に照射されるようにする。脆化層は、水素、ヘリウムに代表される不活性ガス又はフッ素に代表されるハロゲンのイオンを照射することで形成される。
脆化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板１０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に酸化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜などによりイオン照射に対する保護膜を０．５ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
次に、図２（Ｂ）で示すようにベース基板と接合を形成する面に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガス、ジシランガス、トリシランガス等シラン系ガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層１０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＬＴＳＳ層を分離する熱処理は、酸化シリコン膜の成膜温度よりも高い熱処理温度が適用される。
なお化学気相成長法としては、プラズマＣＶＤ、熱ＣＶＤ又は光ＣＶＤのいずれでも良い。特にＴＥＯＳとＯ２を用いてプラズマＣＶＤ、またはＳｉＨ４とＮＯ２を用いて熱ＣＶＤで反応させると、３５０℃以下の低温で接合層に適した平坦な酸化シリコン膜を形成する事が出来るので、好適である。又、酸化シリコン膜は、熱酸化膜でも良く、特に塩素やフッ素を含む熱酸化膜が望ましい。
次に、図２（Ｃ）に示すように、脆化層１０３及び接合層１０４を有する半導体基板１０１を所望の形状にパターニングする。その際、後の工程で素子形成に用いる素子形成用パターン３０１と素子形成には用いないダミーパターン３０２を所定の間隔で形成する。パターニングは、通常のフォトリソグラフィ技術とエッチング技術により、素子形成用パターン３０１とダミーパターン３０２以外の接合層１０４、半導体基板１０１及び脆化層１０３をエッチングして行うことができる。エッチングの深さは、脆化層１０３まで行えば十分であるが、除去すべき脆化層１０３を確実に除去するために、その下の半導体基板１０１を少し除去するまでエッチングすると好適である。
図３（Ａ）はベース基板１００と半導体基板１０１の接合層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板１００と接合層１０４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板１００と半導体基板１０１とを圧接することで水素結合により強固な接合を形成することが可能である。
接合の際に、もしダミーパターン３０２が無く、複数の素子形成用パターン３０１の間隔が広い場合には、ベース基板１００が撓んでしまい、接触面積が小さくなり、上述のようなファン・デル・ワールス力や水素結合による強固な接合ができにくくなる。ダミーパターン３０２を複数の素子形成用パターン３０１の間に設けることにより、ベース基板１００の撓みが減少し、ベース基板１００と半導体基板１０１との密着性を確保することができ、強固な接合を実現することができる。例えば、ベース基板１００が７００μｍ厚のガラス基板の場合、複数のアイランドの間隔が２００μｍ以上あると、撓んでしまう。よってこの場合には、ダミーパターン３０２は、各パターンの間隔が２００μｍを超えないように適切に配置する必要がある。
このようにダミーパターン３０２は、ベース基板１００の材質や厚さに応じて、ベース基板１００の撓みが少なくベース基板１００と半導体基板１０１との密着性を確保できるような間隔で配置する。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。又、酸素、窒素、アルゴンのいずれか或いはこれらのうち少なくとも一つを含む混合ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードのプラズマ処理を行っても良い。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
ベース基板１００と半導体基板１０１を、接合層１０４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、接合面のファン・デル・ワールス力を強めることや、水素結合密度を高めることや、或いはファン・デル・ワールス力から共有結合に変換することができ、接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板１０１の耐圧性を考慮して行う。
図３（Ｂ）において、ベース基板１００と半導体基板１０１を貼り合わせた後に熱処理を行い、脆化層１０３を劈開面として半導体基板１０１をベース基板１００から分離する。熱処理の温度は接合層１０４の成膜温度以上、ベース基板１００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層１０３に形成された微小な空洞の体積変化が起こり、脆化層１０３に沿って劈開することが可能となる。接合層１０４はベース基板１００と接合しているので、ベース基板１００上には半導体基板１０１と同じ結晶性のＬＴＳＳ層１０２と接合層１０４がアイランド状に残存し、素子形成用パターン３０１とダミーパターン３０２を形成することとなる。
このように、貼り合わせる面に段差がある場合でも、段差の間に所定の間隔でダミーパターンを形成することにより、貼り合わせる基板の撓みが少なくなり、基板同士の密着性が確保され、所望の形状のＳＯＩ層を得ることができる。
ダミーパターン３０２は、素子形成には用いないので、必要に応じて、図３（Ｃ）のように、通常のフォトリソグラフィ技術とエッチング技術により、除去してもよい。以上のような工程より、図１（Ａ）示す半導体基板を作成することができる。
以上、ＬＴＳＳ層１０２のパターンの断面形状の側面がほぼ垂直な例を示したが、図４（Ａ）に示すように、半導体基板１０１上に素子形成用パターン３０１とダミーパターン３０２を逆テーパ状に形成し、図４（Ｂ）に示すように、図３（Ｂ）を用いて説明した方法と同様にベース基板１００に逆テーパ状のパターンを貼り合わせ、分離すると、図４（Ｃ）の示すように、ベース基板１００上にテーパ形状のＬＴＳＳ層１０２が得られる。このテーパ状のＬＴＳＳ層１０２を用いて素子を形成すると、ＬＴＳＳ層１０２の上に形成される膜のカバレジが良くなり、好適である。
以上、接合層１０４を有する例を示したが、ベース基板１００とＬＴＳＳ層１０２との接合強度に問題が無ければ、接合層１０４は形成せず、ベース基板１００とＬＴＳＳ層１０２とを直接接合しても良い。
以上、脆化層１０３を形成した後に、素子形成用パターン３０１及びダミーパターン３０２を形成する例を示したが、素子形成用パターン３０１及びダミーパターン３０２を形成した後に脆化層１０３を形成しても良い。
図１（Ｂ）に示すような、ベース基板１００にバリア層１０５と接合層１０４を設けた半導体基板を作製する場合には、ベース基板１００上に、バリア層１０５と接合層１０４を設け、そのベース基板１００と半導体基板１０１の接合層１０４が形成された面を密着させて接合を形成することにより、その他の工程は上述と同様に実施して作製できる。
なお、ベース基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができるので、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイやＥＬディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
（実施の形態２）
本実施の形態では、第１の実施の形態で作製した半導体基板にさらに、別のパターンのＬＴＳＳ層を作製する例を示す。図５（Ａ）乃至（Ｃ）及び図６（Ａ）乃至（Ｃ）はその作製工程を示す図である。
図５（Ａ）に示す半導体基板４０１は清浄化されており、その表面から電界で加速されたイオンを照射し、所定の深さに脆化層４０３を形成する。イオンの照射はベース基板に転置するＬＴＳＳ層の厚さを考慮して行われる。当該単ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板４０１に照射されるようにする。脆化層４０３は水素、ヘリウムに代表される不活性ガス又はフッ素に代表されるハロゲンのイオンを照射することで形成される。
脆化層４０３の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板４０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に酸化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜などによりイオン照射に対する保護膜を０．５ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
次に、図５（Ｂ）で示すようにベース基板と接合を形成する面に接合層４０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガス、ジシランガス、トリシランガス等のシラン系ガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層４０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＬＴＳＳ層を分離する熱処理は、酸化シリコン膜の成膜温度よりも高い熱処理温度が適用される。なお化学気相成長法としては、プラズマＣＶＤ、熱ＣＶＤ又は光ＣＶＤのいずれでも良い。又、酸化シリコン膜は、熱酸化膜でも良く、特に塩素やフッ素を含む熱酸化膜が望ましい。
次に、図５（Ｃ）に示すように、脆化層４０３及び接合層４０４を有する半導体基板４０１を所望の形状にパターニングする。その際、後の工程で素子形成に用いる素子形成用パターン４０５と素子形成には用いないダミーパターン４０６を所定の間隔で形成する。ただし、素子形成用パターン４０５とダミーパターン４０６は、第１の実施の形態におけるベース基板１００上のＬＴＳＳ層１０２と重ならないような配置に形成する。パターニングは、通常のフォトリソグラフィ技術とエッチング技術により、素子形成用パターン４０５とダミーパターン４０６以外の接合層４０４、半導体基板４０１及び脆化層４０３をエッチングして行うことができる。この場合も、逆テーパ状にエッチングすれば、図４（Ｃ）に示したものと同様のパターンができる。エッチングの深さは、脆化層４０３まで行えば十分であるが、除去すべき脆化層４０３を確実に除去するために、その下の半導体基板４０１を少し除去するまでエッチングすると好適である。
続いて図６（Ａ）に示すように、第１の実施の形態でアイランド状のＬＴＳＳ層１０２を形成したベース基板１００と半導体基板４０１の接合層４０４が形成された面とを密接させ、この両者を接合させる。その際には、ベース基板１００上のＬＴＳＳ層１０２と、半導体基板４０１上の素子形成用パターン４０５とダミーパターン４０６が、重ならないように接合する。接合を形成する面は、十分に清浄化しておく。そして、ベース基板１００と接合層４０４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板１００と半導体基板４０１とを圧接することで水素結合により強固な接合を形成することが可能である。
接合の際に、もしダミーパターン４０６が無く、複数の素子形成用パターン４０５の間隔が広い場合には、ベース基板１００が撓んでしまい、接触面積が小さくなり、上述のような水素結合による強固な接合ができにくくなる。ダミーパターン４０６を複数の素子形成用パターン４０５の間に設けることにより、ベース基板１００の撓みが減少し、ベース基板１００と半導体基板４０１との密着性を確保することができ、強固な接合を実現することができる。例えば、ベース基板１００が７００μｍ厚のガラス基板の場合、複数のアイランドの間隔が２００μｍ以上あると、撓んでしまう。よってこの場合には、ダミーパターン４０６は、各パターンの間隔が２００μｍを超えないように適切に配置する必要がある。
このようにダミーパターン４０６は、ベース基板１００の材質や厚さに応じて、ベース基板１００の撓みが少なくベース基板１００と半導体基板４０１との密着性を確保できるような間隔で配置する。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。又、酸素、窒素、アルゴンのいずれか或いはこれらのうち少なくとも一つを含む混合ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードのプラズマ処理を行っても良い。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
ベース基板１００と半導体基板４０１を、接合層４０４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、接合面のファン・デル・ワールス力を強めることや、水素結合密度を高めることや、或いはファン・デル・ワールス力から共有結合に変換することができ、接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板４０１の耐圧性を考慮して行う。
図６（Ｂ）において、ＬＴＳＳ層１０２を形成したベース基板１００と半導体基板４０１を貼り合わせた後に熱処理を行い、脆化層４０３を劈開面として半導体基板４０１をベース基板１００から分離する。熱処理の温度は接合層４０４の成膜温度以上、ベース基板１００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層４０３に形成された微小な空洞の体積変化が起こり、脆化層４０３に沿って劈開することが可能となる。接合層４０４はベース基板１００と接合しているので、ＬＴＳＳ層１０２を形成したベース基板１００上には半導体基板４０１と同じ結晶性のＬＴＳＳ層４０２と接合層４０４がアイランド状に残存し、素子形成用パターン４０５とダミーパターン４０６を形成することとなる。
ダミーパターン４０６は、素子形成には用いないので、図６（Ｃ）のように、通常のフォトリソグラフィ技術とエッチング技術により、除去してもよい。
以上、接合層４０４を有する例を示したが、ベース基板１００とＬＴＳＳ層４０２との接合強度に問題が無ければ、接合層４０４は形成せず、ベース基板１００とＬＴＳＳ層４０２とを直接接合しても良い。
以上、脆化層４０３を形成した後に、素子形成用パターン４０５及びダミーパターン４０６を形成する例を示したが、素子形成用パターン４０５及びダミーパターン４０６を形成した後に脆化層４０３を形成しても良い。
なお、本実施の形態で用いたベース基板１００上には、第１の実施の形態で用いたダミーパターン３０２を形成していても良い。
なお、本実施の形態で形成したＬＴＳＳ層４０２の厚さは、第１の実施の形態で形成したＬＴＳＳ層１０２の厚さより、厚いと好適である。
本実施の形態においても、第１の実施の形態における図１（Ｂ）に示すような、ベース基板１００にバリア層１０５と接合層１０４を設けた半導体基板を作製する場合には、ベース基板１００上に、バリア層１０５と接合層１０４を設け、そのベース基板１００と半導体基板４０１の接合層４０４が形成された面を密着させて接合を形成することにより、その他の工程は上述と同様に実施して作製できる。
なお、ベース基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができるので、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイやＥＬディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
以上のような工程により、同一のベース基板１００上に、異なる半導体基板１０１及び４０１からのＬＴＳＳ層１０２及び４０２を形成することができる。例えば、半導体基板１０１の結晶面が｛１００｝で、半導体基板４０１の結晶面が｛１１０｝の場合、上記の方法で、同一基板上に、結晶面が｛１００｝のＬＴＳＳ層１０２と結晶面が｛１１０｝のＬＴＳＳ層４０２とを所望のパターンで形成することができる。結晶面が｛１００｝の単結晶中では電子の移動度が大きいので、ＬＴＳＳ層１０２を用いてｎ型の薄膜トランジスタを、チャネル領域内の電子の移動が＜１００＞方向になるように作製すると好適である。同様に、結晶面が｛１１０｝の単結晶中では正孔の移動度が大きいので、ＬＴＳＳ層４０２を用いてｐ型の薄膜トランジスタを、チャネル領域内の正孔の移動が＜１１０＞方向になるように作製すると好適である。
なお、ここまで、第１の実施の形態で作製した半導体基板にさらに、別のパターンのＬＴＳＳ層を作製する例を示したが、本実施の形態は、第１の実施の形態で示した工程で作製した半導体基板に限らず、パターニングされたＬＴＳＳ層を有する半導体基板に、さらに別のパターンのＬＴＳＳ層を作製するものであっても良い。例えば図７（Ａ）乃至（Ｃ）及び図８（Ａ）、（Ｂ）に示すような工程でＬＴＳＳ層のパターンを形成した半導体基板にも、図５（Ａ）乃至（Ｃ）及び図６（Ａ）乃至（Ｃ）で示した別のパターンのＬＴＳＳ層を作製する方法を適用できる。以下、その工程を説明する。
図７（Ａ）に示す半導体基板１０１は清浄化されており、その表面から電界で加速されたイオンを照射し、所定の深さに脆化層１０３を形成する。イオンの照射はベース基板に転置するＬＴＳＳ層の厚さを考慮して行われる。当該単ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板１０１に照射されるようにする。脆化層１０３は、水素、ヘリウムに代表される不活性ガス又はフッ素に代表されるハロゲンのイオンを照射することで形成される。
脆化層１０３の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板１０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に酸化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜などによりイオン照射に対する保護膜を０．５ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
次に、図７（Ｂ）で示すようにベース基板と接合を形成する面に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガス、ジシランガス、トリシランガス等のシラン系ガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層１０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からＬＴＳＳ層を分離する熱処理は、成膜温度よりも高い熱処理温度が適用される。なお化学気相成長法としては、プラズマＣＶＤ、熱ＣＶＤ又は光ＣＶＤのいずれでも良い。又、酸化シリコン膜は、熱酸化膜でも良く、特に塩素やフッ素を含む熱酸化膜が望ましい。
図７（Ｃ）はベース基板１００と半導体基板１０１の接合層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板１００と接合層１０４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板１００と半導体基板１０１とを圧接することで水素結合により強固な接合を形成することが可能である。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。又、酸素、窒素、アルゴンのいずれか或いはこれらのうち少なくとも一つを含む混合ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードのプラズマ処理を行っても良い。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
ベース基板１００と半導体基板１０１を、接合層１０４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、接合面のファン・デル・ワールス力を強めることや、水素結合密度を高めることや、或いはファン・デル・ワールス力から共有結合に変換することができ、接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１００及び半導体基板１０１の耐圧性を考慮して行う。
図８（Ａ）において、ベース基板１００と半導体基板１０１を貼り合わせた後に熱処理を行い、脆化層１０３を劈開面として半導体基板１０１をベース基板１００から分離する。熱処理の温度は接合層１０４の成膜温度以上、ベース基板１００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層１０３に形成された微小な空洞の体積変化が起こり、脆化層１０３に沿って劈開することが可能となる。接合層１０４はベース基板１００と接合しているので、ベース基板１００上には半導体基板１０１と同じ結晶性のＬＴＳＳ層１０２が残存することとなる。
次に、図８（Ｂ）に示すように、ＬＴＳＳ層１０２及び接合層１０４を所望の形状にパターニングする。パターニングは、通常のフォトリソグラフィ技術とエッチング技術により、所望のパターン以外の部分のＬＴＳＳ層１０２及び接合層１０４をエッチングして行うことができる。この場合、順テーパ状にエッチングすれば、図４（Ｃ）に示したものと同様のパターンができる。
図８（Ｂ）に示すような、パターニングされたＬＴＳＳ層１０２を有するベース基板を用いて、図６を用いて説明した工程で、さらに別のパターンのＬＴＳＳ層４０２を形成することができる。
なお、ＬＴＳＳ層１０２を形成する際に、後の工程で素子形成に用いる素子形成用パターンと素子形成には用いないダミーパターンを先に形成すれば、後に形成するＬＴＳＳ層４０２においては、ダミーパターン４０６を形成する必要はない。この場合、ダミーパターン４０６の代わりに、ＬＴＳＳ層１０２に形成されたダミーパターンによって、ベース基板１００の撓みが軽減されることになる。
（実施の形態３）
本実施の形態では、第２の実施の形態において作製した半導体基板を用いた半導体装置について図９と図１０を参照して説明する。図９（Ａ）において、ベース基板１００の上にバリア層１０５と接合層１０４を介して、結晶面が｛１００｝のＬＴＳＳ層１０２とバリア層１０５と接合層４０４を介して、結晶面が｛１１０｝のＬＴＳＳ層４０２とがそれぞれアイランド状に設けられている。ＬＴＳＳ層１０２及び４０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＬＴＳＳ層１０２及び４０２の厚さは、それぞれ図２（Ａ）及び図５（Ａ）で説明した脆化層１０３及び４０３の深さを制御することにより適宜設定できる。
ＬＴＳＳ層１０２上にゲート絶縁層１０９、ゲート電極１１０、サイドウオール絶縁層１１１を形成し、第１不純物領域１１２、第２不純物領域１１３を形成する。ＬＴＳＳ層４０２上に、ゲート絶縁層６０９、ゲート電極６１０、サイドウオール絶縁層６１１を形成し、第１不純物領域６１２、第２不純物領域６１３を形成する。絶縁層１１４、６１４は窒化シリコンで形成し、ゲート電極１１０、６１０をエッチングするときのハードマスクとして用いる。
ＬＴＳＳ層１０２側の薄膜トランジスタの導電型をｎ型にするときは、図９（Ｂ）のように、ＬＴＳＳ層４０２側の薄膜トランジスタをレジスト層６０１で覆って、ＬＴＳＳ層１０２側の薄膜トランジスタにｎ型を付与する不純物を添加すれば良い。さらに、ＬＴＳＳ層４０２側の薄膜トランジスタをｐ型にするときは、図９（Ｃ）のように、ＬＴＳＳ層１０２側の薄膜トランジスタをレジスト層６０２で覆って、ＬＴＳＳ層４０２側の薄膜トランジスタにｐ型を付与する不純物を添加すれば良い。
図１０（Ａ）において、層間絶縁層１１５を形成する。層間絶縁層１１５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層１１５にはコンタクトホール１１６を形成する。コンタクトホール１１６は、サイドウオール絶縁層１１１及び６１１を利用してセルフアラインコンタクトの構成となっている。
その後、図１０（Ｂ）で示すように、コンタクトホール１１６に合わせて配線１１９を形成する。配線１１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
このように、ベース基板１００に接合された、結晶面が｛１００｝のＬＴＳＳ層１０２と結晶面が｛１１０｝のＬＴＳＳ層４０２とを用いてそれぞれｎ型及びｐ型の電界効果トランジスタを作製することができる。本実施の形態に係るＬＴＳＳ層１０２及び４０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
以下、本発明にかかる半導体基板を用いた半導体装置の例を、図面を用いて説明する。図１１は半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１１に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＬＴＳＳ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１２を参照して説明する。図１２は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０と電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
このような構成のＲＦＣＰＵ２１１の動作は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＬＴＳＳ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
図１で例示するＬＴＳＳ層１０２は、表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１３はベース基板１００としてマザーガラスにＬＴＳＳ層１０２を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、ＬＴＳＳ層１０２は、表示パネル２３１の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、ＬＴＳＳ層１０２は図１３のように分割して配置することが好ましい。表示パネル２３１には、走査線駆動回路領域２３２、信号線駆動回路領域２３３、画素形成領域２３４があり、これらの領域が含まれるようにＬＴＳＳ層１０２をベース基板１００（マザーガラス）に接合する。
図１４はＬＴＳＳ層１０２により画素トランジスタが形成される表示パネルの画素の一例を示す。図１４（Ａ）は画素の平面図を示し、ＬＴＳＳ層１０２にゲート配線２３５が交差し、ソース配線２３６、画素電極２３７が電気的に接続する画素を示す。図１４（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１４（Ｂ）に示されている。
図１４（Ｂ）において、ベース基板１００にはバリア層１０５として窒化シリコン層と酸化シリコン層が積層されている。ＬＴＳＳ層１０２は接合層１０４によってバリア層１０５と接合している。絶縁層１１８上に画素電極２３７が設けられている。ＬＴＳＳ層１０２とソース配線２３６を接続するコンタクトホールには絶縁層１１８をエッチングして凹段差が生じるのでそこを埋めるように柱状スペーサ２４０が設けられている。対向基板２３８には対向電極２３９が形成され、柱状スペーサ２４０によって形成される空隙に液晶層２４１が形成されている。
このように、表示パネルを製造するマザーガラスにもＬＴＳＳ層を形成し、そのＬＴＳＳ層を用いてトランジスタを形成することが可能である。ＬＴＳＳ層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力などの動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図１１及び図１２で説明したようなマイクロプロセッサも形成することができるので、表示パネル内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
本発明の第１の実施の形態における半導体基板の構成を示す断面図。 同第１の実施の形態における半導体基板の製造方法を説明する断面図。 同第１の実施の形態における半導体基板の製造方法を説明する断面図。 同第１の実施の形態における半導体基板の製造方法を説明する断面図。 同第２の実施の形態における半導体基板の製造方法を説明する断面図。 同第２の実施の形態における半導体基板の製造方法を説明する断面図。 同第２の実施の形態における半導体基板の製造方法を説明する断面図。 同第２の実施の形態における半導体基板の製造方法を説明する断面図。 本発明の実施例における半導体基板を用いた半導体装置の製造方法を説明する断面図。 同実施例における半導体基板を用いた半導体装置の製造方法を説明する断面図。 同実施例における半導体基板により得られるマイクロプロセッサの構成を示すブロック図。 同実施例における半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。 同実施例における表示パネル製造用のマザーガラスにＬＴＳＳ層を接合する場合を例示する平面図。 同実施例におけるＬＴＳＳ層により画素トランジスタが構成されている表示パネルの一例を示す図。
符号の説明
１００ ベース基板
１０１ 半導体基板
１０２ ＬＴＳＳ層
１０３ 脆化層
１０４ 接合層
１０５ バリア層
３０１ 素子形成用パターン
３０２ ダミーパターン

Claims (2)

  1. 第１のイオンを第１の単結晶半導体基板の一方の面に照射して、前記第１の単結晶半導体基板の表面から所定の深さの領域に第１の脆化層を形成し、
    前記第１の単結晶半導体基板と、絶縁表面を有する基板とを、前記第１の単結晶半導体基板の一方の面と前記絶縁表面が重なるように接合し、
    前記第１の単結晶半導体基板と前記絶縁表面を有する基板とを接合させた状態で熱処理を行い、前記絶縁表面を有する基板上に単結晶半導体層が形成されるように前記第１の単結晶半導体基板を分離し、
    前記単結晶半導体層をエッチングすることにより、複数の第１の素子形成用パターンを形成し、
    第２のイオンを第２の単結晶半導体基板の一方の面に照射して、前記第２の単結晶半導体基板の表面から所定の深さの領域に第２の脆化層を形成し、
    前記第２の単結晶半導体基板の一方の面をエッチングし、複数の第２の素子形成用パターンと、複数の前記第２の素子形成用パターンの間に所定の間隔で配置された第２のダミーパターンとを、形成し、
    前記第２の単結晶半導体基板と前記絶縁表面を有する基板とを、前記第１の素子形成用パターンと、前記第２の素子形成用パターン又は前記第２のダミーパターンと、が重ならないように、前記第２の単結晶半導体基板の前記第２の素子形成用パターン及び前記第２のダミーパターンの形成された面と前記絶縁表面とが重なるように接合し、
    前記第２の単結晶半導体基板と前記絶縁表面を有する基板とを接合させた状態で熱処理を行い、前記絶縁表面を有する基板上に前記第２の素子形成用パターンの単結晶半導体層及び前記第２のダミーパターンの単結晶半導体層が形成されるように前記第２の単結晶半導体基板を分離することを特徴とする半導体装置の作製方法。
  2. 第１のイオンを第１の単結晶半導体基板の一方の面に照射して、前記第１の単結晶半導体基板の表面から所定の深さの領域に第１の脆化層を形成し、
    前記第１の単結晶半導体基板と、絶縁表面を有する基板とを、前記第１の単結晶半導体基板の一方の面と前記絶縁表面が重なるように接合し、
    前記第１の単結晶半導体基板と前記絶縁表面を有する基板を接合させた状態で熱処理を行い、前記絶縁表面を有する基板上に単結晶半導体層が形成されるように前記第１の単結晶半導体基板を分離し、
    前記単結晶半導体層をエッチングすることにより、複数の第１の素子形成用パターン及び複数の前記第１の素子形成用パターンの間に所定の間隔で配置された第１のダミーパターンを形成し、
    第２のイオンを第２の単結晶半導体基板の一方の面に照射して、前記第２の単結晶半導体基板の表面から所定の深さの領域に第２の脆化層を形成し、
    前記第２の単結晶半導体基板の一方の面をエッチングし、複数の第２の素子形成用パターンを形成し、
    前記第２の単結晶半導体基板と前記絶縁表面を有する基板とを、前記第１の素子形成用パターン又は前記第１のダミーパターンと、前記第２の素子形成用パターンと、が重ならないように、前記第２の単結晶半導体基板の前記第２の素子形成用パターンの形成された面と前記絶縁表面とが重なるように接合し、
    前記第２の単結晶半導体基板と前記絶縁表面を有する基板とを接合させた状態で熱処理を行い、前記絶縁表面を有する基板上に前記第２の素子形成用パターンの単結晶半導体層が形成されるように前記第２の単結晶半導体基板を分離することを特徴とする半導体装置の作製方法。
JP2008128292A 2007-05-18 2008-05-15 半導体装置の作製方法 Expired - Fee Related JP5346490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008128292A JP5346490B2 (ja) 2007-05-18 2008-05-15 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007132590 2007-05-18
JP2007132590 2007-05-18
JP2008128292A JP5346490B2 (ja) 2007-05-18 2008-05-15 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009004758A JP2009004758A (ja) 2009-01-08
JP2009004758A5 JP2009004758A5 (ja) 2011-06-16
JP5346490B2 true JP5346490B2 (ja) 2013-11-20

Family

ID=39745038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128292A Expired - Fee Related JP5346490B2 (ja) 2007-05-18 2008-05-15 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US7776722B2 (ja)
EP (1) EP1993126B1 (ja)
JP (1) JP5346490B2 (ja)
KR (1) KR101447938B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748934B2 (en) * 2018-08-28 2020-08-18 Qualcomm Incorporated Silicon on insulator with multiple semiconductor thicknesses using layer transfer
US10727216B1 (en) * 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0818054A (ja) * 1994-04-28 1996-01-19 Nippondenso Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
JP2006229047A (ja) 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7435639B2 (en) * 2006-05-31 2008-10-14 Freescale Semiconductor, Inc. Dual surface SOI by lateral epitaxial overgrowth
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
FR2915318B1 (fr) * 2007-04-20 2009-07-17 St Microelectronics Crolles 2 Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes

Also Published As

Publication number Publication date
KR20080101652A (ko) 2008-11-21
EP1993126A3 (en) 2010-06-16
EP1993126A2 (en) 2008-11-19
JP2009004758A (ja) 2009-01-08
KR101447938B1 (ko) 2014-10-07
EP1993126B1 (en) 2011-09-21
US7776722B2 (en) 2010-08-17
US20080286953A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5305712B2 (ja) 半導体基板の作製方法
JP5732119B2 (ja) 半導体装置の作製方法
JP5490371B2 (ja) 半導体装置の作製方法
JP5328276B2 (ja) 半導体装置の作製方法
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP5486779B2 (ja) 半導体基板の製造方法
KR20080114525A (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
JP5455299B2 (ja) 半導体装置の作製方法
KR20090016391A (ko) Ｓｏｉ 기판의 제조 방법 및 반도체장치의 제조 방법
JP5511173B2 (ja) 半導体装置の作製方法
JP5346490B2 (ja) 半導体装置の作製方法
JP5252867B2 (ja) 半導体基板の製造方法
JP5137461B2 (ja) 半導体装置
JP2009065136A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees