JP2009516929A5 - - Google Patents

Claims (11)

1. ガラスまたはガラスセラミック基板上に半導体を形成する方法であって、
   複数のドナー半導体ウェハーのそれぞれの第１の表面をガラスまたはガラスセラミック基板と接触させる工程、
   前記複数のドナー半導体ウェハーの第１の表面を、電解法を用いて前記ガラスまたはガラスセラミック基板に結合する工程、
   前記ガラスまたはガラスセラミック基板から前記複数のドナー半導体ウェハーを分離し、該ガラスまたはガラスセラミック基板に結合したそれぞれの剥離層を残す工程、および
   前記剥離層の露出表面上にさらに別の半導体層を成膜して、該剥離層の厚さを増す工程、
   を有してなり、
   前記さらに別の半導体層を成膜する工程により、前記ガラスまたはガラスセラミック基板に結合された実質的に均一な単結晶半導体層が得られることを特徴とする方法。
2. 前記さらに別の半導体層を成膜する工程が：
   前記剥離層上の少なくとも１μｍの半導体材料、
   前記剥離層上の約１から５０μｍの半導体材料、および
   前記剥離層上の約５０から１００μｍの半導体材料、
   の内の１つを成膜する工程を含むことを特徴とする請求項１記載の方法。
3. 隣接する剥離層の間の少なくともいくつかの空隙を充填する工程、および
   隣接する剥離層の間の少なくともいくつかの空隙を、前記さらに別の半導体層の少なくともある程度に、横方向のエピタキシーによりそのような空隙を少なくとも部分的に充填させることによって、充填する工程、
   の内の少なくとも１つをさらに含むことを特徴とする請求項１記載の方法。
4. イオン注入を行うことにより前記それぞれの剥離層を形成して、前記それぞれのドナー半導体ウェハーの第１の表面の下にそれぞれの弱化区域を形成する工程、
   前記ガラスまたはガラスセラミック基板および前記半導体ウェハーの内の少なくとも一方を加熱する工程、
   圧力を印加して、前記ガラスまたはガラスセラミック基板を前記ドナー半導体ウェハーと直接的または間接的に接触させる工程、および
   前記ガラスまたはガラスセラミック基板および前記ドナー半導体ウェハーに亘り電圧を印加して、前記結合を誘発させる工程、
   をさらに含むことを特徴とする請求項１記載の方法。
5. 前記複数のドナー半導体ウェハーの第１の第１の表面を前記ガラスまたはガラスセラミック基板に結合させる前に、該複数のドナー半導体ウェハーのそれぞれの第２の表面を導電性支持基板上に結合させる工程をさらに含むことを特徴とする請求項１記載の方法。
6. 前記ドナー半導体ウェハーのそれぞれ新たに露出された第１の表面を研磨する工程、
   イオン注入を行うことによりそれぞれの剥離層を形成して、前記それぞれのドナー半導体ウェハーの前記新たに露出された第１の表面の下にそれぞれの弱化区域を形成する工程、
   電解法を用いて、前記複数のドナー半導体ウェハーの第２の表面を別のガラスまたはガラスセラミック基板に結合させる工程、
   前記もう一方のガラスまたはガラスセラミック基板から前記複数のドナー半導体ウェハーを分離して、該もう一方のガラスまたはガラスセラミック基板に結合したそれぞれの剥離層を残す工程、および
   前記剥離層の露出表面上にさらに別の半導体層を成膜して、該剥離層の厚さを増加させる工程、
   をさらに含むことを特徴とする請求項５記載の方法。
7. 絶縁体上半導体（ＳＯＩ）装置であって、
   ガラス材料およびガラスセラミック材料の少なくとも一方から形成された基板、
   電解法により前記基板上に結合した複数の半導体剥離層、および
   前記半導体剥離層上に成膜されたさらに別の半導体層、
   を備え、
   前記さらに別の半導体層が前記半導体剥離層の厚さを増加させることを特徴とする装置。
8. 前記さらに別の半導体層の厚さが、少なくとも１μｍ、約１から５０μｍ、約５０から１００μｍの内の１つであることを特徴とする請求項７記載の装置。
9. 前記半導体剥離層が前記基板の実質的に全てに重なっていることを特徴とする請求項７記載の装置。
10. 前記半導体剥離層が前記基板の一部のみに重なっていることを特徴とする請求項７記載の装置。
11. 前記半導体剥離層の少なくともいくつかが互いにから横方向にずれており、それらの間に１つ以上の空隙を画成し、
    さらに別のエピタキシャル半導体層が、前記半導体剥離層上に成膜され、隣接する前記半導体剥離層の間の前記空隙の少なくともいくつかを少なくとも部分的に充填する、
    ことを特徴とする請求項７記載の装置。