CN103811419B - 半导体片芯单颗化方法和装置 - Google Patents

半导体片芯单颗化方法和装置 Download PDF

Info

Publication number
CN103811419B
CN103811419B CN201310547843.9A CN201310547843A CN103811419B CN 103811419 B CN103811419 B CN 103811419B CN 201310547843 A CN201310547843 A CN 201310547843A CN 103811419 B CN103811419 B CN 103811419B
Authority
CN
China
Prior art keywords
chip
singulating
substrate
pressure
localization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310547843.9A
Other languages
English (en)
Other versions
CN103811419A (zh
Inventor
戈登·M·格里瓦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN201811127020.XA priority Critical patent/CN109037122B/zh
Publication of CN103811419A publication Critical patent/CN103811419A/zh
Application granted granted Critical
Publication of CN103811419B publication Critical patent/CN103811419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/30—Breaking or tearing apparatus
    • Y10T225/304—Including means to apply thermal shock to work
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/30—Breaking or tearing apparatus
    • Y10T225/371—Movable breaking tool
    • Y10T225/379—Breaking tool intermediate spaced work supports
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/30—Breaking or tearing apparatus
    • Y10T225/371—Movable breaking tool
    • Y10T225/379—Breaking tool intermediate spaced work supports
    • Y10T225/386—Clamping supports

Abstract

本公开涉及半导体片芯单颗化方法和装置。在一个实施例中，通过如下来将片芯从具有背层的晶片单颗化：将所述晶片放置到第一载体基板上，背层与载体基板相邻近；形成通过晶片的单颗化线以露出单颗化线内的背层；以及，利用机械装置施加局部化的压力到晶片以在单颗化线中分开所述背层。可以临近所述背层地通过第一载体基板施加局部化的压力，或者，可以通过附接到晶片的与所述背层相反的正面的第二载体基板施加所述局部化的压力。

Description

半导体片芯单颗化方法和装置
相关申请的交叉引用
本申请要求受益于2012年11月7日提交的美国临时申请No.61/723,548的优先权，其是当前共同待决的，并且完全并入此处。
本申请还要求受益于2013年1月9日提交的美国临时申请No.61/750,520的优先权，其是当前共同待决的，并且完全并入此处。
本申请另外要求受益于2013年3月7日提交的美国临时申请No.61/774,081的优先权，其是当前共同待决的，并且完全并入此处。
技术领域
本发明总的来说涉及电子学领域，并且更具体地，涉及用于形成半导体的方法和装置。
背景技术
在过去，半导体行业采用多种方法和设备来从其上制造了片芯（die）的半导体晶片单颗化（singulate）单独的半导体片芯。通常，使用被称作“划片或切片”的技术来利用金刚石切割轮沿着形成在晶片上各片芯之间的划片网格或单颗化线，部分地或完全地切割穿过晶片。为了允许切片轮的对准和宽度，每一划片网格常常具有大的宽度，通常为大约一百五十（150）微米，这消耗了较大部分的半导体晶片。另外，在半导体晶片上划片每一单颗化线所需的时间可能花费一小时或更多。这样的时间降低了生产设施的吞吐量和制造能力。
已经开发了其它方法，包括热激光分离（TLS）、激光烧蚀切片、等离子切片等，作为对划片的替代。与划片以及其它替代工艺相比，等离子切片是一种有前景的工艺，因为其支持更窄的划片线，增加了吞吐量，并且可以以变化且灵活的模式单颗化片芯。然而，等离子切片具有制造实现挑战。这些挑战包括与晶片背面层（诸如，背金属层）的不兼容，因为蚀刻工艺已经不能有效地从单颗化线移除或分离背面层。从划片线移除或分离背面层是促进后续工艺（诸如，拾取及放置以及组装工艺）所必要的。
因此，期望有从半导体晶片单颗化片芯的方法，其从单颗化线内移除或分离背面层。方法是成本有效的以及使对所分开的片芯的损坏或污染最小化将是有益的。
概述
根据本公开的一个实施例，提供了一种单颗化晶片的方法，包括：提供具有多个片芯的晶片，所述多个片芯形成在所述晶片上并且彼此以间隔分开，其中所述晶片具有相反的第一主表面和第二主表面，并且其中沿着所述第二主表面形成材料层；将所述晶片放置到第一载体基板上，其中所述材料层与所述第一载体基板相邻近；通过所述间隔对所述晶片进行单颗化，以形成单颗化线，其中单颗化包括停止在所述材料层附近；以及施加局部化的压力到所述第一主表面或所述第二主表面中的至少一个，以在所述单颗化线中分开所述材料层。
根据本公开的一个实施例，提供了一种用于从晶片分离片芯的装置，包括：用于将所述晶片保持在载体基板上的结构，其中所述半导体晶片具有多个单颗化线，所述单颗化线终止于所述晶片上的材料层附近；以及用于施加局部化的压力通过所述载体基板到所述晶片的结构。
附图简要描述
图1示出了根据本发明的晶片的一个实施例的减化的平面图；
图2-5示出了根据本发明一实施例的、图1的晶片的实施例在从晶片单颗化片芯的工艺中的不同阶段的部分截面图；
图6示出了图1的晶片在根据本发明另一实施例的装置内的工艺阶段的截面图；
图7示出了图5或图6的晶片的实施例在根据本发明一实施例工艺的稍后阶段的部分截面图；
图8示出了根据本发明第二实施例的晶片的截面图；
图9示出了根据本发明的该第二实施例在后续工艺之后的顶视图；
图10示出了根据本发明的该第二实施例在后续工艺之后的截面图；
图11示出了根据本发明的该第二实施例在另外工艺之后的截面图；
图12示出了根据本发明的该第二实施例在进一步工艺之后的截面图；
图13示出了根据本发明的该第二实施例在制造的稍后阶段的截面图；
图14示出了根据替代制造工艺的第二实施例的截面图；
图15示出了根据本发明另外的实施例的图10的晶片；
图16示出了根据本发明的该另外的实施例在进一步工艺之后的截面图；
图17示出了根据本发明的该另外的实施例在稍后制造阶段的截面图；以及
图18示出了根据本发明另外实施例的用于单颗化背层材料的工艺的流程图。
出于图示的简化和清楚的目的，附图中的元素并不必然按比例绘制，并且在不同附图中相同的附图标记表示相同的元素。另外，出于简化说明的目的，省略了已知的步骤和元件的说明和细节。为图的清楚起见，装置结构的某些区域（诸如，掺杂区或电介质区）可能被示出为具有大体直线边沿和角状的角部。然而，本领域技术人员将理解，由于掺杂剂的扩散和激活或者层的形成，这些区域的边沿通常可能不是直线的，并且角部可以不是精确成角度的。此外，术语“主表面”，在结合半导体区、晶片或基板使用时，意指半导体区、晶片或基板的形成与另一材料（诸如，电介质、绝缘体、导体或多晶半导体）连接的表面。主表面可以具有在x、y和z方向变化的形貌（topography）。
具体实施方式
图1是图示地示出了在较后的制造步骤中的晶片10的简化的平面图。在一个实施例中，晶片10可以是半导体衬底。晶片10包括多个半导体片芯，诸如片芯12、14、16和18，其形成在半导体晶片10上或作为半导体晶片10的一部分。片芯12、14、16和18在晶片10上以间隔彼此分隔开，单颗化线（诸如，划片线或单颗化线13、15、17和19）要形成或限定在所述间隔中。如本领域中公知的，晶片10上的全部半导体片芯通常在全部侧边上通过其中要形成划片线或单颗化线（诸如，单颗化线13、15、17和19）的区域彼此分开。片芯12、14、16和18可以是任何种类的包括半导体装置的电子装置，所述半导体装置诸如二极管、晶体管、分立装置、传感器装置、光学装置、集成电路，或本领域普通技术人员已知的其它装置。在一个实施例中，晶片10已经完成晶片加工，包括形成下文中所述的背面层。
图2示出了根据第一实施例的在片芯单颗化方法中的早期步骤中的晶片10的放大截面图。在一个实施例中，晶片10附接到载体基板、转移带、或载体带30，其便利于在多个片芯被单颗化之后支撑所述多个片芯。这些载体带是本领域技术人员公知的。在一个实施例中，载体带30可以附接到框架40，框架40可以包括框架部分或多个部分401和402。如所示出的，载体带30可以附接到框架部分401的表面4010以及到框架部分402的表面4020。
在所示的截面中，晶片10可以包括体基板11（诸如，硅衬底），其可以包括相反的主表面21和22。在其它实施例中，体基板11可以包括其它半导体材料，诸如，异质结半导体材料。在一个实施例中，可以沿着部分主表面21，在部分主表面21中，在部分主表面21上，或者在部分主表面21上方，形成接触垫（contact pad）24以提供基板11内形成的结构和接下来的层级的组件或外部元件之间的电触点。例如，可以形成接触垫24以接收接合线或夹具，其可以随后附接到接触垫24，或者，接触垫24可以被形成来接收焊料球、凸块或其它类型的附接结构。接触垫24通常可以是金属或其它导电材料的。通常，可以在主表面21上或覆在主表面21上地形成电介质材料26，诸如，毯式沉积的电介质层，来作为用于晶片10的钝化层。在一个实施例中，电介质材料26可以是以比基板11慢的速率蚀刻的材料。在一个实施例中，当基板11是硅时，所述电介质材料26可以是氧化硅、氮化硅或聚酰亚胺。
在一个实施例中，可以在电介质材料26（以及可以形成在电介质材料26下的其它电介质层）中形成开口，以露出下面的接触垫24的表面以及要在其中形成单颗化线13、15、17和19的基板11的表面。在一个实施例中，可以使用图案化的光致抗蚀剂层以用于利用蚀刻工艺形成开口。如图2中所示以及根据本实施例，晶片10还包括在晶片10的主表面22上或主表面22上面形成的材料层28。在一个实施例中，层28可以是导电的背金属层。在一个实施例中，层28可以是多层金属系统，诸如，钛/镍/银、钛/镍/银/钨、铬/镍/金、铜、铜合金、金，或本领域技术人员已知的其它材料。在另一实施例中，层28可以是晶片背面涂层（WBC）膜，诸如，片芯附接涂层或膜。在一个实施例中，层28可以形成为具有或设有在至少某些相邻片芯之间的缝隙、间隔或通道。在另外的实施例中，所述缝隙基本上与晶片10的相反侧面上的将在其中形成单颗化线13、15、17、19的相应间隔对准。在另一实施例中，层28与至少某些片芯的边沿分开。
图3示出了在单颗化工艺期间晶片10在后续步骤的放大截面图。在图3中，示出了等离子或干法蚀刻单颗化工艺。应理解，也可以使用其它单颗化工艺。在一个实施例中，晶片10可以安装在载体带或膜30上，然后可以将其置于蚀刻装置300（诸如，等离子蚀刻装置）内。在一个实施例中，可以通过所述开口蚀刻基板11以形成或限定从主表面21延伸的单颗化线或开口13、15、17和19。可以利用以比电介质和/或金属高得多的速率选择性地蚀刻硅的化学物质（如箭头31所一般性地表示的）进行所述蚀刻工艺。在一个实施例中，可以利用通常称作Bosch工艺的工艺来蚀刻晶片10。在一个实施例中，可以在深反应离子蚀刻系统中利用Bosch工艺蚀刻晶片10。在一个实施例中，单颗化线13、15、17和19的宽度可以为从大约五微米至大约二十微米。由于所述蚀刻选择性，这样的宽度足以确保形成单颗化线13、15、17和19的开口可以形成完全穿过基板11，停止在层28上或层28附近，如图4所一般性地示出的。在一个实施例中，层28可以用作用于等离子蚀刻单颗化工艺的停止层。在一个实施例中，可以利用Bosch工艺在大约五至大约三十分钟内形成单颗化线13、15、17和19。
图5示出了晶片10在后续步骤的放大截面图。在一个实施例中，框架40可以置于保持装置63或支撑结构63上。在一个实施例中，支撑结构63可以包括底座（一个或多个）或支架（一个或多个）631，其被配置来提供允许晶片10以及带30在后续的工艺期间扩展而不接触支撑结构63的缝隙632、凹陷632或井632或其它结构。在一个实施例中，框架40可以利用真空或夹持结构可逆转地附接到支撑结构63。
在一个实施例中，通过机械装置61将层28分开，所述机械装置61诸如触针610或转轮620，如图5中所示。在一个实施例中，表面21自由浮置（即，井632是空气隙），如图5中所示。在另一实施例中，表面21可以与柔性支撑结构(诸如，聚酰亚胺或各种柔性聚合物)接触。在一个实施例中，机械装置61被配置来提供小区域或局部化的压力点623到晶片10上。在一个实施例中，机械装置61可以被配置为具有大致是片芯12、14、16和19的宽度的一半的半径。在另一实施例中，机械装置61可以被配置为具有大致等于片芯12、14，16和19的宽度的半径。在一个实施例中，机械装置61的半径可以被选择为大致片芯12、14、16和19的双倍尺寸或更大。机械装置61可以配置有压力、速度和对准控制。此外，机械装置61可以配置有快速连接断开装置611以允许简化从主装置移除机械装置61，这改善了工艺灵活性。机械装置61可以由金属、橡胶、有机固体材料（例如，塑料）、陶瓷、复合材料、其组合、或本领域普通技术人员已知的其它材料制成。在所示的实施例中，转轮620可以沿着带30经过，施加足够的压力以分开层28，同时使对于片芯12、14、16和19的任何不利的影响最小化。在一个实施例中，可以使用一个以上的机械装置61来分开层28。
图6示出了晶片10在作为图5的替代实施例的后续的工艺步骤的截面图。在一个实施例中，可以在板结构710上形成多个机械装置71。机械装置71可以类似于机械装置61。在一个实施例中，机械装置71可以为触针，其被配置来提供局部化的压力点到晶片10上。在一个实施例中，板结构710可以靠向带30放置，施加足够的压力以分开层28。在一个实施例中，板结构710可以如箭头712所示地旋转。在另一实施例中，框架40可以在板结构710之上如箭头714所示地旋转，或在板结构710之上如箭头716和718所示地水平地前后移动，以分开层28。如图7大体示出的，在后续的步骤中，作为另外的组装工艺的一部分，可以利用例如拾取及放置装置81，从载体带30移除片芯12、14、16和18。在一个实施例中，可以在拾取及放置步骤之前将载体带30暴露于UV光源，以降低带的粘附性。
图8示出了根据第二实施例的晶片100的部分截面图。在一个实施例中，基板100可以是与半导体晶片10类似的半导体晶片，并且可以具有多个片芯或半导体片芯12、14、16和18。片芯12、14、16和18在基板100上彼此通过间隔分隔开，单颗化线（诸如，划片线或单颗化线13、15、17和19）要形成或限定在所述间隔中。片芯12、14、16和18可以是任何种类的电子装置，包括，半导体装置，诸如，二极管、晶体管、分立装置、传感器装置、光学装置、集成电路或本领域普通技术人员已知的其它装置。
在一个实施例中，晶片100已经完成了包括形成背面层281的晶片加工。在一个实施例中，背面层281是连续的膜。根据本实施例的方法被配置用于处理在晶片100的背面上具有较厚的层的晶片。发现在某些具有较厚背面材料的晶片中，在分离工艺期间形成的裂缝会不希望地传播或蔓延到片芯的有源区中，这可能导致装置失效。在一个实施例中，层281可以是利用例如模印（stencil）、丝网印刷和/或旋涂技术形成的晶片背面涂层或WBC。作为示例，WBC可以是片芯附接粘合剂材料，其具有从大约5微米到大约50微米的厚度。在一个实施例中，WBC可以是具有大约20微米的厚度的片芯附接粘合剂材料。层281可以被配置来便利于片芯12、14、16和18到接下来的层级的组件（诸如，引线框或印刷电路板）的附接。在另一实施例中，层281可以是背金属层，其可以具有大于大约2微米或3微米的厚度。在一个实施例中，层281可以是钛/镍/金/锡（Ti/Ni/Au/Sn）背金属结构，其可以具有大于大约3微米的厚度。如本领域技术人员将理解的，是否使用本实施例可以不仅取决于存在的材料的厚度，而且还取决于存在的材料种类。在一个实施例中，层281可以形成为具有或设有在至少某些相邻片芯之间的缝隙、间隔或通道。在另外的实施例中，所述缝隙等基本上与晶片10的相反面上的将在其中形成单颗化线13、15、17、19的相应间隔对准。在另一实施例中，层281与至少某些片芯的边沿分开。
图9示出了晶片100在后续的工艺之后的顶视图，其中形成了单颗化线或开口13、15、17和19。在一个实施例中，晶片100可以安装在载体带30上，层281靠着载体带30。在一个实施例中，载体带30被安装到框架40。然后，晶片100可以放置到蚀刻装置中，如图3中所示，以形成或限定单颗化线13、15、17和19。图10示出了晶片100在限定单颗化线13、15、17和19之后的截面图。在一个实施例中，单颗化线13、15、17和19结束或终止于与层281相邻或临近处，或停止在层281上。
图11示出了晶片100在另外的工艺之后的截面图。在一个实施例中，载体膜或基板310放置在正面表面或与层281相反的表面上面。在一个实施例中，载体膜310可以是具有与载体带30类似特性的载体带、与载体带30相比具有较轻粘合剂的载体带、保护膜、或本领域普通技术人员已知的其它材料。在一个实施例中，载体膜310交迭到载体40上，如图11中所示。可以移除载体带30以露出层281。在可选的步骤中，可以使用机械工具365（诸如，划片装置）来形成划片线267，其大体与单颗化线13、15、17和19对准。
图12示出了晶片100在后续步骤的截面图。在一个实施例中，框架40可以放置到保持装置63或支撑结构63上。在一个实施例中，支撑结构63可以包括一个或多个底座或一个或多个支架631，其被配置来提供允许晶片100以及膜310在后续的工艺期间扩展而不接触支撑结构63的缝隙632、凹陷632或井632或其他结构。在一个实施例中，框架40可以利用真空或夹持结构可逆转地附接到支撑结构63。
在一个实施例中，如图12中所示，通过机械装置61将层281分开，所述机械装置61诸如触针610或转轮620。在一个实施例中，层281自由浮置，如图12中所示。在另一实施例中，层281可以与柔性支撑结构(诸如，聚酰亚胺或各种柔性聚合物)接触。在一个实施例中，机械装置61被配置来提供减小区域的或局部化的压力点623到晶片10上。在一个实施例中，机械装置61可以被配置为具有大致是片芯12、14、16和19的宽度的一半的半径。在另一实施例中，机械装置61可以被配置为具有大致等于片芯12、14、16和19的宽度的半径。在一个实施例中，机械装置61的半径可以被选择为大致片芯12、14、16和19的双倍尺寸或更大。机械装置61可以配置有压力、速度和对准控制。此外，机械装置61可以配置有快速连接断开装置611以允许简化从主装置移除机械装置61，这改善了工艺灵活性。机械装置61可以由金属、橡胶、有机固体材料（例如，塑料）、陶瓷、复合材料、其组合、或本领域普通技术人员已知的其它材料制成。在所示的实施例中，转轮620可以沿着带301经过，施加足够的压力以分开层281，同时使对于片芯12、14、16和19的任何不利的影响最小化。在一个实施例中，可以使用一个以上的机械装置61来分开层281。
图13示出了晶片100在后续制造步骤的截面图。在一个实施例中，载体带320放置在背表面或与层281相邻的表面上，以及可以从相反的面移除载体膜310。在一个实施例中，载体带320交迭到框架40上。在一个实施例中，框架40以及载体带320和晶片100可以放置在帮助伸展或扩展载体带320的机械装置内，以更好地便利于例如拾取和放置步骤。在一个实施例中，框架40可以放置在夹持部816和818之间，如图13中所一般性地示出的。在一个实施例中，台阶或支架部821可以放置或附接到夹持部818上，以提供用于扩展或延展载体带320的结构。该扩展效应可以增加晶片100上相邻片芯之间的距离以更便利于各片芯从载体带320的移除。在一个实施例中，可以将载体带320暴露于UV光以降低带的粘性，以使片芯的移除更容易。
图14示出了晶片100在作为图12的替代实施例的后续的工艺步骤的截面及透视图。在一个实施例中，可以在板结构710上形成多个机械装置71。机械装置71可以类似于机械装置61。在一个实施例中，机械装置71可以为触针，其被配置来提供局部化的压力点到晶片100上。在一个实施例中，板结构710可以放置靠向膜310，施加足够的压力以分开层281。在一个实施例中，板结构710可以如箭头712所示地旋转。在另一实施例中，框架40可以在板结构710之上如箭头714所示地旋转，或在板结构710之上如箭头716和718所示地水平地前后移动，以分开层281。在后续的步骤中，可以利用例如图13中所说明和一般性地示出的方法，作为另外的组装工艺的一部分，从载体带移除片芯12、14、16和18。在一个实施例中，可以在拾取及放置步骤之前将载体带暴露于UV光源，以降低带的粘性。应理解，在拾取和放置之前，可以将另外的载体带放置为与层281相邻，并且可以移除载体膜310。
图15示出了作为替代实施例的晶片100在结合图10说明的工艺处理之后的截面图。在一个实施例中，载体膜310放置为上覆正面表面或与层281相反的表面。在一个实施例中，载体膜310交迭到载体40上，如图15中所示。在本实施例中，载体带30在适当的位置被保留，以用于另外的工艺处理。应当注意，图15表示理想化的图像，并且载体膜310和载体带30可以彼此接触；可选地，可以在载体膜310和载体带30之间增加另外的释放层（未示出）。
图16示出了晶片100在后续步骤的截面图。在一个实施例中，框架40可以置于保持装置731或支撑结构731上。在一个实施例中，支撑结构731可以被配置为包括允许晶片100以及带30在后续的工艺处理期间扩展而不接触支撑结构731的缝隙732、凹陷732或井732或其他结构。可以加热或冷却支撑结构631以加热或冷却层30。对于层30，支撑结构631可以具有可调节的真空或气压。在一个实施例中，可以利用真空或夹持结构将框架40可逆转地附接到支撑结构731。在可选的实施例中，可以在井732内放置压缩层733以在层281的单颗化期间提供另外的弹性的、阻性的或反作用的力。在一个实施例中，压缩层733可以是橡胶垫或加压的隔膜结构。
在一个实施例中，通过机械装置81（诸如，触针810），如图16中所示，分开层281，该机械装置通过膜310施加到晶片100的正面。根据本实施例，晶片100放置在带30和膜310之间地进行层281的单颗化。机械装置81被配置来沿着晶片100的正面提供，其足以使单颗化线13、15、17和19内裂缝或分离线传播。在一个实施例中，机械装置81被配置来提供小区域的或局部化的压力点823到晶片100上。在一个实施例中，触针810可以被配置为具有大致是片芯12、14、16和18的宽度的一半的半径。在另一实施例中，触针810可以被配置为具有大致等于片芯12、14、16和18的宽度的半径。在一个实施例中，触针810的半径可以选择为大致为片芯12、14、16和18的双倍尺寸或更大。机械装置81可以被配置有压力、速度和对准控制。此外，机械装置81可以配置有快速断开装置811以允许简化从主装置移除机械装置81，这改善了工艺灵活性。机械装置81可以由金属、橡胶、有机固体材料（例如，塑料）、陶瓷、复合材料、其组合、或本领域普通技术人员已知的其它材料制成。在一个实施例中，可以使用一个以上机械装置81来分开层281。
图17示出了晶片100在后续制造步骤的截面图。在一个实施例中，可以从晶片100的正面移除载体膜310，留下在适当的位置的载体带30。在一个实施例中，框架40以及载体带30和晶片100可以放置到帮助伸展或扩展载体带30的机械装置中以更便利于例如拾取和放置步骤。在一个实施例中，框架40可以放置在夹持部816和818之间，如图17所大体示出的。在一个实施例中，台阶或支架部821可以放置或附接到夹持部818上，以提供用于扩展或延展载体带320的结构。该扩展效应可以增加晶片100上相邻片芯之间的距离以更便利于各片芯从载体带30的移除。在一个实施例中，可以将载体带30暴露于UV光以降低带的粘性以使片芯的移除更容易。
图18示出了根据另一实施例的用于将厚背面材料单颗化的流程图。将利用在图10在已经单颗化之后开始的晶片100实施例说明图18。应理解，这样的单颗化可以是其中单颗化终止于临近背面层281处的任何方法。在步骤1300中，将载体膜310施加或附接到晶片100的正面，载体带30与层281相邻。在本实施例中，载体膜310可以选择为，与载体带30和晶片100之间的粘接强度相比，载体膜310和晶片100之间具有较高粘接强度。在一个实施例中，可以选择粘接强度的差以在层281被单颗化或分开之后随后移除载体带30时更好地将片芯保持在适当的位置。载体带30被选择为具有足以从单颗化线移除材料而不将片芯从载体膜310拉离或损坏各片芯上的其余层281材料的粘附强度。
在可选的步骤1301中，施加局部化的压力到晶片100的至少一面以在单颗化线内的层281中引起裂缝、裂缝线、分离线。在一个实施例中，可以使用触针611。在另一实施例中，可以使用加压的液体或气体。在一个实施例中，局部化的压力可以施加到晶片100的正面。在另一实施例中，局部化的压力可以施加到晶片100的背面。在另外的实施例中，局部化的压力可以施加到晶片100的两面。
在步骤1302中，可选地，可以将载体带30暴露到UV光源，然后移除晶片100。在一个实施例中，步骤1302期间载体带30的移除从单颗化线13、15、17和19移除材料，通过载体膜310和载体带30之间的粘附强度之差促进该移除。在一个实施例中，可以促进所述材料的移除而无需延展载体带或使用触针来分开背金属或背层，但是如果在移除载体带30之前通过触针分离的话，金属的移除将要求较低的粘接力。
在步骤1303中，可以施加新的载体带到晶片100的背面，然后在步骤1304中可以从晶片100的正面移除载体膜310。然后可以使晶片100经受另外的处理。
发现与仅在晶片的一面上使用载体带相比，本实施例产生改善的结果。根据本实施例，在背面材料的单颗化期间，在晶片的两面上放置载体带层。本实施例改善了单颗化的背面材料的质量，降低了由于单颗化线传播到片芯有源区中而导致的产率损失。
从全部前述内容，本领域技术人员可以确定，根据一个实施例，一种单颗化晶片（例如，元件10、100）的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的晶片，所述多个片芯形成在所述晶片上并且彼此通过间隔分开，其中所述晶片具有相反的第一和第二主表面（例如，元件21、22），并且其中沿着第二主表面形成材料层（例如，元件28、281）。该方法包括将所述晶片放置到第一载体基板（例如，元件30）上，其中所述材料层与第一载体基板相邻。该方法包括通过所述间隔对晶片进行单颗化以形成单颗化线（例如，元件13、15、17、19），其中单颗化包括停止在材料层附近。该方法包括施加局部化的压力（例如，元件61、71、710、81）到第一主表面或第二主表面中的至少一个以在单颗化线中分开所述材料层。
从全部前述内容，本领域技术人员可以确定，根据另一实施例，一种从晶片（例如，元件10、100）单颗化片芯的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的晶片，所述多个片芯形成在所述晶片上并且彼此通过间隔分开，其中所述晶片具有相反的第一和第二主表面（例如，元件21、22），并且其中沿着第二主表面形成材料层（例如，元件28、281）。该方法包括将所述晶片放置到第一载体基板（例如，元件30）上，其中该材料层与第一载体基板相邻；通过所述间隔对晶片进行单颗化以形成单颗化线（例如，元件13、15、17、19），其中所述单颗化线在完全地穿通所述材料层之前终止。该方法包括将晶片放置到第二载体基板（例如，元件310）上，其中所述材料层与第二载体基板相反。所述方法包括沿着第二载体基板移动机械装置以在单颗化线中分开所述材料层。
在前述方法的一个实施例中，将晶片放置到第一载体基板上可以包括将晶片放置到第一载体带上，并且将晶片放置到第二载体基板上可以包括将晶片放置到第二载体带上。在另一实施例中，移动机械装置可以包括移动至少一个触针。在另外的实施例中，提供所述晶片可以包括提供具有上覆第二主表面的晶片背面涂层的半导体晶片。在另外的实施例中，单颗化所述晶片可以包括等离子蚀刻所述晶片。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种单颗化基板（例如，元件10、100）的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的基板，所述多个片芯形成在所述基板上并且通过间隔彼此分开，其中所述基板具有相反的第一和第二主表面（例如，元件21、22），并且其中上覆第二主表面地形成材料层（例如，元件28、281）。该方法包括放置载体带（例如，元件30）到所述材料层上。该方法包括通过所述间隔对基板进行等离子蚀刻以形成单颗化线（例如，元件13、15、17、19），其中所述单颗化线停止在所述材料层附近。该方法包括与所述材料层相反地放置载体膜（例如，元件310）到所述基板上。所述方法包括利用机械装置对所述第一主表面施加局部化的压力以分开所述材料层。
在前述方法的一个实施例中，施加局部化的压力可以包括利用至少一个触针施加局部化的压力。在另一实施例中，提供所述基板包括提供具有形成为上覆所述第二主表面的晶片背面涂层的半导体晶片。
从全部前述内容，本领域技术人员可以确定，根据另外实施例，一种形成电子装置的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的晶片（例如，元件10、100），所述多个片芯形成在所述晶片上并且彼此通过间隔分开，其中所述晶片具有相反的第一和第二主表面（例如，元件21、22），并且其中沿着所述第二主表面形成材料层（例如，元件28、281），并且其中所述材料层放置在第一载体基板上。所述方法包括通过所述间隔对所述晶片单颗化以形成单颗化线（例如，元件13、15、17、19）。该方法包括将晶片放置到第二载体基板（例如，元件310）上，其中所述材料层与第二载体基板相反。所述方法包括沿着第一或第二载体基板中的一个移动机械装置以在单颗化线中分开所述材料层。
在前述方法的一个实施例中，将晶片放置到第一载体基板上可以包括将晶片放置到第一载体带上，并且将晶片放置到第二载体基板上可以包括将晶片放置到第二载体带上。在另一实施例中，移动所述机械装置可以包括以第一载体基板和第二载体基板两者附接到所述晶片的方式移动所述机械装置。在一另外的实施例中，移动机械装置可以包括移动至少一个载体基板。在另外的实施例中，移动所述机械装置可以包括沿着所述第二载体基板移动至少一个触针。在另外的实施例中，移动所述机械装置可以包括在所述第一载体带被放置得靠着压缩层的同时移动所述机械装置。在另一实施例中，放置所述晶片到第二载体基板上可以包括将所述晶片放置到第二载体基板上，其中所述第二载体基板具有比第一载体基板高的粘接强度。在另外的实施例中，一个或多个前述方法可以还包括在移动所述机械装置之后移除所述第一载体基板，其中移除所述第一载体基板移除所述材料层在所述单颗化线中的部分。在一个实施例中，移除所述第一载体基板可以包括移除所述第一载体基板而在第一载体带被移除之前不延展所述第一载体带或第二载体带。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种用于从晶片（例如，元件10、100）分离片芯（例如，元件12、14、16、18）的装置包括：用于将所述晶片保持在载体基板上的结构，其中所述半导体晶片具有多个单颗化线，所述单颗化线临近于晶片上的材料层终止；以及用于施加局部化的压力（例如，元件61、71、81）通过所述载体基板到所述晶片的结构。
在前述的装置的一个实施例中，所述半导体晶片具有蚀刻通过所述半导体晶片的多个单颗化线。在另一实施例中，所述单颗化线等离子蚀刻通过所述半导体晶片。在另外的实施例中，所述用于施加局部化的压力的结构可以被配置来相对于所述晶片移动。在另外的实施例中，所述用于施加局部化的压力的结构可以被配置来旋转。在另外的实施例中，所述用于施加局部化的压力的结构包括一个以上的触针。在一个实施例中，所述用于保持的结构可以包括压缩层（例如，元件733）。在另一实施例中，所述压缩层包括加压的隔膜结构。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种单颗化基板的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的基板（例如，元件10、100），所述多个片芯形成在所述基板上并且彼此通过间隔分开，其中所述基板具有相反的第一和第二主表面（例如，元件21、22），并且其中形成上覆第二主表面的材料层（例如，元件28、281）。该方法包括放置载体带（例如，元件30）到所述材料层上。该方法包括通过所述间隔对基板进行等离子蚀刻以形成单颗化线（例如，元件13、15、17、19），其中所述单颗化线终止在所述材料层附近。所述方法包括利用机械装置（例如，元件61、71、81）施加局部化的压力到所述第二主表面以分开所述材料层。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种单颗化基板的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的基板（例如，元件10、100），所述多个片芯形成在所述基板上并且彼此通过间隔分开，其中所述基板具有相反的第一和第二主表面（例如，元件21、22），并且其中形成上覆第二主表面的材料层（例如，元件28、281）。该方法包括放置第一载体带（例如，元件30）到所述材料层上。该方法包括通过所述间隔对基板进行等离子蚀刻以形成单颗化线（例如，元件13、15、17、19），其中所述单颗化线终止在所述材料层附近。所述方法包括：与所述材料层相反地放置第二载体带（例如，元件310）到所述基板上；以及移除所述第一载体带以在单颗化线中分开所述材料层。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种单颗化基板的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的基板（例如，元件10、100），所述多个片芯形成在所述基板上并且彼此通过间隔分开，其中所述基板具有相反的第一和第二主表面（例如，元件21、22），并且其中形成上覆第二主表面的材料层（例如，元件28、281）。该方法包括放置第一载体带（例如，元件30）到所述材料层上。该方法包括通过所述间隔对基板进行等离子蚀刻以形成单颗化线（例如，元件13、15、17、19），其中所述单颗化线终止在所述材料层附近。该方法包括将第二载体带（例如，元件310）与所述材料层相反地放置到所述基板上。所述方法包括：在基板附接到所述第一和第二载体带两者的同时，利用机械装置（例如，61、71、81）施加局部化的压力到基板的一个主表面以在单颗化线中分开所述材料层。
从全部前述内容，本领域技术人员可以确定，根据另外的实施例，一种单颗化基板的方法包括：提供具有多个片芯（例如，元件12、14、16、18）的基板（例如，元件10、100），所述多个片芯形成在所述基板上并且彼此通过间隔分开，其中所述基板具有相反的第一和第二主表面（例如，元件21、22），并且其中形成上覆第二主表面的材料层（例如，元件28、281）。该方法包括放置第一载体带（例如，元件30）到所述材料层上。该方法包括通过所述间隔对基板进行等离子蚀刻以形成单颗化线，其中所述单颗化线终止在所述材料层附近。该方法包括将第二载体带（例如，元件310）与所述材料层相反地放置到所述基板上。所述方法包括移除所述第一载体带以在单颗化线中分开所述材料层。
考虑到全部上述内容，显然公开了新颖的方法和装置。包括放置在其主表面上具有材料层的基板到载体带上；以及形成通过所述基板的单颗化线以露出所述材料层在所述单颗化线内的部分。将第二载体带施加到所述基板的正面，在基板在两面上都有载体带层同时使用向基板的正面提供局部化的压力的机械装置来从基板的背面分开所述材料层。所述方法提供了有效、可靠的并且成本有效的用于将包括背层（诸如，较厚的背金属层或WBC层）的基板单颗化的工艺等。
尽管利用具体的优选实施例以及示例实施例说明了本发明的主题，但是前述的附图及其说明仅描述了该主题的典型实施例，并因此不应被认为是对其范围的限制。显然，对于本领域技术人员许多替代方案以及变型将是明显的。例如，可以使用其它形式的可移除的支撑材料代替载体带。
如下面的权利要求所反映的，发明性的方面可以在于少于前面公开的单个实施例的全部特征。因此，在此将下面说明的权利要求并入到该“具体实施方式”部分中，每一权利要求其自身作为本发明的分立的实施例。此外，如本领域技术人员将理解的，尽管此处说明的某些实施例包含了某些不被包括在其它实施例中的其它特征，但是不同实施例的特征的组合也是在本发明的范围内的，并且意图来形成不同实施例。

Claims (10)

1.一种单颗化晶片的方法，包括：
提供具有多个片芯的晶片，所述多个片芯形成在所述晶片上并且彼此以间隔分开，其中所述晶片具有相反的第一主表面和第二主表面，并且其中沿着所述第二主表面形成材料层；
将所述晶片放置到第一载体基板上，其中所述材料层与所述第一载体基板相邻近；
通过所述间隔对所述晶片进行单颗化，以形成单颗化线，其中单颗化包括停止在所述材料层附近；以及
通过使机械装置沿所述第一主表面或所述第二主表面中的至少一个经过，来施加局部化的压力到所述晶片上，以在所述单颗化线中分开所述材料层，
其中所述材料层包括金属层或晶片背面涂层膜。
2.如权利要求1所述的方法，其中施加局部化的压力包括：使所述机械装置在所述晶片与所述第一载体基板接触的位置沿着所述第一载体基板移动。
3.如权利要求1所述的方法，还包括将第二载体基板放置在所述第一主表面上的步骤，并且其中施加局部化的压力包括：使所述机械装置在所述晶片与所述第二载体基板接触的位置沿着所述第二载体基板移动。
4.如权利要求1所述的方法，其中将所述晶片放置到所述第一载体基板上包括：将所述晶片放置到第一载体带上。
5.如权利要求1所述的方法，其中施加局部化的压力包括：利用至少一个触针施加所述局部化的压力。
6.如权利要求1所述的方法，其中提供所述晶片包括：提供具有覆在所述第二主表面上的背金属层的半导体晶片。
7.如权利要求1所述的方法，其中将所述晶片单颗化包括：等离子蚀刻所述晶片。
8.一种用于从晶片分离片芯的装置，包括：
用于将所述晶片保持在载体基板上的结构，其中所述晶片具有多个单颗化线，所述多个单颗化线终止于所述晶片上的材料层附近，其中所述材料层包括金属层或晶片背面涂层膜；以及
用于施加局部化的压力通过所述载体基板到所述晶片的结构，
其中：所述用于保持所述晶片的结构和所述用于施加局部化的压力的结构中的一个或多个与所述装置可移动地接合，从而使得，在所述用于施加局部化的压力的结构被垂直推靠向所述载体基板时，所述用于保持所述晶片的结构和所述用于施加局部化的压力的结构彼此横向地移动。
9.如权利要求8所述的装置，其中所述用于施加局部化的压力的结构包括触针。
10.如权利要求8所述的装置，其中所述用于施加局部化的压力的结构包括轮。
CN201310547843.9A 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置 Active CN103811419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811127020.XA CN109037122B (zh) 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201261723548P 2012-11-07 2012-11-07
US61/723,548 2012-11-07
US201361750520P 2013-01-09 2013-01-09
US61/750,520 2013-01-09
US201361774081P 2013-03-07 2013-03-07
US61/774,081 2013-03-07
US14/057,756 US9136173B2 (en) 2012-11-07 2013-10-18 Singulation method for semiconductor die having a layer of material along one major surface
US14/057,756 2013-10-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811127020.XA Division CN109037122B (zh) 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置

Publications (2)

Publication Number Publication Date
CN103811419A CN103811419A (zh) 2014-05-21
CN103811419B true CN103811419B (zh) 2018-11-09

Family

ID=50622736

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310547843.9A Active CN103811419B (zh) 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置
CN201811127020.XA Active CN109037122B (zh) 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811127020.XA Active CN109037122B (zh) 2012-11-07 2013-11-07 半导体片芯单颗化方法和装置

Country Status (6)

Country Link
US (6) US9136173B2 (zh)
KR (2) KR102206705B1 (zh)
CN (2) CN103811419B (zh)
DE (1) DE202013104987U1 (zh)
PH (1) PH12013000318B1 (zh)
TW (3) TWI601194B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9219011B2 (en) * 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
JP6251574B2 (ja) * 2014-01-14 2017-12-20 株式会社ディスコ 切削方法
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP5959069B2 (ja) * 2014-07-14 2016-08-02 国立研究開発法人産業技術総合研究所 半導体プロセス用キャリア
CN113715458A (zh) * 2014-08-05 2021-11-30 库利克和索夫工业公司 用于传送分立元件的方法和装置
JP6407056B2 (ja) * 2015-02-20 2018-10-17 株式会社ディスコ 分割装置と分割方法
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP6265175B2 (ja) * 2015-06-30 2018-01-24 日亜化学工業株式会社 半導体素子の製造方法
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法
JP6631782B2 (ja) * 2015-11-16 2020-01-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
US10366923B2 (en) * 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10056297B1 (en) 2016-06-20 2018-08-21 Paul C. Lindsey, Jr. Modified plasma dicing process to improve back metal cleaving
US11075118B2 (en) 2016-06-22 2021-07-27 Semiconductor Components Industries, Llc Semiconductor die singulation methods
US10403544B2 (en) * 2016-06-22 2019-09-03 Semiconductor Components Industries, Llc Semiconductor die singulation methods
JP2018120915A (ja) * 2017-01-24 2018-08-02 株式会社ディスコ 板状物の加工方法
JP2018181929A (ja) * 2017-04-05 2018-11-15 株式会社ディスコ 加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
TWI631606B (zh) * 2017-11-01 2018-08-01 恆勁科技股份有限公司 擴張晶粒間距之方法
US10283388B1 (en) 2017-11-13 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Detaping machine and detaping method
TWI699837B (zh) * 2017-12-20 2020-07-21 旺矽科技股份有限公司 多晶粒選取方法
JP7030006B2 (ja) 2018-04-12 2022-03-04 株式会社ディスコ 拡張方法及び拡張装置
US11171031B2 (en) 2018-07-23 2021-11-09 Texas Instruments Incorporated Die matrix expander with partitioned subring
US20200075386A1 (en) 2018-08-30 2020-03-05 Texas Instruments Incorporated Subring for semiconductor dies
US10658240B1 (en) * 2018-12-31 2020-05-19 Texas Instruments Incorporated Semiconductor die singulation
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US20220270925A1 (en) * 2019-07-22 2022-08-25 Massachusetts Institute Of Technology Flexing semiconductor structures and related techniques
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation
CN111509107B (zh) * 2020-04-24 2021-06-04 湘能华磊光电股份有限公司 一种将led晶圆分离n份的倒膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102399505A (zh) * 2010-09-13 2012-04-04 日东电工株式会社 切割/芯片接合薄膜

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820377A (en) 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5300461A (en) 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
JP3197788B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
US5753418A (en) 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US5937296A (en) 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US6030885A (en) 1997-04-18 2000-02-29 Vlsi Technology, Inc. Hexagonal semiconductor die, semiconductor substrates, and methods of forming a semiconductor die
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US6140151A (en) 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US6465329B1 (en) 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6214703B1 (en) 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
KR100338768B1 (ko) 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
EP1266399B1 (en) 2000-01-26 2012-08-29 ALLVIA, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE10031252A1 (de) 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
CN1233041C (zh) 2000-09-21 2005-12-21 剑桥半导体有限公司 半导体器件及其制作方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
GB0130870D0 (en) 2001-12-21 2002-02-06 Accentus Plc Solid-state antenna
US6919646B2 (en) 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
US6849554B2 (en) 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20040102022A1 (en) 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US20060278956A1 (en) 2003-03-13 2006-12-14 Pdf Solutions, Inc. Semiconductor wafer with non-rectangular shaped dice
KR20040086869A (ko) 2003-03-22 2004-10-13 삼성전자주식회사 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
US6982211B2 (en) * 2003-12-02 2006-01-03 Disco Corporation Water jet processing method
EP1557875A1 (en) 2003-12-29 2005-07-27 STMicroelectronics S.r.l. Process for forming tapered trenches in a dielectric material
US7098077B2 (en) 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
JP2005244198A (ja) * 2004-01-26 2005-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7129114B2 (en) 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7129144B2 (en) 2004-04-30 2006-10-31 Lite-On Semiconductor Corp. Overvoltage protection device and manufacturing process for the same
DE102004022178B4 (de) 2004-05-05 2008-03-20 Atmel Germany Gmbh Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
JP4677758B2 (ja) * 2004-10-14 2011-04-27 日立化成工業株式会社 ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
JP2006041005A (ja) 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体素子形成領域の配置決定方法及び装置、半導体素子形成領域の配置決定用プログラム、並びに半導体素子の製造方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7288489B2 (en) 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US20060154388A1 (en) 2005-01-08 2006-07-13 Richard Lewington Integrated metrology chamber for transparent substrates
GB0500393D0 (en) 2005-01-10 2005-02-16 Univ Warwick Microheaters
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7253477B2 (en) 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
WO2006090199A1 (en) 2005-02-28 2006-08-31 Infineon Technologies Ag Semiconductor package, a panel and methods of assembling the same
JP4275095B2 (ja) 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
DE102005053274A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
US8153464B2 (en) 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US20070132034A1 (en) 2005-12-14 2007-06-14 Giuseppe Curello Isolation body for semiconductor devices and method to form the same
JP2007294612A (ja) 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP5023614B2 (ja) 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4879702B2 (ja) * 2006-10-20 2012-02-22 リンテック株式会社 ダイソート用シートおよび接着剤層を有するチップの移送方法
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7858902B2 (en) * 2007-02-13 2010-12-28 Disco Corporation Wafer dividing method and laser beam processing machine
US7651925B2 (en) 2007-03-01 2010-01-26 Delphi Technologies, Inc. Vacuum expansion of integrated circuits at sort
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP4853872B2 (ja) * 2007-05-24 2012-01-11 ラピスセミコンダクタ株式会社 チップの製造方法
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP4985199B2 (ja) 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
DE102007041885B4 (de) 2007-09-04 2009-12-24 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US20090075459A1 (en) * 2007-09-06 2009-03-19 Kabushiki Kaisha Shinkawa Apparatus and method for picking-up semiconductor dies
US7705440B2 (en) 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR20120007556A (ko) * 2007-10-09 2012-01-20 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
CN101861369B (zh) * 2007-10-16 2013-01-09 电气化学工业株式会社 粘合剂、粘合片、多层粘合片以及用于电子部件的生产方法
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP4717086B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010056544A (ja) * 2008-08-01 2010-03-11 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP4718629B2 (ja) * 2008-08-04 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2010045151A (ja) * 2008-08-12 2010-02-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP4810565B2 (ja) * 2008-11-26 2011-11-09 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5519971B2 (ja) * 2008-11-26 2014-06-11 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010129699A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
CN101924056A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
JP2011108979A (ja) * 2009-11-20 2011-06-02 Disco Abrasive Syst Ltd 被加工物の切削方法
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US20110175209A1 (en) 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
TWI601242B (zh) * 2010-01-18 2017-10-01 半導體組件工業公司 半導體晶片分割方法
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法
TWI519620B (zh) * 2010-03-11 2016-02-01 Furukawa Electric Co Ltd A wafer for processing a wafer, and a method for manufacturing a semiconductor device using a wafer processing wafer
JP5495876B2 (ja) * 2010-03-23 2014-05-21 株式会社ディスコ 光デバイスウエーハの加工方法
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
KR20130056863A (ko) * 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치
TWI431092B (zh) * 2010-05-07 2014-03-21 Furukawa Electric Co Ltd Wafer processing tape
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5623791B2 (ja) * 2010-06-01 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2012069586A (ja) * 2010-09-21 2012-04-05 Nitto Denko Corp ダイシング・ダイボンドフィルム、ダイシング・ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
WO2012042869A1 (ja) * 2010-09-30 2012-04-05 三井化学株式会社 拡張性フィルム、ダイシングフィルム、および半導体装置の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
JP2013021105A (ja) * 2011-07-11 2013-01-31 Nitto Denko Corp ダイシング用粘着シート、及び、ダイシング用粘着シートを用いた半導体装置の製造方法
TW201314757A (zh) * 2011-07-29 2013-04-01 Henkel Corp 於塗佈後研磨前之切塊
JP5798834B2 (ja) * 2011-08-08 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103165474A (zh) * 2011-12-16 2013-06-19 日东电工株式会社 半导体装置的制造方法
JP5964580B2 (ja) * 2011-12-26 2016-08-03 株式会社ディスコ ウェーハの加工方法
KR20130081949A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법
US20130264686A1 (en) * 2012-04-05 2013-10-10 Texas Instruments Incorporated Semiconductor wafer processing
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102399505A (zh) * 2010-09-13 2012-04-04 日东电工株式会社 切割/芯片接合薄膜

Also Published As

Publication number Publication date
TW201738951A (zh) 2017-11-01
US10014217B2 (en) 2018-07-03
US20190214301A1 (en) 2019-07-11
US20150332969A1 (en) 2015-11-19
US9136173B2 (en) 2015-09-15
PH12013000318A1 (en) 2015-06-01
US9564365B2 (en) 2017-02-07
CN109037122B (zh) 2022-03-01
CN109037122A (zh) 2018-12-18
CN103811419A (zh) 2014-05-21
US20170103922A1 (en) 2017-04-13
KR102206705B1 (ko) 2021-01-25
US10770350B2 (en) 2020-09-08
TW201916153A (zh) 2019-04-16
TW201421560A (zh) 2014-06-01
TWI645466B (zh) 2018-12-21
US10269642B2 (en) 2019-04-23
KR20140059140A (ko) 2014-05-15
PH12013000318B1 (en) 2015-06-01
KR20210011035A (ko) 2021-01-29
US10553491B2 (en) 2020-02-04
US20180269104A1 (en) 2018-09-20
US20140127880A1 (en) 2014-05-08
US20200118878A1 (en) 2020-04-16
DE202013104987U1 (de) 2013-11-26
TWI601194B (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
CN103811419B (zh) 半导体片芯单颗化方法和装置
US9773689B2 (en) Semiconductor die singulation method using varied carrier substrate temperature
CN105514038B (zh) 切割半导体晶片的方法
US20230115122A1 (en) Method of bonding thin substrates
EP2701188B1 (en) A method of singulating semiconductor die from a semiconductor wafer
TW202343661A (zh) 用於簡化的輔具晶圓的dbi至矽接合
TWI278943B (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
TWI292596B (en) Manufacturing method of semiconductor device
US10872801B2 (en) Target substrate with micro semiconductor structures
CN104934374A (zh) 电子管芯单体化方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN113436971A (zh) 使用对准结构和多步骤切单进行电子管芯切单的结构和方法
TWI726279B (zh) 半導體封裝裝置
TWI509739B (zh) 半導體裝置的製造方法
JP2008085354A (ja) 半導体製造装置
JP2017220557A (ja) 静電チャックシート及びウエーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant