JP2009135350A5 - - Google Patents

Claims (10)

1. 第１の基板上に第１の剥離層を形成し、
   前記第１の剥離層上に第１の無機絶縁膜を形成し、
   前記第１の無機絶縁膜上に第１の半導体素子層を形成し、
   前記第１の半導体素子層上に無機絶縁層を形成し、
   前記無機絶縁層に第１の平坦化処理を行い、
   第２の基板上に第２の剥離層を形成し、
   前記第２の剥離層上に第２の無機絶縁膜を形成し、
   前記第２の無機絶縁膜上に第２の半導体素子層を形成し、
   前記第２の半導体素子層に保持基板を接着し、
   前記第２の半導体素子層、及び前記第２の無機絶縁膜を前記第２の基板より剥離する第１の剥離処理を行い、
   前記第２の無機絶縁膜に残存する前記第２の剥離層を除去することにより、前記第２の無機絶縁膜を露出し、
   前記無機絶縁層と前記第２の無機絶縁膜とを接合して、前記第１の半導体素子層と前記第２の半導体素子層とを前記無機絶縁層及び前記第２の無機絶縁膜を介して積層することを特徴とする半導体装置の作製方法。
2. 第１の基板上に第１の剥離層を形成し、
   前記第１の剥離層上に第１の無機絶縁膜を形成し、
   前記第１の無機絶縁膜上に第１の半導体素子層を形成し、
   前記第１の半導体素子層上に無機絶縁層を形成し、
   前記無機絶縁層に第１の平坦化処理を行い、
   第２の基板上に第２の剥離層を形成し、
   前記第２の剥離層上に第２の無機絶縁膜を形成し、
   前記第２の無機絶縁膜上に第２の半導体素子層を形成し、
   前記第２の半導体素子層に保持基板を接着し、
   前記第２の半導体素子層、及び前記第２の無機絶縁膜を前記第２の基板より剥離する第１の剥離処理を行い、
   前記第２の無機絶縁膜に残存する前記第２の剥離層を除去することにより、前記第２の無機絶縁膜を露出し、
   前記無機絶縁層と前記第２の無機絶縁膜とを接合して、前記第１の半導体素子層と前記第２の半導体素子層とを前記無機絶縁層及び前記第２の無機絶縁膜を介して積層し、
   前記保持基板を前記第２の半導体素子層より剥離する第２の剥離処理を行い、
   前記積層された第１の半導体素子層及び第２の半導体素子層を電気的に接続する配線層を形成することを特徴とする半導体装置の作製方法。
3. 第１の基板上に第１の剥離層を形成し、
   前記第１の剥離層上に第１の無機絶縁膜を形成し、
   前記第１の無機絶縁膜上に第１の半導体素子層を形成し、
   前記第１の半導体素子層上に無機絶縁層を形成し、
   前記無機絶縁層に第１の平坦化処理を行い、
   第２の基板上に第２の剥離層を形成し、
   前記第２の剥離層上に第２の無機絶縁膜を形成し、
   前記第２の無機絶縁膜上に第２の半導体素子層を形成し、
   前記第２の半導体素子層に第１の保持基板を接着し、
   前記第２の半導体素子層、及び前記第２の無機絶縁膜を前記第２の基板より剥離する第１の剥離処理を行い、
   前記第２の無機絶縁膜に残存する前記第２の剥離層を除去することにより、前記第２の無機絶縁膜を露出し、
   前記無機絶縁層と前記第２の無機絶縁膜とを接合して、前記第１の半導体素子層と前記第２の半導体素子層とを前記無機絶縁層及び前記第２の無機絶縁膜を介して積層し、
   前記第１の保持基板を前記第２の半導体素子層より剥離する第２の剥離処理を行い、
   前記積層された第１の半導体素子層及び第２の半導体素子層を電気的に接続する配線層を形成し、
   前記第２の半導体素子層及び前記配線層上に樹脂層を形成し、
   前記樹脂層に第２の保持基板を接着し、前記第１の基板より前記第１の無機絶縁膜を剥離する第３の剥離処理を行うことを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一項において、
   前記第１の平坦化処理を行った後、前記無機絶縁層にプラズマ処理することを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一項において、
   前記第２の剥離層を除去した後、前記第２の無機絶縁膜の少なくとも一方をプラズマ処理することを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一項において、
   前記第２の剥離層を除去した後、前記第２の無機絶縁膜に第２の平坦化処理を行うことを特徴とする半導体装置の作製方法。
7. 請求項１乃至６のいずれか一項において、
   前記第２の剥離層を形成した後、前記第２の剥離層に第３の平坦化処理を行い、前記第２の剥離層上に前記第２の無機絶縁膜を形成することを特徴とする半導体装置の作製方法。
8. 請求項１乃至７のいずれか一項において、
   前記第１の剥離処理において、機械的な削除を行った後、物理的な力によって行われることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一項において、
   前記接合した後、加熱処理を行うことを特徴とする半導体装置の作製方法。
10. 請求項１乃至９のいずれか一項において、
    前記第１の半導体素子層に含まれる半導体素子または前記第２の半導体素子層に含まれる半導体素子において、一方はトランジスタであり、他方は記憶素子であることを特徴とする半導体装置の作製方法。