JP2007001004A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007001004A5 JP2007001004A5 JP2006142874A JP2006142874A JP2007001004A5 JP 2007001004 A5 JP2007001004 A5 JP 2007001004A5 JP 2006142874 A JP2006142874 A JP 2006142874A JP 2006142874 A JP2006142874 A JP 2006142874A JP 2007001004 A5 JP2007001004 A5 JP 2007001004A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- region
- sacrificial layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (16)
- 基板上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の犠牲層上に、金属を用いて結晶化された多結晶シリコンを有する層を形成し、
前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する第二の犠牲層を形成し、
前記第二の犠牲層上に第一の絶縁層を形成し、
前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去することにより微小構造体を形成することを特徴とする半導体装置の作製方法。 - 基板上に、金属元素、または金属化合物を有する第一の導電層を形成し、
前記第一の導電層上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の犠牲層上に、金属を用いて結晶化された多結晶シリコンを有する層を形成し、
前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する第二の犠牲層を形成し、
前記第二の犠牲層上に第一の絶縁層を形成し、
前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去することにより微小構造体を形成することを特徴とする半導体装置の作製方法。 - 基板上の第一の領域に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の領域に形成された前記第一の犠牲層上、および前記基板上の第二の領域に、金属を用いて結晶化させた多結晶シリコンを有する層を形成し、
前記第一の領域および前記第二の領域に形成された前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する層を形成して、第二の犠牲層、および第一の導電層を形成し、
前記第二の犠牲層および前記第一の導電層上に、第一の絶縁層を形成し、
前記第一の領域において、前記第一の犠牲層および前記第二の犠牲層の一部または全部をエッチングにより除去することにより、前記第一の領域に微小構造体を形成し、
前記第二の領域に、前記多結晶シリコンを有する層および前記第一の導電層を有する半導体素子を作製することを特徴とする半導体装置の作製方法。 - 基板上の第一の領域に、金属元素、または金属化合物を有する第一の導電層を形成し、
前記第一の領域に形成された前記第一の導電層上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の領域に形成された前記第一の犠牲層上、および前記基板上の第二の領域に、金属を用いて結晶化された多結晶シリコンを有する層を形成し、
前記第一の領域および前記第二の領域に形成された前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する層を形成して、第二の犠牲層、および第二の導電層を形成し、
前記第二の犠牲層および前記第二の導電層上に、第一の絶縁層を形成し、
前記第一の領域において、前記第一の犠牲層および前記第二の犠牲層の一部または全部をエッチングにより除去することにより、前記第一の領域に微小構造体を形成し、
前記第二の領域に、前記多結晶シリコンを有する層および前記第二の導電層を有する半導体素子を作製することを特徴とする半導体装置の作製方法。 - 請求項3または請求項4において、
前記第一の絶縁層にコンタクトホールを形成し、
前記第一の絶縁層上および前記コンタクトホールに、金属元素、または金属化合物を有する第三の導電層を形成し、
前記第一の犠牲層および前記第二の犠牲層の一部または全部の除去は、前記第三の導電層の形成後に行うことを特徴とする半導体装置の作製方法。 - 基板上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記犠牲層上に、金属を用いて結晶化された多結晶シリコンを有する層を形成し、
前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する第二の犠牲層を形成し、
前記第二の犠牲層上に第一の絶縁層を形成し、
前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去することにより微小構造体を形成し、
対向基板上第二の絶縁層を形成し、
前記基板と前記対向基板とが向かい合うように貼り合わせることを特徴とする半導体装置の作製方法。 - 基板上に、金属元素、または金属化合物を有する第一の導電層を形成し、
前記第一の導電層上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記犠牲層上に、金属を用いて結晶化された多結晶シリコンを有する層を形成し、
前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する第二の犠牲層を形成し、
前記第二の犠牲層上に第一の絶縁層を形成し、
前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去することにより微小構造体を形成し、
対向基板上第二の絶縁層を形成し、
前記基板と前記対向基板とが向かい合うように貼り合わせることを特徴とする半導体装置の作製方法。 - 基板上の第一の領域に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の領域に形成された前記第一の犠牲層上、および前記基板上の第二の領域に、金属を用いて結晶化させた多結晶シリコンを有する層を形成し、
前記第一の領域および前記第二の領域に形成された前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する層を形成して、第二の犠牲層、および第一の導電層を形成し、
前記第二の犠牲層および前記第一の導電層上に、第一の絶縁層を形成し、
前記第一の領域において、前記第一の犠牲層および前記第二の犠牲層の一部または全部をエッチングにより除去することにより、前記第一の領域に微小構造体を形成し、
前記第二の領域には前記多結晶シリコンを有する層および前記第一の導電層を有する半導体素子が形成され、
対向基板上に第二の絶縁層及びアンテナとして機能する導電層を形成し、
前記基板と前記対向基板とが向かい合うように貼り合わせることを特徴とする半導体装置の作製方法。 - 基板上の第一の領域に、金属元素、または金属化合物を有する第一の導電層を形成し、
前記第一の領域に形成された前記第一の導電層上に、シリコン酸化物、シリコン窒化物、金属元素、または金属化合物を有する第一の犠牲層を形成し、
前記第一の領域に形成された前記第一の犠牲層上、および前記基板上の第二の領域に、金属を用いて結晶化させた多結晶シリコンを有する層を形成し、
前記第一の領域および前記第二の領域に形成された前記多結晶シリコンを有する層上に、シリコン、シリコンの化合物、金属元素、または金属化合物を有する層を形成して、第二の犠牲層、および第二の導電層を形成し、
前記第二の犠牲層および前記第二の導電層上に、第一の絶縁層を形成し、
前記第一の領域において、前記第一の犠牲層および前記第二の犠牲層の一部または全部をエッチングにより除去することにより、前記第一の領域に微小構造体を形成し、
前記第二の領域には前記多結晶シリコンを有する層および前記第二の導電層を有する半導体素子が形成され、
対向基板上に第二の絶縁層及びアンテナとして機能する導電層を形成し、
前記基板と前記対向基板とが向かい合うように貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項9のいずれか一において、
前記第一の絶縁層にコンタクトホールを形成し、
前記第一の絶縁層上および前記コンタクトホールに、金属元素、または金属化合物を有する第三の導電層を形成し、
前記第一の領域において、前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去し、
前記第二の絶縁層上に、金属元素、または金属化合物を有する第四の導電層を形成し、
前記第三の導電層と前記第四の導電層とが電気的に接続するように、前記基板と前記対向基板とを異方性導電材を用いて貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項9のいずれか一において、
前記第一の絶縁層に第一のコンタクトホールを形成し、
前記第一の絶縁層上および前記第一のコンタクトホールに、金属元素、または金属化合物を有する第三の導電層を形成し、
前記第三の導電層上に第三の絶縁層を形成し、
前記第三の絶縁層上に第二のコンタクトホールを形成し、
前記第三の絶縁層上および前記第二のコンタクトホールに、金属元素、または金属化合物を有する第四の導電層を形成し、
前記第一の領域において、前記第一の犠牲層、および前記第二の犠牲層の一部または全部をエッチングにより除去し、
前記第二の絶縁層上に、金属元素、または金属化合物を有する第五の導電層を形成し、
前記第四の導電層と前記第五の導電層とが電気的に接続するように、前記基板と前記対向基板とを異方性導電材を用いて貼り合わせることを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項11のいずれか一において、
前記第二の絶縁層は、前記第一の犠牲層および前記第二の犠牲層の一部または全部がエッチングにより除去された領域と対向しない領域に形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項12のいずれか一において、
前記金属は、前記多結晶シリコンを有する層となる層に選択的に添加されることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項13のいずれか一において、
前記多結晶シリコンを有する層は、前記金属を用いて熱結晶化またはレーザ結晶化された多結晶シリコン層であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項14のいずれか一において、
前記多結晶シリコンを有する層は、多結晶シリコン層と非晶質シリコンとの積層構造を有することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項15のいずれか一において、
前記多結晶シリコンは可動することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142874A JP4519804B2 (ja) | 2005-05-27 | 2006-05-23 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156472 | 2005-05-27 | ||
JP2006142874A JP4519804B2 (ja) | 2005-05-27 | 2006-05-23 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007007348A Division JP2007152554A (ja) | 2005-05-27 | 2007-01-16 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007001004A JP2007001004A (ja) | 2007-01-11 |
JP2007001004A5 true JP2007001004A5 (ja) | 2007-03-01 |
JP4519804B2 JP4519804B2 (ja) | 2010-08-04 |
Family
ID=37687049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142874A Expired - Fee Related JP4519804B2 (ja) | 2005-05-27 | 2006-05-23 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519804B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5084175B2 (ja) * | 2005-05-31 | 2012-11-28 | 株式会社半導体エネルギー研究所 | 微小構造体、およびその作製方法 |
JP4995503B2 (ja) * | 2005-07-15 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置の作製方法 |
JP5127181B2 (ja) * | 2005-08-10 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置の作製方法 |
KR101541906B1 (ko) | 2007-11-07 | 2015-08-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 미소 전기기계식 장치 및 그 제작 방법 |
JP5271674B2 (ja) * | 2007-11-13 | 2013-08-21 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置 |
KR100911166B1 (ko) * | 2007-12-26 | 2009-08-06 | 한국철도기술연구원 | 철도차량 조향성능 시험을 위한 축소 곡선트랙 시험장치 |
JP5210901B2 (ja) * | 2008-02-06 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
KR101603303B1 (ko) * | 2008-10-31 | 2016-03-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 도전성 산질화물 및 도전성 산질화물막의 제작 방법 |
KR101046064B1 (ko) * | 2008-12-11 | 2011-07-01 | 삼성전기주식회사 | 박막소자 제조방법 |
JP5396335B2 (ja) | 2009-05-28 | 2014-01-22 | 株式会社半導体エネルギー研究所 | タッチパネル |
US20130020573A1 (en) * | 2010-03-29 | 2013-01-24 | Keiichi Fukuyama | Pressure detecting device and method for manufacturing the same, display device and method for manufacturing the same, and tft substrate with pressure detecting device |
JP6860514B2 (ja) * | 2018-03-14 | 2021-04-14 | 株式会社東芝 | Mems素子及びその製造方法 |
KR20210084122A (ko) * | 2019-12-27 | 2021-07-07 | 웨이브로드 주식회사 | 반도체 발광소자를 제조하는 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61212052A (ja) * | 1985-03-18 | 1986-09-20 | Nissan Motor Co Ltd | 梁構造体を有する半導体装置 |
US5417111A (en) * | 1990-08-17 | 1995-05-23 | Analog Devices, Inc. | Monolithic chip containing integrated circuitry and suspended microstructure |
JP2791858B2 (ja) * | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
JPH097946A (ja) * | 1995-06-26 | 1997-01-10 | Toyota Motor Corp | 多結晶シリコン膜の製造方法 |
US5808331A (en) * | 1995-09-05 | 1998-09-15 | Motorola, Inc. | Monolithic semiconductor device having a microstructure and a transistor |
US5550090A (en) * | 1995-09-05 | 1996-08-27 | Motorola Inc. | Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures |
US5798283A (en) * | 1995-09-06 | 1998-08-25 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
JP3566809B2 (ja) * | 1996-08-12 | 2004-09-15 | 株式会社豊田中央研究所 | 多結晶シリコン薄膜の製造方法および多結晶シリコン薄膜構造体素子 |
JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW523920B (en) * | 2000-11-18 | 2003-03-11 | Lenghways Technology Co Ltd | Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique |
DE10065013B4 (de) * | 2000-12-23 | 2009-12-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines mikromechanischen Bauelements |
US7128783B2 (en) * | 2002-04-23 | 2006-10-31 | Sharp Laboratories Of America, Inc. | Thin-film crystal-structure-processed mechanical devices, and methods and systems for making |
US6531331B1 (en) * | 2002-07-16 | 2003-03-11 | Sandia Corporation | Monolithic integration of a MOSFET with a MEMS device |
US7335971B2 (en) * | 2003-03-31 | 2008-02-26 | Robert Bosch Gmbh | Method for protecting encapsulated sensor structures using stack packaging |
JP2007021713A (ja) * | 2005-06-17 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
-
2006
- 2006-05-23 JP JP2006142874A patent/JP4519804B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007001004A5 (ja) | ||
JP2009111367A5 (ja) | ||
JP2009111375A5 (ja) | ||
JP2010205990A5 (ja) | ||
JP2012085239A5 (ja) | ||
JP2009003434A5 (ja) | ||
EP2048923A3 (en) | Method of manufacturing silicon substrate with a conductive through-hole | |
WO2008007331A3 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2008311638A5 (ja) | ||
JP2006054425A5 (ja) | ||
JP2007294628A5 (ja) | ||
JP2010526443A5 (ja) | ||
JP2007158301A5 (ja) | ||
JP2009278072A5 (ja) | ||
JP2012096329A5 (ja) | ||
WO2009008407A1 (ja) | 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置 | |
JP2013512792A5 (ja) | ||
JP2007283480A5 (ja) | ||
JP2010278425A5 (ja) | ||
JP2012069938A5 (ja) | ||
JP2008205888A5 (ja) | ||
JP2007069341A5 (ja) | ||
JP2007098565A5 (ja) | ||
JP2008105157A5 (ja) | ||
JP2010040711A5 (ja) |