実施の形態について、図面を参照して以下に説明する。ただし、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるため、以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。
(実施の形態1)
微小構造体及び微小構造体の作製方法について、図面を参照して説明する。
図1は、本発明の微小構造体の断面図(図1(A))及び上面図(図1(B))の一例を示す。図1の微小構造体では、基板100上に下部電極層101が設けられ、下部電極層101上には充填材料層102が設けられている。充填材料層102上には上部電極層103が設けられ、上部電極層103上には構造層104が設けられている。下部電極層101と上部電極層103との間隔はd(m)である。
下部電極層101と上部電極層103との間は充填材料層102により隔離され、容量素子が形成されている。ここで、下部電極と上部電極の面積が等しくS(m2)であるとし、この容量素子の静電容量をC(F)、誘電率をε(F/m)とすると、以下の式(1)が成立する。
ここで、構造層104が押し下げられると、下部電極層101と上部電極層103との間隔dが変化し、静電容量が変化する。このときの静電容量の変化量ΔCは、押し下げられる前の静電容量C0及び押し下げられた後の静電容量C1を用いると以下の式(2)で表される。
すなわち、押し下げられる前の間隔をd0とし、押し下げられた後の間隔をd1とすると、ΔCは以下の式(3)で表される。
従って、ΔCを検知することにより、下部電極層101と上部電極層103の間隔dの変化量が明らかになる。
なお、図2は、従来の微小構造体の一例を示す。図2の微小構造体では、図1の微小構造体において、充填材料層102が設けられている部分が中空部110になっている。なお、図2(A)が断面図、図2(B)が上面図である。
次に、図1に示す微小構造体の作製方法の一例について図面を参照して説明する。まず、基板100上に下部電極層101を選択的に形成する(図3(A)を参照)。
基板100には特に限定はなく、例えば、半導体基板、ガラス基板、石英基板、プラスチック基板又はステンレス基板等を用いることができるが、絶縁性基板を用いることが好ましい。半導体基板又はステンレス基板を用いる場合には、これらの基板上に絶縁膜を形成し、絶縁性表面とすることが好ましい。
下部電極層101は、例えば、導電膜を基板100上に形成し、該導電膜上にフォトリソグラフィー法によりレジストマスクを形成し、該レジストマスクを用いて導電膜の所望の箇所をエッチング等により除去することで、選択的に形成することができる。下部電極層101を形成する材料は特に限定されず、導電性を有する材料により形成すればよい。導電性を有する材料としては、例えば、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成すればよい。または、一導電型の不純物元素が添加されたシリコンでもよいし、インジウム錫酸化物(ITO)等の透明導電膜を用いても良い。なお、形成方法についても特に限定されず、スパッタリング法、CVD法又は液滴吐出法等を用いることができる。液滴吐出法を用いると、エッチングを行うことなく、所望のパターンを形成することができるため、工程数が削減される。なお、下部電極層101は、単層で形成しても良いし、複数の層を積層して形成しても良い。
次に、下部電極層101上に充填材料層102を形成する。充填材料層102は好ましくは有機材料により設けられるため、レジストマスクを用いたエッチングによるパターンの形成が困難である。そのため、金属膜をマスクとして用いる場合について以下に説明する。
まず、下部電極層101上に有機膜120を形成し、有機膜120上に金属膜121を形成し、金属膜121上にレジストマスク122を選択的に形成する(図3(B)を参照)。有機膜120は、後述の充填材料層102を形成する材料を用いて形成する。形成方法としては、例えばスピンコート法等を用いればよい。
次に、レジストマスク122を用いて金属膜121をエッチングすることで、金属マスク123を形成する(図3(C)を参照)。金属膜121のエッチングは、金属膜を構成する材料に応じて条件を設定すればよい。例えば、金属膜121の材料がタングステンである場合には、塩素ガス雰囲気におけるドライエッチングを用いることができる。レジストマスク122及び有機膜120に対してエッチング選択比がとれる(すなわち、金属膜121に対するエッチングレートが高く、有機膜120及びレジストマスク122に対するエッチングレートが低い)条件を適用することが好ましい。この後、レジストマスク122を除去する。
次に、金属マスク123を用いて有機膜120をエッチングすることで、充填材料層102を形成する(図3(D)を参照)。有機膜120のエッチングには、例えば酸素ガスを用いてドライエッチングを行えばよい。その後、金属マスク123を除去する。なお、金属マスク123を除去することなく、微小構造体の上部電極として用いても良い。金属マスク123を除去することなく微小構造体の上部電極として用いる場合には、エッチングにより所望の形状に加工しても良い。
なお、以上の説明では、充填材料層102の形成に金属マスクを用いたエッチングを適用した例を示したが、本発明は必ずしもこれに限定されない。例えば、有機膜120に感光性材料を混合させて露光を行うことで、パターンを形成することもできる。
以上説明したように、下部電極層101上に充填材料層102を選択的に形成することができる(図3(E)を参照)。充填材料層102は、微小構造体の動作に応じて変形するため、この変形に耐えうる弾性を有する絶縁性材料の膜により形成する。該材料膜を形成した後に下部電極層101と同様に所望の箇所をエッチング除去等することで、選択的に形成することができる。または、液滴吐出法等により選択的に形成しても良い。
本発明の充填材料層102を形成する材料としては、弾性を有する絶縁性材料を用いる。好ましくは、形成後に所定の処理(熱、薬液処理等)を行うことにより、軟化し、又は硬化する材料を用いる。このような材料として、例えば、エラストマー又は熱可塑性エラストマーが挙げられる。エラストマー又は熱可塑性エラストマーを用いると、形成が行いやすいため好ましい。
エラストマーとは、柔軟性及び反発弾性を有する有機系樹脂材料をいい、そのヤング率が約1.0×106Pa以上1.0×107Pa以下のものをいう。エラストマーの対義語としてプラストマーがある。
なお、充填材料層102を形成する材料としては、高分子エラストマーを用いることが好ましい。高分子エラストマーとしては、ポリウレタン樹脂、エチレン−酢酸ビニル樹脂、エチレン−エチルアクリレート樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ブタジエンゴム、ブチルゴム、スチレンブタジエンゴム、ニトリルゴム、イソプレンゴム、クロロプレンゴム若しくはシリコーンゴム等の合成ゴム類、又はそれらの変形体が挙げられるが、これらに限定されない。また、これらの材料の一又は複数種を組み合わせてもよいし、可塑剤等を添加して弾性率を調整してもよい。
高分子エラストマーの形成方法としては、例えば、含漬法、コーティング法、スクリーン法、グラビア法、スプレー法又は液滴吐出法等を用いればよい。これらの方法により形成する場合には、高分子エラストマーの材料を溶質として含む溶液により形成した後に、エラストマーを固化する必要がある。従って、充填材料層として用いる高分子エラストマーは、常温乾燥型エラストマー又は常温架橋型エラストマーであることが好ましい。常温乾燥型エラストマー又は常温架橋型エラストマーを用いると、エラストマーの固化を目的とした処理(加熱処理又は乾燥処理等)が不要であり、作製工程が簡略化するからである。
なお、常温乾燥型エラストマー又は常温架橋型エラストマーとしては、常温で乾燥するもの又は常温で架橋を形成するもののみならず、常温よりやや高い温度で乾燥するもの又は常温よりやや高い温度で架橋を形成するものも含まれる。また、常温乾燥型エラストマーにおける溶媒は、沸点が常温と同程度のものよりも常温よりやや高い程度の温度のものを用いることが好ましい。沸点が常温に近いものでは形成時に沸騰が起こる可能性があるからである。例えば、塩化メチレン(沸点:40℃)又はアセトン(沸点:56℃)等よりもベンゼン(沸点:80℃)又はクロロホルム(沸点:61℃)を用いることが好ましい。更には、一定時間以上放置することで蒸発しうる溶媒すべてを用いることができる。
なお、常温とは、一般には概ね15℃以上25℃以下の温度範囲をいうが、本発明はこれに限定されない。常温乾燥型エラストマー又は常温架橋型エラストマーとしては、約0℃以上約100℃以下で乾燥するもの又は約0℃以上約100℃以下で架橋を形成するものを用いればよい。勿論、乾燥又は架橋の形成が上記温度範囲内で低温であることが好ましい。
充填材料層102として用いるエラストマー又は熱可塑性エラストマーの形成方法として、最も好ましくはスピンコーティング法を用いる。スピンコーティング法を用いることで、充填材料層102の厚さ及び膜質にむらを生じることなく形成できるからである。充填材料層102の厚さ及び膜質の均一性を高くすることで、充填材料層102の強度分布におけるむらの発生を防止することができるため、歩留まり及び信頼性が向上し、好ましい。
常温乾燥型エラストマーは、常温で揮発する有機溶剤に高分子エラストマーの固形物を溶解させることで作製することができる。例えば、溶剤希釈型ウレタン又は溶剤希釈型アクリル等を用いればよい。
常温架橋型エラストマーは、空気中の水分を吸収して硬化する湿気硬化型又は紫外光(UV)、電子ビーム(EB)若しくは可視光等のエネルギーによって硬化するもの(UV硬化型、EB硬化型若しくは可視光硬化型)を用いればよい。可視光硬化型を用いる場合には、可視光を遮断した空間にて所定の処理を行い、エラストマーの硬化時にのみ可視光に暴露すればよい。可視光硬化型を用いることで、既に形成している層に紫外光又は電子ビーム等を照射することなく充填材料層を形成することができるため、紫外光又は電子ビーム等を照射するための設備が不要であり、好ましい。これらは、エラストマーを有機溶剤等に溶解させ、またはエラストマーを水に分散させ、または溶剤等の媒体を用いることなく作製することができる。
高分子エラストマーの固形物を水に分散させて塗布する場合には、均一に形成することが困難である。ソリッドインクは疎水性の成分が多いためである。従って、エラストマーを水に分散させることなく形成することが好ましい。常温架橋型としては、例えば湿気硬化ウレタン樹脂又は紫外線硬化アクリル樹脂等を用いることができる。常温乾燥型エラストマー及び常温架橋型エラストマーでは特に高温にすることなく形成することができ、既に形成している層を変質等させることなく充填材料層を形成することができる。
また、エラストマーは所望の形状に加工することが困難であるため熱可塑性エラストマーを用いてもよい。熱可塑性エラストマーを用いることで、成形が容易になるため好ましい。すなわち、様々な形状に加工することや、精度よく加工することが容易になるため好ましい。
なお、熱可塑性エラストマーとは、常温ではエラストマーと同様に柔軟性及び反発弾性等を有し、加熱により塑性を発現するエラストマーをいう。熱可塑性エラストマーには、ウレタン系、スチレン系、ビニル系又はエステル系等があるが、特定の材料に限定されない。または、所定の処理を行うことにより可塑性を発現する材料を用いてもよい。
次に、充填材料層102上に上部電極層103を形成する(図3(F)を参照)。上部電極(第2の電極)は、下部電極(第1の電極)と対向する位置に形成される。上部電極層103の形成は、下部電極層101と同様の材料を用いて、同様の方法により形成すればよい。即ち、導電膜を全面に形成し、所望の箇所をエッチング除去等することで形成すればよい。
次に、充填材料層102を覆って、上部電極層103上に構造層104を選択的に形成する(図3(G)を参照)。構造層104の形成は、第1の電極層等と同様に、材料膜を全面に形成し、この材料膜の所望の箇所をエッチング除去して形成すればよい。
構造層104の材料としては、ある程度の靭性を有する材料であれば特定の材料に限定されない。例えば、アルミニウム膜にチタン膜が積層され、該チタン膜上に酸化窒化シリコンが形成された、積層構造体を用いることができる。ここで、アルミニウム膜及びチタン膜はスパッタリング法により形成し、酸化窒化シリコン膜はCVD法等により形成すればよいが、形成方法についても特に限定されない。
以上説明したように、本発明の微小構造体を形成することができる。本発明の微小構造体は従来の微小構造体とは異なり、中空部に変形可能な材料が充填されている。そのため、中空部を有する従来の微小構造体よりも機械的強度の高い微小構造体を作製することができる。機械的強度が向上することで、作製工程中又は動作中の不良の発生を防ぐことができるため、歩留まりが向上し、信頼性が向上する。
また、本発明の微小構造体は中空部を有さないため、犠牲層を形成する必要がない。従って、犠牲層を形成する工程及び犠牲層を除去する工程が不要であり、作製工程数を減らすことができる。また、従来の微小構造体の作製では、犠牲層のエッチング除去が十分でない場合、残存した犠牲層により歩留まりが低下することがあった。本発明を適用することで、このような残存した犠牲層による歩留まりの低下を防ぐことができ、歩留まりが向上する。
また、上部電極層103及び構造層104により微小構造体が歪みゲージを構成している場合には、下部電極層101を形成しなくても良い。また、本発明はセンサのみならず、アクチュエータにも適用することができる。
または、構造層104にバイメタルを適用すると、バイメタル効果により駆動するアクチュエータを作製することができる。
このような微小構造体を用いることで、力学的センサを作製することができる。この力学的センサにより、例えば圧力センサを作製することができる。また、上記のアクチュエータにより、干渉方式のディスプレイ等を作製することができる。
また、上記の説明では、充填材料層の側面がテーパ形状でない場合について説明したが、本発明はこれに限定されず、充填材料層の側面はテーパ形状であっても良い(図10(A)を参照)。図10(A)に示す微小構造体では、基板100上に下部電極層131が設けられ、下部電極層131上に充填材料層132が設けられている。充填材料層132上には上部電極層133が設けられ、上部電極層133上には構造層134が設けられている。充填材料層132の側面はテーパ形状に加工されている。充填材料層132の側面をテーパ形状とすることで、この上に形成される構造層等を被覆性よく形成することができる。そのため、微小構造体の下部電極層131及び上部電極層133に電気的に接続される配線の断切れを防ぐことができ、作製工程における歩留まりが向上する。
更には、本発明の充填材料層は液滴吐出法によって形成することもできる(図10(B)を参照)。図10(B)に示す微小構造体では、基板100上に下部電極層136が設けられ、下部電極層136上に充填材料層137が設けられている。充填材料層137上には上部電極層138が設けられ、上部電極層138上には構造層139が設けられている。液滴吐出法により形成した充填材料層137は、曲面状に形成されている。すなわち、充填材料層の表面が曲面となるように形成しても良い。
以上説明したように、本発明は一つの形態に限定されず、様々な構造の微小構造体に適用することが可能である。従来の微小構造体では中空部であった空間に充填材料層を設けることで、微小構造体の上部が動作することによる微小構造体の破損及び破壊を防止することができる。従って、中空部の高さが大きい場合又は構造層の靭性が十分に確保できない場合であっても、機械的強度が高く、信頼性の高い、可動部を有する微小構造体を歩留まりよく作製することができる。
また、微小構造体では、下部電極と上部電極とが接触しないため電極間のスティッキングが生じず、反復して動作が可能な微小構造体を作製することができる。
また、本発明の微小構造体の作製工程においては犠牲層を形成する必要がないため、犠牲層のエッチング残りに起因する不良の発生を防止し、歩留まりよく微小構造体を作製することができる。
更には、本発明の微小構造体の作製方法を用いることで、複雑な作製工程を経ることなく、微小構造体を作製することができる。また、微小構造体が有する充填材料層の厚さを均一にすることができる。
なお、本実施の形態は最も簡略な一例を示したのみであり、微小構造体の機能に応じて様々な形態にすることが可能である。特に、微小構造体のサイズ又は形状等は実施者が必要に応じて適宜変更しうるものである。
以上説明したように、本発明の微小構造体を作製することができる。
(実施の形態2)
本実施の形態では、本発明の半導体装置の構成例及びその作製方法について図面を参照して説明する。
本発明の半導体装置は、マイクロマシンの分野に属するものであり、一般に、マイクロメートルからミリメートル単位の大きさを有する。また、ある機械装置の部品として組み込まれるために作製される場合は、組み立て時に扱いやすいよう、半導体装置がメートル単位の大きさを有する場合もある。
図4に、本発明の半導体装置の一例についてブロック図を示す。本発明の半導体装置231は電気回路部232及び構造体部233を有する。電気回路部232は、半導体素子を用いて設けられ、構造体部233を制御する制御回路234、及び外部の制御装置230と通信を行うインターフェース235を有する。また、構造体部233は、微小構造体により設けられたセンサ236、アクチュエータ237及びスイッチ等を有する。構造体部233は、センサ、アクチュエータ及びスイッチのいずれか一を有していても良い。
また、電気回路部232は、構造体部233が得た情報を処理するための中央演算処理装置、及び処理した情報を記憶するメモリ等を有していてもよい。
外部の制御装置230は、半導体装置231を制御する信号を送信し、半導体装置231が得た情報を受信し、または半導体装置231に駆動電力を供給する等の動作を行う。
なお、本発明は上記の構成例のみに限定されない。つまり、本発明の半導体装置は、微小構造体を制御する電気回路、及び該電気回路により制御される微小構造体を有していればよく、その他の構成は図4に限定されない。
次に、上記で説明した本発明の半導体装置を作製するために、同一基板上に微小構造体と、半導体素子とを作製する方法について、図5乃至図7を参照して説明する。各図面は、上面図と、上面図のO−Pにおける断面図を示す。
本発明の微小構造体及び半導体素子は、一の絶縁表面を有する基板(以下、絶縁性基板という。)上に形成することができる。ここで絶縁性基板としては、ガラス基板、石英基板又はプラスチック基板等が挙げられる。さらに、金属等の導電性基板、又はシリコン等の半導体基板上に絶縁性を有する層を形成した基板でもよい。一のプラスチック基板に微小構造体と半導体素子とを形成することにより、柔軟性が高く、薄型の半導体装置を作製することができる。また、ガラス基板を研磨等により薄くすることによって、薄型の半導体装置を作製することもできる。
本発明の半導体装置では、微小構造体が充填材料層を有する。充填材料層は実施の形態1にて説明したようにエラストマーにより形成されることが好ましい。しかし、エラストマーは薄膜トランジスタの作製工程に耐えうる程度の耐熱性を有していない場合が多いため、本実施の形態では、基板上にまずは薄膜トランジスタを形成し、その後、微小構造体を形成する作製方法について説明する。
まず、絶縁性基板201上に下地膜202を形成する。下地膜202は、酸化シリコン系材料膜又は窒化シリコン系材料膜等により絶縁膜を単層で、又は積層して形成する。ここでは下地膜202として2層構造の絶縁膜を形成する場合を説明する。なお、特に必要のない場合には下地膜202を設けなくても良い。
なお、酸化シリコン系材料とは、酸素とシリコンとを主成分とする酸化シリコン、または酸化シリコンが窒素を含有し、且つ酸素の含有量が窒素の含有量よりも多い酸化窒化シリコンをいう。窒化シリコン系材料とは、窒素とシリコンとを主成分とする窒化シリコン、または窒化シリコンが酸素を含有し、窒素の含有量が酸素の含有量よりも多い窒化酸化シリコンをいう。
本実施の形態では、下地膜202は2層の積層構造とする。下地膜202の1層目としては、例えば、プラズマCVD法により、SiH4、NH3、N2O及びH2を反応ガスとして用いて形成される窒化シリコン系材料膜を10nm以上200nm以下の厚さで、好ましくは50nm以上100nm以下の厚さで形成する。ここでは、膜厚50nmの窒化酸化シリコン膜を形成する。次に、1層目の上に下地膜202の2層目としてプラズマCVD法により、SiH4とN2Oを反応ガスとして用いて形成される酸化シリコン系材料膜を50nm以上200nm以下の厚さで、好ましくは100nm以上150nm以下の厚さで形成する。ここでは、膜厚100nmの酸化窒化シリコン膜を形成する。
次に、下地膜202上に半導体膜を形成し、任意の形状にエッチング等することで、半導体層204を得る(図5(A1)及び(A2)を参照)。半導体層204は、主成分としてシリコンを有する材料から形成することができる。シリコンを有する材料としては、シリコンからなる材料、またはゲルマニウムを0.01〜4.5atomic%程度有するシリコンゲルマニウム材料等が挙げられる。
半導体層204には、結晶状態を有するもの、または非晶質状態を有するものを用いることができる。ここでは、非晶質半導体膜を形成し、該非晶質半導体膜に対して加熱処理を行うことで結晶化される、結晶性半導体膜を形成する。加熱処理には、加熱炉による加熱、レーザ照射若しくはレーザ光の代わりにランプから発する光の照射(以下、ランプアニールという。)又はそれらを組み合わせて用いることができる。
レーザ照射を用いる場合には、連続発振型のレーザ光(CWレーザ光)やパルス発振型のレーザ光(パルスレーザ光)を用いることができる。レーザ光としては、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイヤレーザ、銅蒸気レーザ若しくは金蒸気レーザのうち一種又は複数種から発振されるレーザ光を用いることができる。このようなレーザ光の基本波、又は第2高調波から第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)又は第3高調波(355nm)を用いることができる。このときのレーザ光のエネルギー密度は0.01MW/cm2以上100MW/cm2以下程度、好ましくは0.1MW/cm2以上10MW/cm2以下とする。そして、走査速度を10cm/sec以上2000cm/sec以下程度とする。
なお、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射してもよいし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射してもよい。
また、パルス発振型のレーザ光であって、半導体層がレーザ光によって溶融した後固化するまでの間に、次のパルスのレーザ光を照射できる周波数で発振させたレーザ光を用いることもできる。このような周波数でレーザ光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザ光の発振周波数は10MHz以上とする。これは、通常用いられている数十Hz〜数百Hzの周波数帯と比較すると、著しく高いものである。
または、レーザ照射以外の手段により加熱処理を行っても良い。例えば、加熱炉を用いた加熱処理を行うことができる。加熱炉を用いる場合には、非晶質半導体膜に対して400℃以上550℃以下で2時間以上20時間以下の加熱を行うとよい。このとき、徐々に高温となるように温度を400℃以上550℃以下の範囲で多段階に設定するとよい。多段階で設定する場合、一段階目の温度を400℃程度とすることで、非晶質半導体膜に含まれる水素等が放出されるため、結晶化の際の膜荒れを低減し、又は膜の消失を防止することができる。さらに、結晶化を助長する金属、例えばニッケルを用いることで比較的低温の加熱で結晶化が可能なため好ましい。結晶化を助長する金属としては、ニッケルのみならず、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等の金属を用いることもできる。
更には、加熱炉による加熱処理と、レーザによる加熱処理とを併用して非晶質半導体膜の結晶化を行っても良い。
なお、結晶化を助長する金属は半導体装置の汚染源となるため、結晶化した後に除去し、又は低減させることが好ましい。この場合、加熱炉による加熱処理又はレーザ照射による加熱処理で結晶化した後、半導体層上にゲッタリングシンクとなる層を形成して加熱することにより、金属をゲッタリングシンクへ移動させて、金属を除去し、又は低減させることができる。ゲッタリングシンクとしては、多結晶半導体膜や不純物元素が添加された半導体膜を用いることができる。例えば、半導体膜上にアルゴン等の不活性元素が添加された多結晶半導体膜を形成し、これをゲッタリングシンクとして用いることができる。不活性元素を添加することによって、多結晶半導体膜にひずみを生じさせることができ、ひずみにより効果的に金属を捕獲することができる。また、リン等の元素を添加した半導体膜を形成することによって、金属を捕獲することもできる。
また、半導体層204は、非晶質半導体膜又はこれを結晶化したものに限定されない。例えば、水素イオンのドーピング等により損傷層が形成された半導体基板を絶縁性基板201上、又は絶縁性基板201上に絶縁膜が形成されたものに貼り合わせ、損傷層から剥離することで形成される単結晶半導体層を用いても良い。なお、ここで、半導体基板が貼り合わせられた面にも、絶縁膜が設けられていても良い。このような工程にて形成された半導体層は電気的特性が非常に良好な(例えば、移動度が高い)ため、本発明の微小構造体を用いた高機能な半導体装置を提供することができる。例えば、消費電力が低減される。更には、図4における電気回路部232が占有する面積を小さくすることができる。
なお、本発明に係る微小構造体は可変容量型であるため、静電容量の微小変化量を検出する必要がある。そのため、半導体層として結晶性が良好な半導体を用いることは、非常に有効である。
次に、半導体層204上にゲート絶縁膜206を形成する(図5(A1)及び(A2)を参照)。ゲート絶縁膜206は、下地膜202と同様、酸化シリコン系材料又は窒化シリコン系材料等を用いて、プラズマCVD法又はスパッタリング法等により形成することができる。本実施の形態では、ゲート絶縁膜206として、プラズマCVD法により110nmの厚さの酸化窒化シリコン膜を形成する。勿論、ゲート絶縁膜206は酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層で、又は積層して形成しても良い。
また、ゲート絶縁膜206は高密度プラズマ処理によって形成することもできる。ここで、高密度プラズマ処理とは、プラズマ密度が1×1011cm−3以上、好ましくは1×1011cm−3以上9×1015cm−3以下で、マイクロ波(例えば周波数2.45GHz)等の高周波を用いたプラズマ処理をいう。このような条件でプラズマを発生させると、低電子温度が0.2eV以上2.0eV以下となる。このように低電子温度の高密度プラズマは、活性種の運動エネルギーが低いためプラズマダメージが少なく、欠陥の少ない膜を形成することを可能とする。このように、高密度プラズマ処理により形成された絶縁膜は、当該絶縁膜と絶縁膜に接触する層との間の界面状態が良好になる。そのため、高密度プラズマ処理を用いてゲート絶縁膜206を形成すると、半導体層204との界面状態を良好にすることができる。その結果、半導体素子の電気的特性を向上させることができる。
更には、ゲート絶縁膜206のみならず、下地膜202や他の絶縁膜の形成にも、高密度プラズマ処理を用いることが可能である。
次に、ゲート絶縁膜206上に半導体素子を構成するゲート電極層207となる導電膜を形成し、エッチング等により所望の形状の導電層を得る(図5(B1)及び(B2)を参照)。ゲート電極層207は、タングステン等の導電性を有する金属又は化合物等を用いて、スパッタリング法又はCVD法等により形成することができる。なお、ゲート電極層207を二種以上の導電性の材料を積層することで形成しても良い。また、側面をテーパ形状にエッチングしてもよい。なお、ここでは、タングステン膜を単層で形成し、これをゲート電極層とする。
所望の形状を得るためのパターンの形成は、フォトリソグラフィー法を用いてレジストマスクを形成し、異方性のドライエッチングにより行う。エッチング方法としては、例えばICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いることができる。エッチング条件(コイル型の電極に印加される電力量、絶縁性基板201側の電極に印加される電力量、絶縁性基板201側の電極の温度等)は、被エッチング膜の厚さ等を考慮して決定する。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4若しくはCCl4等の塩素系ガス、CF4、SF6若しくはNF3等のフッ素系ガス又はO2ガスを用いることができる。
次に、半導体層204の所定の領域に不純物元素を添加して、P型不純物領域211及びN型不純物領域212を形成する(図5(C1)及び(C2)を参照)。これらの不純物領域は、フォトリソグラフィー法によりレジストマスクを形成し、不純物元素を添加することで選択的に形成することができる。不純物元素を添加する方法としては、イオンドープ法又はイオン注入法を適用することができる。N型を付与する不純物元素として、典型的にはリン(P)又は砒素(As)を用い、P型を付与する不純物元素としてはボロン(B)を用いることができる。
次に、プラズマCVD法等によって窒化シリコン系材料や酸化シリコン系材料からなる絶縁膜を形成し、当該絶縁膜を垂直方向に異方性エッチングすることで、ゲート電極層207の側面に接する絶縁層(以下、サイドウォール209と記載する)を形成する(図5(C1)及び(C2)を参照)。
次に、N型不純物領域212を有する半導体層204に更に不純物元素を添加し、サイドウォール209の下方に設けられたN型不純物領域212よりも不純物濃度が高い、高濃度N型不純物領域210を形成する。
また、ゲート電極層207を異なる導電性材料により積層し、側面をテーパ形状とする場合、必ずしもサイドウォール209を形成しなくてもよい。ゲート電極層207の側面をテーパ形状とすると、一度の不純物元素の添加でN型不純物領域212及び高濃度N型不純物領域210を形成することができるからである。
なお、以上のように高濃度N型不純物領域210とN型不純物領域212とを形成することで、薄膜トランジスタをLDD(Lightly Doped Drain)構造とすることができる。薄膜トランジスタをLDD構造とすることで短チャネル効果を防止することができる。薄膜トランジスタのサイズが小さいほど短チャネル効果が生じやすいため、薄膜トランジスタのサイズが小さくなるほどLDD構造とすることが好ましい。なお、N型半導体素子のみをLDD構造とすればよい。
次に、不純物領域を形成した後、不純物元素を活性化するために加熱、又は赤外光若しくはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜206へのプラズマダメージ又はゲート絶縁膜206と半導体層204との界面へのプラズマダメージを回復することができる。特に、室温〜300℃の雰囲気中において、絶縁性基板201の表面又は裏面からエキシマレーザにより不純物元素を活性化させると、効果的に活性化を行うことができる。またYAGレーザの第2高調波を照射して活性化させてもよい。YAGレーザはメンテナンス頻度が少ないため、レーザ照射手段として好ましい。
また、酸化窒化シリコン又は酸化シリコン等の絶縁性材料からなるパッシベーション膜をゲート電極層207となる導電層及び半導体層204を覆うように形成してもよい。更には、パッシベーション膜を形成後に加熱し、又は赤外光の照射若しくはレーザ光の照射を行って水素化することも可能である。例えば、プラズマCVD法を用いて、酸化窒化シリコン膜を100nmの厚さで形成し、その後、クリーンオーブンを用いて、300〜550℃で1〜12時間加熱することで、半導体層204の水素化を行うことができる。例えば、クリーンオーブンを用いて、窒素雰囲気中で410℃、1時間の加熱を行う。この工程でパッシベーション膜に水素を含ませ、不純物元素の添加によって生じた半導体層204のダングリングボンドを終端することもできる。また、同時に、上記した不純物領域の活性化処理を行うこともできる。
上記の工程により、薄膜トランジスタである、N型半導体素子213と、P型半導体素子214とが形成される(図5(C1)及び(C2)を参照)。
続いて、半導体素子の全体を覆うように層間絶縁層215を形成する(図6(A1)及び(A2)を参照)。層間絶縁層215は、絶縁性を有する無機材料又は有機材料等により形成することができる。無機材料としては、酸化シリコン又は窒化シリコン等を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、シロキサン樹脂又はポリシラザンを用いることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、有機基(例えばアルキル基、芳香族炭化水素)やフルオロ基を用いてもよい。ポリシラザンは、シリコンと窒素との結合を有するポリマー材料を出発原料として形成される。
なお、層間絶縁層215として、無機材料を用いてCVD法等により形成する場合には、形成した後にCMP(Chemical Mechanical Polishing)法等により平坦化することが好ましい。
次に、層間絶縁層215及びゲート絶縁膜206を順次エッチングし、コンタクトホールを形成する。エッチング処理は、ドライエッチング法又はウエットエッチング法により行うことができる。本実施の形態では、ドライエッチング法によりコンタクトホールを形成する。
次に、層間絶縁層215上及びコンタクトホール216に導電層217を形成し、所望の形状にエッチング等することで、ソース電極及びドレイン電極、更には電気回路を構成する配線を形成する(図6(A1)及び(A2)を参照)。導電層217としては、アルミニウム、チタン、モリブデン、タングステン若しくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。
また、導電層217がレイアウトの制約上、矩形となり、角部を有するパターンの場合には、丸みを帯びた形状となるようにエッチング等を行うことが好ましい。丸みを帯びた形状にエッチングすることによって、作製工程中のゴミの発生を抑え、歩留まりを向上させることができる。これは、ゲート電極層及び半導体層等についても同様である。
以上の工程により、薄膜トランジスタと、薄膜トランジスタを覆う層間絶縁層215と、薄膜トランジスタに接続される配線となる導電層217と、を形成することができる。
次に、層間絶縁層215上に微小構造体を作製する。微小構造体の作製方法は、実施の形態1にて説明した工程を適用すればよい。
なお、ここでは導電層217が薄膜トランジスタのソース電極及びドレイン電極、並びに微小構造体の下部電極となる場合について説明する。従って、上記の工程にて微小構造体の下部電極は既に形成されている。しかし、本発明はこれに限定されず、導電層217と微小構造体の下部電極を別々に形成しても良い。
次に、導電層217により形成された下部電極上に充填材料層218を形成する。充填材料層218の形成は、実施の形態1における充填材料層102と同様の材料及び同様の方法で行えばよい。
次に、所望のパターンに形成された充填材料層218上に上部電極を形成する導電層219を形成し、所望のパターンに形成された導電層219上に構造層220を形成する。導電層219及び構造層220の形成は、実施の形態1における上部電極層103及び構造層104と同様の材料及び同様の方法で行えばよい。
以上説明したように、本発明の微小構造体とトランジスタとを同一基板上に作製することができる(図7(A1)及び(A2)を参照)。
なお、導電層217が微小構造体の下部電極ではなく、上部電極を形成していてもよい(図7(B)を参照)。
なお、上記の説明では、トランジスタとして薄膜トランジスタを用いた場合を説明したが、本発明はこれに限定されず、トランジスタはFET(Field Effect Transitor)であってもよい。また、基板としてSOI(Silicon On Insulator)基板を用いても良い(図9を参照)。図9(A)は導電層238がFETのソース電極及びドレイン電極、並びに微小構造体の下部電極となる例であり、図9(B)は、導電層239がFETのソース電極及びドレイン電極、並びに微小構造体の上部電極となる例である。
なお、本実施の形態ではトランジスタの形成後に、該トランジスタを覆って形成した層間絶縁層上に微小構造体を作製する場合について説明したが、本発明はこれに限定されない。微小構造体が有する充填材料層が、トランジスタの作製工程中における温度により、又は用いる薬液等により、破損又は変質等しないのであれば、トランジスタの各層を形成しつつ、微小構造体の各層を形成することもできる。例えば、トランジスタのゲート電極と微小構造体の下部電極を同一の層のパターニングにより形成し、トランジスタのソース電極及びドレイン電極と微小構造体の上部電極を同一の層のパターニングにより形成することができる。例えば、有機トランジスタを用いることでこれを実現することができる。有機トランジスタとは、ペンタセン等の有機半導体を適用したトランジスタである。以下に、有機薄膜トランジスタ(以下、有機TFTという。)の作製方法の一例について簡単に説明する。
図8は、トランジスタとしてボトムコンタクト型の有機TFTを用いた場合の上面図及び断面図を示す。ボトムコンタクト型有機TFTでは、ソース電極及びドレイン電極を形成した後に、有機半導体膜を形成する。
まず、絶縁性基板301上に下地膜302を形成し、下地膜302上にゲート電極層307を形成する。下地膜302は下地膜202と同様に、ゲート電極層307はゲート電極層207と同様に形成することができる。
なお、絶縁性基板301は、絶縁性基板201と同様のものを用いることができる。しかし、絶縁性基板301として、好ましくは、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いるとよい。このような合成樹脂から成る基板は、可撓性を有し、更には軽量である。
また、ゲート電極層307はスパッタリング法の他、スクリーン印刷法、ロールコーター法、液滴吐出法、スピンコート法又は蒸着法等により形成しても良いし、電極材料は金属及び金属化合物の他、導電性高分子等を使用しても良い。
液滴吐出法は、選択的にパターンを形成することが可能な方法であり、導電膜や絶縁膜等の材料が混入された組成物の液滴を選択的に吐出(噴出も含む。)して導電膜を形成する方法である。液滴吐出法として、代表的にはインクジェット法がある。
液滴吐出法により導電膜を形成する場合には、溶媒中に導電体を混入させて用いる。溶媒中に混入させる導電体として、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン若しくはアルミニウム、これらからなる合金、これらの分散性ナノ粒子又はハロゲン化銀の微粒子を用いることができる。
スクリーン印刷法等により導電膜を形成する場合には、導電性ペーストを用いる。導電性ペーストとしては、導電性カーボンペースト、導電性銀ペースト、導電性銅ペースト若しくは導電性ニッケルペースト等を用いることができる。導電性ペーストで所定のパターンを形成した後に乾燥させ、約100〜200℃で加熱処理を行って平坦化(レベリングともいう。)し、硬化させるとよい。
なお、ゲート電極層307により、薄膜トランジスタのゲート電極のみならず、微小構造体の下部電極をも形成することができる。
ゲート電極層307を形成した後にゲート絶縁膜306を形成する。ゲート絶縁膜306はゲート絶縁膜206と同様の材料及び同様の方法によって形成すればよい。ここではCVD法を用いるが、スパッタ法、スピンコート法又は蒸着法等で形成しても良い。または、層間絶縁層215と同様にシロキサン樹脂又はポリシラザン等を用いても良い。または、ゲート絶縁膜として、ゲート電極を陽極酸化して形成される絶縁膜を用いてもよい。
次に、微小構造体の充填材料層318、上部電極層319及び構造層320を形成する。充填材料層318は、実施の形態1における充填材料層102と同様の材料及び同様の方法により形成すればよい。上部電極層319は、ゲート電極層307と同様の材料及び同様の方法により形成すればよい。構造層320は、実施の形態1における構造層104と同様の材料及び同様の方法により形成すればよい。
次に、ゲート絶縁膜306の上に薄膜トランジスタのソース電極及びドレイン電極層316を形成する。ソース電極及びドレイン電極層316は、ゲート電極層307と同様の材料及び同様の方法により形成することができる。なお、ソース電極及びドレイン電極層316は、後に形成される有機半導体膜とオーミック接合する必要がある。そのため、有機半導体膜の材料がp型の導電型を有する場合には、有機半導体膜の材料のイオン化ポテンシャルよりも仕事関数が大きい材料を用いることが好ましく、n型の導電型を有する場合には、有機半導体膜の材料のイオン化ポテンシャルよりも仕事関数が小さい材料を用いることが好ましい。ここでは、有機半導体膜の材料としてp型のペンタセンを用いるため、仕事関数が比較的高いタングステンをソース電極及びドレイン電極層316の材料として採用する。しかし、これに限定されない。
次に、ゲート絶縁膜306とソース電極及びドレイン電極層316上に有機半導体膜304を形成する。上記したように、本実施の形態の有機半導体膜の材料としてはペンタセンを用いる。しかし、有機半導体膜の材料はこれに限定されず、有機分子性結晶又は有機高分子化合物を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン若しくはマクロ環化合物又はこれらの錯体、フタロシアニン若しくは電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDA等のペリレンテトラカルボン酸誘導体、NTCDA等のナフタレンテトラカルボン酸誘導体等を用いることができる。また、具体的な有機高分子化合物としては、π共役系高分子、フタロシアニン金属錯体又はヨウ素錯体等が挙げられる。特に、骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いることが好ましい。
また、有機半導体膜304の形成には、膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、スピンコート法、バーコート法、溶液キャスト法又はディッピング法等を用いればよい。ここでは、有機半導体材料であるペンタセンを蒸着法の一種である真空蒸着法によって、ゲート絶縁膜306とソース電極及びドレイン電極層316の上に有機半導体膜304として形成する。有機半導体膜304は、マスクを介して形成する等、選択的に形成することが好ましい。
なお、有機半導体膜を形成する前処理として、有機半導体膜の被形成面に対してプラズマ処理を行ってもよい。または、有機半導体膜の被形成面に対して密着性若しくは界面状態を良好にする膜、例えば自己組織化単分子膜(SAM)又は配向膜を形成してもよい。
そして、有機半導体膜の形成後に絶縁性基板301を加熱処理する。加熱処理の温度は、有機半導体膜304が蒸発又は分解する温度よりも低い温度を上限とする。この温度範囲内であって、高い温度により加熱処理することで、有機TFTの特性が良好になる。また、このときの温度は、有機半導体膜の融点以下が好ましい。
なお、加熱処理は大気中で行なってもよいが、酸素又は水による有機半導体膜の劣化を考慮して、窒素やアルゴン等の不活性ガス雰囲気中で行なうことが好ましい。更には、減圧下(例えば1.3×10−3Pa〜6.7×104Pa)で加熱処理を行うことがより好ましい。
なお、本発明は上記の説明に限定されず、有機TFTを形成した後に微小構造体を形成しても良いし、微小構造体を形成した後に有機TFTを形成しても良い。
以上説明したように、ボトムコンタクト型の有機TFTと微小構造体とを同一基板上に作製することができる(図8(A1)及び(A2)を参照)。
なお、本願の有機TFTは、保護膜で覆うことが好ましい。ここで、保護膜としては絶縁性無機膜を用いる。絶縁性無機膜により有機TFTを覆うことで、微小構造体の形成により生じうる、有機半導体膜へのダメージを低減することができ、有機TFTの電気的特性への影響を低減することができる。保護膜322は、少なくとも有機半導体膜304を覆うものとする。
なお、本発明に適用する有機TFTは、上記説明したボトムコンタクト型に限定されず、トップコンタクト型であってもよい。その作製方法について、図8(B1)及び(B2)を参照して、以下に簡単に説明する。
まず、ボトムコンタクトの場合と同様の材料及び同様の方法により、ゲート電極層407を絶縁性基板401上に形成し、ゲート電極層407を覆ってゲート絶縁膜406を形成する。なお、絶縁性基板401上には下地膜402が形成されている。
なお、ゲート電極層407により、薄膜トランジスタのゲート電極のみならず、微小構造体の下部電極も形成する。
次に、微小構造体の充填材料層418、上部電極層419及び構造層420を形成する。充填材料層418は、実施の形態1における充填材料層102と同様の材料及び同様の方法により形成すればよい。上部電極層419は、ゲート電極層407と同様の材料及び同様の方法により形成すればよい。構造層420は、構造層104と同様の材料及び同様の方法により形成すればよい。
次に、ゲート絶縁膜406上に有機半導体膜404を形成する。なお、本実施の形態の有機半導体材料としてもペンタセンを用いる。しかし、有機半導体膜材料はこれに限定されず、有機分子性結晶又は有機高分子化合物を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン若しくはマクロ環化合物又はこれらの錯体、フタロシアニン若しくは電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDA等のペリレンテトラカルボン酸誘導体、NTCDA等のナフタレンテトラカルボン酸誘導体等を用いることができる。また、具体的な有機高分子化合物としては、π共役系高分子、フタロシアニン金属錯体又はヨウ素錯体等が挙げられる。特に、骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いることが好ましい。
また、有機半導体膜404の形成には、膜厚の均一な膜が形成できる方法を用いればよい。具体的には、蒸着法、スピンコート法、バーコート法、溶液キャスト法又はディッピング法等を用いればよい。ここでは、有機材料であるペンタセンを真空蒸着法によって、ゲート絶縁膜406上に形成する。有機半導体膜404は、マスクを介して形成する等、選択的に形成することが好ましい。
なお、有機半導体膜を形成する前処理として、有機半導体膜の被形成面に対してプラズマ処理を行ってもよい。または、有機半導体膜の被形成面に対して密着性を向上させる膜若しくは界面状態を良好にする膜、例えば自己組織化単分子(SAM)膜又は配向膜等を形成してもよい。
なお、ここでは充填材料層418の形成後に有機半導体膜404を形成しているが、有機半導体膜404の形成後に充填材料層418を形成しても良い。ゲート電極層407の形成後、ソース電極及びドレイン電極層416の形成前に充填材料層418を形成すればよい。しかし、有機半導体膜の電気的特性を良好にするためには充填材料層418の形成後に有機半導体膜404を形成することが好ましい。その場合、上記の紫外光の照射処理又はプラズマ処理は、充填材料層418の形成後、有機半導体膜404の形成前に行うことが好ましい。
その後、ソース電極及びドレイン電極層416を形成する。ソース電極及びドレイン電極層416は、ボトムコンタクトの場合と同様の材料及び同様の形成方法によればよい。
なお、ソース電極及びドレイン電極層416は、有機半導体膜404とオーミック接合する必要がある。そのため、有機半導体膜の材料がp型の導電型を有する場合には、有機半導体膜の材料のイオン化ポテンシャルよりも仕事関数が大きい材料を用いることが好ましく、n型の導電型を有する場合には、有機半導体膜の材料のイオン化ポテンシャルよりも仕事関数が小さい材料を用いることが好ましい。ここでは、有機半導体膜の材料としてp型のペンタセンを用いるため、仕事関数が比較的高いタングステンをソース電極及びドレイン電極層416の材料として採用する。
そして、有機半導体膜の形成後に絶縁性基板401を加熱処理する。加熱処理の温度は、有機半導体膜404が蒸発又は分解する温度よりも低い温度を上限とする。この温度範囲内であって、高い温度により加熱処理することで、有機TFTの特性が良好になる。また、このときの温度は、有機半導体膜の融点以下が好ましい。
なお、加熱処理は大気中で行なってもよいが、酸素又は水による有機半導体膜の劣化を考慮して、窒素やアルゴン等の不活性ガス雰囲気中で行なうことが好ましい。更には、減圧中(例えば1.3×10−3Pa〜6.7×104Pa)で加熱処理を行うことがより好ましい。
なお、本発明は上記の説明に限定されず、有機TFTを形成した後に微小構造体を形成しても良いし、微小構造体を形成した後に有機TFTを形成しても良い。
以上説明したように、トップコンタクト型の有機TFTと微小構造体とを同一基板上に作製することができる(図8(B1)及び(B2)を参照)。
なお、本実施の形態の有機TFTは、保護膜で覆うことが好ましい。ここで、保護膜としては絶縁性無機膜を用いる。絶縁性無機膜により有機TFTを覆うことで、微小構造体の形成により生じうる、有機半導体膜へのダメージを低減することができ、有機TFTの電気的特性への影響を低減することができる。保護膜422は、少なくとも有機半導体膜404を覆うものとする。
なお、上記の説明では、微小構造体の下部電極とゲート電極が同一の層のパターニングにより同一の工程にて形成され、微小構造体の上部電極とソース電極及びドレイン電極が同一の層のパターニングにより同一の工程にて形成される場合を説明したが、本発明はこれに限定されない。例えば、有機TFTを用いる場合であっても、これらを同一の層として同一の工程にて形成しなくても良い。
また、本発明は、同一基板上に微小構造体と半導体素子を作製することで、組み立てやパッケージが不要な、製造コストのかからない半導体装置を提供することができる。また、製造工程を大幅に削減することができる。
以上のように、本発明の微小構造体とトランジスタを同一基板上に形成することができる。また、上記のように、本発明の微小構造体は様々な方法を適用して作製することができる。
以上のようにして作製した本発明の微小構造体は、圧力センサ又は干渉方式のディスプレイ等に適用することができる。
(実施の形態3)
本発明を適用してひずみゲージ(ストレインゲージともいう。)を作製することができる。本実施の形態では、本発明を適用して作製したひずみゲージについて図面を参照して説明する。
図11は、本発明を適用した微小構造体により作製した、ひずみゲージの模式図を示す。なお、図11(B)は上面図を示し、図11(A)は図11(B)のX−X’における断面図を示す。
図11に示す微小構造体は、基板500上に充填材料層501が設けられ、充填材料層501上に導電層502が設けられ、導電層502上に構造層503が設けられている。導電層502は、所定の長さを有するようパターンが形成されている。
ここで、ひずみゲージについて説明する。ひずみゲージとは、物体がひずんだときに生ずる抵抗値の変化量を測定し、該変化量から物体のひずみ量を測定することができる測定器をいう。このときの抵抗値の変化量は非常に小さいため、ホイートストンブリッジ回路を用いて電圧に変換することで検出する。
図12は、本実施の形態にて用いるホイートストンブリッジ回路を示す。図12に示すホイートストンブリッジ回路は、ひずみゲージ510、第1の抵抗素子511、第2の抵抗素子512及び第3の抵抗素子513を有し、一般によく知られたホイートストンブリッジ回路が有する4つの抵抗素子の一をひずみゲージとしたものである。ひずみゲージの初期抵抗値をr、第1の抵抗素子511の抵抗値をR1、第2の抵抗素子512の抵抗値をR2、第3の抵抗素子513の抵抗値をR3とすると、出力電圧Voutと入力電圧Vinの間には次式(4)の関係式が成り立つ。
ここで、r=R1=R2=R3=Rとし、ひずみゲージにひずみが導入されて抵抗値がR+ΔRに変化したとすると、出力電圧Voutの変化量ΔVoutは次式(5)にて表される。
抵抗値Rを十分に大きくとると、ΔR≪Rとなるため、ΔVoutは次式(6)にて表される。
ここで、Kは実験的に求められるゲージ率であり、一定の値である。ひずみ量εとゲージ率Kの間には、εK=ΔR/Rの関係が成り立つ。そのため、ΔRを測定することで、ひずみ量εを求めることができる。本実施の形態にて説明したひずみゲージはマトリクス状に配置されていてもよい。
本発明の微小構造体を適用してひずみゲージを作製することで、構造層が破壊されることを防止することができる。そのため、機械的強度が高く且つ信頼性の高い、可動部を有するひずみゲージを提供することができる。また、ひずみゲージの作製工程における歩留まりを向上させることができる。