JP2006100757A - 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス - Google Patents
半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス Download PDFInfo
- Publication number
- JP2006100757A JP2006100757A JP2004326078A JP2004326078A JP2006100757A JP 2006100757 A JP2006100757 A JP 2006100757A JP 2004326078 A JP2004326078 A JP 2004326078A JP 2004326078 A JP2004326078 A JP 2004326078A JP 2006100757 A JP2006100757 A JP 2006100757A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- liquid material
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】 表面が平坦かつ均一な膜厚のゲート絶縁膜等を形成することが可能な技術を提供する。
【解決手段】 各半導体膜202A、202Bを囲繞するように隔壁210を形成する。その後、隔壁210によって囲繞された囲繞領域SA、SB内に液体材料を配置し、これを乾燥、焼成することによりゲート絶縁膜220を形成する。ここで、ゲート絶縁膜220の膜厚は、隔壁210の側壁から離れるにつれ漸次変化しているが、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域内にある半導体膜202の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。
【選択図】 図1
【解決手段】 各半導体膜202A、202Bを囲繞するように隔壁210を形成する。その後、隔壁210によって囲繞された囲繞領域SA、SB内に液体材料を配置し、これを乾燥、焼成することによりゲート絶縁膜220を形成する。ここで、ゲート絶縁膜220の膜厚は、隔壁210の側壁から離れるにつれ漸次変化しているが、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域内にある半導体膜202の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。
【選択図】 図1
Description
本発明は、半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイスに関する。
半導体装置の製造過程において、その膜表面を平坦化することは、この上に形成される配線などの断線や短絡を防止する上で極めて重要である。特に、薄膜トランジスタ(Thin Film Transistor;TFT)では、ゲート絶縁膜の膜厚の均一性が電気的特性に大きな影響を与えるため、このゲート絶縁膜をいかにして平坦化するかが重要な課題となっている。
かかるTFTのゲート絶縁膜について、従来は主にCVD法により形成されていた。しかしながら、CVD法を利用した場合には、装置が高価であり製造コストが高くなる、装置が大きいため大きなクリーンルームが必要である、スループットが低い、ゲート耐圧が悪い、リーク電流が多いなど様々な問題がある。更に、CVD法においては、自然発火性、毒性を有するガスを用いるため、安全性上の問題もある。
ここで、ゲート耐圧及びリーク電流に関する問題は、ゲート絶縁膜を形成するときの基板上の凹凸に起因している。例えばトップゲート型のTFTでは、ゲート絶縁膜はパターニングされたシリコン膜(半導体膜)の上に形成されるため、基板上には少なくともこの半導体膜自体の膜厚に起因した段差が形成される。また、半導体膜をエッチングするとき、該半導体膜の下地膜である酸化シリコンや窒化シリコンも一部エッチングされるため、基板上にはこのエッチング量に応じた段差が更に形成される。
これら2つの段差が重畳されることにより、より大きな段差が形成されることになる。このような段差が形成された基板の上にCVD法でゲート絶縁膜を形成すると、半導体膜の上端部や側端部でゲート絶縁膜の薄い部分ができ、ゲート耐圧の低下やリーク電流の増加などの問題を惹起する。また、CVD法ではパーティクルなどの異物が発生する確率が高いため、ゲート耐圧の低下やリーク電流の増加を招いたり、ゲート電極とソースまたはドレインとのショート欠陥を生ずることがあった。
このような背景に鑑み、スピンコート法等を用いてゲート絶縁膜を形成する方法が提案されている(例えば、特許文献1参照)。かかる技術の如く、スピンコート法を用いてゲート絶縁膜を形成すれば該ゲート絶縁膜の厚さが段差部分において薄くなるといった問題は回避される。
しかしながら、TFTのゲート絶縁膜として機能すべき部分の膜厚を比較すると、場所に応じて膜厚が異なるといった問題が生じる。具体的には、基板上に形成された半導体膜のパターンサイズ(すなわち、TFTサイズ)が大きいほど、スピンコート法によって形成されるゲート絶縁膜の膜厚は厚くなる傾向にある。基板にはパターン形状やサイズが異なるTFTが複数形成されるのが一般的であるため、かかる基板にスピンコート法でゲート絶縁膜を形成した場合には、該ゲート絶縁膜の膜厚は不均一になってしまうといった問題が生じる。特に、ゲート絶縁膜の不均一性はTFT特性のばらつきとなり、素子の性能あるいは歩留まりといった点で問題となる。
また、スピンコート法は材料の使用効率がよくない方法であり、材料の無駄な使用や排液処理などの環境に関する問題も有している。
また、スピンコート法は材料の使用効率がよくない方法であり、材料の無駄な使用や排液処理などの環境に関する問題も有している。
本発明は、以上説明した事情を鑑みてなされたものであり、基板上に形成されている段差やTFTのサイズによらず、表面が平坦かつ均一な膜厚のゲート絶縁膜等を形成することが可能な技術であると同時に、材料の使用効率が高く環境に及ぼす影響が少ない技術を提供することを目的とする。
上記目的を達成するため、本発明に係る半導体装置の製造方法は、基板上にチャネル領域となる部分を含む半導体膜を形成する工程と、少なくとも前記半導体膜におけるチャネル領域を囲繞する隔壁を前記基板上に形成する工程と、前記隔壁によって囲繞された領域内にゲート絶縁膜を形成するための液体材料を配置する工程と、前記隔壁近傍において膜厚が漸次変化するゲート絶縁膜を前記液体材料から形成する工程とを含み、前記ゲート絶縁膜の膜厚が漸次変化する部分の幅をDとし、前記隔壁から前記囲繞領域内にある前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立することを特徴とする。
かかる構成によれば、少なくともチャネル領域を囲繞する隔壁を形成し、この隔壁によって囲繞された囲繞領域内に液体材料を配置し、これを乾燥、焼成することでゲート絶縁膜を形成する。このようにして形成したゲート絶縁膜の膜厚は、隔壁の側壁から離れるにつれ漸次変化しているが(図1(d)参照)、このゲート絶縁膜の膜厚が漸次変化する部分の幅をDとし、隔壁から囲繞領域内にある半導体膜の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁の配置位置や上記液体材料の乾燥に関わるパラメータを制御する(図4参照)。これにより、半導体膜のチャネル領域の直上に平坦性の高い均一な膜厚のゲート絶縁膜を形成することが可能となる。
上記構成は、トップゲート型の半導体装置の製造方法を想定しているが、例えばボトムゲート型の半導体装置の製造方法に適用しても良い。具体的には、基板上にゲート電極を形成する工程と、少なくとも前記ゲート電極におけるチャネル領域と対峙する部分を囲繞する隔壁を前記基板上に形成する工程と、前記隔壁によって囲繞された領域内にゲート絶縁膜を形成するための液体材料を配置する工程と、前記液体材料から、前記隔壁近傍において膜厚が漸次変化するゲート絶縁膜を形成する工程と、前記チャネル領域となる部分を含む半導体膜を前記ゲート絶縁膜上に形成する工程とを含み、前記ゲート絶縁膜の膜厚が漸次変化する部分の幅をDとし、前記隔壁から前記囲繞領域内にある前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するような半導体装置の製造方法を適用しても良い。
ここで、前記隔壁近傍におけるゲート絶縁膜の膜厚は、前記隔壁から離れるにつれ漸次減少しており、前記液体材料を配置する工程では、液滴吐出法によって前記液体材料を配置する態様が望ましい。また、前記液体材料は、ペルヒドロポリシラザンを含有する液体材料である態様がより望ましい。
また、本発明に係る半導体装置の製造方法は、基板上にチャネル領域となる部分を含む半導体膜を形成する工程と、ゲート絶縁膜を形成するための液体材料を前記チャネル領域となる部分に配置する工程と、前記液体材料を乾燥することにより、膜厚が周縁部から中央部に向けて漸次減少するゲート絶縁膜を形成する工程とを含み、前記ゲート絶縁膜の膜厚が漸次減少する部分の幅をDとし、前記ゲート絶縁膜の周縁部から前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立することを特徴とする。
上記方法において、前記ゲート絶縁膜を形成する工程では、前記チャネル領域となる部分に配置された液体材料の周縁部の固形分濃度が中央部の固形分濃度よりも早く飽和濃度に達するように、当該液体材料の乾燥条件を定めるようにしても良い。また、前記液体材料を配置する工程に先立って行われる工程であり、前記基板上における前記液体材料を配置しない部分を疎液性とする処理を施す工程をさらに含む方法であっても良い。
また、本発明に係る半導体装置は、基板上に配置されたチャネル領域を有する半導体膜と、少なくとも前記半導体膜におけるチャネル領域を覆うゲート絶縁膜と、前記ゲート絶縁膜上の前記チャネル領域と対峙する領域に配置されたゲート電極とを備え、前記ゲート絶縁膜の膜厚は、当該ゲート絶縁膜の周縁部において漸次変化しており、前記ゲート絶縁膜の膜厚が漸次変化している領域の幅をDとし、前記周縁部から前記チャネル領域の最も近い位置までの距離をLとした場合、L≧Dの関係が成立していることを特徴とする。
また、本発明に係る別の半導体装置は、基板上に配置されたゲート電極と、少なくとも前記ゲート電極におけるチャネル領域と対峙する部分を覆うゲート絶縁膜と、前記ゲート絶縁膜上に配置された前記チャネル領域を有する半導体膜とを備え、前記ゲート絶縁膜の膜厚は、当該ゲート絶縁膜の周縁部において漸次変化しており、前記ゲート絶縁膜の膜厚が漸次変化している領域の幅をDとし、前記周縁部から前記チャネル領域の最も近い位置までの距離をLとした場合、L≧Dの関係が成立していることを特徴とする。
また、上記半導体装置を電気光学装置や電子デバイスに適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
以下、本発明に係る実施形態について図面を参照しながら説明する。
A.第1実施形態
図1〜図5は、第1実施形態に係るトップゲート型のTFT(半導体装置)の製造プロセスを説明するための図である。
図1〜図5は、第1実施形態に係るトップゲート型のTFT(半導体装置)の製造プロセスを説明するための図である。
まず、図1(a)に示すように、ガラス基板などの基板11に対して必要に応じてTEOS(テトラエトキシラン)や酸素ガスなどを原料としてプラズマCVD法により厚さ約200〜500nmのシリコン酸化膜からなる下地絶縁膜201を形成する。なお、下地絶縁膜としてシリコン酸化膜の他にシリコン窒化膜やシリコン酸化窒化膜を設けても良い。こうした絶縁膜を設けることにより、ガラス基板からの汚染を防止することが可能となる。
次に、基板11の温度を約350℃に設定して、下地絶縁膜201の表面にプラズマCVD法などを用いて厚さ約30〜70nmのアモルファスシリコン膜からなる半導体膜200を形成する。半導体膜としては、アモルファスシリコン膜に限定されず、微結晶半導体膜などのアモルファス構造を含む半導体膜や多結晶半導体膜でも良い。また、アモルファスシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜であっても良い。
続いて、この半導体膜200に対してレーザアニール法や、急速加熱法(例えば、ランプアニール法やフラッシュアニール法)などの結晶化工程を行い、半導体膜200をポリシリコン膜に結晶化する。レーザアニール法では、例えばエキシマレーザでビームの長寸が400nmのラインビームを用い、その出力強度は例えば400mJ/cm2とする。なお、YAGレーザの第2高調波或いは第3高調波を用いても良い。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の90%に相当する部分が各領域ごとに重なるようにラインビームを走査するのが良い。
次に、図1(b)に示すように、フォトリソグラフィ法等を用いたパターニングにより、半導体膜(シリコン膜)200として不要な部分を除去し、各TFTのサイズに応じた島状の半導体膜202A、202Bを形成する。
この半導体膜の膜パターンの形状やサイズは、形成すべきTFTのサイズに応じて決定されるため、同一基板上にサイズが異なる複数の膜パターン(図1(b)では、半導体膜202A、202B)が形成されることになる。表示装置が形成される基板を例に説明すると、画素回路を構成するTFTと画素回路の周辺に形成される駆動回路を構成するTFTとではトランジスタサイズが異なり、また、一般的に各回路を構成するTFTのサイズも一種類ではなく、複数種類存在する。なお、各半導体膜202A、202Bのパターニングの際には、該半導体膜の下層の下地絶縁膜201も多少エッチングされるため、半導体膜の形成によって生ずる段差は該半導体膜の膜厚よりも少し大きくなる。例えば、半導体膜の膜厚が50nmであれば、下地絶縁膜201は10〜50nm程度エッチングされるため、半導体膜の形成によって生ずる段差は60〜100nm程度になる。
上記の如くサイズが異なる複数の半導体膜202A、202Bを形成すると、図1(c)及び図2に示すように、各半導体膜202A、202Bを囲繞するように隔壁210を形成する。図1(c)及び図2に示す隔壁210は、仕切り部材として機能する隆起物であり、例えば樹脂材料(レジスト材等)を用いて形成される。この隔壁210はCVD法等を用いて形成することができるが、もちろん、他の方法(ディップコート法などの塗布法)を用いて形成しても良い。
次に、隔壁210によって囲繞された領域(以下、囲繞領域)内に、液滴吐出法(インクジェット法)によりゲート絶縁膜を形成するための液体材料を配置し、これを100℃〜200℃程度の温度で乾燥し、さらに350℃〜400℃の温度で60分程度焼成することで図1(d)に示すようなゲート絶縁膜220を得る。ここで、液体材料としては、例えばペルヒドロポリシラザンを有機溶媒(例えば20%キシレン溶液)で溶解したものを用いることができる。なお、以下の説明では、便宜上、半導体膜202Aが存在する囲繞領域を囲繞領域SAと呼び、半導体膜202Bが存在する囲繞領域を囲繞領域SBと呼ぶ。
図3は、囲繞領域SA内に配置した液体材料からゲート絶縁膜が形成されるまでの過程を例示した図である。
まず、図3(a)に示すように、囲繞領域SA内に液体材料が配置されると、液体表面と隔壁210の側面(又は隔壁210の側面と上面の境界部)が接することになる。
その後、上記焼成により液体の乾燥が始まると、該液体は漸次体積を減少させ、これに伴い液体表面と隔壁210の接触位置も漸次下方に移動してゆく(図3(b)参照)。なお、このときの接触部分TP1の液面の形状は、該液体と隔壁210の表面の接触角で決まる。
その後、上記焼成により液体の乾燥が始まると、該液体は漸次体積を減少させ、これに伴い液体表面と隔壁210の接触位置も漸次下方に移動してゆく(図3(b)参照)。なお、このときの接触部分TP1の液面の形状は、該液体と隔壁210の表面の接触角で決まる。
さらに液体の乾燥が進むと、固体の析出が開始される。固体の析出が開始されることで液体の体積は更に減少してゆくが、この液体の固体化は固体の析出が開始されたときの接触部分TP2を起点として進むため、液体表面はこの接触部分TP2よりも低くなる(図3(c)参照)。そして最終的に液体の固体化が完了すると、図1(d)に示すように、隔壁210の近傍において膜厚が厚いゲート絶縁膜220が形成されることになる。
図4は、図1(d)に示す囲繞領域SA部分の拡大図である。
図4に示すように、ゲート絶縁膜220の膜厚は、隔壁210の近傍において漸次変化しており、具体的には、隔壁210の側壁から離れるにつれ、該膜厚は漸次減少している。本実施形態では、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域SA内にある半導体膜202Aの最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。例えば、Dの値が0.数μm〜2・3μmとなるような条件で液体材料を乾燥させる場合には、Lの値を5μm程度に設定する。このような制御が行われることにより、半導体膜202Aの直上には平坦性の高いゲート絶縁膜220が形成されることになる。なお、膜厚が略均一な部分(平坦性の高い部分)のゲート絶縁膜220の膜厚Dは、例えば10〜200nmに制御される。
図4に示すように、ゲート絶縁膜220の膜厚は、隔壁210の近傍において漸次変化しており、具体的には、隔壁210の側壁から離れるにつれ、該膜厚は漸次減少している。本実施形態では、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域SA内にある半導体膜202Aの最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。例えば、Dの値が0.数μm〜2・3μmとなるような条件で液体材料を乾燥させる場合には、Lの値を5μm程度に設定する。このような制御が行われることにより、半導体膜202Aの直上には平坦性の高いゲート絶縁膜220が形成されることになる。なお、膜厚が略均一な部分(平坦性の高い部分)のゲート絶縁膜220の膜厚Dは、例えば10〜200nmに制御される。
このように液体材料を乾燥、焼成してゲート絶縁膜220を形成すると、図5(a)に示すようにウェットエッチング等を利用して隔壁210を基板11から除去する。ここで、隔壁の耐熱性が高い場合には、十分高い温度で焼成を行うことができるが、隔壁の耐熱性が低い場合には、高い温度での焼成ができない。このような場合には、隔壁の耐熱性がある温度範囲で焼成した後、隔壁210を基板11から除去してから高い温度での焼成をすれば良い。
その後、図5(b)に示すように、ゲート絶縁膜220の上にゲート電極223を形成し、このゲート電極223をマスクとして不純物イオンを導入する。これにより、不純物の濃度が高いソース・ドレイン領域224、225が自己整合的に形成されるとともに、ゲート電極223によって覆われて不純物が導入されなかったチャネル領域226が形成される。
そして、ゲート電極223の表面側に層間絶縁膜250を形成し(図5(c)参照)、フォトリソグラフィ法等によってパターニングして所定のソース電極位置、ドレイン電極位置にコンタクトホールを形成する。層間絶縁膜250としては、例えばシリコン酸化窒化膜やシリコン酸化膜等のシリコンを含む単層若しくは積層の絶縁膜を用いれば良い。
尚、層間絶縁膜を液体材料を用いて形成すれば、ゲート絶縁膜がその端部で盛り上がった形状になっている部分を平坦化することができる。
尚、層間絶縁膜を液体材料を用いて形成すれば、ゲート絶縁膜がその端部で盛り上がった形状になっている部分を平坦化することができる。
続いて、層間絶縁膜250の上にアルミニウム膜、クロム膜、タンタル膜などの導電膜(例えば、厚さ200nm〜800nm)を形成した後、形成すべきソース電極及びドレイン電極の位置にパターニング用マスク(図示略)等を形成してパターニングを行うことにより、ソース電極260、ドレイン電極265を同時に形成する(図5(c)参照)。なお、以上説明したプロセスは、囲繞領域SB内においても同様に行われるが、重複説明を避けるため割愛する。このような工程が行われる結果、サイズの異なる複数のトップゲート型のTFTが基板11上に形成されることになる。
以上説明したように、本実施形態によれば、サイズの異なる半導体膜202A、202Bが隔壁210によって囲繞された囲繞領域SA、SB内に液体材料を配置し、これを乾燥、焼成することによりゲート絶縁膜220を形成する。ここで、ゲート絶縁膜220の膜厚は、隔壁210の側壁から離れるにつれ漸次変化しているが、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域内にある半導体膜202の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。これにより、サイズの異なる各半導体膜202A、202Bの直上に平坦性の高い均一な膜厚のゲート絶縁膜220をそれぞれ形成することが可能となる。
また、上記の如くゲート絶縁膜220を塗布法で形成するため、段差があってもゲート絶縁膜220の表面を平坦に形成することができるため、ゲート耐圧の低下やリーク電流の増加といった問題を未然に抑制することが可能となる。
ここで、上記例では各半導体膜202を囲繞するように隔壁210を形成したが(図2参照)、これに限定する趣旨ではなく、少なくとも半導体膜202におけるチャネル領域226となる部分を囲繞するように隔壁210を形成すれば良い(図6参照)。かかる構成によれば、チャネル領域226の直上に平坦性の高い均一な膜厚のゲート絶縁膜220を形成することができるため、上記例と同様、ゲート耐圧の低下やリーク電流の増加といった問題を未然に抑制することが可能となる。
B.第2実施形態
上述した第1実施形態では、隔壁210を形成することによって膜厚が漸次変化するゲート絶縁膜220を形成したが(図4参照)、隔壁210を形成するのではなく、以下に示す液滴の「ピニング現象」を利用することにより、膜厚が漸次変化するゲート絶縁膜220を形成しても良い。
上述した第1実施形態では、隔壁210を形成することによって膜厚が漸次変化するゲート絶縁膜220を形成したが(図4参照)、隔壁210を形成するのではなく、以下に示す液滴の「ピニング現象」を利用することにより、膜厚が漸次変化するゲート絶縁膜220を形成しても良い。
図7は、ピニング現象を説明するための図である。
一般に、溶質または分散質(以下併せて「溶質等」という。)を含む液滴lが基板上に配置された場合、該液滴lは周縁部(エッジ)Eにおいて乾燥の進行が速い。このため、乾燥の初期段階においては、液滴の周縁部Eにおいて液体が急速に蒸発し、固形分濃度が上昇する傾向にある。このとき、液滴lの周縁部Eにおける固形分濃度が飽和濃度に達すると、その周縁部Eにおいて固形分が局所的に析出する。すると、この析出した固形分によって液滴の縁がピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮(外形の収縮)が抑制され、乾燥膜Mが形成される。このように、周縁部Eで析出した固形分によって乾燥に伴う液滴lの収縮が抑制される現象を「ピニング現象」と呼ぶ。本実施形態では、この「ピニング現象」を利用することで膜厚が漸次変化するゲート絶縁膜220を形成する。
一般に、溶質または分散質(以下併せて「溶質等」という。)を含む液滴lが基板上に配置された場合、該液滴lは周縁部(エッジ)Eにおいて乾燥の進行が速い。このため、乾燥の初期段階においては、液滴の周縁部Eにおいて液体が急速に蒸発し、固形分濃度が上昇する傾向にある。このとき、液滴lの周縁部Eにおける固形分濃度が飽和濃度に達すると、その周縁部Eにおいて固形分が局所的に析出する。すると、この析出した固形分によって液滴の縁がピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮(外形の収縮)が抑制され、乾燥膜Mが形成される。このように、周縁部Eで析出した固形分によって乾燥に伴う液滴lの収縮が抑制される現象を「ピニング現象」と呼ぶ。本実施形態では、この「ピニング現象」を利用することで膜厚が漸次変化するゲート絶縁膜220を形成する。
図8は、第2実施形態に係るトップゲート型のTFTの製造プロセスを説明するための図であり、前掲図3に対応する図である。なお、図8において図3と対応する部分には同一符号を付し、詳細な説明を省略する。
図8(a)に示すように、半導体膜202A上にゲート絶縁膜を形成するための液体材料lが配置されると、周縁部Eにおける固形分濃度が中央部よりも先に飽和濃度に達し、該周縁部Eにおいてゲート絶縁膜を形成する材料(以下、ゲート絶縁膜形成材料)の析出が始まる(図8(b)参照)。すると、析出したゲート絶縁膜形成材料によって液滴の周縁部Eがピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮(外径の収縮)が抑制される「ピニング現象」がおこる。周縁部Eにおける乾燥速度は中央部の乾燥速度よりも速いため、液滴中央部から周縁部Eに向かう液体の流れが生じ、ゲート絶縁膜形成材料が周縁部Eに運ばれる。その後、乾燥して乾燥膜Mを得た後(図8(c)参照)、これを焼成することにより、図9に示すようなゲート絶縁膜220を得る。
具体的には、ゲート絶縁膜220の膜厚が漸次減少する部分の幅をDとし、ゲート絶縁膜220の周縁部Eから半導体膜202Aの最も近い部分までの距離をLとした場合、L≧Dが成立するようなゲート絶縁膜220を得る。かかるゲート絶縁膜220を得るために、本実施形態では、ゲート絶縁膜形成材料を含む液滴の周縁部Eにおける固形分濃度が中央部の固形分濃度よりも早く飽和濃度に達するように、当該液体材料の乾燥条件(例えば、基板の温度調整など)を定めている。なお、この後の工程については第1実施形態と同様に説明することができるため、これ以上の説明は割愛する。以上説明したように、本実施形態によれば、第1実施形態において説明した隔壁210を形成する必要がないため、第1実施形態に係る製造プロセスと比較して製造コスト等を抑えることが可能となる。なお、上記例では、半導体膜202Aの全体を覆うようにゲート絶縁膜220を形成したが、本発明はこれに限る趣旨ではなく、少なくとも半導体膜202におけるチャネル領域226(図5参照)となる部分を覆うようにゲート絶縁膜220を形成すれば良い。
また、上記例では、ゲート絶縁膜形成材料を含む液滴を直接半導体膜202Aの上に配置したが、該液滴を所望位置に精度良く配置するために、該液滴を配置しない部分を疎液性とする一方、該液滴を配置する部分を親液性とする処理を施しても良い。
具体的には、ゲート絶縁膜液性材料を含む液滴を配置する工程に先立ち、疎液性とする部分(すなわち該液滴を配置しない部分)に自己組織化膜(Self-Assembled Monolayer;以下、SAM膜という)を形成する。SAM膜とは、基板など下地層等構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。SAM膜はフォトレジスト材等の樹脂膜とは異なり、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。即ち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができ、微細なパターニングをする際に特に有用である。なお、SAM膜を構成する化合物としては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン等が挙げられる。使用に際しては、一つの化合物を単独で用いるのも好ましいが、2種以上の化合物を組み合わせて使用しても、本発明の所期の目的を損なわなければ制限されない。本実施例では、SAM膜をパターニングすることにより、疎液性とする部分についてはSAM膜を残す一方、親液性とする部分についてはSAM膜を除去する。
親液性領域及び撥液性領域の形成に関して詳細に説明すると、まず、基板前面に上記化合物からなるSAM膜を形成する。次いで、液体材料を配置しない部分を疎液性とすべく、SAM膜をパターニングする。この結果、露出した部分は液体材料に対して濡れ性を持った親液性となり、SAM膜が残存している部分は液体材料に対して濡れ性を持っていない撥液性となる。なお、SAM膜のパターニング方法としては、紫外線照射法、電子ビーム照射法、X線照射法、Scanning Probe microscope(SPM)法等が適用可能である。本発明においては、紫外線照射法が好ましく用いられる。例えば、紫外線照射法を採用した場合、親液性部分及び撥液性部分のパターンは各フォトマスクのパターンに合わせて形成できる。以上説明した構成によれば、ゲート絶縁膜形成材料を含む液滴を基板上の所望位置に精度良く配置することができる。
C.第3実施形態
上述した第1実施形態ではトップゲート型のTFTを形成する場合について説明したが、ボトムゲート型のTFTを形成する場合にも適用可能である。
上述した第1実施形態ではトップゲート型のTFTを形成する場合について説明したが、ボトムゲート型のTFTを形成する場合にも適用可能である。
図10〜図12は、第3実施形態に係るボトムゲート型のTFTの製造プロセスを説明するための図である。なお、前掲図1〜図5に対応する部分には同一符号を付し、詳細な説明は省略する。
まず、図10(a)に示すように、基板11に下地絶縁膜201を形成した後、この下地絶縁膜201の上にゲート電極223を形成する(図10(b)参照)。ゲート電極の形成方法としては、例えばスパッタ法、無電解メッキ法などがあるが、いずれの方法を採用するかは適宜設定・変更可能である。
ゲート電極223を形成すると、図10(c)及び図11に示すように、ゲート電極223を囲繞するように隔壁210を形成する。
ゲート電極223を形成すると、図10(c)及び図11に示すように、ゲート電極223を囲繞するように隔壁210を形成する。
次に、図10(d)に示すように、隔壁210によって囲繞された囲繞領域内に、液滴吐出法によりゲート絶縁膜を形成するための液体材料を配置し、これを乾燥、焼成することでゲート絶縁膜220を形成する。なお、ゲート絶縁膜220の形成方法等については、第1実施形態と同様に説明することができるため省略する。このように、液体材料を乾燥、焼成してゲート絶縁膜220を形成すると、ウェットエッチング等を利用して隔壁210を基板11から除去する(図12(a)参照)。なお、隔壁210の耐熱性が低い場合には、上述した第1実施形態と同様、焼成前に隔壁210を基板11から除去し、その後に焼成すれば良い。
その後、液体材料を用いてゲート電極223と対峙する領域をチャネル領域226とする半導体膜605を形成すると共に、ソース領域224となる不純物がドープされたシリコン膜606、ドレイン領域225となる不純物がドープされたシリコン膜607を形成する(図12(b)参照)。ここで、半導体膜605はプラズマCVD法やスパッタ法を用いて形成することができる。なお、ソース・ドレイン領域となる不純物がドープされた各シリコン膜606、607の形成方法としては、例えばモノシランガスとフォスフィンガスなどのドーパントガスを用いたプラズマCVD法や、珪素化合物の塗布膜からシリコン膜を形成した後、SOG−PSG膜を塗布形成し、熱処理で溶媒を除去してレーザアニールを行う方法を採用することができる。そして、各シリコン膜606、607の上に液体材料等を用いて各電極(図示略)を形成することで、ボトムゲート型のTFTが基板11上に形成される。
以上説明したように、本実施形態によれば、ボトムゲート型のTFTについて平坦性の高い均一な膜厚のゲート絶縁膜220を形成することができる。これにより、上述した第1実施形態と同様、ゲート耐圧の低下やリーク電流の増加といった問題を未然に抑制することが可能となる。なお、本実施形態では、説明の便宜上、ボトムゲート型のTFTを1つ形成する場合について説明したが、ボトムゲート型のTFTを複数形成する場合に適用できるのはもちろんである。
また、上記例ではゲート電極223を囲繞するように隔壁210を形成したが(図11参照)、これに限定する趣旨ではなく、少なくともゲート電極223におけるチャネル領域226と対峙する部分を囲繞するように隔壁210を形成すれば良い(図13参照)。かかる構成によれば、少なくともチャネル領域226の直下に平坦性の高い均一な膜厚のゲート絶縁膜220を形成することができるため、上記例と同様、ゲート耐圧の低下やリーク電流の増加といった問題を未然に抑制することが可能となる。なお、以上説明したボトムゲート型のTFTに対し、上記第2実施形態に係る技術思想を適用しても良いのはもちろんである。
D.第4実施形態
上述した各実施形態では、インクジェット法によってゲート絶縁膜220を形成したが、液体材料を用いた他の方法(例えば、スピンレス法やディップコーティング法、スピンコート法)によって形成しても良い。或いは、液体材料を用いた成膜方法とCVD法やスパッタ法などの組み合わせでもよい。図14は、スピンレス法を用いた絶縁膜の形成方法を説明するための図である。
上述した各実施形態では、インクジェット法によってゲート絶縁膜220を形成したが、液体材料を用いた他の方法(例えば、スピンレス法やディップコーティング法、スピンコート法)によって形成しても良い。或いは、液体材料を用いた成膜方法とCVD法やスパッタ法などの組み合わせでもよい。図14は、スピンレス法を用いた絶縁膜の形成方法を説明するための図である。
ノズルヘッド500は、ゲート絶縁膜形成用の液体材料を吐出するものであり、図示せぬ保持部材によって固着支持されている。このノズルヘッド500の突出部510は、基板610の表面と隙間Gを保って互いに平行になるように配置されている。この突出部510には、基板610のY方向の長さ(幅)よりもわずかに小さな長さに設定された吐出口(図示略)が設けられ、図示せぬコントローラからの指示に従ってX方向に搬送される基板610の表面にゲート絶縁膜形成用の液体材料を吐出(塗布)し、これにより各ゲート絶縁膜を形成する。なお、図14ではノズルヘッド500の吐出口が下に向いている場合を例示したが、上記液体材料の物性や流動特性に応じて吐出口を上に向け、この状態で基板610の表面に液体材料を吐出するようにしても良い。
以上、スピンレス法を用いて絶縁膜を形成する方法について説明したが、ディップコーティング法や液滴吐出法によってゲート絶縁膜を形成しても良い。ディップコーティング法を含めて、液体材料を用いてゲート絶縁膜を形成する際には、前処理として基板全面を親液性とする処理を施すのが望ましい。このような処理として例えば酸素プラズマやUV照射などの処理がある。かかる前処理を施した基板をゲート絶縁膜形成用の液体材料に浸漬し、これを引き上げて乾燥等することで基板上にゲート絶縁膜形成用の液体材料を塗布するようにしても良い。なお、各ゲート絶縁膜の形成に際しては同一種類の塗布法を用いても良いが、異なる種類の塗布法を適宜組み合わせて用いても良い。たとえば、ゲート絶縁膜形成用の液体材料を基板に複数回塗布する際には、少なくとも1回は液滴吐出法によって塗布したり、少なくとも最初の1回はスピンレスコート法によって塗布したり、少なくとも最初の1回はスピンコート法によって塗布するようにしても良い。
E.第5実施形態
図15は、第5実施形態に係る電気光学装置の一種である有機EL表示装置100の接続図を示す。
図15は、第5実施形態に係る電気光学装置の一種である有機EL表示装置100の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量、上述したゲート絶縁膜220を有するTFT111〜114を備えて構成される。一方、駆動回路領域に形成された各駆動回路101、102は、上述したゲート絶縁膜220を有する複数のTFT(図示略)を備えて構成されている。駆動回路101からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路102からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
F.第6実施形態
図16は、第6実施形態に係る電子デバイスを例示した図である。
図16(a)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)100、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図16(b)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)100、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
図16は、第6実施形態に係る電子デバイスを例示した図である。
図16(a)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)100、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図16(b)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)100、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
図16(c)は、本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ250は、電気光学装置(表示パネル)100、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
図16(d)は、本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置(表示パネル)100、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図16(e)は、本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター370は、電気光学装置(光変調器)100、光源372、合成光学系373、ミラー374、375を筐体371内に備えている。本発明は、例えば光変調器100における画素回路及び駆動回路が配されている基板の製造に適用される。図16(f)は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター380は、電気光学装置(画像表示源)100及び光学系381を筐体382内に備え、画像をスクリーン383に表示可能になっている。本発明は、例えば画像表示源100における画素回路及び駆動回路が配されている基板の製造に適用される。
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した各実施形態では、平坦化する膜としてゲート絶縁膜220を例示したが、あらゆる固体膜(例えば層間絶縁膜等)に適用可能である。また、上述した実施形態では、回路素子の一例としてTFT(薄膜トランジスタ)を例示したが、他の回路素子に適用しても良いのはもちろんである。
11・・・基板、201・・・下地絶縁膜、202A、202B・・・半導体膜、210・・・隔壁、220・・・ゲート絶縁膜、SA、SB・・・囲繞領域、223・・・ゲート電極、224・・・ソース領域、225・・・ドレイン領域、226・・・チャネル領域、260・・・ソース電極、265・・・ドレイン電極、250・・・層間絶縁膜、605・・・半導体膜、606、607・・・シリコン膜。
Claims (12)
- 基板上にチャネル領域となる部分を含む半導体膜を形成する工程と、
少なくとも前記半導体膜におけるチャネル領域を囲繞する隔壁を前記基板上に形成する工程と、
前記隔壁によって囲繞された領域内にゲート絶縁膜を形成するための液体材料を配置する工程と、
前記隔壁近傍において膜厚が漸次変化するゲート絶縁膜を前記液体材料から形成する工程とを含み、
前記ゲート絶縁膜の膜厚が漸次変化する部分の幅をDとし、前記隔壁から前記囲繞領域内にある前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立することを特徴とする半導体装置の製造方法。 - 基板上にゲート電極を形成する工程と、
少なくとも前記ゲート電極におけるチャネル領域と対峙する部分を囲繞する隔壁を前記基板上に形成する工程と、
前記隔壁によって囲繞された領域内にゲート絶縁膜を形成するための液体材料を配置する工程と、
前記隔壁近傍において膜厚が漸次変化するゲート絶縁膜を前記液体材料から形成する工程と、
前記チャネル領域となる部分を含む半導体膜を前記ゲート絶縁膜上に形成する工程とを含み、
前記ゲート絶縁膜の膜厚が漸次変化する部分の幅をDとし、前記隔壁から前記囲繞領域内にある前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立することを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、前記隔壁近傍におけるゲート絶縁膜の膜厚は、前記隔壁から離れるにつれ漸次減少することを特徴とする半導体装置の製造方法。
- 請求項1〜3のいずれか1の請求項に記載の半導体装置の製造方法において、前記液体材料を配置する工程では、液滴吐出法によって前記液体材料を配置することを特徴とする半導体装置の製造方法。
- 請求項4に記載の半導体装置の製造方法において、前記液体材料は、ペルヒドロポリシラザンを含有する液体材料であることを特徴とする半導体装置の製造方法。
- 基板上にチャネル領域となる部分を含む半導体膜を形成する工程と、
ゲート絶縁膜を形成するための液体材料を前記チャネル領域となる部分に配置する工程と、
前記液体材料を乾燥することにより、膜厚が周縁部から中央部に向けて漸次減少するゲート絶縁膜を形成する工程とを含み、
前記ゲート絶縁膜の膜厚が漸次減少する部分の幅をDとし、前記ゲート絶縁膜の周縁部から前記チャネル領域の最も近い部分までの距離をLとした場合、L≧Dの関係が成立することを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、前記ゲート絶縁膜を形成する工程では、前記チャネル領域となる部分に配置された液体材料の周縁部の固形分濃度が中央部の固形分濃度よりも早く飽和濃度に達するように、当該液体材料の乾燥条件を定めることを特徴とする半導体装置の製造方法。
- 請求項6または7に記載の半導体装置の製造方法において、前記液体材料を配置する工程に先立って行われる工程であり、前記基板上における前記液体材料を配置しない部分を疎液性とする処理を施す工程をさらに含むことを特徴とする半導体装置の製造方法。
- 基板上に配置されたチャネル領域を有する半導体膜と、
前記半導体膜におけるチャネル領域を覆うゲート絶縁膜と、
前記ゲート絶縁膜上の前記チャネル領域と対峙する領域に配置されたゲート電極とを備え、
前記ゲート絶縁膜の膜厚は、当該ゲート絶縁膜の周縁部において漸次変化しており、
前記ゲート絶縁膜の膜厚が漸次変化している領域の幅をDとし、前記周縁部から前記チャネル領域の最も近い位置までの距離をLとした場合、L≧Dの関係が成立していることを特徴とする半導体装置。 - 基板上に配置されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に配置されたチャネル領域を有する半導体膜とを備え、
前記ゲート絶縁膜の膜厚は、当該ゲート絶縁膜の周縁部において漸次変化しており、
前記ゲート絶縁膜の膜厚が漸次変化している領域の幅をDとし、前記周縁部から前記チャネル領域の最も近い位置までの距離をLとした場合、L≧Dの関係が成立していることを特徴とする半導体装置。 - 請求項9または10に記載の半導体装置を備えることを特徴とする電気光学装置。
- 請求項9または10に記載の半導体装置を備えることを特徴とする電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004326078A JP2006100757A (ja) | 2004-08-30 | 2004-11-10 | 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249918 | 2004-08-30 | ||
JP2004326078A JP2006100757A (ja) | 2004-08-30 | 2004-11-10 | 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100757A true JP2006100757A (ja) | 2006-04-13 |
Family
ID=36240234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004326078A Pending JP2006100757A (ja) | 2004-08-30 | 2004-11-10 | 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100757A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008073911A (ja) * | 2006-09-20 | 2008-04-03 | Konica Minolta Holdings Inc | スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法 |
WO2008117450A1 (ja) * | 2007-03-27 | 2008-10-02 | Pioneer Corporation | 有機トランジスタの製造方法及び有機トランジスタ |
WO2010143283A1 (ja) * | 2009-06-10 | 2010-12-16 | パイオニア株式会社 | コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 |
-
2004
- 2004-11-10 JP JP2004326078A patent/JP2006100757A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008073911A (ja) * | 2006-09-20 | 2008-04-03 | Konica Minolta Holdings Inc | スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法 |
WO2008117450A1 (ja) * | 2007-03-27 | 2008-10-02 | Pioneer Corporation | 有機トランジスタの製造方法及び有機トランジスタ |
WO2010143283A1 (ja) * | 2009-06-10 | 2010-12-16 | パイオニア株式会社 | コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 |
JP4976590B2 (ja) * | 2009-06-10 | 2012-07-18 | パイオニア株式会社 | コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4731913B2 (ja) | パターンの形成方法および半導体装置の製造方法 | |
US8322847B2 (en) | Liquid droplet ejection system and control program of ejection condition of compositions | |
US7642038B2 (en) | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus | |
KR101061891B1 (ko) | 배선의 제작 방법 | |
US7868957B2 (en) | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same | |
JP5256315B2 (ja) | 表示装置の作製方法 | |
JP4667051B2 (ja) | 半導体装置の作製方法 | |
JP4200983B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 | |
TW200528825A (en) | Display device, manufacturing method thereof, and television receiver | |
JP4666999B2 (ja) | 配線及び薄膜トランジスタの作製方法 | |
JP2009259457A (ja) | 有機エレクトロルミネッセンス素子とその製造方法、及び電子機器 | |
JP2006100757A (ja) | 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス | |
US7521299B2 (en) | Method of manufacturing transistor, method of manufacturing electro-optical device, and method of manufacturing electronic device | |
JP3966306B2 (ja) | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2006140335A (ja) | 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法 | |
JP5201791B2 (ja) | 表示装置及び電子機器 | |
JP2006237477A (ja) | 半導体装置の製造方法、電気光学装置及び電子機器 | |
JP2007012672A (ja) | 半導体装置、半導体装置の製造方法、電気光学装置及び電子機器 | |
JP2006086437A (ja) | ゲート絶縁膜の形成方法、半導体装置、電気光学装置及び電子デバイス | |
JP2006140336A (ja) | 薄膜半導体装置の製造方法 | |
JP5505733B2 (ja) | 半導体装置の製造方法 | |
JP2007140323A (ja) | 膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、電子機器 | |
JP4915047B2 (ja) | 半導体装置の製造方法 | |
JP2006086434A (ja) | 多層配線基板、半導体装置、半導体基板、半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2008010454A (ja) | 金属配線形成方法 |