JP2005045694A - 薄膜バルク音響共振子およびその製造方法 - Google Patents
薄膜バルク音響共振子およびその製造方法 Download PDFInfo
- Publication number
- JP2005045694A JP2005045694A JP2003279651A JP2003279651A JP2005045694A JP 2005045694 A JP2005045694 A JP 2005045694A JP 2003279651 A JP2003279651 A JP 2003279651A JP 2003279651 A JP2003279651 A JP 2003279651A JP 2005045694 A JP2005045694 A JP 2005045694A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lower electrode
- piezoelectric film
- gap
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】エアブリッジ構造型ＦＢＡＲにおいて、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と低コスト化、および、さらに優れた共振特性（圧電膜の高配向化や緻密化）を有するＦＢＡＲを提供する。
【解決手段】基板１０と、空隙Ｖ領域を除いて基板１０上に形成された支持層２０と、空隙Ｖを含む領域において基板１０上に形成された、下部電極１１、圧電膜１２および上部電極１３の積層体とを有し、空隙Ｖは、基板１０と下部電極１１の間に、少なくとも一部が基板１０の表面より上方に位置するように形成され、共振領域を構成している構成とする。あるいは、空隙の端部の形状に対応する段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられた構成などとする。
【選択図】図１
【解決手段】基板１０と、空隙Ｖ領域を除いて基板１０上に形成された支持層２０と、空隙Ｖを含む領域において基板１０上に形成された、下部電極１１、圧電膜１２および上部電極１３の積層体とを有し、空隙Ｖは、基板１０と下部電極１１の間に、少なくとも一部が基板１０の表面より上方に位置するように形成され、共振領域を構成している構成とする。あるいは、空隙の端部の形状に対応する段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられた構成などとする。
【選択図】図１
Description
本発明は、薄膜バルク音響共振子（ＦＢＡＲ：Thin Film Bulk Acoustic Wave Resonators ）およびその製造方法に関するものである。
携帯電話などのワイヤレス通信システムやワイヤレスセンシングシステムにおける送信フィルタやデュプレクサなどの回路に用いられる素子として、フィルタ特性などに優れ装置の小型化を可能にするＦＢＡＲは注目を浴びている。
上記のＦＢＡＲの構造および製造方法としては、（１）基板加工方式、（２）裏面ＶＩＡ方式、（３）エアブリッジ方式、および（４）多層音響ミラー方式およびこれらを組み合わせた方式などが知られている。
上記の中で、特にエアブリッジ方式あるいはそれを組み合わせた方式は、製造方法上の複雑な工程を簡略化でき、低コスト化の可能性が高い方法の一つとして知られている。
上記の中で、特にエアブリッジ方式あるいはそれを組み合わせた方式は、製造方法上の複雑な工程を簡略化でき、低コスト化の可能性が高い方法の一つとして知られている。
例えば、非特許文献１には、エアブリッジ方式のＦＢＡＲの製造方法において、酸化亜鉛（ＺｎＯ）からなる犠牲層を用いて基板上にエアブリッジを形成することが可能であることの記載がある。
また、非特許文献２には、エアブリッジ方式のＦＢＡＲの製造方法において、犠牲膜にＣｕ膜を採用することで、効果的な特性を有するＦＢＡＲを製造できることの記載がなされている。
さらに、特許文献１には、ＦＢＡＲを形成するための改良された方法や、従来用いられてきた基板より効果的な特性を持った基板上に形成されたＦＢＡＲについての記載がなされている。
一方、非特許文献３には、ゲルマニウム（Ｇｅ）からなる犠牲膜を用いて基板上にエアブリッジを形成することで、従来の材料の場合より効果的に半導体集積回路上にＦＢＡＲを搭載できる製造方法についての記載がなされている。
図２７は従来例に係る上記のエアブリッジ型のＦＢＡＲの構成を示す模式断面図である。
基板１００上に、下部電極１０１、圧電膜１０２、および、上部電極１０３が積層している。
ここで、下部電極１０１と基板１００の間には、所定の空隙Ｖが設けられており、圧電膜の振動を可能にする共振領域であるキャビティとなっている。
基板１００上に、下部電極１０１、圧電膜１０２、および、上部電極１０３が積層している。
ここで、下部電極１０１と基板１００の間には、所定の空隙Ｖが設けられており、圧電膜の振動を可能にする共振領域であるキャビティとなっている。
上記のエアブリッジ型のＦＢＡＲは、構造上、共振領域となる空隙に起因する凸状の表面起伏が特徴的である。このため、圧電膜に対して空隙Ｖの外周縁部に相当する部分Ｓａにおいて凸状の表面起伏に起因する段差形状が形成され、圧電膜に過大な膜応力の蓄積と集中が発生する。
上記の現象は、下部電極１０１の端部領域Ｓｂにおいても同様であり、圧電膜に対して下部電極１０１の端部領域Ｓｂにおいて下部電極１０１の端部の表面起伏に起因する段差形状が形成され、圧電膜に過大な膜応力の蓄積と集中が発生する。
上記の現象は、下部電極１０１の端部領域Ｓｂにおいても同様であり、圧電膜に対して下部電極１０１の端部領域Ｓｂにおいて下部電極１０１の端部の表面起伏に起因する段差形状が形成され、圧電膜に過大な膜応力の蓄積と集中が発生する。
ＦＢＡＲに形成される圧電膜としては、例えばＡｌＮ、ＺｎＯ、ＰＺＴなどのバルク弾性デバイスに優れた圧電定数や弾性定数を有するセラミックス系の圧電材料を採用することが望ましいが、これらの材料は一般に著しく高い脆性を有する。このため、圧電膜への局所的な応力の蓄積と集中によって圧電膜の破損ＣＲや破壊を引き起こしやすいという課題を有する。
それらセラミックス系圧電膜への部分的応力集中は、ＦＢＡＲ製造工程を付加していく際、物理的衝撃や熱処理サイクル、および付加される電極膜応力との相互作用などの影響が加わるにつれ、破損や破壊を次第に引き起こし始めることになる。
このようなわずかな工程の環境負荷が圧電膜の欠陥を誘発し、その後の工程で次第にそれらの不良が明らかになることが多い。
このようなわずかな工程の環境負荷が圧電膜の欠陥を誘発し、その後の工程で次第にそれらの不良が明らかになることが多い。
一方で、ＦＢＡＲの共振特性を向上させるためには、優れた圧電特性と弾性特性を備えた圧電膜が求められ、現在それらの圧電膜を得るにはスパッタリング法による成膜が一般的に行われており、ＡｌＮ、ＺｎＯなどでは特にＣ軸に高配向した緻密な膜を得ることが必要となる。
そのような特性を満たした膜質ほど膜自体の内部応力が高くなる傾向があり、その高内部応力はエアブリッジ型構造ＦＢＡＲの空隙周辺領域における表面起伏が一層の破損や破壊を助長する。
そのような特性を満たした膜質ほど膜自体の内部応力が高くなる傾向があり、その高内部応力はエアブリッジ型構造ＦＢＡＲの空隙周辺領域における表面起伏が一層の破損や破壊を助長する。
また、エアブリッジ構造型のＦＢＡＲは、半導体集積回路への混載化が製造工程の整合性から最も有利な構造である。しかしながら、半導体集積回路に混載する際に大きな制約となるのが、圧電膜の低温成膜化プロセス（４００℃以下のスパッタリング工程）である。
この圧電膜の低温スパッタリング工程もまた同様に、圧電膜の内部応力が高くなる傾向があり、その高内部応力はエアブリッジ型構造ＦＢＡＲの空隙周辺領域における表面起伏が一層の破損や破壊を助長する。
この圧電膜の低温スパッタリング工程もまた同様に、圧電膜の内部応力が高くなる傾向があり、その高内部応力はエアブリッジ型構造ＦＢＡＲの空隙周辺領域における表面起伏が一層の破損や破壊を助長する。
従って、エアブリッジ構造型ＦＢＡＲにおいて、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と低コスト化、および、さらに優れた共振特性（圧電膜の高配向化や緻密化）を有するＦＢＡＲの提供の実現と、このようなＦＢＡＲの半導体集積回路への混載プロセスを実現するために、この圧電膜の局所的応力集中を緩和することが大きな課題となっている。
特表２００２−５０９６４４号公報
Hiroaki Satoh, Yasuo Ebata, Hitoshi Suzuki and Choji Narahara, 「An Air-Gap Type Piezoelectric Composite Thin Film Resonator」, IEEE Proc. 39th Annual Symp. Freq. Control, pp.361-355 (1985)
「Thin Film Bulk Acoustic Wave Resonator」, IEEE Transactionon Ultrasonics, Ferroelectrics and Frequency Control (2002)
Masayoshi Esasi and Motoaki Hara, 「Alminium Nitride Thin Film 2 GHz Resonator Using Germanium Sacrificial Layer Etching」, Mems Symposium 2002 Tohoku Univ.
解決しようとする問題点は、エアブリッジ型の薄膜バルク音響共振子において、圧電膜に対して局所的応力が集中しやすい構造である点である。
本発明の薄膜バルク音響共振子は、基板と、空隙領域を除いて前記基板上に形成された支持層と、前記空隙を含む領域において前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記空隙は、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように形成され、共振領域を構成している。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、空隙領域を除く領域に、基板と下部電極、圧電膜および上部電極の積層体との間に支持層が形成されている。
ここで、空隙領域を除く領域に、基板と下部電極、圧電膜および上部電極の積層体との間に支持層が形成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から前記空隙の頂部側へ積み上げられて構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられて構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられて構成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から前記空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。
ここで、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から前記空隙の頂部側へ積み上げられて構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられて構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられて構成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から前記空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
また、本発明の薄膜バルク音響共振子は、基板と、前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている。
上記の本発明の薄膜バルク音響共振子は、基板に、下部電極、圧電膜および上部電極の積層体が形成されており、空隙領域における基板と下部電極の間に、少なくとも一部が基板の表面より上方に位置するように、共振領域を構成する空隙が構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。
ここで、下部電極の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。
また、本発明の薄膜バルク音響共振子の製造方法は、基板の表面に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から頂部側へ積み上げられて構成されている側面を有するマスク層を形成する工程と、前記マスク層および前記基板上に下部電極を形成する工程と、前記下部電極上に圧電膜を形成する工程と、前記圧電膜上に上部電極を形成する工程と、前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、前記開口部から前記マスク層の少なくとも一部を除去する工程とを有する。
上記の本発明の薄膜バルク音響共振子の製造方法は、まず、基板の表面に、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が基板側から頂部側へ積み上げられて構成されている側面を有するマスク層を形成する。
次に、マスク層および基板上に下部電極を形成し、下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
次に、マスク層および基板上に下部電極を形成し、下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
また、本発明の薄膜バルク音響共振子の製造方法は、基板の表面に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から頂部側へと連続的に変化する接面を有する曲面から構成されている側面を有するマスク層を形成する工程と、前記マスク層および前記基板上に下部電極を形成する工程と、前記下部電極上に圧電膜を形成する工程と、前記圧電膜上に上部電極を形成する工程と、前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、前記開口部から前記マスク層の少なくとも一部を除去する工程とを有する。
上記の本発明の薄膜バルク音響共振子の製造方法は、まず、基板の表面に、基板の表面に対して非平行であって基板の表面とのなす角が基板側から頂部側へと連続的に変化する接面を有する曲面から構成されている側面を有するマスク層を形成する。
次に、マスク層および基板上に下部電極を形成し、下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
次に、マスク層および基板上に下部電極を形成し、下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
また、本発明の薄膜バルク音響共振子の製造方法は、基板の表面に、所定のパターンのマスク層を形成する工程と、前記マスク層および前記基板上に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から頂部側へ積み上げられて構成されている側面を有する下部電極を形成する工程と、前記側面を被覆して前記下部電極上に圧電膜を形成する工程と、前記圧電膜上に上部電極を形成する工程と、前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、前記開口部から前記マスク層の少なくとも一部を除去する工程とを有する。
上記の本発明の薄膜バルク音響共振子の製造方法は、まず、基板の表面に、所定のパターンのマスク層を形成する。
次に、マスク層および基板上に、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から頂部側へ積み上げられて構成されている側面を有する下部電極を形成する。
次に、この側面を被覆して下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
次に、マスク層および基板上に、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から頂部側へ積み上げられて構成されている側面を有する下部電極を形成する。
次に、この側面を被覆して下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
また、本発明の薄膜バルク音響共振子の製造方法は、基板の表面に、所定のパターンのマスク層を形成する工程と、前記マスク層および前記基板上に、前記基板の表面とのなす角であって、前記マスク層を挟む角が４０°以下である面を含んで構成されている側面を有する下部電極を形成する工程と、前記側面を被覆して前記下部電極上に圧電膜を形成する工程と、前記圧電膜上に上部電極を形成する工程と、前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、前記開口部から前記マスク層の少なくとも一部を除去する工程とを有する。
上記の本発明の薄膜バルク音響共振子の製造方法は、まず、基板の表面に、所定のパターンのマスク層を形成する。
次に、マスク層および基板上に、基板の表面とのなす角であって、マスク層を挟む角が４０°以下である面を含んで構成されている側面を有する下部電極を形成する。
次に、この側面を被覆して下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
次に、マスク層および基板上に、基板の表面とのなす角であって、マスク層を挟む角が４０°以下である面を含んで構成されている側面を有する下部電極を形成する。
次に、この側面を被覆して下部電極上に圧電膜を形成し、圧電膜上に上部電極を形成する。さらに、下部電極、圧電膜および上部電極の積層体に、マスク層を露出させる開口部を形成し、開口部からマスク層の少なくとも一部を除去する。
本発明の薄膜バルク音響共振子は、エアブリッジ型の薄膜バルク音響共振子において、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されていること、あるいは、圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、基板の表面に対して非平行であって基板の表面とのなす角が異なる複数の面が、基板側から空隙の頂部側へ積み上げられている構成となっていることなどにより、圧電膜に対する局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
本発明の薄膜バルク音響共振子の製造方法は、上記の本発明の薄膜バルク音響共振子を半導体集積回路への混載プロセスにより製造することが実現できる。
以下に、本発明の薄膜バルク音響共振子（ＦＢＡＲ）およびその製造方法の実施の形態について、図面を参照して説明する。
第１実施形態
図１（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上の空隙領域を除く領域において、窒化シリコンなどからなる支持層２０が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。下部電極１１および上部電極１３は例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）などからなり、圧電膜１２は例えば窒化アルミニウム、酸化亜鉛、ＰＺＴなどからなる。
空隙領域においては、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されている。
図１（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上の空隙領域を除く領域において、窒化シリコンなどからなる支持層２０が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。下部電極１１および上部電極１３は例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）などからなり、圧電膜１２は例えば窒化アルミニウム、酸化亜鉛、ＰＺＴなどからなる。
空隙領域においては、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、下部電極１１、圧電膜１２および上部電極１３の積層体と基板１０との間に支持層２０が形成されており、所定の高さの支持層２０を形成することにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、ある程度の空隙の高さを確保しながら段差を小さく抑制することができるので、圧電膜に対する局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
上記のＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。なお、空隙Ｖを挟む角度を４０°以下とする理由は後述する実験結果による。
即ち、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となっていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
即ち、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となっていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
さらに、空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面が、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。
即ち、段差部における下部電極１１の内壁面ｂとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角βが４０°以下となっていることが好ましい。
即ち、段差部における下部電極１１の内壁面ｂとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角βが４０°以下となっていることが好ましい。
また、空隙Ｖの端部の形状に対応する上部電極１３と圧電膜１２の界面の段差部における上部電極１３と圧電膜１２の界面が、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。
即ち、段差部における上部電極１３と圧電膜１２の界面ｃとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角γが４０°以下となっていることが好ましい。
即ち、段差部における上部電極１３と圧電膜１２の界面ｃとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角γが４０°以下となっていることが好ましい。
上記の角βや角γが４０°以下となっている場合、通常は下部電極や圧電膜は膜厚が全面に均等に形成されているので、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となるのを実現できる。
本実施形態のＦＢＡＲにおいては、支持層２０は、製造工程において用いる空隙Ｖの型となる層に対して異なるエッチング選択比をとることができる絶縁性の材料を用いることができ、例えば窒化シリコンを好ましく用いることができる。
支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角については特に限定はない。
図１（ａ）の構成のように、例えば支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角であって空隙Ｖを挟む角が、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αよりも大きくてよい。
支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角については特に限定はない。
図１（ａ）の構成のように、例えば支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角であって空隙Ｖを挟む角が、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αよりも大きくてよい。
図１（ｂ）および図１（ｃ）は図１（ａ）は本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
本実施形態に係るＦＢＡＲは、図１（ｂ）の構成のように、支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角であって空隙Ｖを挟む角が、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αよりも小さくてもよく、また、図１（ｃ）に示すように、支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓと直交する構成であってもよい。
図１（ｂ）および図１（ｃ）においても、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されており、これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、ある程度の空隙の高さを確保しながら段差を小さく抑制することができ、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
本実施形態に係るＦＢＡＲは、図１（ｂ）の構成のように、支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓとのなす角であって空隙Ｖを挟む角が、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αよりも小さくてもよく、また、図１（ｃ）に示すように、支持層２０の空隙Ｖを構成する内壁面とシリコン基板１０の表面ｓと直交する構成であってもよい。
図１（ｂ）および図１（ｃ）においても、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されており、これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、ある程度の空隙の高さを確保しながら段差を小さく抑制することができ、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
また、さらに、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面ｓに対して非平行であってシリコン基板１０の表面ｓとのなす角が異なる複数の面が、シリコン基板１０側から空隙Ｖの頂部側へ積み上げられた構成とすることも好ましく、これによりさらに圧電膜に対する応力を緩和することができる。
第２実施形態
図２（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
また、空隙Ｖの底面に絶縁膜２１が形成されている。絶縁膜２１は、例えば、空隙Ｖを形成するための型として形成された膜が完全に除去されず、一部が残されることによって形成された膜である。
図２（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
また、空隙Ｖの底面に絶縁膜２１が形成されている。絶縁膜２１は、例えば、空隙Ｖを形成するための型として形成された膜が完全に除去されず、一部が残されることによって形成された膜である。
上記のＦＢＡＲにおいては、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面ｓとのなす角が異なる複数の面が、シリコン基板１０側から空隙Ｖの頂部側へ積み上げられて構成されている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1
と異なる第２の角α2 を構成する第２の面ａ2 とから構成されている。
ここでは、第１の角α1 ＜第２の角α2 となっている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1
と異なる第２の角α2 を構成する第２の面ａ2 とから構成されている。
ここでは、第１の角α1 ＜第２の角α2 となっている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角が異なる複数の面が、シリコン基板側から空隙の頂部側へ積み上げられて構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
上記のＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。
即ち、段差部における圧電膜１２と下部電極１１の界面を構成する第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
即ち、段差部における圧電膜１２と下部電極１１の界面を構成する第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
本実施形態のＦＢＡＲにおいては、空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角β1 を構成する第１の面ｂ1 と、第１の角β1 と異なる第２の角β2 を構成する第２の面ｂ2 とから構成されている。
また、段差部における上部電極１３と圧電膜１２の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の面ｃ1 と、第１の角γ1
と異なる第２の角γ2 を構成する第２の面ｃ2 とから構成されている。
また、段差部における上部電極１３と圧電膜１２の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の面ｃ1 と、第１の角γ1
と異なる第２の角γ2 を構成する第２の面ｃ2 とから構成されている。
上述のように、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である面を含むためには、例えば、空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面について、第１の面ｂ1 と第２の面ｂ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
また、段差部における上部電極１３と圧電膜１２の界面について、第１の面ｃ1 と第２の面ｃ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
また、段差部における上部電極１３と圧電膜１２の界面について、第１の面ｃ1 と第２の面ｃ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
図２（ｂ）は図２（ａ）に示す本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
実質的に図２（ａ）の構成と同様であるが、第１の角α1 ＞第２の角α2 である構成となっている。
図２（ｂ）においても、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角が異なる複数の面が、シリコン基板側から空隙の頂部側へ積み上げられて構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図２（ａ）は図２（ｂ）に示す本実施形態のＦＢＡＲにおいて、絶縁膜２１は必ずしも必要ではなく、形成されていなくてもよい。
実質的に図２（ａ）の構成と同様であるが、第１の角α1 ＞第２の角α2 である構成となっている。
図２（ｂ）においても、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角が異なる複数の面が、シリコン基板側から空隙の頂部側へ積み上げられて構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図２（ａ）は図２（ｂ）に示す本実施形態のＦＢＡＲにおいて、絶縁膜２１は必ずしも必要ではなく、形成されていなくてもよい。
第３実施形態
図３（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図３（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成されている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の接面ａ1 と、第１の角α1 と異なる第２の角α2 を構成する第２の接面ａ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の接面ａ1 と、第１の角α1 と異なる第２の角α2 を構成する第２の接面ａ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
上記のＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されていることが好ましい。
本実施形態においては、上記のように圧電膜１２と下部電極１１の界面において、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、従って、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んでいる。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
本実施形態においては、上記のように圧電膜１２と下部電極１１の界面において、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、従って、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んでいる。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
本実施形態のＦＢＡＲにおいては、空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面が、シリコン基板１０の表面に対して非平行であって傾きが連続的に変化する接面を有する曲面Ｒから構成されており、例えば、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角β1 を構成する第１の接面ｂ1 と、第１の角β1
と異なる第２の角β2 を構成する第２の接面ｂ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
また、段差部における上部電極１３と圧電膜１２の界面についても、シリコン基板１０の表面に対して非平行であって傾きが連続的に変化する接面を有する曲面Ｒから構成されており、例えば、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の接面ｃ1 と、第１の角γ1 と異なる第２の角γ2 を構成する第２の接面ｃ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
と異なる第２の角β2 を構成する第２の接面ｂ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
また、段差部における上部電極１３と圧電膜１２の界面についても、シリコン基板１０の表面に対して非平行であって傾きが連続的に変化する接面を有する曲面Ｒから構成されており、例えば、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の接面ｃ1 と、第１の角γ1 と異なる第２の角γ2 を構成する第２の接面ｃ2 とを含むように、傾きが連続的に変化する接面を有する曲面Ｒとなっている。
本実施形態においては、上記のように空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面において、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、従って、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んでいる。
また、段差部における上部電極１３と圧電膜１２の界面について、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、従って、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んでいる。
また、段差部における上部電極１３と圧電膜１２の界面について、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、従って、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んでいる。
図３（ｂ）、図４（ａ）および図４（ｂ）は、図３（ａ）に示す本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
図３（ｂ）は実質的に図３（ａ）の構成と同様であるが、空隙Ｖを構成する下部電極１１の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが広げられた形状となっており、この部分の接面は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さい構成となっている。
また、圧電膜１２と下部電極１１の界面および上部電極１３と圧電膜１２の界面についても、上記と同様の形状となっている。
シリコン基板１０の表面ｓと接する部分Ｅにおける接面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さくなっているので、圧電膜に対する局所的応力をさらに緩和することができる。
図３（ｂ）は実質的に図３（ａ）の構成と同様であるが、空隙Ｖを構成する下部電極１１の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが広げられた形状となっており、この部分の接面は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さい構成となっている。
また、圧電膜１２と下部電極１１の界面および上部電極１３と圧電膜１２の界面についても、上記と同様の形状となっている。
シリコン基板１０の表面ｓと接する部分Ｅにおける接面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さくなっているので、圧電膜に対する局所的応力をさらに緩和することができる。
図４（ａ）は実質的に図３（ｂ）の構成と同様であり、上記の空隙Ｖを構成する下部電極１１の内壁面のシリコン基板１０の表面ｓと接する部分Ｅにおいて、空隙Ｖ内に絶縁膜２１ａが形成されていることが異なる。
図４（ｂ）も実質的に図３（ｂ）の構成と同様であり、空隙Ｖの底面に絶縁膜２１が形成されていることが異なる。
図４（ａ）および図４（ｂ）の場合も、シリコン基板１０の表面ｓと接する部分Ｅにおける接面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さくなっているので、圧電膜に対する局所的応力をさらに緩和することができる。
図３（ｂ）、図４（ａ）および図４（ｂ）においても、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面が、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図４（ｂ）も実質的に図３（ｂ）の構成と同様であり、空隙Ｖの底面に絶縁膜２１が形成されていることが異なる。
図４（ａ）および図４（ｂ）の場合も、シリコン基板１０の表面ｓと接する部分Ｅにおける接面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さくなっているので、圧電膜に対する局所的応力をさらに緩和することができる。
図３（ｂ）、図４（ａ）および図４（ｂ）においても、空隙の端部の形状に対応する圧電膜と下部電極の界面の段差部において、圧電膜と下部電極の界面が、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
第４実施形態
図５（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図５（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となっている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となっている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、段差部における圧電膜と下部電極の界面は、シリコン基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
ここで、空隙Ｖを構成する内壁面であって段差部における下部電極１１の内壁面が、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。
即ち、段差部における下部電極１１の内壁面ｂとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角βが４０°以下となっていることが好ましい。
即ち、段差部における下部電極１１の内壁面ｂとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角βが４０°以下となっていることが好ましい。
また、空隙Ｖの端部の形状に対応する上部電極１３と圧電膜１２の界面の段差部における上部電極１３と圧電膜１２の界面が、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されていることが好ましい。
即ち、段差部における上部電極１３と圧電膜１２の界面ｃとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角γが４０°以下となっていることが好ましい。
即ち、段差部における上部電極１３と圧電膜１２の界面ｃとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角γが４０°以下となっていることが好ましい。
上記の角βや角γが４０°以下となっている場合、通常は下部電極や圧電膜は膜厚が全面に均等に形成されているので、段差部における圧電膜１２と下部電極１１の界面ａとシリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角αが４０°以下となるのを実現できる。
図５（ｂ）、図５（ｃ）、図６（ａ）、図６（ｂ）および図６（ｃ）は、図４（ａ）に示す本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
図５（ｂ）は実質的に図５（ａ）の構成と同様であるが、空隙Ｖに臨むシリコン基板１０の表面に凹部１０ａが形成され、空隙Ｖの領域が拡大された構成となっている。
図５（ｃ）も実質的に図５（ａ）の構成と同様であるが、シリコン基板１０上の空隙領域を除く領域において、シリコン基板１０と下部電極１１の間に、窒化シリコンなどからなる支持層２０が形成されており、空隙Ｖの領域が拡大された構成となっている。
図６（ａ）も実質的に図５（ａ）の構成と同様であるが、上記の空隙Ｖを構成する下部電極１１の内壁面のシリコン基板１０の表面ｓと接する部分において、空隙Ｖ内に絶縁膜２１ａが形成されていることが異なる。
図５（ｂ）は実質的に図５（ａ）の構成と同様であるが、空隙Ｖに臨むシリコン基板１０の表面に凹部１０ａが形成され、空隙Ｖの領域が拡大された構成となっている。
図５（ｃ）も実質的に図５（ａ）の構成と同様であるが、シリコン基板１０上の空隙領域を除く領域において、シリコン基板１０と下部電極１１の間に、窒化シリコンなどからなる支持層２０が形成されており、空隙Ｖの領域が拡大された構成となっている。
図６（ａ）も実質的に図５（ａ）の構成と同様であるが、上記の空隙Ｖを構成する下部電極１１の内壁面のシリコン基板１０の表面ｓと接する部分において、空隙Ｖ内に絶縁膜２１ａが形成されていることが異なる。
図６（ｂ）は、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 （第１の角α1 ＜第２の角α2 ）を構成する第２の面ａ2 からなる構成であり、第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっている。
また、空隙Ｖの底面に絶縁膜２１が形成されている。
また、空隙Ｖの底面に絶縁膜２１が形成されている。
図６（ｃ）は、図６（ｂ）と同様、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 （第１の角α1 ＞第２の角α2 ）を構成する第２の面ａ2
からなる構成であり、第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっている。
図５（ｂ）、図５（ｃ）、図６（ａ）、図６（ｂ）および図６（ｃ）についても、段差部における圧電膜と下部電極の界面は、シリコン基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されているので、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
からなる構成であり、第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっている。
図５（ｂ）、図５（ｃ）、図６（ａ）、図６（ｂ）および図６（ｃ）についても、段差部における圧電膜と下部電極の界面は、シリコン基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されているので、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
第５実施形態
図７（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図７（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部が形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成されている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
上記のＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されている。
即ち、圧電膜１２と下部電極１１の界面において、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角αが４０°以下である接面ａを有する部分を含んでいる。
即ち、圧電膜１２と下部電極１１の界面において、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いており、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角αが４０°以下である接面ａを有する部分を含んでいる。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成され、シリコン基板の表面とのなす角であって、空隙を挟む角が４０°以下である接面を有する部分を含んでいる。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図７（ｂ）および図７（ｃ）は、図７（ａ）に示す本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
図７（ｂ）は実質的に図７（ａ）の構成と同様であるが、上記の空隙Ｖを構成する下部電極１１の内壁面のシリコン基板１０の表面ｓと接する部分において、空隙Ｖ内に絶縁膜２１ａが形成されていることが異なる。
図７（ｃ）は実質的に図７（ａ）の構成と同様であるが、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いているのではなく、段差部分のみに形成されており、頂部領域においてはシリコン基板１０の表面ｓと平行な平面が形成されている。
図７（ｂ）および図７（ｃ）についても、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成され、また、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されているので、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図７（ｂ）は実質的に図７（ａ）の構成と同様であるが、上記の空隙Ｖを構成する下部電極１１の内壁面のシリコン基板１０の表面ｓと接する部分において、空隙Ｖ内に絶縁膜２１ａが形成されていることが異なる。
図７（ｃ）は実質的に図７（ａ）の構成と同様であるが、接面の傾きが連続的に変化する曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いているのではなく、段差部分のみに形成されており、頂部領域においてはシリコン基板１０の表面ｓと平行な平面が形成されている。
図７（ｂ）および図７（ｃ）についても、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成され、また、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されているので、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
第６実施形態
図８（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上の空隙領域を除く領域において、窒化シリコンなどからなる支持層２０が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
空隙領域においては、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図８（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上の空隙領域を除く領域において、窒化シリコンなどからなる支持層２０が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
空隙領域においては、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成されている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
本実施形態においては、上記の曲面Ｒが空隙Ｖの頂部に至るまで連続的に続いている。
上記のＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されていることが好ましい。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されており、これにより、ある程度の空隙の高さを確保しながら従来より段差を小さく抑制することができる。また、段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図８（ｂ）および図８（ｃ）は、図８（ａ）に示す本実施形態のＦＢＡＲの変形例の構成を示す模式断面図である。
図８（ｂ）に示す構成は、空隙Ｖを構成する支持層２０の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが広げられた形状となっており、この部分は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さい構成となっている。
また、図８（ｃ）に示す構成は、空隙Ｖを構成する支持層２０の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが狭められた形状となっている。
図８（ｂ）および図８（ｃ）においても、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されており、さらに圧電膜と下部電極の界面が、傾きが連続的に変化する接面を有する曲面Ｒから構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、ある程度の空隙の高さを確保しながら段差を小さく抑制することができ、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図８（ｂ）に示す構成は、空隙Ｖを構成する支持層２０の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが広げられた形状となっており、この部分は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が小さい構成となっている。
また、図８（ｃ）に示す構成は、空隙Ｖを構成する支持層２０の内壁面において、シリコン基板１０の表面ｓと接する部分Ｅが狭められた形状となっている。
図８（ｂ）および図８（ｃ）においても、下部電極、圧電膜および上部電極の積層体と基板との間に支持層が形成されており、さらに圧電膜と下部電極の界面が、傾きが連続的に変化する接面を有する曲面Ｒから構成されているので、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、ある程度の空隙の高さを確保しながら段差を小さく抑制することができ、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
第７実施形態
図９（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、第１支持層２２ａ、第２支持層２２ｂおよび第３支持層２２ｃを有する支持層２２が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
本実施形態においては、支持層２２に形成された凹部の表面と下部電極１１の表面とから空隙Ｖが構成されており、即ち、共振領域を構成する空隙Ｖの全体がシリコン基板１０の表面より上方に位置するように構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
本実施形態に係るＦＢＡＲは、上記のような支持層２２を設けることで、第１〜第６実施形態のそれぞれのＦＢＡＲに適用することが可能である。
図９（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、第１支持層２２ａ、第２支持層２２ｂおよび第３支持層２２ｃを有する支持層２２が形成されており、その上層に、空隙領域を含む領域において、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
本実施形態においては、支持層２２に形成された凹部の表面と下部電極１１の表面とから空隙Ｖが構成されており、即ち、共振領域を構成する空隙Ｖの全体がシリコン基板１０の表面より上方に位置するように構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
本実施形態に係るＦＢＡＲは、上記のような支持層２２を設けることで、第１〜第６実施形態のそれぞれのＦＢＡＲに適用することが可能である。
また、図９（ｂ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
空隙Ｖに臨むシリコン基板１０の表面に凹部１０ａが形成され、シリコン基板１０の凹部１０ａの表面と下部電極１１の表面とから空隙Ｖが構成されており、凹部が形成されていない場合に比べて空隙Ｖの領域が拡大された構成となっている。
本実施形態に係るＦＢＡＲは、シリコン基板１０に上記のような凹部１０ａを設けることで、第１〜第６実施形態のそれぞれのＦＢＡＲに適用することが可能である。
空隙Ｖに臨むシリコン基板１０の表面に凹部１０ａが形成され、シリコン基板１０の凹部１０ａの表面と下部電極１１の表面とから空隙Ｖが構成されており、凹部が形成されていない場合に比べて空隙Ｖの領域が拡大された構成となっている。
本実施形態に係るＦＢＡＲは、シリコン基板１０に上記のような凹部１０ａを設けることで、第１〜第６実施形態のそれぞれのＦＢＡＲに適用することが可能である。
第８実施形態
図１０（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図１０（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面ｓとのなす角が異なる複数の面が、シリコン基板１０側から空隙Ｖの頂部側へ積み上げられて構成されている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1
と異なる第２の角α2 を構成する第２の面ａ2 とから構成されている。
ここでは、第１の角α1 ＜第２の角α2 となっている。
即ち、段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1
と異なる第２の角α2 を構成する第２の面ａ2 とから構成されている。
ここでは、第１の角α1 ＜第２の角α2 となっている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、下部電極の端部の形状に対応する段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角が異なる複数の面が、シリコン基板側から空隙の頂部側へ積み上げられて構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
上記の構成において、第１の面ａ1 と第２の面ａ2 の少なくともいずれか一方が、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む角が４０°以下となる面となっていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
第９実施形態
図１０（ｂ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図１０（ｂ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側から空隙Ｖの頂部側へと連続的に変化する接面を有する曲面Ｒから構成されている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、下部電極の端部の形状に対応する段差部における圧電膜と下部電極の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
下部電極の端部の形状に対応する段差部における圧電膜１２と下部電極１１の界面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である接面を有する部分を含んで構成されていることが好ましい。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
これにより、圧電膜に対する局所的応力をさらに緩和することができる。
第１０実施形態
図１１（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
図１１（ａ）は本実施形態に係るＦＢＡＲの構成を示す模式断面図である。
例えば、シリコン基板１０上に、下部電極１１、圧電膜１２および上部電極１３の積層体が形成されている。
また、シリコン基板１０と下部電極１１の間に、少なくとも一部がシリコン基板１０の表面より上方に位置するように、共振領域を構成する空隙Ｖが構成されている。
下部電極１１および圧電膜１２には、空隙Ｖに通じる開口部Ｈが形成されているが、図面上は省略されている。
下部電極１１および上部電極１３あるいは圧電膜１２を構成する材料は第１実施形態と同様である。
上記のＦＢＡＲにおいては、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面ｓとのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されている。
上記のＦＢＡＲはエアブリッジ型の薄膜バルク音響共振子であって、下部電極の端部の形状に対応する段差部における圧電膜と下部電極の界面は、シリコン基板の表面とのなす角であって、空隙を挟む角が４０°以下である面を含んで構成されている。これにより、従来のエアブリッジ型の薄膜バルク音響共振子と比較して、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図１１（ｂ）は、下部電極１１、圧電膜１２および上部電極１３の積層体とシリコン基板１０との間に支持層２３が形成されており、支持層２３の側面が、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角が４０°以下である面を含んで構成されている。
図１１（ｂ）の構成では、さらに、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
このような構成とすることで、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
図１１（ｂ）の構成では、さらに、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板の表面に対して非平行であってシリコン基板の表面とのなす角がシリコン基板側から空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている。
このような構成とすることで、圧電膜に対する段差の影響を小さく抑制して局所的応力が緩和され、圧電膜の破損や破壊を招かない安定した製造、高歩留り化による生産性の向上と、それに伴う低コスト化を実現できる。
第１１実施形態
本実施形態は、第２実施形態の図２（ａ）に示す構成（但し、図２（ａ）に示すような絶縁膜２１は形成さていない）のＦＢＡＲの製造方法に係る。
まず、図１２（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコンを９００ｎｍ程度の膜厚で堆積させ、第１マスク層３０を形成する。
本実施形態は、第２実施形態の図２（ａ）に示す構成（但し、図２（ａ）に示すような絶縁膜２１は形成さていない）のＦＢＡＲの製造方法に係る。
まず、図１２（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコンを９００ｎｍ程度の膜厚で堆積させ、第１マスク層３０を形成する。
次に、図１２（ｂ）に示すように、第１マスク層３０上に、例えば３５０℃以下の成膜温度でのＣＶＤ法によりＢＰＳＧ（ホウ素およびリンを含有する酸化シリコン）を６００ｎｍ程度の膜厚で堆積させ、第２マスク層３１を形成する。
次に、図１２（ｃ）に示すように、フォトリソグラフィー工程により、空隙領域を保護するパターンでレジスト膜ＲＳをパターン形成する。
次に、図１２（ｄ）に示すように、例えば１５０℃、１分３０秒の熱処理を施し、レジスト膜ＲＳの側面を４０〜５５°の順テーパに加工する。
次に、図１３（ａ）に示すように、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波６００Ｗの条件のドライエッチングにより、第２マスク層３１および第１マスク層３０をそれぞれエッチング加工する。
ここで、エッチングの混合ガス比を変えることで、第２マスク層３１の側面に、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角β1 となるテーパー角を有する側面ｂ1 を形成し、第１マスク層３０の側面に、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第２の角β2 となるテーパー角を有する側面ｂ2 をそれぞれ制御することができる。
また、第１マスク層３０と第２マスク層３１のエッチングレートが異なるようにガス比を選択することで、第１マスク層３０と第２マスク層３１の側面のテーパー角度を目的に合わせて選択することが可能である。
例えば、第１マスク層３０のエッチングレートを２５０〜６００ｎｍ／分、第２マスク層３１のエッチングレートを３５０〜９００ｎｍ／分に制御して、各テーパー角度を１０〜４５°に制御する。
ここで、エッチングの混合ガス比を変えることで、第２マスク層３１の側面に、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角β1 となるテーパー角を有する側面ｂ1 を形成し、第１マスク層３０の側面に、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第２の角β2 となるテーパー角を有する側面ｂ2 をそれぞれ制御することができる。
また、第１マスク層３０と第２マスク層３１のエッチングレートが異なるようにガス比を選択することで、第１マスク層３０と第２マスク層３１の側面のテーパー角度を目的に合わせて選択することが可能である。
例えば、第１マスク層３０のエッチングレートを２５０〜６００ｎｍ／分、第２マスク層３１のエッチングレートを３５０〜９００ｎｍ／分に制御して、各テーパー角度を１０〜４５°に制御する。
次に、図１３（ｂ）に示すように、例えばアッシング処理などによりレジスト膜ＲＳを除去した後、例えばスパッタリング法によりモリブデン（Ｍｏ）を１５０ｎｍの膜厚で堆積させ、下部電極１１を形成する。
ここで、下部電極１１の表面には、第２マスク層３１の側面ｂ1 のテーパー角β1 および第１マスク層３０の側面ｂ2 のテーパー角β2 にそれぞれ対応して、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 とが形成される。
ここで、下部電極１１の表面には、第２マスク層３１の側面ｂ1 のテーパー角β1 および第１マスク層３０の側面ｂ2 のテーパー角β2 にそれぞれ対応して、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 とが形成される。
次に、図１３（ｃ）に示すように、例えばスパッタリング法により、下部電極１１の上層にＡｌＮなどの圧電材料を１．５μｍの膜厚で堆積させ、圧電膜１２を形成する。
ここで、圧電膜１２の表面には、第１の面ａ1 の第１の角α1 および第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 とに対応して、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の面ｃ1 と、第１の角γ1 と異なる第２の角γ2 を構成する第２の面ｃ2 とが形成される。
ここで、圧電膜１２の表面には、第１の面ａ1 の第１の角α1 および第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 とに対応して、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角γ1 を構成する第１の面ｃ1 と、第１の角γ1 と異なる第２の角γ2 を構成する第２の面ｃ2 とが形成される。
次に、図１４（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図１４（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させる。
次に、図１４（ｃ）に示すように、例えばＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、第２マスク層３１および第１マスク層３０を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
第１２実施形態
本実施形態は、第５実施形態の図７（ｃ）に示す構成のＦＢＡＲの製造方法に係る。
まず、図１５（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧ（リンを含有する酸化シリコン）を１５００ｎｍ程度の膜厚で堆積させ、マスク層３２を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよび酸素の混合ガスで、常圧、４００℃の成膜条件とする。
但し、ホスフィンのガス流量を徐々に増加させるように制御することで、リンの濃度勾配がシリコン基板１０の表面よりも上方に行くに従い高くなってくる構成であり、例えば、４〜１４重量％のリンの濃度の勾配を形成することができる。
本実施形態は、第５実施形態の図７（ｃ）に示す構成のＦＢＡＲの製造方法に係る。
まず、図１５（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧ（リンを含有する酸化シリコン）を１５００ｎｍ程度の膜厚で堆積させ、マスク層３２を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよび酸素の混合ガスで、常圧、４００℃の成膜条件とする。
但し、ホスフィンのガス流量を徐々に増加させるように制御することで、リンの濃度勾配がシリコン基板１０の表面よりも上方に行くに従い高くなってくる構成であり、例えば、４〜１４重量％のリンの濃度の勾配を形成することができる。
次に、図１５（ｂ）に示すように、フォトリソグラフィー工程により、空隙領域を保護するパターンでレジスト膜ＲＳをパターン形成する。
次に、図１５（ｃ）に示すように、例えば１５０℃で１分３０秒の熱処理を施し、レジスト膜ＲＳの側面を４０〜５５°の順テーパに加工する。
次に、図１６（ａ）に示すように、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波６００Ｗの条件のドライエッチングにより、マスク層３２をエッチング加工する。
例えば、マスク層表面でリン濃度を１２重量％、シリコン基板近傍で４重量％としたとき、表面では８００ｎｍ／分、シリコン基板近傍では３５０ｎｍ／分のエッチングレートを実現できる。
このように、マスク層３２中のリンの濃度勾配に応じてエッチングレートが異なり、高濃度程エッチングレートが高くなる現象を利用して、マスク層３２の側面に、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
例えば、マスク層表面でリン濃度を１２重量％、シリコン基板近傍で４重量％としたとき、表面では８００ｎｍ／分、シリコン基板近傍では３５０ｎｍ／分のエッチングレートを実現できる。
このように、マスク層３２中のリンの濃度勾配に応じてエッチングレートが異なり、高濃度程エッチングレートが高くなる現象を利用して、マスク層３２の側面に、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
次に、図１６（ｂ）に示すように、例えばアッシング処理などによりレジスト膜ＲＳを除去した後、例えばスパッタリング法によりモリブデン（Ｍｏ）を１５０ｎｍの膜厚で堆積させ、下部電極１１を形成する。
ここで、下部電極１１の表面には、マスク層３２の形状に対応して、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
ここで、下部電極１１の表面には、マスク層３２の形状に対応して、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
次に、図１６（ｃ）に示すように、例えばスパッタリング法により、下部電極１１の上層にＡｌＮなどの圧電材料を１．５μｍの膜厚で堆積させ、圧電膜１２を形成する。
ここでも、圧電膜１２の表面には、下部電極１１の形状に対応して、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
ここでも、圧電膜１２の表面には、下部電極１１の形状に対応して、シリコン基板１０の表面に対して非平行であってシリコン基板１０の表面とのなす角がシリコン基板１０側からマスク層３２の頂部側へと連続的に変化する接面を有する曲面Ｒを形成する。
次に、図１７（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図１７（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させる。
次に、図１７（ｃ）に示すように、例えばＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、マスク層３２を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
第１３実施形態
本実施形態は、実質的に第１１実施形態のＦＢＡＲの製造方法と同様である。
まず、図１８（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧを１５００ｎｍ程度の膜厚で堆積させ、マスク層３３を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度の勾配を形成することができる。
本実施形態は、実質的に第１１実施形態のＦＢＡＲの製造方法と同様である。
まず、図１８（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧを１５００ｎｍ程度の膜厚で堆積させ、マスク層３３を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度の勾配を形成することができる。
次に、図１８（ｂ）に示すように、フォトリソグラフィー工程により、空隙領域を保護するパターンでレジスト膜ＲＳをパターン形成する。
次に、図１８（ｃ）に示すように、例えば１５０℃で１分３０秒の熱処理を施し、レジスト膜ＲＳの側面を４０〜５５°の順テーパに加工する。
次に、図１９（ａ）に示すように、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波３００Ｗの条件のドライエッチングにより、マスク層３３を途中の深さまでエッチング加工する。ＰＳＧ膜のエッチングレートは、例えば２５０ｎｍ／分である。
次に、図１９（ｂ）に示すように、高周波出力を１２００Ｗに変更したドライエッチング条件で、引き続きエッチングを行い、マスク層３３を底部までエッチング加工する。ＰＳＧ膜のエッチングレートは、例えば８００ｎｍ／分である。
上記のエッチングレートの差から、マスク層３３の側面において、シリコン基板１０の表面ｓのなす角であって、以降の工程で空隙Ｖとなるマスク層３３を挟む第１の角β1 となるテーパー角を有する側面ｂ1 の部分と、シリコン基板１０の表面ｓのなす角であって、マスク層３３を挟む第２の角β2 となるテーパー角を有する側面ｂ2 の部分を形成することができ、テーパー形状をエッチングの途中から変更することが可能である。
上記のエッチングレートの差から、マスク層３３の側面において、シリコン基板１０の表面ｓのなす角であって、以降の工程で空隙Ｖとなるマスク層３３を挟む第１の角β1 となるテーパー角を有する側面ｂ1 の部分と、シリコン基板１０の表面ｓのなす角であって、マスク層３３を挟む第２の角β2 となるテーパー角を有する側面ｂ2 の部分を形成することができ、テーパー形状をエッチングの途中から変更することが可能である。
以降の工程は、実質的に第１１実施形態と同様である。
即ち、マスク層３３を被覆して下部電極１１を形成し、その上層に圧電膜１２を形成し、その上層に上部電極１３を形成し、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させ、ＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、マスク層３３を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
即ち、マスク層３３を被覆して下部電極１１を形成し、その上層に圧電膜１２を形成し、その上層に上部電極１３を形成し、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させ、ＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、マスク層３３を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
第１４実施形態
本実施形態は、実質的に第１３実施形態のＦＢＡＲの製造方法と同様である。
まず、第１３実施形態と同様に、シリコン基板１０上にマスク層３３を形成し、フォトリソグラフィー工程により、レジスト膜ＲＳをパターン形成し、レジスト膜ＲＳの側面を４０〜５５°の順テーパに加工する。
次に、図２０（ａ）に示すように、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波８００Ｗの条件のドライエッチングにより、マスク層３３を底面までエッチング加工する。
本実施形態は、実質的に第１３実施形態のＦＢＡＲの製造方法と同様である。
まず、第１３実施形態と同様に、シリコン基板１０上にマスク層３３を形成し、フォトリソグラフィー工程により、レジスト膜ＲＳをパターン形成し、レジスト膜ＲＳの側面を４０〜５５°の順テーパに加工する。
次に、図２０（ａ）に示すように、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波８００Ｗの条件のドライエッチングにより、マスク層３３を底面までエッチング加工する。
次に、図２０（ｂ）に示すように、レジスト膜ＲＳを除去する。次に、高周波６００〜８００Ｗ、圧力６０〜７５Ｐａの処理条件で、Ａｒガス単独でのイオンストリームエッチングを付加する。
上記のイオンストリームエッチングにより、マスク層３３の肩部３３ａの領域のみが高選択的にエッチングされ、図２０（ｃ）に示すように、マスク層３３の側面において、シリコン基板１０の表面ｓのなす角であって、後の工程で空隙Ｖとなるマスク層３３を挟む第１の角β1 となるテーパー角を有する側面ｂ1 の部分と、シリコン基板１０の表面ｓのなす角であって、マスク層３３を挟む第２の角β2 となるテーパー角を有する側面ｂ2 の部分を形成することができる。
上記のイオンストリームエッチングにおいて、Ａｒガスに微量のＣＦ4 ガスあるいはＣＨＦ3 を添加することで、さらに高選択比化することができる。
上記のイオンストリームエッチングにより、マスク層３３の肩部３３ａの領域のみが高選択的にエッチングされ、図２０（ｃ）に示すように、マスク層３３の側面において、シリコン基板１０の表面ｓのなす角であって、後の工程で空隙Ｖとなるマスク層３３を挟む第１の角β1 となるテーパー角を有する側面ｂ1 の部分と、シリコン基板１０の表面ｓのなす角であって、マスク層３３を挟む第２の角β2 となるテーパー角を有する側面ｂ2 の部分を形成することができる。
上記のイオンストリームエッチングにおいて、Ａｒガスに微量のＣＦ4 ガスあるいはＣＨＦ3 を添加することで、さらに高選択比化することができる。
以降の工程は、実質的に第１１実施形態と同様である。
即ち、マスク層３３を被覆して下部電極１１を形成し、その上層に圧電膜１２を形成し、その上層に上部電極１３を形成し、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させ、ＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、マスク層３３を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
即ち、マスク層３３を被覆して下部電極１１を形成し、その上層に圧電膜１２を形成し、その上層に上部電極１３を形成し、圧電膜１２および下部電極１１に開口部Ｈを形成し、マスク層の一部を露出させ、ＨＦ液などのウェットエッチングにより、開口部Ｈよりエッチング液を浸入させ、マスク層３３を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
第１５実施形態
本実施形態は、第８実施形態の図１０（ａ）に示す構成のＦＢＡＲの製造方法に係る。但し、下部電極は２層に分割されており、また、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 （第１の角α1 ＞第２の角α2 ）を構成する第２の面ａ2 とから構成されている。
本実施形態は、第８実施形態の図１０（ａ）に示す構成のＦＢＡＲの製造方法に係る。但し、下部電極は２層に分割されており、また、下部電極１１の端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面ｓのなす角であって、空隙Ｖを挟む第１の角α1 を構成する第１の面ａ1 と、第１の角α1 と異なる第２の角α2 （第１の角α1 ＞第２の角α2 ）を構成する第２の面ａ2 とから構成されている。
まず、図２１（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧを１５００ｎｍ程度の膜厚で堆積させ、マスク層３４を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度のＰＳＧを形成することができる。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度のＰＳＧを形成することができる。
次に、フォトリソグラフィー工程により、空隙領域を保護するパターンでレジスト膜をパターン形成し、例えば１５０℃で１分３０秒の熱処理を施して、レジスト膜の側面を４０〜５５°の順テーパに加工し、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波８００Ｗの条件のドライエッチングにより、図２１（ｂ）に示すように、マスク層３４をエッチング加工する。
次に、図２１（ｃ）に示すように、例えばマグネトロンスパッタリング装置でのスパッタリング法によりモリブデン（Ｍｏ）を３０ｎｍの膜厚で堆積させ、第１下部電極１１ａを形成する。
次に、図２２（ａ）に示すように、例えばマグネトロンスパッタリング装置でのスパッタリング法によりタングステン（Ｗ）を３０〜７０ｎｍの膜厚で堆積させ、第２下部電極１１ｂを形成する。第１下部電極１１ａと第２下部電極１１ｂから下部電極１１が構成される。
次に、図２２（ｂ）に示すように、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）エッチング法により、第１下部電極１１ａと第２下部電極１１ｂからなる下部電極１１をエッチング加工する。
このエッチングは、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波６０〜８０Ｗにて行う。
このとき、モリブデン（Ｍｏ）とタングステン（Ｗ）のエッチングレートの差が２０〜１５０ｎｍ／分程度有り、この差を利用して、第２下部電極１１ｂの側面はシリコン基板１０の表面ｓのなす角であって、後の工程で空隙Ｖとなるマスク層３４を挟む第１の角α1 を構成する第１の面ａ1 となり、第１下部電極１１ａの側面は第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 となる。
このように、側面の傾きの異なるテーパー形状を実現することができ、このテーパー形状は、電極材料やエッチング条件を適宜選択することで様々な形状に変えることができる。
Ｒｅｓｏｎａｎｃｅ）エッチング法により、第１下部電極１１ａと第２下部電極１１ｂからなる下部電極１１をエッチング加工する。
このエッチングは、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波６０〜８０Ｗにて行う。
このとき、モリブデン（Ｍｏ）とタングステン（Ｗ）のエッチングレートの差が２０〜１５０ｎｍ／分程度有り、この差を利用して、第２下部電極１１ｂの側面はシリコン基板１０の表面ｓのなす角であって、後の工程で空隙Ｖとなるマスク層３４を挟む第１の角α1 を構成する第１の面ａ1 となり、第１下部電極１１ａの側面は第１の角α1 と異なる第２の角α2 を構成する第２の面ａ2 となる。
このように、側面の傾きの異なるテーパー形状を実現することができ、このテーパー形状は、電極材料やエッチング条件を適宜選択することで様々な形状に変えることができる。
次に、図２２（ｃ）に示すように、例えばスパッタリング法により、下部電極１１の上層にＡｌＮなどの圧電材料を１．５μｍの膜厚で堆積させ、圧電膜１２を形成する。
次に、図２３（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図２３（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、ＨＦ液などのウェットエッチングによりマスク層３４を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
次に、図２３（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図２３（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、ＨＦ液などのウェットエッチングによりマスク層３４を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
第１６実施形態
本実施形態は、第１０実施形態の図１１（ａ）に示す構成のＦＢＡＲの製造方法に係る。
まず、図２４（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧを１５００ｎｍ程度の膜厚で堆積させ、マスク層３４を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度のＰＳＧを形成することができる。
本実施形態は、第１０実施形態の図１１（ａ）に示す構成のＦＢＡＲの製造方法に係る。
まず、図２４（ａ）に示すように、シリコン基板１０上に、例えばＣＶＤ法により、ＰＳＧを１５００ｎｍ程度の膜厚で堆積させ、マスク層３４を形成する。
ここで、ＣＶＤ成膜条件は、ホスフィン、シランおよびの酸素の混合ガスで、常圧、４００℃の成膜条件とし、例えば４〜１４重量％のリンの濃度のＰＳＧを形成することができる。
次に、フォトリソグラフィー工程により、空隙領域を保護するパターンでレジスト膜をパターン形成し、例えば１５０℃で１分３０秒の熱処理を施して、レジスト膜の側面を４０〜５５°の順テーパに加工し、例えばＣＨＦ3 、ＣＦ4 、Ａｒの混合ガスを用い、圧力１．３Ｐａ、高周波８００Ｗの条件のドライエッチングにより、図２４（ｂ）に示すように、マスク層３４をエッチング加工する。
次に、図２４（ｃ）に示すように、例えばマグネトロンスパッタリング装置でのスパッタリング法によりモリブデン（Ｍｏ）を５０〜２００ｎｍの膜厚で堆積させ、下部電極１１を形成する。
次に、図２５（ａ）に示すように、例えばＥＣＲエッチング法により、下部電極１１をエッチング加工する。
このエッチングは、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波４０Ｗにて行う。
このエッチングにおいては、下部電極１１の端部側面は、シリコン基板１０の表面に垂直な形状となっている。
このエッチングは、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波４０Ｗにて行う。
このエッチングにおいては、下部電極１１の端部側面は、シリコン基板１０の表面に垂直な形状となっている。
次に、図２５（ｂ）に示すように、高周波６００〜８００Ｗ、圧力６０〜７５Ｐａの処理条件で、Ａｒガス単独でのイオンストリームエッチングを行う。
このエッチングにより、下部電極１１の肩部の領域のみが高選択的にエッチングされ、下部電極１１の端部において、下部電極１１の側面は、シリコン基板１０の表面ｓとのなす角であって、後の工程で空隙Ｖとなるマスク層３４を挟む角が４０°以下である面となって加工される。
上記のイオンストリームエッチングにおいて、Ａｒガスに微量のＣＦ4 ガスあるいはＣＨＦ3 を添加することで、さらに高選択比化することができる。
このエッチングにより、下部電極１１の肩部の領域のみが高選択的にエッチングされ、下部電極１１の端部において、下部電極１１の側面は、シリコン基板１０の表面ｓとのなす角であって、後の工程で空隙Ｖとなるマスク層３４を挟む角が４０°以下である面となって加工される。
上記のイオンストリームエッチングにおいて、Ａｒガスに微量のＣＦ4 ガスあるいはＣＨＦ3 を添加することで、さらに高選択比化することができる。
次に、図２５（ｃ）に示すように、例えばスパッタリング法により、下部電極１１の上層にＡｌＮなどの圧電材料を１．５μｍの膜厚で堆積させ、圧電膜１２を形成する。
次に、図２６（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図２６（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、ＨＦ液などのウェットエッチングによりマスク層３４を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
次に、図２６（ａ）に示すように、例えばスパッタリング法によりモリブデン（Ｍｏ）を１４０〜１７０ｎｍの膜厚で堆積させ、上部電極１３を形成する。
次に、図２６（ｂ）に示すように、圧電膜１２および下部電極１１に開口部Ｈを形成し、ＨＦ液などのウェットエッチングによりマスク層３４を除去する。
以上で、本実施形態に係るＦＢＡＲを形成することができる。
本実施形態によれば、上記の本実施形態に係るＦＢＡＲを簡単に形成でき、例えば半導体集積回路への混載プロセスにより製造することが実現できる。
上記の下部電極１１の側面の加工が、下部電極１１のエッチング加工を行う時に、以下のようなエッチングを行うことでも可能である。
即ち、ＥＣＲエッチング法によるエッチングを、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波４０Ｗにて行い、エッチングの途中で、高周波出力を４０Ｗから８０Ｗに変更して行う。
これにより、モリブデンのエッチングレートの差が３０〜２００ｎｍ／分程度実現でき、このレート差を利用して連続的に変化するテーパー形状を実現できる。さらに、テーパー形状を途中から変更することも可能である。
即ち、ＥＣＲエッチング法によるエッチングを、例えば、ＳＦ6 、Ｃｌ2 、Ｏ2 、の混合ガスを用い、圧力５〜１５ｍＴｏｒｒ、マイクロ波アノード電流３００ｍＡ、高周波４０Ｗにて行い、エッチングの途中で、高周波出力を４０Ｗから８０Ｗに変更して行う。
これにより、モリブデンのエッチングレートの差が３０〜２００ｎｍ／分程度実現でき、このレート差を利用して連続的に変化するテーパー形状を実現できる。さらに、テーパー形状を途中から変更することも可能である。
上記の本実施形態のＦＢＡＲおよびその製造方法によれば、以下の効果を享受することができる。
（１）エアブリッジ型ＦＢＡＲの構造上の課題である、共振領域の空隙周辺の表面起伏による、圧電膜に局所的に応力が集中するのを抑制し、圧電膜の破損や破壊を招かない安定した形成と、高歩留り化による生産性の向上およびそれに伴う低コスト化が、煩雑な工程を追加することなく可能となる。
（２）エアブリッジ型ＦＢＡＲにおいて、共振特性に優れたＦＢＡＲを製造するために必要な品質の高い圧電膜として、高配向性化および緻密化した膜を採用することで生じる高い内部応力の集中にも十分耐えるだえの応力緩和構造が可能となり、高性能化が可能となった。
（３）半導体集積回路への混載プロセスにおいて、要求される、４００℃以下の低温スパッタリング工程の採用によってもたらされる圧電膜の高内部応力にも、十分耐えるだけの応力緩和構造が可能となり、半導体集積回路への混載が実現可能となった。
（４）圧電膜形成後のＦＢＡＲ製造工程に付加される、物理的衝撃や熱処理サイクルおよび電極膜応力との相互作用など、製造プロセス上の制約を受けることがなくなり、最適な製造工程設計を圧電膜の破損や破壊の懸念なく採用することができる。
（５）機械的強度を十分確保することが可能となるので、過酷な使用環境に長期的に耐えることが可能となり、信頼性の高いＦＢＡＲを提供することができる。
（１）エアブリッジ型ＦＢＡＲの構造上の課題である、共振領域の空隙周辺の表面起伏による、圧電膜に局所的に応力が集中するのを抑制し、圧電膜の破損や破壊を招かない安定した形成と、高歩留り化による生産性の向上およびそれに伴う低コスト化が、煩雑な工程を追加することなく可能となる。
（２）エアブリッジ型ＦＢＡＲにおいて、共振特性に優れたＦＢＡＲを製造するために必要な品質の高い圧電膜として、高配向性化および緻密化した膜を採用することで生じる高い内部応力の集中にも十分耐えるだえの応力緩和構造が可能となり、高性能化が可能となった。
（３）半導体集積回路への混載プロセスにおいて、要求される、４００℃以下の低温スパッタリング工程の採用によってもたらされる圧電膜の高内部応力にも、十分耐えるだけの応力緩和構造が可能となり、半導体集積回路への混載が実現可能となった。
（４）圧電膜形成後のＦＢＡＲ製造工程に付加される、物理的衝撃や熱処理サイクルおよび電極膜応力との相互作用など、製造プロセス上の制約を受けることがなくなり、最適な製造工程設計を圧電膜の破損や破壊の懸念なく採用することができる。
（５）機械的強度を十分確保することが可能となるので、過酷な使用環境に長期的に耐えることが可能となり、信頼性の高いＦＢＡＲを提供することができる。
（実施例）
図５（ａ）に示す構成の第４実施形態に係るＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角αを、８０°、６０°、４５°、４０°、３０°および１５°と種々に変更したときの圧電膜に対する破損（クラック）の発生と圧電膜の破壊の発生について調べた。
結果を表１に示す。
図５（ａ）に示す構成の第４実施形態に係るＦＢＡＲにおいて、空隙Ｖの端部の形状に対応する圧電膜１２と下部電極１１の界面の段差部において、圧電膜１２と下部電極１１の界面は、シリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角αを、８０°、６０°、４５°、４０°、３０°および１５°と種々に変更したときの圧電膜に対する破損（クラック）の発生と圧電膜の破壊の発生について調べた。
結果を表１に示す。
表１に示すように、圧電膜１２と下部電極１１の界面とシリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角αが８０°および６０°では圧電膜の破損や破壊が発生したが、４５°位から改善され、４０°以下では圧電膜の破損や破壊が発生はほとんど観察されなかった。
このように、圧電膜１２と下部電極１１の界面とシリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角αを４０°以下に設計することで、圧電膜に対する応力が緩和され、やむを得ず付加される製造工程上の物理的衝撃や、熱処理サイクル、および電極膜応力との相互作用などに十分耐えることができる圧電膜を得ることができ、破損や破壊を伴わず、再現性よく安定した信頼性の高いエアブリッジ型のＦＢＡＲを設計することが可能となった。
このように、圧電膜１２と下部電極１１の界面とシリコン基板１０の表面とのなす角であって、空隙Ｖを挟む角αを４０°以下に設計することで、圧電膜に対する応力が緩和され、やむを得ず付加される製造工程上の物理的衝撃や、熱処理サイクル、および電極膜応力との相互作用などに十分耐えることができる圧電膜を得ることができ、破損や破壊を伴わず、再現性よく安定した信頼性の高いエアブリッジ型のＦＢＡＲを設計することが可能となった。
本発明の薄膜バルク音響共振子およびその製造方法は、上記の説明に限定されず、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の薄膜バルク音響共振子およびその製造方法は、携帯電話などのワイヤレス通信システムやワイヤレスセンシングシステムにおける送信フィルタやデュプレクサなどの回路に用いられるＦＢＡＲとその製造方法に適用可能である。
１０…シリコン基板、１０ａ…凹部、１１…下部電極、１１ａ…第１下部電極、１１ｂ…第２下部電極、１２…圧電膜、１３…上部電極、２０…支持層、２１…絶縁膜、２１ａ…絶縁膜、２２…支持層、２２ａ…第１支持層、２２ｂ…第２支持層、２２ｃ…第３支持層、２３…支持層、３０…第１マスク層、３１…第２マスク層、３２，３３，３４…マスク層、Ｈ…開口部、Ｖ…空隙、Ｒ…曲面、Ｅ…空隙の内壁面において基板の表面と接する部分、ＲＳ…レジスト膜
Claims (26)
- 基板と、
空隙領域を除いて前記基板上に形成された支持層と、
前記空隙を含む領域において前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記空隙は、前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように形成され、共振領域を構成している
薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から前記空隙の頂部側へ積み上げられて構成されている
請求項１に記載の薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から前記空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている
請求項１に記載の薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項１に記載の薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記下部電極の前記空隙を構成する内壁面の段差部において、前記下部電極の内壁面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項４に記載の薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記上部電極と前記圧電膜の界面の段差部において、前記上部電極と前記圧電膜の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項４に記載の薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から前記空隙の頂部側へ積み上げられて構成されている
薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項７に記載の薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から前記空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている
薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である接面を有する部分を含んで構成されている
請求項９に記載の薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記空隙の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記下部電極の前記空隙を構成する内壁面の段差部において、前記下部電極の内壁面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項１１に記載の薄膜バルク音響共振子。 - 前記空隙の端部の形状に対応する前記上部電極と前記圧電膜の界面の段差部において、前記上部電極と前記圧電膜の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
請求項１１に記載の薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から前記空隙の頂部側へ積み上げられて構成されている
薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から前記空隙の頂部側へと連続的に変化する接面を有する曲面から構成されている
薄膜バルク音響共振子。 - 基板と、
前記基板上に形成された、下部電極、圧電膜および上部電極の積層体とを有し、
前記基板と前記下部電極の間に、少なくとも一部が前記基板の表面より上方に位置するように、共振領域を構成する空隙が構成されており、
前記下部電極の端部の形状に対応する前記圧電膜と前記下部電極の界面の段差部において、前記圧電膜と前記下部電極の界面は、前記基板の表面とのなす角であって、前記空隙を挟む角が４０°以下である面を含んで構成されている
薄膜バルク音響共振子。 - 基板の表面に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から頂部側へ積み上げられて構成されている側面を有するマスク層を形成する工程と、
前記マスク層および前記基板上に下部電極を形成する工程と、
前記下部電極上に圧電膜を形成する工程と、
前記圧電膜上に上部電極を形成する工程と、
前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、
前記開口部から前記マスク層の少なくとも一部を除去する工程と
を有する薄膜バルク音響共振子の製造方法。 - 前記マスク層を形成する工程は、前記基板の表面に、異なるエッチングレートをとることができる複数のマスク層材料からなるマスク層積層体を形成する工程と、前記マスク層積層体を所定のパターンにエッチング加工して、異なるマスク層材料毎に異なる傾斜の側面となるように加工する工程とを含む
請求項１７に記載の薄膜バルク音響共振子の製造方法。 - 前記マスク層を形成する工程は、前記基板の表面にマスク層材料を堆積させる工程と、途中でエッチング条件を変更しながら、前記マスク層材料を所定のパターンにエッチング加工する工程とを含む
請求項１７に記載の薄膜バルク音響共振子の製造方法。 - 前記マスク層を形成する工程は、前記基板の表面にマスク層材料を堆積させる工程と、前記マスク層材料を所定のパターンにエッチング加工する工程と、前記エッチング加工されたマスク層材料の層の肩部を除去する工程とを含む
請求項１７に記載の薄膜バルク音響共振子の製造方法。 - 基板の表面に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から頂部側へと連続的に変化する接面を有する曲面から構成されている側面を有するマスク層を形成する工程と、
前記マスク層および前記基板上に下部電極を形成する工程と、
前記下部電極上に圧電膜を形成する工程と、
前記圧電膜上に上部電極を形成する工程と、
前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、
前記開口部から前記マスク層の少なくとも一部を除去する工程と
を有する薄膜バルク音響共振子の製造方法。 - 前記マスク層を形成する工程は、前記基板の表面に、厚さ方向に異なるエッチングレートをとることができるマスク層材料の層を形成する工程と、前記マスク層材料の層を所定のパターンにエッチング加工して、前記基板の表面に対して非平行であって前記基板の表面とのなす角が前記基板側から頂部側へと連続的に変化する接面を有する曲面から構成されているとなるように加工する工程とを含む
請求項２１に記載の薄膜バルク音響共振子の製造方法。 - 基板の表面に、所定のパターンのマスク層を形成する工程と、
前記マスク層および前記基板上に、前記基板の表面に対して非平行であって前記基板の表面とのなす角が異なる複数の面が、前記基板側から頂部側へ積み上げられて構成されている側面を有する下部電極を形成する工程と、
前記側面を被覆して前記下部電極上に圧電膜を形成する工程と、
前記圧電膜上に上部電極を形成する工程と、
前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、
前記開口部から前記マスク層の少なくとも一部を除去する工程と
を有する薄膜バルク音響共振子の製造方法。 - 前記下部電極を形成する工程は、前記マスク層および基板上に、異なるエッチングレートをとることができる複数の下部電極材料からなる下部電極積層体を形成する工程と、前記下部電極積層体を所定のパターンにエッチング加工して、異なる下部電極材料毎に異なる傾斜の側面となるように加工する工程とを含む
請求項２３に記載の薄膜バルク音響共振子の製造方法。 - 基板の表面に、所定のパターンのマスク層を形成する工程と、
前記マスク層および前記基板上に、前記基板の表面とのなす角であって、前記マスク層を挟む角が４０°以下である面を含んで構成されている側面を有する下部電極を形成する工程と、
前記側面を被覆して前記下部電極上に圧電膜を形成する工程と、
前記圧電膜上に上部電極を形成する工程と、
前記下部電極、前記圧電膜および前記上部電極の積層体に、前記マスク層を露出させる開口部を形成する工程と、
前記開口部から前記マスク層の少なくとも一部を除去する工程と
を有する薄膜バルク音響共振子の製造方法。 - 前記下部電極を形成する工程は、前記マスク層および基板上に、下部電極材料層を形成する工程と、前記下部電極材料層を所定のパターンにエッチング加工して、前記基板の表面とのなす角であって、前記マスク層を挟む角が４０°以下である側面となるように加工する工程とを含む
請求項２５に記載の薄膜バルク音響共振子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279651A JP2005045694A (ja) | 2003-07-25 | 2003-07-25 | 薄膜バルク音響共振子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279651A JP2005045694A (ja) | 2003-07-25 | 2003-07-25 | 薄膜バルク音響共振子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005045694A true JP2005045694A (ja) | 2005-02-17 |
Family
ID=34265696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003279651A Pending JP2005045694A (ja) | 2003-07-25 | 2003-07-25 | 薄膜バルク音響共振子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005045694A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254295A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 圧電共振素子の製造方法および圧電共振素子 |
| JP2006270506A (ja) * | 2005-03-24 | 2006-10-05 | Sony Corp | 圧電共振素子およびその製造方法 |
| JP2007049302A (ja) * | 2005-08-08 | 2007-02-22 | Toshiba Corp | 薄膜圧電共振器及びその製造方法 |
| JP2007124166A (ja) * | 2005-10-27 | 2007-05-17 | Fujitsu Media Device Kk | 圧電薄膜共振器およびフィルタ |
| KR100798168B1 (ko) | 2005-06-22 | 2008-01-24 | 인피니언 테크놀로지스 아게 | Ｂａｗ 장치 및 ｂａｗ 필터 |
| JP2008022305A (ja) * | 2006-07-13 | 2008-01-31 | Ube Ind Ltd | 薄膜圧電共振器およびその製造方法 |
| JPWO2006134744A1 (ja) * | 2005-06-17 | 2009-01-08 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2009137004A (ja) * | 2007-11-13 | 2009-06-25 | Semiconductor Energy Lab Co Ltd | 微小電気機械式装置及びその作製方法 |
| JP2009212620A (ja) * | 2008-02-29 | 2009-09-17 | Kyocera Corp | 薄膜共振子の製造方法 |
| US7623007B2 (en) | 2005-10-19 | 2009-11-24 | Panasonic Corporation | Device including piezoelectric thin film and a support having a vertical cross-section with a curvature |
| JP2010154233A (ja) * | 2008-12-25 | 2010-07-08 | Kyocera Corp | 圧電共振器 |
| CN101951238A (zh) * | 2010-07-30 | 2011-01-19 | 中国科学院声学研究所 | 一种压电薄膜体声波谐振器 |
| US8085115B2 (en) * | 2008-03-06 | 2011-12-27 | Taiyo Yuden Co., Ltd | Piezoelectric thin film resonator, filter, and communication apparatus |
| US8125123B2 (en) | 2007-07-13 | 2012-02-28 | Taiyo Yuden Co., Ltd. | Piezoelectric thin film resonant element and circuit component using the same |
| US8951821B2 (en) | 2012-12-07 | 2015-02-10 | Seiko Epson Corporation | Method for producing oscillator |
| CN106059524A (zh) * | 2015-04-10 | 2016-10-26 | 三星电机株式会社 | 体声波谐振器及包括该体声波谐振器的滤波器 |
| US10069472B2 (en) | 2015-04-10 | 2018-09-04 | Samsung Electro-Mechanics Co., Ltd. | Bulk acoustic wave resonator and filter including the same |
| CN110868183A (zh) * | 2019-04-23 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 谐振器和滤波器 |
| CN110868189A (zh) * | 2019-01-28 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 谐振器制作方法 |
| CN110868170A (zh) * | 2019-04-23 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 一种声谐振器 |
| CN111193481A (zh) * | 2018-11-14 | 2020-05-22 | 天津大学 | 体声波谐振器、滤波器和电子设备 |
| JP2021027397A (ja) * | 2019-07-31 | 2021-02-22 | 太陽誘電株式会社 | 圧電薄膜共振器、フィルタおよびマルチプレクサ |
| CN112994639A (zh) * | 2019-12-16 | 2021-06-18 | 中芯集成电路（宁波）有限公司 | 一种薄膜压电声波谐振器及其制造方法及滤波器 |
| CN113162578A (zh) * | 2021-01-13 | 2021-07-23 | 诺思(天津)微系统有限责任公司 | 滤波器、多工器以及电子设备 |
| CN113346864A (zh) * | 2021-05-28 | 2021-09-03 | 杭州星阖科技有限公司 | 一种体声波谐振器及其制作方法 |
| WO2022057466A1 (zh) * | 2020-09-21 | 2022-03-24 | 中芯集成电路（宁波）有限公司上海分公司 | 薄膜体声波谐振器、其制造方法及滤波器 |
| CN114978094A (zh) * | 2022-05-16 | 2022-08-30 | 武汉敏声新技术有限公司 | 一种体声波谐振器及其制备方法 |
| EP4087130A4 (en) * | 2019-12-31 | 2023-07-12 | Rofs Microsystem (Tianjin) Co., Ltd | VOLUME ACOUSTIC RESONATOR WITH LOWER ELECTRODE AS SPACER ELECTRODE, AND FILTER AND ELECTRONIC DEVICE |
| CN116633310A (zh) * | 2023-07-20 | 2023-08-22 | 迈感微电子(上海)有限公司 | 一种薄膜体声波谐振器及其制备方法 |
-
2003
- 2003-07-25 JP JP2003279651A patent/JP2005045694A/ja active Pending
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4617936B2 (ja) * | 2005-03-14 | 2011-01-26 | ソニー株式会社 | 圧電共振素子の製造方法および圧電共振素子 |
| JP2006254295A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 圧電共振素子の製造方法および圧電共振素子 |
| JP2006270506A (ja) * | 2005-03-24 | 2006-10-05 | Sony Corp | 圧電共振素子およびその製造方法 |
| JP4548171B2 (ja) * | 2005-03-24 | 2010-09-22 | ソニー株式会社 | 圧電共振素子およびその製造方法 |
| JPWO2006134744A1 (ja) * | 2005-06-17 | 2009-01-08 | 株式会社村田製作所 | 電子部品の製造方法 |
| KR100798168B1 (ko) | 2005-06-22 | 2008-01-24 | 인피니언 테크놀로지스 아게 | Ｂａｗ 장치 및 ｂａｗ 필터 |
| US7709999B2 (en) | 2005-08-08 | 2010-05-04 | Kabushiki Kaisha Toshiba | Thin film piezoelectric resonator and method of manufacturing the same |
| JP2007049302A (ja) * | 2005-08-08 | 2007-02-22 | Toshiba Corp | 薄膜圧電共振器及びその製造方法 |
| US7623007B2 (en) | 2005-10-19 | 2009-11-24 | Panasonic Corporation | Device including piezoelectric thin film and a support having a vertical cross-section with a curvature |
| JP2007124166A (ja) * | 2005-10-27 | 2007-05-17 | Fujitsu Media Device Kk | 圧電薄膜共振器およびフィルタ |
| JP4707533B2 (ja) * | 2005-10-27 | 2011-06-22 | 太陽誘電株式会社 | 圧電薄膜共振器およびフィルタ |
| JP2008022305A (ja) * | 2006-07-13 | 2008-01-31 | Ube Ind Ltd | 薄膜圧電共振器およびその製造方法 |
| US8125123B2 (en) | 2007-07-13 | 2012-02-28 | Taiyo Yuden Co., Ltd. | Piezoelectric thin film resonant element and circuit component using the same |
| JP2009137004A (ja) * | 2007-11-13 | 2009-06-25 | Semiconductor Energy Lab Co Ltd | 微小電気機械式装置及びその作製方法 |
| JP2009212620A (ja) * | 2008-02-29 | 2009-09-17 | Kyocera Corp | 薄膜共振子の製造方法 |
| US8085115B2 (en) * | 2008-03-06 | 2011-12-27 | Taiyo Yuden Co., Ltd | Piezoelectric thin film resonator, filter, and communication apparatus |
| JP2010154233A (ja) * | 2008-12-25 | 2010-07-08 | Kyocera Corp | 圧電共振器 |
| CN101951238A (zh) * | 2010-07-30 | 2011-01-19 | 中国科学院声学研究所 | 一种压电薄膜体声波谐振器 |
| US8951821B2 (en) | 2012-12-07 | 2015-02-10 | Seiko Epson Corporation | Method for producing oscillator |
| US10069472B2 (en) | 2015-04-10 | 2018-09-04 | Samsung Electro-Mechanics Co., Ltd. | Bulk acoustic wave resonator and filter including the same |
| CN106059524A (zh) * | 2015-04-10 | 2016-10-26 | 三星电机株式会社 | 体声波谐振器及包括该体声波谐振器的滤波器 |
| CN111193481A (zh) * | 2018-11-14 | 2020-05-22 | 天津大学 | 体声波谐振器、滤波器和电子设备 |
| CN110868189A (zh) * | 2019-01-28 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 谐振器制作方法 |
| WO2020155194A1 (zh) * | 2019-01-28 | 2020-08-06 | 中国电子科技集团公司第十三研究所 | 谐振器制作方法 |
| CN110868170B (zh) * | 2019-04-23 | 2024-02-13 | 中国电子科技集团公司第十三研究所 | 一种声谐振器 |
| CN110868183A (zh) * | 2019-04-23 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 谐振器和滤波器 |
| CN110868170A (zh) * | 2019-04-23 | 2020-03-06 | 中国电子科技集团公司第十三研究所 | 一种声谐振器 |
| CN110868183B (zh) * | 2019-04-23 | 2024-04-16 | 中国电子科技集团公司第十三研究所 | 谐振器和滤波器 |
| JP2021027397A (ja) * | 2019-07-31 | 2021-02-22 | 太陽誘電株式会社 | 圧電薄膜共振器、フィルタおよびマルチプレクサ |
| JP7456737B2 (ja) | 2019-07-31 | 2024-03-27 | 太陽誘電株式会社 | 圧電薄膜共振器、フィルタおよびマルチプレクサ |
| CN112994639A (zh) * | 2019-12-16 | 2021-06-18 | 中芯集成电路（宁波）有限公司 | 一种薄膜压电声波谐振器及其制造方法及滤波器 |
| EP4087130A4 (en) * | 2019-12-31 | 2023-07-12 | Rofs Microsystem (Tianjin) Co., Ltd | VOLUME ACOUSTIC RESONATOR WITH LOWER ELECTRODE AS SPACER ELECTRODE, AND FILTER AND ELECTRONIC DEVICE |
| WO2022057466A1 (zh) * | 2020-09-21 | 2022-03-24 | 中芯集成电路（宁波）有限公司上海分公司 | 薄膜体声波谐振器、其制造方法及滤波器 |
| CN113162578A (zh) * | 2021-01-13 | 2021-07-23 | 诺思(天津)微系统有限责任公司 | 滤波器、多工器以及电子设备 |
| CN113346864A (zh) * | 2021-05-28 | 2021-09-03 | 杭州星阖科技有限公司 | 一种体声波谐振器及其制作方法 |
| CN114978094A (zh) * | 2022-05-16 | 2022-08-30 | 武汉敏声新技术有限公司 | 一种体声波谐振器及其制备方法 |
| CN116633310A (zh) * | 2023-07-20 | 2023-08-22 | 迈感微电子(上海)有限公司 | 一种薄膜体声波谐振器及其制备方法 |
| CN116633310B (zh) * | 2023-07-20 | 2023-11-03 | 迈感微电子(上海)有限公司 | 一种薄膜体声波谐振器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005045694A (ja) | 薄膜バルク音響共振子およびその製造方法 | |
| JP3945486B2 (ja) | 薄膜バルク音響共振子およびその製造方法 | |
| KR102248528B1 (ko) | 음향 공진기 및 그 제조 방법 | |
| JP3944161B2 (ja) | 薄膜バルク波音響共振器及び薄膜バルク波音響共振器の製造方法 | |
| JP4324182B2 (ja) | 薄膜バルク音響共振器および表面音響波共振器が集積された集積フィルタおよびその製造方法 | |
| JP2006217281A (ja) | 薄膜バルク音響装置の製造方法 | |
| JP4802900B2 (ja) | 薄膜圧電共振器およびその製造方法 | |
| JP2010056736A (ja) | 電子部品及び電子部品の製造方法 | |
| JP2008301453A (ja) | 薄膜圧電共振器及びこれを用いたフィルタ回路 | |
| JPWO2005107066A1 (ja) | 圧電薄膜共振子 | |
| JP2007208728A (ja) | 圧電薄膜共振器、フィルタおよびその製造方法 | |
| JP4895323B2 (ja) | 薄膜圧電共振器 | |
| WO2004088840A1 (ja) | 圧電薄膜デバイス及びその製造方法 | |
| JP2005086835A (ja) | 薄膜共振器と薄膜共振器の製造方法及び薄膜共振器を備えたフィルタ | |
| JP2010041153A (ja) | 圧電共振器およびその製造方法 | |
| JP4327009B2 (ja) | 基板からフローティングされたエアギャップを有する薄膜のバルク音響共振器及びその製造方法 | |
| KR102449355B1 (ko) | 음향 공진기 및 그의 제조 방법 | |
| JP2006340256A (ja) | 薄膜圧電共振器及びその製造方法 | |
| JP2005033379A (ja) | 薄膜バルク波振動子およびその製造方法 | |
| JP2010147874A (ja) | Ｂａｗ共振装置およびその製造方法 | |
| JP2008236671A (ja) | 薄膜圧電共振器及びその製造方法 | |
| JP5202252B2 (ja) | 音響波共振子 | |
| JP2008172638A (ja) | 薄膜圧電共振器 | |
| JP5032370B2 (ja) | 薄膜共振子の製造方法 | |
| JP2008211385A (ja) | 圧電体薄膜の製造方法、共振装置およびそれを用いたｕｗｂ用フィルタ |