JP4617936B2 - 圧電共振素子の製造方法および圧電共振素子 - Google Patents

圧電共振素子の製造方法および圧電共振素子 Download PDF

Info

Publication number
JP4617936B2
JP4617936B2 JP2005070824A JP2005070824A JP4617936B2 JP 4617936 B2 JP4617936 B2 JP 4617936B2 JP 2005070824 A JP2005070824 A JP 2005070824A JP 2005070824 A JP2005070824 A JP 2005070824A JP 4617936 B2 JP4617936 B2 JP 4617936B2
Authority
JP
Japan
Prior art keywords
lower electrode
layer
piezoelectric
sacrificial layer
piezoelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005070824A
Other languages
English (en)
Other versions
JP2006254295A (ja
Inventor
修一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005070824A priority Critical patent/JP4617936B2/ja
Publication of JP2006254295A publication Critical patent/JP2006254295A/ja
Application granted granted Critical
Publication of JP4617936B2 publication Critical patent/JP4617936B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、圧電共振素子の製造方法および圧電共振素子に関し、特に、圧電体層が示す電気音響効果を利用した薄膜バルク音響共振器(Thin Film Bulk Acoustic Resonator、以下FBARと記す)の製造方法およびFBARに関する。
近年、携帯電話やPDA機器の高機能化・高速化に伴い、これら通信機器に内蔵される数100MHz〜数GHZ動作の高周波フィルタには、これまでに増して小型化・低コスト化の要求がある。この要求を満たす高周波フィルタの有力候補が、半導体製造技術を用いて形成できるFBARを用いたフィルタである。
このFBARの代表例として、空気ブリッジ型と呼ばれる構造例を図8に示す(例えば、非特許文献1参照)。図8(a)は断面図、図8(b)は平面図を示し、図8(a)は図8(b)のA-A’線での断面図である。
K. M. Lakin, "Thin film resonator and filters", Proceedings of the 1999 IEEE Ultrasonics Symposium,(米),Vol.2, pp.895-906
図8(a)に示すように、このFBARは、高抵抗シリコンや高抵抗ガリウム砒素からなる基板11上に、空気層12を介して下部電極13、圧電体層14および上部電極15がこの順に設けられている。
下部電極13は、空気層12を閉塞するとともに、基板11上の一方向に延設された状態で設けられており、外郭の側壁13aは、テーパー形状に設けられている。また、圧電体層14は、下部電極13を覆う状態で基板11上に設けられている。これにより、下部電極13と圧電体層14とで、空気層12を閉塞してなるキャビティ部16が構成され、下部電極13も、上部電極15と同様に、空気と接する境界面を有した状態となる。ここで、上記キャビティ部16を構成する下部電極13と圧電体層14の各側壁13b、14aは、テーパー形状に設けられている。
また、上部電極15は、空気層12上において、下部電極13上に圧電体層14を介して積層される状態で設けられている。上部電極15は、下部電極13とは逆方向に延設されており、下部電極13よりも狭い幅で設けられている。この上部電極15よりも外側の領域で、圧電体層14および下部電極13には、空気層12に達する状態の複数の孔部17が設けられており、空気層12は、この孔部17を介してのみFBARの外気と連通している。
そして、上記下部電極13、圧電体層14及び上部電極15が積層された部分が、音響共振器として動作する振動部18となる。FBARは、この振動部18の圧電体層14を挟んで対向する上部電極面15aまたは下部電極面13cに対して垂直方向の振動モードの音波を利用するため、下部電極13、圧電体層14、上部電極15はいずれも上部電極面15aまたは下部電極面13cに対して垂直方向に結晶配向されることが望ましい。
ここで、図8(b)の平面図に示すように、上記キャビティ部16は、平面視的に矩形状であり、直角の角部16A’を有している。さらに、このキャビティ部16を含む下部電極13の素子領域の外郭は、平面矩形状に設けられ、この素子領域から延設される領域は、上記素子領域よりも幅の狭い平面矩形状に設けられている。このため、下部電極13の外郭形状は直角の角部13A’を有している。
次に、このようなFBARの製造方法について、図9を用いて説明する。まず、図9(a)に示すように、基板11上に犠牲層21を側壁21aがテーパー形状となるように、パターン形成する。次いで、犠牲層21を覆うとともに一方向に延設する状態で、基板11上に下部電極13をパターン形成する。この際、下部電極13の外郭の側壁13aをテーパー形状となるように形成する。また、犠牲層21の側壁21aを覆う下部電極13の側壁13bはテーパー形状となる。その後、下部電極13を覆う状態で、基板11上に圧電体層14を形成する。
次いで、図9(b)に示すように、犠牲層21(前記図9(a)参照)上の圧電体層14上に、下部電極13とは逆方向に延設させる状態で、上部電極15をパターン形成する。続いて、上部電極15よりも外側の領域で、圧電体層14と下部電極13とに犠牲層21に達する孔部17を形成した後、孔部17からエッチングガスを導入したドライエッチングにより、犠牲層21をエッチング除去することで空気層12を形成する。
上述したような圧電体層14の結晶方位は、下層となる下部電極13の表面形状により異なってくる。具体的には、再び図9(a)に示すように、下部電極13は、外郭の側壁13aおよび犠牲層21の側壁21aを覆う側壁13bがテーパー形状に形成される。そして、この下部電極13上に圧電体層14を成膜すると、平坦部13d上では、圧電体層14の結晶は下部電極13の表面に対して垂直方向に配向される(結晶方位F)。しかし、側壁13a上および側壁13b上では、平坦部13dの表面に対する垂直方向と側壁13aの表面または側壁13bの表面に対する垂直方向のおよそ中間方向に向けて、圧電体層14の結晶が配向される(結晶方位F’)。
このため、図9(b)に示すように、犠牲層21(前記図9(a)参照)を除去して空気層12を形成した場合に、平坦部13d上と側壁13a上または側壁13b上とで、結晶方位F、F’(前記図9(a)参照)の差が大きいと、圧電体層14の結晶歪みが大きくなり、ひいてはクラック31を生じてしまうことになる。このクラック31が発生すると、圧電体層14の機械的強度が著しく劣化し、破壊されて、FBARが正常に動作しなくなる。また、クラック31は発生箇所を起点として成長するため、ついには隣接するFBARにまで影響を及ぼすようになり、歩留まりを著しく低下させてしまう。
そこで、テーパー形状に設けられる下部電極13の外郭の側壁13aおよび犠牲層21を覆う下部電極13の側壁13bのテーパー角度を小さくすることが検討されている。例えば側壁13aのテーパー角度を小さくする場合には、次のような方法により行う。
まず、図10(a)に示すように、基板11上に成膜された下部電極膜13’上にレジストパターン41を形成した後、100℃〜160℃でリフロー処理を行うことで、レジストパターン41の側壁41aをテーパー形状にする。そして、エッチング条件を調整することで、レジストパターン41を矢印E方向に後退させつつ、下部電極膜13’をパターンニングする。これにより、図10(b)に示すように、側壁13aのテーパー角度が小さくなるように調整された下部電極13が形成される。また、犠牲層21の側壁21aのテーパー角度を上記と同様の方法により小さくすることで、犠牲層21を覆う下部電極13の側壁13bのテーパー角度を小さくすることができる。よって、平坦部13d上に成長する圧電体層14の結晶方位Fと側壁13a上、側壁13b上に成長する圧電体層14の結晶方位F’の差を小さくすることができる。
一方、下部電極13および圧電体層14の形状については、下部電極13および圧電体層14の幅方向波動による擬似共振を抑制するために、外郭の全ての辺を曲線で形成するものが報告されている(例えば、特許文献1参照)。
特開2003−17974号公報
しかし、図10(a)を用いて説明したように、下部電極膜13’上にレジストパターン41を形成した後、100℃〜160℃でリフロー処理を行う場合には、レジストパターン41の側壁41aはテーパー形状となるものの、図11(a)の平面図に示すように、側壁41aの角部41bについては「引きつり」が生じ、テーパー角度を低くすることができないという現象がある(図10(a)は図11(a)のB−B’断面図)。これは、平面視的な外郭形状において、レジストパターン41の角部41bが直角であることに起因するものであり、角部41bが直角以下である場合に顕著に生じる現象である。
このため、このレジストパターン41を用いて下部電極膜13’(前記図10(a)参照)のパターンニングを行うと、図11(b)に示す角部13A’において、側壁13a(前記図10(b)参照)のテーパー角度を低く形成できない。換言すれば、角部13A’を含むC-C’断面図である図11(c)に示すように、角部13A’の箇所のみ側壁13aのテーパー角度が高くなる状態になる。このため、この下部電極13を覆う状態で基板11上に圧電体層14を形成する場合には、角部13A’上に成膜される圧電体層14の結晶方位F’’が下部電極13の平坦部13d上の圧電体層14の結晶方位Fに対して大きくずれるため、クラックが生じるという問題がある。
また、犠牲層21のパターンニングにおいても同様の問題が生じる。このため、犠牲層21の側壁21aにおける角部21A’(前記図11(b)参照)のテーパー角度を低く形成できないことから、犠牲層21を覆う状態で形成される下部電極13の側壁13bにおける角部のテーパー角度を低く形成できない。これにより、下部電極13の角部上に成膜される圧電体層14の結晶方位F’’が下部電極13の平坦部13d上の圧電体層14の結晶方位Fに対して大きくずれるため、クラックが生じるという問題がある。なお、この犠牲層21の角部21A’は、犠牲層21を除去することで形成されるキャビティ部16の角部16A’に相当する。
さらに、上記特許文献1で報告されているように、下部電極13の形状として外郭の全ての辺を曲線で構成する場合には、設計段階における下部電極13の面積計算が難しく、複数の圧電共振素子を並列させる場合には、1つの圧電共振素子の占有面積が増大するため、高集積化の妨げとなる。
本発明の圧電共振素子の製造方法および圧電共振素子は、下部電極または犠牲層のパターンニングに用いるレジストパターンのリフロー処理による角部の引きつりを防ぐことで、圧電体層のクラックを防止することを目的としている。
上述したような課題を解決するために、本発明における第1の圧電共振素子の製造方法は、次のような工程を順次行うことを特徴としている。まず、第1工程では、基板上に設けられた下部電極膜上に、外郭形状が丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成する工程を行う。次に、第2工程では、マスクパターンをリフロー処理することで、マスクパターンの外郭の側壁をテーパー形状とする工程を行う。続いて、第3工程では、リフロー処理されたマスクパターン上から下部電極膜をエッチングして、下部電極を形成し、マスクパターンを除去する工程を行う。次いで、第4工程では、下部電極を覆う状態で基板上に圧電体層を形成する工程を行い、その後の第5工程では、少なくとも一部が前記下部電極上に積層される状態で、前記圧電体層上に上部電極を形成する工程を行う。
このような第1の圧電共振素子の製造方法によれば、下部電極膜上に、外郭形状が丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成することから、リフロー処理によるマスクパターンの角部の引きつりが防止される。これにより、マスクパターンの側壁の角部のみテーパー角度が大きくなることが防止される。このため、このマスクパターンの上部から下部電極膜のエッチングを行うことで、外郭形状が丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成された下部電極が形成されるとともに、下部電極の外郭の側壁の角部のみテーパー角度が大きくなることが防止される。これにより、下部電極の外郭の側壁全体のテーパー角度を略同等に揃えることが可能となることから、この側壁上に形成される圧電体層の結晶方位を揃えることが可能になる。よって、上記側壁上と平坦部上とで圧電体層との結晶方位の差が小さくなり、圧電体層に生じるクラックが防止される。
また、本発明における第1の圧電共振素子は、上述した製造方法により得られる圧電共振素子であり、下部電極と、圧電体層と、上部電極とがこの順に設けられ、これらの積層構造を少なくとも一部に有するものである。そして、下部電極は、素子領域と該素子領域から延設される領域とを有し、延設方向に対する垂直方向の幅において、素子領域の幅は延設される領域の幅より広く、素子領域は、その外郭形状が複数の角部と直線部のみで構成されるとともに、この角部はすべて丸みを帯びた形状たは複数の鈍角で構成された形状であり、下部電極を、前記外郭形状のマスクパターンのリフロー処理、およびその後のマスクパターン上からのエッチングによって形成することにより、素子領域の外郭の側壁が、角部および直線部のすべてにおいて略同等のテーパー角度のテーパー形状を成し、圧電体層は、下部電極の少なくとも一部を覆う状態で基板上に設けられていることを特徴としている。
このような第1の圧電共振素子は、上述した製造方法により得ることができることから、圧電体層に生じるクラックが防止されたものとなる。また、下部電極の外郭形状は丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されることから、パターンの面積計算も容易であるため設計し易い。さらに、1つの圧電共振素子の占有面積が小さく、下部電極の外郭形状が直線を有することで、複数の圧電共振素子を配列し易いことから、高集積化が可能である。
また、本発明における第2の圧電共振素子の製造方法は、次のような工程を順次行うことを特徴としている。まず、基板上に犠牲層形成膜を形成する工程を行う。次に、犠牲層形成膜上に、外部形状が曲線のみ、または丸みを帯びた形状の角部もしくは複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成する工程を行う。次いで、マスクパターンをリフロー処理することで、マスクパターンの側壁をテーパー形状にする工程を行う。続いて、リフロー処理されたマスクパターン上から犠牲層形成膜をエッチングして犠牲層をパターン形成し、マスクパターンを除去する工程を行う。次に、犠牲層の少なくとも一部を覆う状態で、基板上に下部電極を形成する工程を行う。次いで、下部電極および犠牲層を覆う状態で、基板上に圧電体層を形成する工程を行う。続いて、少なくとも一部が犠牲層上において下部電極上に積層される状態で、上部電極を圧電体層上に形成する工程を行う。その後、犠牲層を除去することで、下部電極、圧電体層および上部電極の積層構造の下部に、空気層を形成する工程を行う。
このような第2の圧電共振素子の製造方法によれば、犠牲層形成膜上に、外郭形状が曲線のみ、または丸みを帯びた形状の角部もしくは複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成することから、リフロー処理によるマスクパターンの角部の引きつりが防止される。これにより、マスクパターンの側壁の角部のみテーパー角度が大きくなることが防止される。このため、このマスクパターンの上部から犠牲層形成膜のエッチングを行うことで、外郭形状が曲線のみ、または丸みを帯びた形状の角部または複数の鈍角から構成された形状の角部と直線のみで構成された犠牲層が形成されるとともに、犠牲層の側壁の角部のみテーパー角度が大きくなることが防止される。これにより、犠牲層の少なくとも一部を覆う状態で形成される下部電極の側壁は、犠牲層と略同等のテーパー角度で形成され、犠牲層および下部電極の側壁全体のテーパー角度を略同等に揃えることが可能となる。よって、犠牲層および下部電極上に形成する圧電体層の結晶方位を、上記側壁上で揃えることが可能になるとともに、上記側壁上と平坦部上とで圧電体層との結晶方位の差が小さくなるため、圧電体層に生じるクラックが防止される。
また、本発明における第2の圧電共振素子は、上述した製造方法により得られる圧電共振素子であり、基板上に、空気層を介して下部電極、圧電体層および上部電極がこの順に設けられ、これらの積層構造を少なくとも一部に有するとともに、下部電極または圧電体層により空気層を閉塞してなるキャビティ部を備えた圧電共振素子である。そして、下部電極または圧電体層により構成されるキャビティ部の側壁はテーパー形状に設けられており、キャビティ部の平面視的な形状は、曲線のみ、または丸みを帯びた形状の角部もしくは複数の鈍角で構成された形状の角部と直線のみで構成されていることを特徴としている。
このような第2の圧電共振素子は、上述した製造方法により得ることができることから、圧電体層に生じるクラックが防止されたものとなる。
また、キャビティ部の平面視的な形状が、丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されている場合には、パターンの面積計算も容易であるため設計し易く、また、1つの圧電共振素子の占有面積が小さく、下部電極の外郭形状が直線を有することで、複数の圧電共振素子を配列し易いことから高集積化が可能である。
以上説明したように、本発明における圧電共振素子の製造方法および圧電共振素子によれば、圧電体層に生じるクラックが防止されることから、圧電共振素子の歩留まりを向上させることができる。また、下部電極のパターンの設計が容易であり、圧電共振素子の高集積化が可能であることから、圧電共振素子を搭載する装置の小型化が可能である。さらに、マスクパターンの外郭形状を変えることでのみ、圧電体層に生じるクラックが防止されるため、製造工程を増やすことがなく、生産性にも優れている。
以下、本発明の第1の圧電共振素子における実施の形態の一例について詳細に説明する。なお、背景技術で説明したものと同様の構成には同一の番号を付して説明することとする。
(第1実施形態)
本実施形態では、本発明における第1の圧電共振素子の実施形態の一例として、FBARの例について説明する。図1(a)は断面図、図1(b)は平面図を示し、図1(a)は図1(b)のA-A’線での断面図である。
図1(a)に示すように、このFBARは、高抵抗シリコンや高抵抗ガリウム砒素からなる基板11上に、空気層12を介して、下部電極13、圧電体層14および上部電極15がこの順に設けられている。これにより、下部電極13と圧電体層14とで、空気層12を閉塞してなるキャビティ部16が構成され、このキャビティ部16により、下部電極13も、上部電極15と同様に、空気と接する境界面を有した状態となる。
上記下部電極13は、空気層12を閉塞する状態で覆うとともに、基板11上の一方向に延設された状態で設けられている。ここで、下部電極13は、例えばモリブデン(Mo)またはアルミニウム(Al)で形成されるとともに、0.1μm〜0.5μmの膜厚で設けられることとする。そして、下部電極13の外郭の側壁13aおよびキャビティ部16を構成する側壁13bはテーパー形状に設けられている。この側壁13aの基板11の表面に対するテーパー角度は小さい方が好ましく、側壁13bの基板11の表面に対するテーパー角度も、上記圧電体層14を支持可能な範囲で低い方が好ましい。これは、背景技術で説明したように、下部電極13の平坦部13d上に形成される圧電体層14の結晶方位と、側壁13a、13b上に形成される圧電体層14の結晶方位の差を小さくするためである。
また、図1(b)に示すように、上記キャビティ部16を含む下部電極13の素子領域の外郭は、平面矩形状に設けられ、この素子領域から延設される領域は、上記素子領域よりも幅の狭い平面矩形状に設けられている。
そして、下部電極13の外郭形状は、丸みを帯びた形状の角部13Aと直線のみで構成されている。具体的には、平面視的に多角形の角部が曲線で構成された外郭形状となっている。ここでは、角部13Aが角部13Aを構成する2辺の延長線の交点よりも内側になる状態で、丸みを帯びた形状で設けられることとするが、上記交点よりも外側へ例えば略円状に突出していてもよい。この場合には、その突出部分の基端部または円の接線の交差部が直角または鋭角とならないように設けられることとし、平面視的に直角以下となる部分がないように構成されることとする。これにより、後述する製造方法において詳細に説明するように、下部電極13上に形成される圧電体層14の結晶方位を、外郭の側壁13a全体で揃えることが可能となる。
なお、ここでは、上記角部13Aが丸みを帯びた形状に設けられた例について説明したが、本発明はこれに限定されず、角部13Aは複数の鈍角で構成された形状であってもよい。この場合も、平面視的に直角以下となる部分がなければ、角部13Aが角部13Aを構成する2辺の延長線の交点よりも内側になるように構成されていてもよく、上記交点よりも外側に突出するように設けられていてもよい。
また、圧電体層14(前記図1(a)参照)は、下部電極13を覆う状態で基板11上に設けられている。圧電体層14は、窒化アルミニウム(AlN)または酸化亜鉛(ZnO)で形成されており、1μm〜2μmの膜厚で形成されている。なお、ここでは、圧電体層14が上記下部電極13の素子領域を全体的に覆う状態で設けられた例について説明するが、本発明はこれに限定されるものではなく、圧電体層14は空気層12上において、少なくとも一部が下部電極13上に積層される状態で設けられていればよい。ただし、この場合、圧電体層14は、下部電極13の外郭の少なくとも1つの角部13Aを覆う状態で設けられ、後述する上部電極と下部電極13とがショートしないように配置されることとする。
さらに、上部電極15は、気層12上において、少なくとも一部が下部電極13上に上記圧電体層14を介して積層される状態で設けられている。上部電極15は、例えばMoまたはAlで形成されており、0.1μm〜0.5μmの膜厚で形成されている。
また、上部電極15よりも外側の領域で、圧電体層14および下部電極13には、上記空気層12に達する状態の複数の孔部17が設けられている。この孔部17は、基板11と下部電極13との間に設けられた犠牲層(図示省略)をエッチング除去して空気層12を形成するためのエッチングガスを導入するものである。そして、上記空気層12はこの孔部17を介してのみ外部と連通する状態に設けられている。
そして、再び図1(a)に示すように、下部電極13、圧電体層14および上部電極15が積層された部分が、音響共振器として動作する振動部18となる。
次に、上述したFBARの動作を説明する。上部電極15と下部電極13との間に電圧を印加して電界を生じさせると、圧電体層14は電気的エネルギーの一部を弾性波(以下、音波と記す)という形の機械的エネルギーへ変換する。この機械的エネルギーは、対向する上部電極面15aおよび下部電極面13cの垂直方向である圧電体層14の膜厚方向に伝搬され、再び電気的エネルギーへと変換される。この電気的エネルギー/機械的エネルギーの変換過程でその効率が優れる特定の周波数が存在し、この周波数を持つ交流電圧を印加したとき、FBARは極めて低いインピーダンスを示す。
この特定の周波数は一般に共振周波数γと呼ばれ、その値は、一次近似として上部電極15と下部電極13の存在を無視したとき、γ=V/(2t)で与えられる。ここで、Vは圧電体層14中の音波の速度、tは圧電体層14の厚さである。音波の波長をλとすると、V=γλの関係式が成立することから、t=λ/2となる。これは圧電体層14中で誘起された音波が圧電体層14と上部電極15の境界面および圧電体層14と下部電極13の境界面で上下に反射を繰り返し、丁度、その半波長に対応した定在波が形成されていることを意味する。換言すれば、半波長の定在波が立っている音波の周波数と外部印加の交流電圧の周波数が一致したときが共振周波数γとなる。
この共振周波数γでFBARのインピーダンスが極めて小さくなることを利用した電子機器として、複数のFBARをラダー型に組み、所望の周波数帯の電気信号のみを低損失で通過させるバンドパスフィルタが、背景技術で説明した非特許文献1で紹介されている。
そして、このFBARは、振動部18の圧電体層14を挟んで対向する上部電極面15aまたは下部電極面13cに対して垂直方向の振動モードの音波を利用するため、下部電極13、圧電体層14、上部電極15はいずれも上部電極面15aまたは下部電極面13cに対して垂直方向に結晶配向されることが望ましい。垂直方向に結晶配向されるほど理想的な特性に近づいていき、低挿入損の通過帯域をもつバンドパスフィルタを実現できるようになる。
次に、上記FBARの製造方法について説明する。まず、図2(a)に示すように、基板11上に、例えばSOG(Spin on Glass)膜からなる犠牲層形成膜(図示省略)を0.5μm〜3μmの膜厚で形成し、犠牲層形成膜を所望の形状にパターンニングすることで、犠牲層21を形成する。ここでは、例えば平面視的に矩形状となるように、犠牲層21をパターン形成する。この犠牲層21の占有体積は、後工程でエッチング除去により形成する空気層の容積となる。なお、ここでは、犠牲層21はSOG膜で形成されることとするが、これに限定されず、シリコン酸化膜、PSG(Phosho Silicate Glass) 膜、BPSG(Borophospho Silicate Glass)膜であってもよい。
次に、スパッタリング法により、犠牲層21を覆う状態で、基板11上に、例えばMoからなる下部電極膜13’を形成する。次いで、例えばスピンコート法により、下部電極膜13’上にレジスト(図示省略)を塗布する。
次いで、上記犠牲層21上の下部電極膜13’を含む領域に、通常のリソグラフィ処理により、露光・現像を行い、レジストパターン41を形成する。この際、このレジストパターン41の外郭形状は、丸みを帯びた形状の角部と直線とのみで構成されることとする。具体的には、平面視的に多角形状であり、角部が曲線で構成されている。このようなレジストパターン41は、露光マスクのパターンを上記形状にすることで形成可能である。
その後、レジストパターン41中の残留溶媒を取り除き、レジストパターン41の側壁をテーパー形状とするために、リフロー処理を行う。このリフロー処理は、100℃〜160℃の温度で行うこととする。これにより、レジストパターン41の側壁41aはテーパー形状に成型される。そして、図2(a)の領域Xの要部拡大平面図である図2(b)に示すように、レジストパターン41の平面視的な外郭形状の角部41bが丸みを帯びた形状であることから、角部41bが直角以下である場合に生じる「引きつり」が防止される(図2(a)は図2(b)のB−B’断面)。これにより、側壁41aの角部のみテーパー角度が大きくなることが防止され、側壁41a全体のテーパー角度を揃えることができる。
次いで、図2(c)に示すように、このレジストパターン41(前記図2(a)参照)をマスクに用いたエッチングにより、犠牲層21を覆うとともに、基板11上の一方向に延設した形状となるように、下部電極膜13’(前記図2(a)参照)をパターンニングして、下部電極13を形成する。この際、エッチング条件を調整し、レジストパターン41を後退させつつ、下部電極膜13’をパターンニングすることで、側壁13aのテーパー角度を小さくすることができる。また、上述した外郭形状のレジストパターン41をマスクとしてエッチングすることで、下部電極13の外郭形状が丸みを帯びた形状の角部13Aと直線とのみで構成される。さらに、レジストパターン41の側壁41a全体のテーパー角度は略同等であることから、下部電極13の側壁13a全体のテーパー角度が略同等となる。
この後の工程は、通常のFBARの製造方法と同様に行う。すなわち、図3(d)に示すように、例えばスパッタリング法により、下部電極13を覆う状態で、基板11上に、例えばAlNからなる圧電体層14を形成する。
続いて、例えばスパッタリング法により、圧電体層14を覆う状態で、例えばMoからなる上部電極膜(図示省略)を形成する。その後、犠牲層21上の圧電体層14の略中央領域上を覆うとともに、上記下部電極13とは反対方向の基板11上に引き出すように、上部電極膜をパターンニングすることで、上部電極15を形成する。これにより、犠牲層21上において、上部電極15の一部が下部電極13上に圧電体層14を介して積層された状態となる。そして、この積層された部分が、製造するFBARの振動部18となる。次に、上部電極15よりも外側の領域で、圧電体層14と下部電極13とに、犠牲層21まで達する状態の孔部17を形成する。
その後、図3(e)に示すように、例えばドライエッチングにより、孔部17からエッチングガスを導入して犠牲層21(前記図3(d)参照)を除去する。これにより、基板11と下部電極13との間に空気層12が形成され、空気層12を下部電極13と圧電体層14とで閉塞してなるキャビティ部16が形成される。
このようなFBARの製造方法およびこれにより得られるFBARによれば、下部電極膜13’上に平面視的な外郭形状が丸みを帯びた形状の角部と直線のみで構成されるレジストパターン41を形成することから、リフロー処理によるレジストパターン41の角部41bの「引きつり」が防止される。これにより、レジストパターン41の側壁41a全体のテーパー角度を揃えることができる。このため、このレジストパターン41の上部から下部電極膜13’のエッチングを行うことで、下部電極13の外郭の側壁13a全体のテーパー角度を略同等に揃えることが可能となる。これにより、この側壁13a上に形成される圧電体層14の結晶方位を揃えることができるため、上記側壁13a上と平坦部13d上とで圧電体層14との結晶方位の差が小さくなり、圧電体層14に生じるクラックが防止される。したがって、FBARの歩留まりを向上させることができる。
また、レジストパターン41の外郭形状を変えることでのみ、圧電体層14に生じるクラックが防止されるため、製造工程を増やすことがなく、生産性にも優れている。
さらに、上記下部電極13の外郭形状が丸みを帯びた形状の角部13Aと直線のみで構成されることから、下部電極13のパターンの面積計算も容易であるため設計し易く、また、複数のFBARを配列し易いことから高集積化が可能である。したがって、FBARを搭載する装置の小型化が可能である。
(変形例1)
次に、本実施形態の変形例1を図4に示す。図4(a)は断面図、図4(b)は平面図を示し、図4(a)は図4(b)のC-C’線での断面図である。図4(a)に示すように、このFBARは、基板11上に、空気層12を閉塞する状態で、例えばシリコン窒化膜からなる支持膜22が設けられている。また、下部電極13は、空気層12上の支持膜22の一部を覆うとともに、一方向に延設された状態で設けられ、圧電体層14は、下部電極13上および支持膜22上に設けられている。これにより、支持膜22と下部電極13と圧電体層14とで、空気層12を閉塞してなるキャビティ部16が構成される。
さらに、圧電体層14上には、空気層12上の下部電極13上に積層されるとともに、下部電極13とは反対方向に延設された上部電極15が設けられている。また、上部電極15よりも外側の領域で、圧電体層14と下部電極13と支持膜22には、上記空気層12に達する孔部17が設けられている。
そして、下部電極13の外郭の側壁13aはテーパー形状に設けられ、図4(b)に示すように、下部電極13の外郭形状は、丸みを帯びた形状の角部13Aと直線のみで構成されることとする。
このようなFBARであっても、第1実施形態と同様の方法で形成されることから、下部電極13の側壁13a全体のテーパー角度を略同等に揃えることが可能となる。したがって、第1実施形態と同様の効果を奏することができる。
なお、ここでは、基板11上に、空気層12を閉塞する状態で、支持膜22が設けられた例について説明するが、支持膜22が設けられていない場合であっても、本発明は適用可能である。この場合には、下部電極13が空気層12の一部を覆うとともに、一方向に延設された状態で設けられ、下部電極13上の圧電体層14により空気層12が閉塞された構成となる。
また、特開2000−69594号公報で開示されているように、基板11の表面に凹部を形成することで空気層12が設けられており、この基板11の凹部に蓋をする状態で、下部電極13、圧電体層14、上部電極15が順次積層されたFBARであっても、本発明は適用可能である。
さらに、背景技術で説明した非特許文献1で開示されている2種類のFBAR構造、即ち、基板11の裏面側から下部電極13に至る深い開口部を形成し、これを空気層12とするFBAR構造、または、基板11の表面に凹部を形成し、この内部に高音響インピーダンス材料と低音響インピーダンス材料を交互に積層した音響反射ミラーを埋め込んだFBAR構造、であっても本発明は適用可能である。このようなFBAR構造において、下部電極13を形成する際のレジストパターン41(前記図2(a)参照)の外郭形状を、丸みを帯びた形状または複数の鈍角で構成された形状の角部と直線のみで構成することで、下部電極13の側壁13a全体のテーパー角度を揃えることができるため、第1実施形態と同様の効果を奏することができる。
(第2実施形態)
次に、本発明における第2の圧電共振素子の実施形態の一例について説明する。なお、第1実施形態と同様の構成には同一の番号を付して説明する。図5(a)は断面図、図5(b)は平面図を示し、図5(a)は図5(b)のA-A’線での断面図である。
ここで、図5(a)に示す断面図については、第1実施形態と同様であるため、詳細な説明を省略する。本実施形態では、キャビティ部16を構成する下部電極13および圧電体層14の側壁13b、14aがテーパー形状に設けられており、下部電極13および圧電体層14により空気層12を閉塞してなるキャビティ部16の平面視的な形状が、図5(b)に示すように、丸みを帯びた形状を有する角部16Aと直線とのみで構成されることとする。具体的には、平面視的に矩形であって、その角部16Aが曲線で構成されている。ここで、キャビティ部16の平面視的な形状とは、キャビティ部16の内側の形状を指すこととするが、キャビティ部16の外郭形状も同様に構成されることとする。
ここで、角部16Aは、平面視的に、角部16Aを構成する2辺の延長線の交点よりも内側になるように、丸みを帯びた形状で設けられることとするが、上記交点よりも外側へ例えば略円状に突出していてもよい。この場合には、その突出部分の基端部または円の接線の交差部が直角または鋭角とならないように設けられることとし、平面形状で直角以下となる部分がないように構成されることとする。これにより、後述する製造方法において詳細に説明するように、図5(a)に示す、下部電極13上に形成される圧電体層14の結晶方位を、側壁13b全体で揃えることが可能となる。
なお、ここでは、上記角部16Aが丸みを帯びた形状に設けられた例について説明したが、本発明はこれに限定されず、角部16Aは複数の鈍角で構成された形状であってもよい。この場合も、角部16Aが角部16Aを構成する2辺の延長線の交点よりも内側になるように構成されていてもよく、上記交点よりも外側に突出するように設けられていてもよい。また、ここでは、上記閉塞領域の平面視的な形状が角部16Aと直線のみで構成されることとするが、曲線のみで構成されていてもよい。ただし、角部16A以外の部分が直線である方が、パターンの面積計算も容易であるため設計し易く、また、複数の圧電共振素子を配列し易いため、好ましい。
次に、上記FBARの製造方法について説明する。まず、図6(a)に示すように、基板11上に、例えばSOG膜からなる犠牲層形成膜21’を塗布形成する。次いで、犠牲層形成膜21’上にレジスト(図示省略)を塗布した後、通常のリソグラフィ処理により、露光・現像を行い、レジストパターン42を形成する。この際、このレジストパターン42の外郭形状は、丸みを帯びた形状の角部と直線とのみで構成されることとする。具体的には、平面視的に矩形であって、角部が曲線で構成されることとする。このようなレジストパターン42は、露光マスクのパターンを上記形状にすることで形成可能である。
そして、このレジストパターン42を形成した後、レジストパターン42中の残留溶媒を取り除き、レジストパターン42の側壁をテーパー形状とするため、100℃〜160℃でリフロー処理を行う。これにより、図6(a)の領域Yの要部拡大平面図である図6(b)に示すように、レジストパターン42の側壁42aはテーパー形状に成型される。(図6(a)は図6(b)のB−B’断面)。そして、ここでは、レジストパターン42の側壁42aの角部42bが丸みを帯びた形状であることから、レジストパターン42の角部42bが直角以下であることにより生じる「引きつり」が防止される。これにより、側壁42aの角部42bのみテーパー角度が大きくなることが防止され、側壁42a全体のテーパー角度を揃えることができる。
次いで、図6(c)に示すように、このレジストパターン42(前記図6(a)参照)をマスクに用いたエッチングにより、犠牲層21をパターン形成する。この際、エッチング条件を調整して、レジストパターン42を後退させつつ、犠牲層形成膜21’をパターンニングすることで、犠牲層21の側壁21aのテーパー角度を小さくすることができる。また、レジストパターン42の側壁42a全体のテーパー角度を揃えるため、犠牲層21の側壁21a全体のテーパー角度は略同等となる。また、この犠牲層21の外郭形状は、レジストパターン42の外郭形状と同様に、丸みを帯びた形状の角部と直線とのみで構成される。
この後の工程は、第1実施形態と同様に行う。すなわち、犠牲層21を覆うとともに、基板11上の一方向に延設した形状となるように、下部電極13をパターン形成する。これにより、犠牲層21の側壁21aを覆う下部電極13の側壁13b全体のテーパー角度は略同等となる。
次いで、再び図5(a)に示すように、下部電極13を覆う状態で、基板11上に圧電体層14を形成する。これにより、側壁13b上に形成される圧電体層14の側壁14aもテーパー形状に形成されるとともに、圧電体層14の結晶方位を揃えることが可能となる。その後、圧電体層14上に上部電極15をパターン形成し、犠牲層21(前記図6(c)参照)を除去することで、空気層12を形成し、下部電極13と圧電体層14とで空気層12を閉塞した状態のキャビティ部16を形成する。この際、図5(b)に示すように、キャビティ部16の平面視的形状は、犠牲層21の外郭形状と同様に、丸みを帯びた形状の角部16Aと直線のみで構成される。
このようなFBARの製造方法およびこれにより得られるFBARによれば、犠牲層形成膜21’上に、外郭形状が丸みを帯びた形状の角部42bと直線とのみで構成されるレジストパターン42を形成することから、リフロー処理によるレジストパターン42の角部42bの「引きつり」が防止され、レジストパターン42の側壁42a全体のテーパー角度を揃えることができる。このため、このレジストパターン42の上部から犠牲層形成膜21’のエッチングを行うことで、平面視的な外郭形状は丸みを帯びた形状の角部と直線のみで構成された犠牲層21が形成されるとともに、犠牲層21の側壁21a全体のテーパー角度を揃えることができる。これにより、下部電極13の犠牲層21を覆う領域の平面視的な形状も、犠牲層21と同一形状になり、犠牲層21の側壁21aを覆う下部電極13の側壁13b全体のテーパー角度を略同等に揃えることが可能となる。よって、この側壁13b上に形成される圧電体層14の結晶方位を揃えることが可能になる。したがって、上記側壁13b上と平坦部13d上とで圧電体層14との結晶方位の差が小さくなり、圧電体層14に生じるクラックを防止することができるため、FBARの歩留まりを向上させることができる。
また、レジストパターン42の外郭形状を変えることでのみ、圧電体層14に生じるクラックが防止されるため、製造工程を増やすことがなく、生産性にも優れている。
また、上記下部電極13の形状が上述したように形成されることから、犠牲層21のパターンの面積計算も容易であるため設計し易く、また、複数のFBARを配列し易いことから高集積化が可能である。したがって、FBARを搭載する装置の小型化が可能である。
(変形例2)
次に、本実施形態の変形例2を図7に示す。図7(a)は断面図、図7(b)は平面図を示し、図7(a)は図7(b)のC-C’線での断面図である。ここで、本変形例の図7(a)に示す断面構成は、変形例1で説明した図4(a)と同様であるため、詳細な説明は省略する。
そして、図7(b)に示すように、本変形例では、キャビティ部16の平面視的な形状は、丸みを帯びた形状の角部16Aと直線のみで構成されることとする。
このようなFBARは、次のような方法により製造される。まず、図6(c)を用いて説明したように、基板11上に、外郭形状が丸みを帯びた角部と直線のみで構成される犠牲層21を、側壁21a全体のテーパー角度を揃えた状態で、パターン形成する。次いで、図7(a)に示すように、この犠牲層21(前記図6(c)参照)の全体を覆う状態で支持膜22を形成し、支持膜22の側壁22aのテーパー角度を、犠牲層21の側壁21a(前記図6(c)参照)のテーパー角度と略同等とする。続いて、犠牲層21上の支持膜22の一部を覆うとともに、一方向に延設する状態で、下部電極13をパターン形成する。これにより、支持膜22を覆う下部電極13の側壁13bのテーパー角度と、下部電極13から露出する支持膜22の側壁22aのテーパー角度とは略同等となる。
次いで、下部電極13上および支持膜22上を覆う状態で、基板11上に圧電体層14を形成する。これにより、圧電体層14の側壁14aもテーパー形状となる。次いで、犠牲層21上において下部電極13上に積層されるとともに、下部電極13とは逆方向に延設される状態で、圧電体層14上に上部電極15をパターン形成する。その後、犠牲層21を除去することで、空気層12を形成し、圧電体層14により空気層12を閉塞した状態のキャビティ部16を形成する。この際、キャビティ部16の平面視的形状は、犠牲層21の外郭形状と同様に、丸みを帯びた形状の角部16Aと直線のみで構成される。
このようなFBARであっても、下部電極13の側壁13bのテーパー角度と支持膜22の側壁22aのテーパー角度とを略同等に揃えることができるため、圧電体層14の結晶方位を、側壁13b上と側壁22a上の全体で揃えることができることから、第2実施形態と同様の効果を奏することができる。
なお、ここでは、基板11上に、空気層12を閉塞する状態で、支持膜22が設けられた例について説明するが、支持膜22が設けられていない場合であっても、本発明は適用可能である。
また、上述した第1実施形態および第2実施形態を組み合わせてもよく、この場合には、より確実に圧電体層14のクラックを防止することができる。また、第1実施形態の変形例1と第2実施形態の変形例2とを組み合わせてもよい。第1実施形態および第2実施形態では、FBARを例にとり説明したが、積み重ね型の薄膜バルク音響共振器(SBAR)でも同様の効果を奏することができる。
本発明の圧電共振素子に係る第1実施形態を説明するための断面図(a)および平面図(b)である。 本発明の圧電共振素子に係る第1実施形態の製造方法を説明するための製造工程断面図(その1)および平面図である。 本発明の圧電共振素子に係る第1実施形態の製造方法を説明するための製造工程断面図(その2)である。 本発明の圧電共振素子に係る第1実施形態の変形例1を説明するための断面図(a)および平面図(b)である。 本発明の圧電共振素子に係る第2実施形態を説明するための断面図(a)および平面図(b)である。 本発明の圧電共振素子に係る第2実施形態の製造方法を説明するための製造工程断面図である。 本発明の圧電共振素子に係る第2実施形態の変形例2を説明するための断面図(a)および平面図(b)である。 従来の圧電共振素子を説明するための断面図(a)および平面図(b)である。 従来の圧電共振素子の製造方法を説明するための製造工程断面図(その1)である。 従来の圧電共振素子の製造方法を説明するための製造工程断面図(その2)である。 従来の圧電共振素子にかかる課題を説明するための平面図(a)、(b)および断面図(c)である。
符号の説明
11…基板、12…空気層、13…下部電極、13’…下部電極膜、14…圧電体層、15…上部電極、16…キャビティ部、21…犠牲層、21’…犠牲層形成膜、13A,16A…角部,13a、13b、14a…側壁

Claims (7)

  1. 基板上に設けられた下部電極膜上に、外郭形状が丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成する第1工程と、
    前記マスクパターンをリフロー処理することで、当該マスクパターンの外郭の側壁をテーパー形状とする第2工程と、
    リフロー処理された前記マスクパターン上から前記下部電極膜をエッチングして、下部電極を形成し、前記マスクパターンを除去する第3工程と、
    前記下部電極を覆う状態で前記基板上に圧電体層を形成する第4工程と、
    少なくとも一部が前記下部電極上に積層される状態で、前記圧電体層上に上部電極を形成する第5工程とを有する
    電共振素子の製造方法。
  2. 記第1工程の前に、前記基板上に犠牲層をパターン形成し、当該犠牲層を覆う状態で前記下部電極膜を形成する工程を行い、
    前記第1工程では、少なくとも一部が前記犠牲層上に積層される状態で、前記下部電極膜上に前記マスクパターンを形成し、
    前記第4工程では、前記下部電極とともに前記犠牲層を覆う状態で、前記基板上に前記圧電体層を形成するとともに、
    前記第5工程では、少なくとも一部が前記犠牲層上において前記下部電極上に積層される状態で、前記圧電体層上に前記上部電極を形成し、
    前記第5工程の後に、前記犠牲層を除去することで、前記下部電極、前記圧電体層および前記上部電極の積層構造の下部に空気層を形成する工程を行う
    請求項1記載の圧電共振素子の製造方法。
  3. 基板上に、下部電極と、圧電体層と、上部電極とがこの順に設けられ、これらの積層構造を少なくとも一部に有する圧電共振素子において、
    前記下部電極は、素子領域と該素子領域から延設される領域とを有し、
    前記延設方向に対する垂直方向の幅において、前記素子領域の幅は前記延設される領域の幅より広く、
    前記素子領域は、その外郭形状が複数の角部と直線部のみで構成されるとともに、前記角部はすべて丸みを帯びた形状たは複数の鈍角で構成された形状であり、
    前記下部電極を、前記外郭形状のマスクパターンのリフロー処理、およびその後の前記マスクパターン上からのエッチングによって形成することにより、前記素子領域の外郭の側壁が、前記角部および前記直線部のすべてにおいて略同等のテーパー角度のテーパー形状を成し
    前記圧電体層は、前記下部電極の少なくとも一部を覆う状態で前記基板上に設けられている
    電共振素子。
  4. 記基板上に空気層を介して前記積層構造が設けられている
    請求項3記載の圧電共振素子。
  5. 基板上に犠牲層形成膜を形成する工程と、
    前記犠牲層形成膜上に、外郭形状が曲線のみ、または丸みを帯びた形状の角部もしくは複数の鈍角で構成された形状の角部と直線のみで構成されたマスクパターンを形成する工程と、
    前記マスクパターンをリフロー処理することで、当該マスクパターンの外郭の側壁をテーパー形状とする工程と、
    リフロー処理された前記マスクパターン上から前記犠牲層形成膜をエッチングして、犠牲層をパターン形成し、前記マスクパターンを除去する工程と、
    前記犠牲層の少なくとも一部を覆う状態で、前記基板上に下部電極を形成する工程と、
    前記下部電極および前記犠牲層を覆う状態で、前記基板上に圧電体層を形成する工程と、
    少なくとも一部が前記犠牲層上において前記下部電極上に積層される状態で、前記圧電体層上に上部電極を形成する工程と、
    前記犠牲層を除去することで、前記下部電極、前記圧電体層および前記上部電極の積層構造の下部に空気層を形成する工程とを有する
    電共振素子の製造方法。
  6. 基板上に、空気層を介して、下部電極と、圧電体層と、上部電極とがこの順に設けられ、これらの積層構造を少なくとも一部に有するとともに、前記下部電極または前記圧電体層により前記空気層を閉塞してなるキャビティ部を備えた圧電共振素子において、
    前記下部電極または前記圧電体層により構成される前記キャビティ部の側壁は、テーパー形状に設けられており、
    前記キャビティ部の平面視的な形状は、曲線のみ、または丸みを帯びた形状の角部もしくは複数の鈍角で構成された形状の角部と直線のみで構成されている
    電共振素子。
  7. 記キャビティ部の平面視的な形状は、丸みを帯びた形状の角部または複数の鈍角で構成された形状の角部と直線のみで構成されている
    請求項6記載の圧電共振素子。
JP2005070824A 2005-03-14 2005-03-14 圧電共振素子の製造方法および圧電共振素子 Expired - Fee Related JP4617936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005070824A JP4617936B2 (ja) 2005-03-14 2005-03-14 圧電共振素子の製造方法および圧電共振素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005070824A JP4617936B2 (ja) 2005-03-14 2005-03-14 圧電共振素子の製造方法および圧電共振素子

Publications (2)

Publication Number Publication Date
JP2006254295A JP2006254295A (ja) 2006-09-21
JP4617936B2 true JP4617936B2 (ja) 2011-01-26

Family

ID=37094269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005070824A Expired - Fee Related JP4617936B2 (ja) 2005-03-14 2005-03-14 圧電共振素子の製造方法および圧電共振素子

Country Status (1)

Country Link
JP (1) JP4617936B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5080858B2 (ja) 2007-05-17 2012-11-21 太陽誘電株式会社 圧電薄膜共振器およびフィルタ
WO2009051631A1 (en) * 2007-10-18 2009-04-23 Skyworks Solutions, Inc. Baw structure with reduced topographic steps and related method
JP5200716B2 (ja) * 2008-07-14 2013-06-05 株式会社村田製作所 分波器
JP5111281B2 (ja) * 2008-07-31 2013-01-09 京セラ株式会社 圧電共振器およびその製造方法
US20140187957A1 (en) 2012-12-31 2014-07-03 Volcano Corporation Ultrasonic Transducer Electrode Assembly
JP6399386B2 (ja) 2014-07-02 2018-10-03 株式会社リコー 電気機械変換部材の製造方法、液滴吐出ヘッドの製造方法及び画像形成装置の製造方法
US10069472B2 (en) 2015-04-10 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and filter including the same
KR101901696B1 (ko) * 2015-04-10 2018-09-28 삼성전기 주식회사 체적 음향 공진기 및 이를 포함하는 필터
CN111554800B (zh) * 2020-04-23 2022-07-26 瑞声声学科技(深圳)有限公司 平坦化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314368A (ja) * 2001-03-01 2002-10-25 Agilent Technol Inc 薄膜バルク音響共振器装置、及びこれを製造するための改良された方法
JP2003017974A (ja) * 2001-06-25 2003-01-17 Samsung Electro Mech Co Ltd 幅方向波動を抑制する薄膜共振器
JP2003273693A (ja) * 2002-01-08 2003-09-26 Murata Mfg Co Ltd 圧電共振子及びそれを用いた圧電フィルタ・デュプレクサ・通信装置
JP2004120219A (ja) * 2002-09-25 2004-04-15 Murata Mfg Co Ltd 圧電共振子、圧電フィルタ、通信装置
JP2005045694A (ja) * 2003-07-25 2005-02-17 Sony Corp 薄膜バルク音響共振子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314368A (ja) * 2001-03-01 2002-10-25 Agilent Technol Inc 薄膜バルク音響共振器装置、及びこれを製造するための改良された方法
JP2003017974A (ja) * 2001-06-25 2003-01-17 Samsung Electro Mech Co Ltd 幅方向波動を抑制する薄膜共振器
JP2003273693A (ja) * 2002-01-08 2003-09-26 Murata Mfg Co Ltd 圧電共振子及びそれを用いた圧電フィルタ・デュプレクサ・通信装置
JP2004120219A (ja) * 2002-09-25 2004-04-15 Murata Mfg Co Ltd 圧電共振子、圧電フィルタ、通信装置
JP2005045694A (ja) * 2003-07-25 2005-02-17 Sony Corp 薄膜バルク音響共振子およびその製造方法

Also Published As

Publication number Publication date
JP2006254295A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4617936B2 (ja) 圧電共振素子の製造方法および圧電共振素子
JP4548171B2 (ja) 圧電共振素子およびその製造方法
KR100950391B1 (ko) 압전 박막 공진기 및 필터
JP5246454B2 (ja) 薄膜圧電共振器およびそれを用いた薄膜圧電フィルタ
KR100906551B1 (ko) 래더형 필터의 제조 방법
US7109826B2 (en) Tapered electrode in an acoustic resonator
CN104639087B (zh) 压电薄膜共振器、滤波器和双工器
JP2007181185A (ja) 音響共振器およびその製造方法
JP4550658B2 (ja) 圧電薄膜共振器およびフィルタ
JP4802900B2 (ja) 薄膜圧電共振器およびその製造方法
WO2007119643A1 (ja) 圧電薄膜共振子、圧電薄膜デバイスおよびその製造方法
JP6423782B2 (ja) 圧電薄膜共振器およびフィルタ
JP2008182543A (ja) 薄膜圧電共振器とそれを用いた薄膜圧電フィルタ
JP4895323B2 (ja) 薄膜圧電共振器
JP5040172B2 (ja) 薄膜圧電共振器と薄膜圧電フィルタ
US7639103B2 (en) Piezoelectric filter, antenna duplexer, and communications apparatus employing piezoelectric resonator
JP2008211385A (ja) 圧電体薄膜の製造方法、共振装置およびそれを用いたuwb用フィルタ
JP2007227998A (ja) 薄膜圧電共振器とそれを用いた薄膜圧電フィルタ
JP7116557B2 (ja) 圧電薄膜共振器、フィルタ、デュプレクサおよび圧電薄膜共振器の製造方法
JP2009290591A (ja) Bawフィルタ
JP2009290364A (ja) Baw共振装置およびその製造方法
JP2008311873A (ja) フィルタ
JP5204258B2 (ja) 圧電薄膜共振子の製造方法
WO2022087843A1 (zh) 谐振器及其制作方法、滤波器、电子设备
JP2008005186A (ja) 薄膜圧電共振器と薄膜圧電フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees