JP2012516055A5 - - Google Patents

Download PDF

Info

Publication number
JP2012516055A5
JP2012516055A5 JP2011548020A JP2011548020A JP2012516055A5 JP 2012516055 A5 JP2012516055 A5 JP 2012516055A5 JP 2011548020 A JP2011548020 A JP 2011548020A JP 2011548020 A JP2011548020 A JP 2011548020A JP 2012516055 A5 JP2012516055 A5 JP 2012516055A5
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
metal
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011548020A
Other languages
English (en)
Other versions
JP5679996B2 (ja
JP2012516055A (ja
Filing date
Publication date
Priority claimed from US12/356,939 external-priority patent/US8058143B2/en
Application filed filed Critical
Publication of JP2012516055A publication Critical patent/JP2012516055A/ja
Publication of JP2012516055A5 publication Critical patent/JP2012516055A5/ja
Application granted granted Critical
Publication of JP5679996B2 publication Critical patent/JP5679996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 金属含有層を第1基板の上に形成する工程と、
    第2基板を設ける工程と、
    前記第2基板に支持され、シリコンを含有する第1層を形成する工程と、
    ゲルマニウム/シリコンを含有する第2層を前記第1層上に形成する工程と、
    ゲルマニウムを含有する第3層を前記第2層上に形成する工程と、
    前記第3層を、前記金属含有層に接触させる工程と、
    前記第3層を、前記金属含有層に接触させた後に、機械的接合材料を前記第1基板と前記第2基板との間に形成する工程とを備え、機械的接合材料を形成する前記工程は、熱を前記第3層及び前記金属含有層に加える工程を含み、前記接合材料は、前記金属含有層の金属と、前記第3層の材料と、を含む、方法。
  2. 前記第1基板または第2基板のうちの1つの上方には半導体素子が形成されており、前記接触させる工程の後で前記接合材料は前記半導体素子を取り囲む、請求項1に記載の方法。
  3. 第1層を形成する前記工程、第2層を形成する前記工程、及び第3層を形成する前記工程では更に、前記第1層、前記第2層、及び前記第3層が多結晶であることを特徴とする、請求項1に記載の方法。
  4. 更に、金属含有層を形成する前記工程の前に、ポリシリコン層を前記第1基板の上に形成する工程を含み、金属含有層を形成する前記工程では更に、前記金属含有層が前記ポリシリコン層上に形成されることを特徴とする、請求項1に記載の方法。
  5. 前記第1基板を前記第2基板に接合積層体を介して接触させる工程を備える、第1基板と第2基板との間で密封を行なうための方法において、
    前記接合積層体は、
    第1シリコン含有層と、
    前記第1層と接触する第2ゲルマニウム/シリコン含有層と、
    前記第2層と接触する第3ゲルマニウム含有層と、
    前記第3層と接触する金属含有層と、を含み、前記方法はさらに、
    熱及び圧力を前記接合積層体に加えて、前記接合積層体が前記第1基板と前記第2基板との接合部になるようにする工程を備える、方法。
  6. 半導体素子を前記第1基板上に形成する工程をさらに備え、前記接合積層体は前記半導体素子を取り囲み、接触させる前記工程では、前記金属含有層が前記第1基板の上に形成され、かつ前記第1層が前記第2基板の上に形成される、請求項に記載の方法。
JP2011548020A 2009-01-21 2010-01-13 金属ゲルマニウムシリコン材料を用いた基板接合 Expired - Fee Related JP5679996B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/356,939 US8058143B2 (en) 2009-01-21 2009-01-21 Substrate bonding with metal germanium silicon material
US12/356,939 2009-01-21
PCT/US2010/020847 WO2010090798A2 (en) 2009-01-21 2010-01-13 Substrate bonding with metal germanium silicon material

Publications (3)

Publication Number Publication Date
JP2012516055A JP2012516055A (ja) 2012-07-12
JP2012516055A5 true JP2012516055A5 (ja) 2013-02-14
JP5679996B2 JP5679996B2 (ja) 2015-03-04

Family

ID=42336272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011548020A Expired - Fee Related JP5679996B2 (ja) 2009-01-21 2010-01-13 金属ゲルマニウムシリコン材料を用いた基板接合

Country Status (6)

Country Link
US (2) US8058143B2 (ja)
EP (1) EP2389337A4 (ja)
JP (1) JP5679996B2 (ja)
CN (1) CN102292280B (ja)
TW (1) TWI503899B (ja)
WO (1) WO2010090798A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE537499C2 (sv) * 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
DE102009026628A1 (de) * 2009-06-02 2010-12-09 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
US8378490B2 (en) 2011-03-15 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor apparatus including a metal alloy between a first contact and a second contact
US8652865B2 (en) * 2011-08-16 2014-02-18 Freescale Semiconductor, Inc. Attaching a MEMS to a bonding wafer
ITTO20110995A1 (it) * 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
US8633088B2 (en) * 2012-04-30 2014-01-21 Freescale Semiconductor, Inc. Glass frit wafer bond protective structure
US8749036B2 (en) 2012-11-09 2014-06-10 Analog Devices, Inc. Microchip with blocking apparatus and method of fabricating microchip
US10160638B2 (en) 2013-01-04 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor structure
DE102014210852B4 (de) 2014-06-06 2022-10-06 Robert Bosch Gmbh Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
US9418830B2 (en) 2014-06-27 2016-08-16 Freescale Semiconductor, Inc. Methods for bonding semiconductor wafers
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
GB2556263B (en) * 2016-01-29 2019-11-13 Cirrus Logic Int Semiconductor Ltd Integrated MEMS transducers
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10793427B2 (en) * 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US10167191B2 (en) 2017-04-04 2019-01-01 Kionix, Inc. Method for manufacturing a micro electro-mechanical system
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
CN108203076B (zh) * 2018-01-03 2020-04-14 上海华虹宏力半导体制造有限公司 晶圆键合方法
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11313877B2 (en) 2018-06-19 2022-04-26 Kionix, Inc. Near-zero power wakeup electro-mechanical system
CN114552378B (zh) 2020-11-20 2023-03-31 中国科学院苏州纳米技术与纳米仿生研究所 窄线宽激光器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same
US5693574A (en) * 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
JP3230638B2 (ja) * 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機el表示装置およびその製造方法
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6818938B1 (en) * 2002-12-10 2004-11-16 National Semiconductor Corporation MOS transistor and method of forming the transistor with a channel region in a layer of composite material
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
US6936918B2 (en) * 2003-12-15 2005-08-30 Analog Devices, Inc. MEMS device with conductive path through substrate
US7034393B2 (en) * 2003-12-15 2006-04-25 Analog Devices, Inc. Semiconductor assembly with conductive rim and method of producing the same
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7245009B2 (en) * 2005-06-29 2007-07-17 Motorola, Inc. Hermetic cavity package
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US20070045795A1 (en) * 2005-08-31 2007-03-01 Mcbean Ronald V MEMS package and method of forming the same
US7553687B2 (en) * 2006-06-28 2009-06-30 Intel Corporation Dual seed semiconductor photodetectors
JP4997913B2 (ja) * 2006-10-17 2012-08-15 日産自動車株式会社 半導体装置および半導体装置の製造方法
US8119431B2 (en) * 2009-12-08 2012-02-21 Freescale Semiconductor, Inc. Method of forming a micro-electromechanical system (MEMS) having a gap stop

Similar Documents

Publication Publication Date Title
JP2012516055A5 (ja)
WO2010090798A3 (en) Substrate bonding with metal germanium silicon material
JP2009111375A5 (ja)
JP2017111438A5 (ja) 表示装置及びその作製方法
JP2008294408A5 (ja)
JP2010262275A5 (ja) 表示装置及び表示装置の作製方法
TWI679681B (zh) 微元件的封裝方法
JP2013168419A5 (ja)
WO2009113831A3 (ko) 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체 소자의 제조방법
JP2011049548A5 (ja)
JP2011100982A5 (ja)
JP2012083733A5 (ja) 発光表示装置の作製方法
JP2011100992A5 (ja)
JP2013069808A5 (ja)
JP2010521061A5 (ja)
JP2010267899A5 (ja)
JP2011029609A5 (ja) 半導体装置の作製方法
JP2009060479A5 (ja)
JP2008270771A5 (ja)
JP2010093241A5 (ja)
JP2010287883A5 (ja) 基板及び基板の作製方法
WO2010129405A3 (en) Nickel-based bonding of semiconductor wafers
JP2013512792A5 (ja)
JP2010251724A5 (ja)
JP2009224769A5 (ja)