JP2010502555A - GaN基板の製造方法 - Google Patents

GaN基板の製造方法 Download PDF

Info

Publication number
JP2010502555A
JP2010502555A JP2009527158A JP2009527158A JP2010502555A JP 2010502555 A JP2010502555 A JP 2010502555A JP 2009527158 A JP2009527158 A JP 2009527158A JP 2009527158 A JP2009527158 A JP 2009527158A JP 2010502555 A JP2010502555 A JP 2010502555A
Authority
JP
Japan
Prior art keywords
substrate
layer
single crystal
gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009527158A
Other languages
English (en)
Inventor
ブルース フォレ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010502555A publication Critical patent/JP2010502555A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、GaN基板(60)を製造する方法において、(a)支持基板(40)に第1の単結晶GaN層(50)を転写するステップと、(b)第1の単結晶GaN層(50)上に第2の単結晶GaN層の結晶成長を行うステップと、(c)上記支持基板(40)の少なくとも一部分を除去するステップとを備え、前記第1および第2の単結晶GaN層が共に、上記GaN基板(60)を形成し、上記GaN基板(60)の厚さが、少なくとも10マイクロメートルであることを特徴とする方法に関する。
【選択図】 図5

Description

本発明は、GaN基板の製造および少なくとも厚いGaN層に関する。
厚い層とは、10マイクロメートルより大きな厚さのある層を意味する。
GaN、AlN、AlGaN、AlGaInNなどのタイプの窒化化合物は、大きな直接ギャップ型の半導体特性を有し、とりわけ、マイクロスケールまたはナノスケールで電子機器または光電子機器の用途に使用される。特に、GaNは、紫外線光を放出する特性を与える3.4eVの直接ギャップを有する。アルミニウムやインジウムのような材料と組み合わせて直接ギャップを変調し、青色、紫色、および紫外域の光を放出する発光ダイオードタイプまたはレーザダイオードタイプの構造体を製造することが可能である。また、リンの蛍光特性を用い、紫外域の光を放出するこれらの合金の1つをリンと結合させて白色光を得ることができる。
従って、このタイプの材料に対する関心は非常に高い。
それ故、本発明は、特に、例えば、その後のエピタキシーの基板として随意に使用され得る結晶品質が良好な(すなわち、転位がない)厚いGaN層の製造に関する(基板とは、本明細書において、エピタキシー条件に耐えられ、良質なエピタキシーを可能とするのに十分に平坦である実体、すなわち、亀裂なく低転位密度で平坦なエピタキシャル層を成長し得る実体を意味する)。低転位の厚いGaN層は、より長い寿命を持たせるための高性能なコンポーネントをもたらす。
現在、高転位は、窒化物系コンポーネントの性能を高める際の主な技術的限界の1つである。
特に、産業化に際し十分なサイズで、適切な品質の市販のGaN基板を獲得することは、非常に困難である。
したがって、サファイア(Al)、シリコンカーバイド(SiC)、またはシリコンのタイプの支持基板上に結晶を成長させることによってGaN層を製造する方法が知られている。
しかしながら、現在のさまざまな材料間での格子不整合および温度挙動差(異なる熱膨張率)により、転位型の欠陥および他の欠陥の出現と共にGaN層に応力が発生する。
エピタキシャル層の厚さが、膨張したり収縮したりするに大きすぎると、蓄積された弾性エネルギーにより、GaN層に完全に亀裂が入り、使用不能になってしまうことさえある。
格子不整合の問題は、支持基板とGaN層との間に、典型的に、以下の元素、すなわち、Al、Ga、As、In及びNの少なくとも2つを含む少なくとも1つの層を有する中間層(いわゆる、バッファ層)を挿入することによって抑えられ得る。このように、これらの中間層の主な目的は、支持基板とGaN層との間の格子パラメータの差の影響を低減することである。
上記のような、SiC、サファイア、シリコン基板上に対する、いわゆるヘテロエピタキシー法に改良を与えることによって、機能的なコンポーネントを製造することが可能であった。
しかしながら、例えば、発光パワー、漏れ電流、寿命などの電子光学的な特徴が不十分なままである。
また、このような複合構造体の製造には、時間も費用もかかる。
さらに、ヘテロエピタキシー法の場合、基板とGaN層との間の機械的な相互作用(熱膨張)に関連する問題を完全に解消することが常に可能なわけではない。
欧州特許第0967664号明細書において、熱膨張の点でGaNエピタキシーと適合する、GaAs支持基板上でのホモエピタキシーによって、厚いGaN層を製造するための別の技術が提案されている(GaAsの熱膨張率は、GaNの熱膨張率に比較的近い)。適用方法は、SiOのリリーフマスク(mask in relief)で被覆したバルクGaAs基板上に第1のGaN層を低温エピタキシャル横方向成長(ELOGとも呼ぶ)させた後、結晶成長によってこの第1のGaN層を厚くするステップを備える。
エピタキシー後、GaAs基板は、選択的エッチング、例えば、硝酸と塩酸とを混合させて得られる王水(アクアレギア)を使用することによって除去される。
実際、厚いエピタキシャルGaN層を基板層として保つようにGaN層を下地の構造から分離することが望ましい場合もあり、GaN層を下地の構造から分離するとGaN層からの多くの厚さの犠牲を伴わない。この目的のためには、基板を特に選択的にエッチングすることが非常に効率的な技術となる。
欧州特許第0967664号明細書
しかしながら、選択的エッチングを適用するために、また温度に伴う機械的挙動の観点から、GaAs基板を選択することが望ましい場合でも、結晶学的観点からはそれほど望ましいわけではない。実際、GaNとの格子不整合が非常に大きいため、第2のGaN層を堆積する前に、GaAs基板上にGaN犠牲層を作る必要がある。この目的のために、まず、第1のGaN層に、マスクリリーフに対して横方向にエピタキシャル成長させ、多数の欠陥を制限するように上記SiOリリーフマスクを作ることで、第1のGaN層が、第2のGaN層の核生成層として使用される前に犠牲層の役割を担う。
今では、層の形成やGaNの横方向成長に好ましい所定のパターンに従ったSiOフォトリソグラフィのために、さらなるステップを追加することによって、この最後のマスクを作ることで製造方法が拡張される。
これらの追加ステップを適用するには、さらなるコストがかかる。
最後に、エピタキシャル成長された第1のGaN層は、結晶品質が非常に低いままであるため、良好な結晶品質および10転位/cm未満の転位率を得るには、GaNの強い層(strong layer)をエピタキシャル成長することが必要である。
本発明の目的は、迅速かつ安価な方法を適用することによって、良好な結晶品質(すなわち、10転位/cm未満の転位数)で、典型的に10マイクロメートルより厚いGaN層を製造することである。
別の目的は、GaN層の製造方法における大量の材料損失を回避することである。
この目的のために、本発明によれば、GaN基板を製造する方法において、
(a)支持基板上に第1の単結晶GaN層を転写するステップと、
(b)第1の単結晶GaN層上に第2の単結晶GaN層の結晶成長を行うステップと、
(c)上記支持基板の少なくとも一部分を除去するステップとを備え、
第1の単結晶GaN層及び第2の単結晶GaN層が共に、上記GaN基板を形成し、上記GaN基板の厚さが、少なくとも10マイクロメートルであることを特徴とする方法が提示される。
この方法の他の特徴は、
−GaNと上記支持基板を構成する材料との間の熱膨張率の差が、約20℃〜約500℃の温度で約0.1×10−6〜約2×10−6−1であり、
−支持基板が、III−V族材料から選択される材料からなる合金またはゲルマニウムでなる少なくとも1つの表面層を有し、支持基板(40)が、バルクGaAsでなるものであるとよく、
−この方法が、ステップ(a)の前に、支持基板上に保護コーティングを形成するステップを備えてもよく、保護コーティングが、特に、SiOのような誘電材料でなるものであり、
−保護コーティングが、支持基板を全体的に取り囲む封止部、または第1の単結晶GaN層に接合される支持基板の面上に形成された保護層であり、ステップ(c)が、封止部の選択的化学エッチングであり、
−ステップ(a)が、支持基板および第1の単結晶GaN層を接触させる前に、接合面の一方または両方上への接合層の形成を備えるとよく、接合層が、特に、SiOまたはSiでなるものであるとよく、
−ステップ(c)が、支持基板と第1の単結晶GaN層との間の界面に位置する層(保護層,接合層)の選択的化学エッチング、または支持基板の少なくとも一部分の選択的化学エッチングを備え、
−支持基板がGaAsでなるものであれば、選択的化学エッチング剤が、好ましくは、王水であり、
−1つの好ましい実施形態によれば、選択的化学エッチングが、第1及び第2の単結晶GaN層/支持基板アセンブリを取り扱うことなく、成長ステップ(b)の場合と同じエンクロージャにおいて達成され、選択的化学エッチング剤が、ガス状の塩酸であり、
−この方法が、ステップ(c)の後、GaN基板上でのエピタキシャル成長ステップをさらに備えるとよく、
−第1の単結晶GaN層の厚さが、約500オングストローム〜約1マイクロメートルであり、
−第1の単結晶GaN層が、最初、初期構造の上側GaN層に含まれ、ステップ(a)により、第1の単結晶GaN層だけではなく初期構造の全体が支持基板へ接合され、この方法は、ステップ(a)の後、第1のGaN層の下に位置する初期構造を除去するステップをさらに備え、
−第1の単結晶GaN層の下に位置する構造の除去ステップが、Smart Cut(登録商標)によって主に行われ、上記第1のGaN層の厚さに近い厚さまで、上記上側GaN層に原子種の注入が予めなされる。
また、本発明によれば、GaAs上のGaN基板であって、GaN基板が、約10転位/cm未満の転位密度を有し、約10マイクロメートルより大きな厚さを有することを特徴とするGaN基板が提示される。
本発明により、約10転位/cm未満の転位密度を有し、10〜100マイクロメートルからなる厚さを有するGaN基板がさらに提示される。
本発明によるGaN基板を製造するための一つのステップを示す。 本発明によるGaN基板を製造するための一つのステップを示す。 本発明によるGaN基板を製造するための一つのステップを示す。 本発明によるGaN基板を製造するための一つのステップを示す。 本発明によるGaN基板を製造するための一つのステップを示す。
図1〜図5を参照すると、本発明によるGaN基板の好ましい製造方法が、
−低転位率(典型的に、10転位/cm未満)の表面GaN層を含む初期構造10を使用するステップと、
−この初期構造10を支持基板40に接合するステップと、
−上記GaN表面層50またはその一部分のみを保持するように初期構造10を減ずるステップと、
−十分な厚さのGaN層60を共に形成するように、GaN表面層50上に第2のGaN層をエピタキシャル成長させて、望ましいGaN基板60を得るステップとを備える。
そのほかに、上記GaN基板60のみを保持するために、支持基板40の少なくとも一部分を除去するためのさらなるステップが適用される。支持基板40の全体を除去することも可能でありが、保持部分がその後のエピタキシーに何ら影響を与えないほど薄いものであれば、支持基板40の一部分を除去することも可能である(すなわち、支持基板の一部を残すことで、GaN基板60上にエピタキシャル成長した層に、異なる熱膨張率による歪を生じさせない)。典型的に、支持基板の残りの部分の厚さは、GaN基板60の厚さよりも小さい。さらに、支持基板40のこのような薄い部分は、GaN基板60の機械的強度に影響を与えず、エピタキシーに耐える目的でGaN基板を強化することに寄与しない。しかしながら、支持基板の除去の持続時間をこのようにして短縮できるため、支持基板40を完全に除去しないということも着目できる。
このようにして、従来の方法よりも安価な製造コストで、非常に良好な結晶品質(典型的には、10転位/cm未満の転位数)の厚いGaN層60(典型的には、10μmより大きい厚さ)を獲得可能である。
図1を参照すると、初期構造10は、バルクGaN基板に対応する。2元素材料であるGaNは、従来、材料の結晶格子セルが特定の配向を有する極性材料とされている。この配向は、非対称的に基板の両面に現れ、すなわち、一方の面がGa面になり、他方の反対の面がN面になるということである。
極性GaN材料上に電子コンポーネントの能動層を成長させることは、いわゆるN面よりも、いわゆるGa面から開始することによって良好な品質を達成しやすいことが知られている。
図2を参照すると、初期構造10は、支持基板40に接合される。
支持基板40を構成する材料は、支持基板40と構造10のGaNとの熱膨張率の差が、室温から約500℃までの範囲で、0.1×10−6〜2×10−6−1になるように選択される。
このように、支持基板40を形成する材料をこのように選択することによって、GaN構造10の表面に実質的な劣化をもたらすことなく、接合、エピタキシー、または化学エッチングステップにおいて用いられるもののような比較的高い熱処理を適用することが可能となる。
このように、周期表のIII−V族材料から選択される材料からなる合金やゲルマニウムでできた支持基板40が選択されるとよい。
とくに、成長基板40は、全体的にバルクGaAsで作られる。
支持基板40がGaAsで作られたものである場合、支持基板40の保護コーティングは、接合前に、接合中およびその後のエピタキシー中の基板保護のために、この基板の周囲すべてに優先的に形成され、図3Aに示すように、封止部41を形成する。別の方法は、支持基板40の接合される表面上だけにこの保護コーティングを形成するステップからなり、すなわち、この場合、保護コーティングは、図3Bに示す保護層42である。
このコーティングは、キャッピングを形成するために、SiOなどの誘電材料から選択されるとよい。
図3Cを参照すると、接合前、支持基板40および構造10が接触した状態になる前に、接合面の一方または両方上に接合層43が形成されてもよい。
接合層43は、SiO、Si、Si、またはこのようなステップで通常使用される他のタイプの材料のものであるとよい。
詳細は、特に、「Semiconductor Wafer Bonding Science and Technology」(Q−Y TongおよびU Goesele、Wiley Interscience Publication、John Wiley & Sons,Inc.)に見られる。
とくに、接合は、構造10と支持基板40との間の界面における接合の結合を強化するために、適切な熱処理を備えるとよい。
図4を参照すると、初期構造10を減ずるステップが、低欠陥率および/または転位率、典型的に、10転位/cm未満のGaN表面層50のみを保持するように適用される。
例えば、これによって、約500オングストローム〜約1マイクロメートルの厚さの表面層が得られ得る。
この減ずるステップは、化学エッチング、随意の選択的エッチング、Smart Cut(登録商標)、研磨、BESOIの少なくとも1つの技術を単独で、または組み合わせて適用されることができる。
当業者に非常によく知られているこれらの異なる技術は、特に、Jean−Pierre Colingeの「Silicon−on−insulator Technlogy:Materials to WLSI,Second Edition」(Kluwer Academics Publishers、50〜51頁)に見られる。
とくに、本発明の範囲内であるSmart Cut(登録商標)技術の使用は、優先的に、
−接合ステップの前に、所望の表面層50の所望の厚さに実質的に等しい深さで、水素および/またはヘリウムなどの原子種を注入または共注入することによって、基板10に脆化領域(embrittlement area)を形成するステップと、
−脆化領域から層50を除去するために、脆化領域に熱および/または機械エネルギーなどのエネルギーを供給するステップと、
−十分な表面状況および厚さの均一性を得るための随意の仕上げステップとを備える。この目的のために、研磨、CMP、および/または随意の選択的化学エッチングが適用されてもよい。
Smart Cut(登録商標)技術の使用には、特に層50の取り外しステップ後に、初期構造10の残りの部分を回復させることができ、その部分を別の層サンプルを得るために引き続き再利用する(随意のリサイクルおよび別のGaN層の成長ステップ後)という利点がある。これは、初期構造10の製造に、時間も費用もかかる場合に特に有益である。
別の技術は、任意に一部分を保ちながら、構造10の背面をエッチングすることによって、化学エッチング、任意に、選択的エッチングからなるものであってもよい。
図5を参照すると、第1のGaN層50上に第2のGaN層を結晶成長させるステップが、GaN層だけで基板60を達成するのに十分な厚さを有するGaN層を獲得するように適用される。
この厚さは、典型的に、10μmより大きいものとすることができる。
このように、第1のGaN層50は、第2のGaN層に対して結晶パラメータおよび固有の結晶学的品質を課しながら、第2のGaN層を成長させるための開始剤として使用される。さらに、層50用に使用される基板10の面は、転写プロセス後、再開するエピタキシーに適合し得る極性、すなわち、Ga極性を有する。
このように、すでに詳述したように、第1の層50を形成し、支持層40に転写する方法によって、この第1の層50は、非常に良好な結晶品質を有し(特に、低転位密度)、高品質の基板60が得られることになる。
さらに、ここでエピタキシー方法が使用されるとすると、良質の開始剤層50上に、厚さが制限されず、品質が良好で厚さが一定の成長基板60を製造することが可能となる。
最後に、本発明による層転写技術を用いることで、支持基板40を選択する際の制限をなくすことが可能となる。したがって、GaNの温度膨張特性に近い温度膨張特性を有する材料が選択され得る。これによって、良好な機械的強度の層50および60が高温で得られるため、基板60の製造のための様々なステップ中(エピタキシー、接合、エッチングなど)、広範囲の技術の適用が考えられ得る。
本発明による方法のさらなるステップは、GaN基板60のみ(または、その後のエピタキシーに影響を与えない程度に薄い支持基板40の残りの部分とともにGaN基板60)を保持するように、支持基板40の少なくとも一部分を除去する工程からなる。
この支持基板40の除去ステップは、背面上の支持基板の化学またはガスエッチングによって、GaN基板60と支持基板40との間に随意に形成された接合層または保護層の選択的化学エッチングによって、またはこの支持層40を除去可能なその他の技術によって達成されてもよい。
支持基板が、保護コーティングによって完全に封止されれば、保護コーティングの選択的化学エッチングが達成され得る。例えば、封止部41がSiOで作られれば、フッ化水素酸(HF)が使用されることが好ましい。
支持基板40とGaN基板60との間の接合界面に接合層43または保護層42があれば、層43または42を選択的にエッチングして除去することも可能である。このようにして、支持基板40は、GaN基板60から分離されることができると共に、リサイクルされ得る。
支持基板40を除去する別の方法は、支持基板の化学エッチングである。この場合、支持基板40とGaN基板60との間の界面に保護層または接合層が形成されていれば、この層は、エッチング中に除去されなくてもよく、GaN基板60の背面上に残ったままでもよいが、この層が存在していても、その後のエピタキシーに影響を与えることはない。
支持基板40が少なくとも部分的にGaAsを備える場合、GaNに対するGaAsの選択的エッチングを適用するために、王水が使用されてもよい。
前述したケース(いわゆる、「エクスシチュ(ex situ)エッチング」)の場合、GaN基板60は、「自立型」になるのに十分な厚さのものとなり、すなわち、GaN基板は、損傷を受けずに動かせるほど十分な機械的剛性を備えるものとなる。典型的に、自立型基板の厚さは、少なくとも約100マイクロメートルである。
本発明の特定の実施形態によれば、支持基板40の選択的エッチングステップは、上記GaN基板60を形成するための第2のGaN層のエピタキシーステップの直後に続いて、および/またはその最中に、高温(典型的に、500〜1100℃)で適用される。
それによって、この支持基板40の除去ステップは、層/基板の全体を取り扱うことなく、GaN基板60を成長させる場合と同じエピタキシーエンクロージャで達成されてもよい。この目的のために、エンクロージャ内に導入されるガスの性質を変えることによって、これらのステップの両方を互いに続けるだけでよい。GaNのエピタキシー中、使用されるガスは、例えば、MOCVDにおいて得られる低成長速度の場合には、NH、H、およびTMGaの混合物とすることができ、またはHVPEにおける高成長速度の場合には、NH、H、およびGaClの混合物とすることができる。エピタキシー後、支持基板40が保護コーティングによって完全に封止されていない場合には、ガス状の塩酸が、ガスHとともにエピタキシーエンクロージャに導入され、支持基板40をエッチングする。温度は、変更されてもよい。
エピタキシーエンクロージャにおいて支持基板40を除去すると(いわゆる、「インシチュ(in situ)エッチング」)、自立型のGaN基板よりも薄い厚さのGaN基板60を製造できることが有益である。実際、GaN基板60を、その後のエピタキシーの前に移動させる必要がないため、自立型にする必要がない。すなわち、より小さい厚さ、典型的には、厚い層を形成する約10マイクロメートルでも、十分エピタキシーに耐え得る。対照的に、薄いGaN層(10マイクロメートル未満、典型的には、約1または2マイクロメートル)は、十分な機械的強度を有しておらず、支持基板による支持がなければ、非常に脆弱でエピタキシーに耐えることができない。
支持基板40のインシチュエッチング後、GaN基板60は、厚さと成長モードによって内部応力を受けないため平坦なままであり、結晶学的な品質も良好で、同じエピタキシーエンクロージャでその後のエピタキシーの準備が整っている。さらに、支持基板がないため、異なる熱膨張率による応力が回避される。その上、このGaN基板は、他の技術で作られた同じ結晶学的品質を有する基板よりも薄いため、他の技術より速く作製できる。
本願発明によれば時間及びコストにおいて利点が得られるため、本願発明は当産業に関連して特に評価され得る。
当業者であれば、本発明のこの特定の記載が限定的なものではなく、本発明を適用するより一般的な方法の説明的な一例にすぎないことを理解するであろう。とくに、本発明による方法は、本明細書の支持基板40および構造10を形成するもの以外のタイプの材料や、初期構造10以外のタイプの構造に一般化されてもよい。
さらに、本明細書に記載するさまざまな層および基板は、ドーピング要素または酸化要素などの他の要素を備えてもよい。

Claims (22)

  1. GaN基板(60)を製造するための方法において、
    (a)支持基板(40)上に第1の単結晶GaN層(50)を転写するステップと、
    (b)前記第1の単結晶GaN層(50)上に第2の単結晶GaN層の結晶成長を行うステップと、
    (c)前記支持基板(40)の少なくとも一部分を除去するステップと、
    を備え、
    前記第1の単結晶GaN層(50)及び前記第2の単結晶GaN層が共に、前記GaN基板(60)を形成し、
    前記GaN基板(60)の厚さが、少なくとも10マイクロメートルであることを特徴とする方法。
  2. GaNと前記支持基板(40)を構成する材料との間の熱膨張率の差が、約20℃〜約500℃の温度で約0.1×10−6〜約2×10−6−1であることを特徴とする請求項1に記載の方法。
  3. 前記支持基板(40)が、III−V族材料から選択される材料からなる合金またはゲルマニウムでなる少なくとも1つの表面層を有することを特徴とする請求項1または2に記載の方法。
  4. 前記支持基板(40)が、バルクGaAsでなることを特徴とする請求項3に記載の方法。
  5. ステップ(a)の前に、前記支持基板(40)上に保護コーティングを形成するステップを備えることを特徴とする請求項1〜4のいずれか一項に記載の方法
  6. 前記保護コーティングが、SiO2等の誘電材料でなることを特徴とする、請求項5に記載の方法。
  7. 前記保護コーティングが、前記支持基板(40)を全体的に取り囲む封止部(41)であることを特徴とする請求項5または6に記載の方法。
  8. ステップ(c)が、前記封止部(41)の選択的化学エッチングであることを特徴とする請求項7に記載の方法。
  9. 前記保護コーティングが、前記第1の単結晶GaN層(50)に接合される前記支持基板(40)の面上に形成された保護層(42)であることを特徴とする請求項5または6に記載の方法。
  10. ステップ(a)が、前記支持基板(40)と前記第1の単結晶GaN層(50)とを接触させる前に、接合面の一方または両方上への接合層(43)の形成を備えることを特徴とする請求項1〜9のいずれか一項に記載の方法。
  11. 前記接合層(43)が、SiOまたはSiでなることを特徴とする請求項1〜10のいずれか一項に記載の方法。
  12. ステップ(c)が、前記支持基板(40)と前記第1の単結晶GaN層(50)との間の界面に位置する前記保護層(42)及び前記接合層(43)の選択的化学エッチングを備えることを特徴とする請求項9〜11のいずれか一項に記載の方法。
  13. ステップ(c)が、前記支持基板(40)の少なくとも一部分の選択的化学エッチングを備えることを特徴とする請求項9〜11のいずれか一項に記載の方法。
  14. 選択的化学エッチング剤が王水であることを特徴とする、請求項4と組み合わせた請求項13に記載の方法。
  15. 前記選択的化学エッチングが、前記第1及び前記第2の単結晶GaN層/前記支持基板アセンブリを取り扱うことなく、ステップ(b)の場合と同じエンクロージャで達成されることを特徴とする請求項13に記載の方法。
  16. 選択的化学エッチング剤がガス状の塩酸であることを特徴とする請求項15に記載の方法。
  17. ステップ(c)の後、前記GaN基板(60)上でのエピタキシャル成長ステップをさらに備えることを特徴とする請求項1〜16のいずれか一項に記載の方法。
  18. 前記第1の単結晶GaN層(50)の厚さが、約500オングストローム〜約1マイクロメートルであることを特徴とする請求項1〜17のいずれか一項に記載の方法。
  19. 前記第1の単結晶GaN層(50)が、最初、初期構造(10)の上側GaN層に含まれ、ステップ(a)により、前記第1の単結晶GaN層(50)だけではなく前記初期構造(10)の全体が前記支持基板(40)へ接合され、ステップ(a)の後に前記第1の単結晶GaN層(50)の下に位置する前記初期構造(10)を除去するステップをさらに備えることを特徴とする請求項1〜18のいずれか一項に記載の方法。
  20. 前記第1の単結晶GaN層(50)の下に位置する前記初期構造(10)の除去ステップが、Smart Cut(登録商標)によって主に行われ、前記第1の単結晶GaN層(50)の厚さに近い厚さまで、前記上側GaN層に原子種の注入が予めなされることを特徴とする請求項1〜19のいずれか一項に記載の方法。
  21. GaAs上のGaN基板であって、前記GaN基板(60)が、約10転位/cm未満の転位密度を有し、約10マイクロメートルより大きな厚さを有することを特徴とするGaN基板。
  22. 約10転位/cm未満の転位密度を有し、10〜100マイクロメートルの厚さを有することを特徴とするGaN基板(60)。
JP2009527158A 2006-09-12 2007-09-11 GaN基板の製造方法 Pending JP2010502555A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0607950A FR2905799B1 (fr) 2006-09-12 2006-09-12 Realisation d'un substrat en gan
PCT/EP2007/059500 WO2008031809A1 (en) 2006-09-12 2007-09-11 Process for making a gan substrate

Publications (1)

Publication Number Publication Date
JP2010502555A true JP2010502555A (ja) 2010-01-28

Family

ID=37946233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009527158A Pending JP2010502555A (ja) 2006-09-12 2007-09-11 GaN基板の製造方法

Country Status (6)

Country Link
US (1) US8263984B2 (ja)
EP (1) EP2070111A1 (ja)
JP (1) JP2010502555A (ja)
KR (1) KR101236213B1 (ja)
FR (1) FR2905799B1 (ja)
WO (1) WO2008031809A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051163A1 (ja) * 2011-10-07 2013-04-11 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
JP2013177285A (ja) * 2011-10-07 2013-09-09 Sumitomo Electric Ind Ltd GaN系膜の製造方法およびそれに用いられる複合基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150138479A (ko) 2014-05-29 2015-12-10 삼성전자주식회사 발광 소자 패키지의 제조 방법
WO2021046233A1 (en) 2019-09-03 2021-03-11 Cancer Targeted Technology Llc Chelate-containing psma inhibitors
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2000281499A (ja) * 1999-03-30 2000-10-10 Furukawa Electric Co Ltd:The GaN単結晶の作製方法
JP2005515150A (ja) * 2002-01-22 2005-05-26 エス オー イ テク シリコン オン インシュレータ テクノロジース 単結晶半導体材料製自立基板の製造方法
WO2006082467A1 (en) * 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904449A (en) * 1974-05-09 1975-09-09 Bell Telephone Labor Inc Growth technique for high efficiency gallium arsenide impatt diodes
JPS60150450A (ja) * 1984-01-18 1985-08-08 Honda Motor Co Ltd 内燃エンジンのアイドル回転数フイ−ドバツク制御方法
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
JP3968968B2 (ja) 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶GaN基板の製造方法
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
FR2843626B1 (fr) 2002-08-14 2005-03-11 Cryospace L Air Liquide Aerosp Dispositif de support susceptible de proteger au moins un equipement de forme lineaire contre des sollicitations aerothermiques
FR2843826B1 (fr) * 2002-08-26 2006-12-22 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
JP2005209803A (ja) * 2004-01-21 2005-08-04 Sumitomo Electric Ind Ltd GaN結晶基板の製造方法
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2000281499A (ja) * 1999-03-30 2000-10-10 Furukawa Electric Co Ltd:The GaN単結晶の作製方法
JP2005515150A (ja) * 2002-01-22 2005-05-26 エス オー イ テク シリコン オン インシュレータ テクノロジース 単結晶半導体材料製自立基板の製造方法
WO2006082467A1 (en) * 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012002395; H. Morkoc et al.: 'Largebandgap SiC, IIIV nitride, and ZnSebased semiconductor device technologies' J. Appl. Phys. Vol. 76, No. 3, 19940801, pp. 1363-1398, American Institute of Physics *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051163A1 (ja) * 2011-10-07 2013-04-11 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
JP2013177285A (ja) * 2011-10-07 2013-09-09 Sumitomo Electric Ind Ltd GaN系膜の製造方法およびそれに用いられる複合基板
US8962365B2 (en) 2011-10-07 2015-02-24 Sumitomo Electric Industies, Ltd. Method of manufacturing GaN-based film and composite substrate used therefor

Also Published As

Publication number Publication date
US20100012947A1 (en) 2010-01-21
FR2905799A1 (fr) 2008-03-14
FR2905799B1 (fr) 2008-12-26
US8263984B2 (en) 2012-09-11
EP2070111A1 (en) 2009-06-17
KR101236213B1 (ko) 2013-02-22
KR20090060343A (ko) 2009-06-11
WO2008031809A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
KR101007273B1 (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
JP5031365B2 (ja) エピタキシャル成長層の形成方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP4733633B2 (ja) エピタキシャル基板の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20110094668A1 (en) Substrate with determinate thermal expansion coefficient
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
JP2005515150A (ja) 単結晶半導体材料製自立基板の製造方法
EP1979933A1 (en) Method for the manufacture of substrates, in particular for the optical, electronic or optoelectronic areas, and the substrate obtained in accordance with the said method
JP2010502555A (ja) GaN基板の製造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP4693361B2 (ja) 窒化ガリウム系単結晶基板の製造方法
JP2010040737A (ja) 半導体基板及びその製造方法
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
KR20130049484A (ko) 박막 접합 기판 제조방법
TWM634692U (zh) 接合基板
KR20050029735A (ko) 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
TWI844930B (zh) 接合基板及其製造方法
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
CN113972128A (zh) 一种自支撑衬底的制备方法
JP2004259994A (ja) 膜付基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204