JP2004259994A

JP2004259994A - 膜付基板の製造方法

Info

Publication number: JP2004259994A
Application number: JP2003049737A
Authority: JP
Inventors: Chiaki Domoto; 千秋堂本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-02-26
Filing date: 2003-02-26
Publication date: 2004-09-16

Abstract

【課題】反りが生じることを有効に防止することができ、また良質な単結晶半導体膜を得ることが可能な膜付基板の製造方法を提供する。
【解決手段】上面に単結晶半導体膜２を有する単結晶からなる第一基板１と、第二基板３とを準備し、第一基板１の単結晶半導体膜２上面と第二基板３上面とを貼り合せる工程１と、前記第一基板１を厚み方向に途中まで除去して第一基板１の厚みを薄く成す工程２と、前記第一基板１、単結晶半導体膜２、並びに第二基板３に熱処理を施してこれらを固着する工程３とを順次経る
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、発光デバイスや電子デバイス等、種々のデバイスに組み込んで使用される膜付基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、発光デバイスや電子デバイス等、種々のデバイスの製作には、基板の上面に単結晶半導体膜が被着された膜付基板が用いられている。
【０００３】
かかる膜付基板を発光ダイオードに用いる場合、例えば、ＳｉＣから成る単結晶基板の上面にＡｌＧａＡｓ系の単結晶半導体膜を被着させた構造のものが用いられ、かかる単結晶半導体膜上に複数の単結晶半導体膜を積層し、該積層体上に一対の電極を被着させることによって発光ダイオードが構成される。
【０００４】
このような膜付基板を構成する単結晶基板と単結晶半導体膜とは、その素材であるＳｉＣとＡｌＧａＡｓの格子定数が両者間で大きく異なっており（ＳｉＣの格子定数４．３５９Å、ＡｌＧａＡｓの格子定数５．６５Å）、ＳｉＣ基板上にＡｌＧａＡｓから成る単結晶半導体膜を直接エピタキシャル成長させることは困難であることから、通常、特許文献１に示すような“基板の貼り合せ”を行うことにより、上述の膜付基板が製作される。具体的には、
（１）まずＡｌＧａＡｓと格子定数が比較的近いＧａＡｓから成る第一基板１１の上面にＡｌＧａＡｓ系の単結晶半導体膜１２をエピタキシャル成長させ、
（２）次に、ＳｉＣから成る第二基板１３の上面を、単結晶半導体膜１２の上面に対して貼り合せるとともに、これらを６００℃〜１０００℃の温度で熱処理することで両者を固着し、
（３）最後に、ＧａＡｓから成る第一基板１１をエッチング除去することが行われている。
【０００５】
しかしながら、このような従来の膜付基板の製造方法では、第一基板１１と第二基板１３との間で熱膨張係数に大きな差があることから、熱処理後の冷却中に発生する大きな熱応力により、得られた膜付基板が大きく反ってしまうという欠点を生じていた。
【０００６】
そこで、かかる欠点を解決すべく、第一及び第二基板同士を貼り合せた後、両者を熱処理する前に第一基板を完全に除去することが提案されている。
【０００７】
【特許文献１】
特開平６−９００６１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、このような膜付基板の製造方法では、熱処理前に第一基板を完全に除去したことから、熱処理後に発生する熱応力による膜付基板の反りの問題は解消するものの、単結晶半導体膜の形成時に単結晶半導体膜の内部に蓄積された応力が第一基板の除去により開放され、その反動に伴い生じる単結晶半導体膜の割れが単結晶半導体膜の表面全体にわたり生じるといった欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたものであり、その目的は大きな反りが生じることを有効に防止することができ、また良質な単結晶半導体膜を得ることが可能な膜付基板の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の膜付基板の製造方法は、上面に単結晶半導体膜を有する単結晶からなる第一基板と、第二基板とを準備し、第一基板の単結晶半導体膜上面と第二基板とを貼り合せる工程１と、前記第一基板を厚み方向に途中まで除去して第一基板の厚みを薄く成す工程２と、前記第一基板、単結晶半導体膜、並びに第二基板に対し熱処理を施してこれらを固着する工程３と、を順次経ることを特徴とするものである。
【００１１】
また本発明の膜付基板の製造方法は、上面に単結晶半導体膜を有する単結晶からなる第一基板と、上面に単結晶半導体膜を有する単結晶からなる第二基板とを準備し、前記第一基板の単結晶半導体膜上面と第二基板の単結晶半導体膜上面とを貼り合せる工程１と、前記第一基板を厚み方向に途中まで除去して第一基板の厚みを薄く成す工程２と、前記第一基板、単結晶半導体膜、並びに第二基板に対し熱処理を施す工程３と、を順次経ることを特徴とするものである。
【００１２】
更に本発明の膜付基板の製造方法は、前記工程２において、第二基板の厚みが３００μｍ〜５００μｍであるとき、前記第一基板の厚みを２０μｍ〜１００μｍの範囲内となるように薄くしたことを特徴とするものである。
【００１３】
また更に本発明の膜付基板の製造方法は、前記第一及び第二基板同士の貼り合せの際、少なくとも第一基板の単結晶半導体層上面及び第二基板の上面に親水化処理を施した後、両者を圧接することにより行われることを特徴とするものである。
【００１４】
更にまた本発明の膜付基板の製造方法は、前記第一基板の厚みを薄くした後、熱処理に先立って第一基板の下面に溝を設けたことを特徴とするものである。
【００１５】
また更に本発明の膜付基板の製造方法は、前記第一及び第二基板は、上面が（１００）面に合致もしくは略合致するように設定された単結晶から成り、これら第一及び第二基板同士が貼り合された状態で、第一基板の＜０１０＞軸方向が第二基板の＜０１０＞軸方向に対して３０度〜６０度傾斜していることを特徴とするものである。
【００１６】
本発明の膜付基板の製造方法によれば、単結晶半導体膜と第二基板とを貼り合せ、これらに熱処理を施して固着する前に、例えば第二基板の厚みが３００μｍ〜５００μｍであるとき、前記第一基板の厚みを２０μｍ〜１００μｍの範囲内となるように薄くしたことから、両基板間に熱膨張係数の差があっても、熱処理後に第一基板に生じる熱収縮力を極めて小さく抑え、第二基板に対する影響力をほとんどなくすことができる。従って、反りの小さな膜付基板を得ることが可能となる。
【００１７】
また単結晶半導体膜の表面に第一基板を薄く残し、単結晶半導体膜の形成時に蓄積された内部応力の開放を防止したことから、第一基板の除去による内部応力開放時の反動によって、単結晶半導体膜表面全体にわたり割れが生じることを有効に防止し、単結晶半導体膜の膜質を高く維持することができる。
【００１８】
このような効果は、第二基板の上面に単結晶半導体膜を被着させ、該第一基板の単結晶半導体膜と第二基板の単結晶半導体膜とを貼り合せた場合であっても、勿論得ることができる。
【００１９】
更に本発明の膜付基板の製造方法によれば、前記第一基板の厚みを薄くした後、熱処理に先立って、第一基板の下面に溝を設けたことから、熱処理を施して第一基板、単結晶半導体膜及び第二基板を固着させる際、単結晶半導体膜―第二基板間に大きな熱応力が生じた場合であっても、該熱応力を第一基板下面の溝の近傍領域に集中させ、該溝から離間した領域に印加される熱応力を小さくすることができる。従って、溝の形成領域外の単結晶半導体膜に割れが生じることを略確実に防止することができ、単結晶半導体膜の膜質を更に向上させることが可能となる。
【００２０】
また更に本発明の膜付基板の製造方法によれば、前記第一及び第二基板を、上面が（１００）面に合致もしくは略合致するように設定された単結晶により形成するとともに、これら第一及び第二基板同士を、第一基板の＜０１０＞軸方向が第二基板の＜０１０＞軸方向に対して３０度〜６０度傾斜するように貼り合せたことから、第一基板と第二基板の劈開方向が３０度〜６０度傾斜することとなり、溝の近傍領域に集中して印加される熱応力によって、万一、溝近傍の単結晶半導体膜に割れが生じたとしても、かかる割れの進行を第二基板と単結晶半導体膜の界面で止めることができ、膜付基板の歩留まり向上に供することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施例を添付図面に基づいて詳細に説明する。
【００２２】
図１は本発明の一実施形態にかかる膜付基板の製造方法を説明するための各工程の断面図、図２は図１の製造方法によって作成された膜付基板の断面図である。
【００２３】
本実施例では、ＳｉＣ基板の上面にＡｌＧａＡｓ単結晶半導体膜が被着された膜付基板を製造する方法について説明する。
【００２４】
（１）先ず、単結晶半導体膜２を構成するＡｌＧａＡｓと格子定数が比較的近い単結晶ＧａＡｓ基板（第一基板１）を準備する（図１（１）参照）。
【００２５】
前記第一基板１は、従来周知のバーティカル・ブリッジマン（ＶＢ）法やフローティング・ゾーン（ＦＺ）法等により例えば直径４ｃｍ〜１０ｃｍの円柱状のインゴット（塊）を形成し、これをダイヤモンドカッター等を用いて所定厚み（３００μｍ〜５００μｍ）にスライスし、これを算術平均粗さＲａで０．０５μｍ以下になるまで表面研磨することにより作成される。
【００２６】
（２）次に、ＧａＡｓ単結晶から成る第一基板１上にＡｌＧａＡｓから成る単結晶半導体膜２を形成する。（図１（２）参照）
前記単結晶半導体膜２は、従来周知の有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法を採用し、ＡｌＧａＡｓを０．５μｍ〜４μｍの厚みにエピタキシャル成長させることにより作成される。
【００２７】
（３）次に、ＳｉＣから成る第二基板３を準備し、前記第一基板１上の単結晶半導体膜上面及び第二基板３の上面を親水化処理する（図１（３）参照）。
【００２８】
この親水化処理は、前記単結晶半導体膜２及び第二基板３の上面を、液温１５℃〜２５℃、沸酸の濃度が３０％〜５０％に設定された水溶液に０．５分〜５分程度浸漬させることにより行われる。これにより単結晶半導体膜と第二基板の上面には、両者を強固に貼り合せるために有効な‘ＯＨ基’が適度に付着することとなる。
【００２９】
尚、前記ＳｉＣから成る第二基板３は、単結晶から成る場合、上述の第一基板１と同様の製造方法により、例えば直径４ｃｍ〜１０ｃｍ、厚み３００μｍ〜５００μｍ、表面粗さが算術平均粗さＲａで０．０５μｍ以下の円盤状に形成される。
【００３０】
（４）次に、前記単結晶半導体膜と第二基板とを貼り合せる（図１（４）参照）。
【００３１】
単結晶半導体膜と第二基板との貼り合せは、両者の上面同士を２×１０^５Ｎ／ｍ^２〜２０×１０^５Ｎ／ｍ^２の押圧力で５分〜２０分間圧接することにより行われ、これにより、工程（３）で付着させた‘ＯＨ基’同士が分子間力により結合し、単結晶半導体膜２と第二基板３とが仮固定される。
【００３２】
ここで上記押圧力が２０×１０^５Ｎ／ｍ^２よりも大きいと、第一基板１、単結晶半導体膜２及び第二基板３が破損することがあり、また押圧力が２×１０^５Ｎ／ｍ^２よりも小さいと、単結晶半導体膜２表面の‘ＯＨ基’と第二基板３表面の‘ＯＨ基’との距離が充分近くならないため、該‘ＯＨ基’同士の距離の６乗に反比例する分子間力は小さなものとなり充分な結合力を得ることができない。それ故、前記圧着は２×１０^５Ｎ／ｍ^２〜２０×１０^５Ｎ／ｍ^２の範囲の押圧力で行うことが望ましい。
【００３３】
（５）次に、前記第一基板１を厚み方向に途中まで除去してその厚みを薄く成す（図１（５）参照）。
【００３４】
前記第一基板１の除去は、図３に示すエッチング装置を用いて、例えば硫酸と過酸化水素水の混合液からなるエッチング液を、第一基板１の上面のみを浸漬させるようにして行われる。このように第一基板１の上面のみを浸漬するのは、前記単結晶半導体膜２と第二基板３との界面側方にエッチング液が接すると、毛細管現象によってエッチング液がその界面より侵入し、単結晶半導体膜２と第二基板３との結合強度を極度に低下させてしまい、場合によっては単結晶半導体膜２が第二基板３から剥離するといった問題を防止する為である。
【００３５】
この第一基板１の除去工程では、例えば第二基板の厚みが３００μｍ〜５００μｍ、第一基板―第二基板間の単結晶半導体膜の厚みが０．５μｍ〜４μｍの範囲内であるときは、除去後の前記第一基板の厚みは、２０μｍ〜１００μｍである。
【００３６】
このように単結晶半導体膜２の表面に第一基板１を２０μｍ以上残し、第一基板１で単結晶半導体膜２を固定することで、単結晶半導体膜２の形成時に蓄積された内部応力の開放を防止したことから、第一基板１のエッチング除去による内部応力開放時の反動によって、単結晶半導体膜２の表面全体にわたり割れが生じることを有効に防止し、単結晶半導体膜２の膜質を高く維持することができる。
【００３７】
（６）次に、前記第一基板１、単結晶半導体膜２並びに第二基板３に熱処理を施してこれらを固着する（図１（６）参照）。
【００３８】
この熱処理は、第一基板１、単結晶半導体膜２並びに第二基板３を、アニール炉を用いて窒素または水素雰囲気中、圧力１×１０^４Ｎ／ｍ^２〜１０×１０^４Ｎ／ｍ^２、温度４００℃〜７００℃の条件下、１時間〜３時間程度加熱することにより行われ、これにより、単結晶半導体膜２と第二基板３との界面に存在した‘ＯＨ基’やその他の吸着ガスは外部に放出され、前記単結晶半導体膜２と第二基板３との界面で原子の再配列が起こり、前記界面で‘ＯＨ基’同士が強固に結合される。
【００３９】
このとき、先に述べたように、前記第一基板１の厚みを薄くしたことから、両基板間に熱膨張係数の差があっても、熱処理後に第一基板１に生じる熱収縮力を極めて小さく抑え、第二基板３に対する影響力をほとんどなくすことができる。従って反りの小さな膜付基板を得ることが可能となる。
【００４０】
以上の工程を順次経ることにより、ＳｉＣ基板の上面に良質な単結晶半導体膜を有した反りの小さな膜付基板が得られる。
【００４１】
また得られた上述の膜付基板を用いて発光素子を作成するには、前記第一基板を完全に除去することで表面に露出した単結晶半導体膜の上面に、複数の半導体膜を積層し、該積層体の内部にｐｎ接合を形成するとともに、前記積層体に一対の電極等を被着させれば良く、このような発光素子は、前記一対の電極間に電圧を印加し、ｐｎ接合付近で電子と正孔とを再結合させ、該再結合の際に生じた光を外部に放出することで発光素子として機能する。
【００４２】
尚、上述の工程（６）後に、第一基板を完全に除去しても、単結晶半導体膜と第二基板とが熱処理により強固に固着されているため、単結晶半導体膜の内部応力が多量に開放されることはなく、単結晶半導体膜表面全体に割れが生じることはない。
【００４３】
本発明は、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変更・改良が可能である。
【００４４】
例えば、上述の実施形態において、図４に示すごとく、工程（５）と工程（６）との間において、第一基板１の下面に溝を設ける工程（５’）を経るようにしても良い（図４（５’）参照）。
【００４５】
この場合、溝５の形成により、第一基板１の結晶構造における結晶欠陥が、該溝５の近傍に生じることから、熱処理を施して第一基板１、単結晶半導体膜２及び第二基板３を固着させる際、単結晶半導体膜２―第二基板３間に大きな熱応力が生じた場合であっても、該熱応力を第一基板１下面の溝５の近傍領域に集中させ、該溝５から離間した領域に印加される熱応力を小さくすることができる。従って、溝５の形成領域外の単結晶半導体膜２に割れが生じることを略確実に防止することができる。
【００４６】
尚、前記溝５は、例えば先端にダイヤモンドを取付けたガラス切り等を用いて、後に種々のデバイスに用いる際には不用となる所定位置、例えばダイシングライン等に沿って、その深さが１μｍ〜４μｍ程度に形成される。
【００４７】
また溝５を形成する場合、第一及び第二基板の上面が（１００）面に合致もしくは略合致するように設定された単結晶により形成するとともに、前記工程（４）において、これら第一及び第二基板同士を、第一基板１の＜０１０＞軸方向が第二基板３の＜０１０＞軸方向に対して３０度〜６０度傾斜するように貼り合せておけば、溝５の近傍領域に集中して印加される熱応力によって、万一、溝５近傍の単結晶半導体膜２に割れが生じたとしても、かかる割れの進行を第二基板３と単結晶半導体膜２の界面で止めることができ、膜付基板の歩留まり向上に供することができる。
【００４８】
更に上述の実施形態では、第一基板１にのみ単結晶半導体膜２が被着されたものを貼り合せる場合について説明したが、第二基板の上面に単結晶半導体膜を被着させ、該第一基板の単結晶半導体膜と第二基板の単結晶半導体膜とを貼り合せた場合であっても勿論同様の効果が得られる。
【００４９】
例えば、ＩｎＰ製の第一基板上にＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層等を積層した単結晶半導体膜と、Ｓｉ製の第二基板上にＧａＡｓ層、ＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＡｓ層等を積層した単結晶半導体膜とを貼り合せた場合が考えられる。
【００５０】
【実験例】
次に、本発明の作用効果を実験例に基づき検証する。今回は、２つの実験を行っている。
【００５１】
第一の実験は、厚みが３５０μｍであるＧａＡｓ製の第一基板上に被着されたＡｌＧａＡｓ単結晶半導体膜と、ＳｉＣ製の第二基板とを親水化処理により貼り合せた後、第一基板の厚みを０μｍ〜１１０μｍの範囲内で、種々の厚みに除去した試料を作成し、これらの試料を６４０℃で熱処理した後、膜付基板の反りの曲率半径を計測するものであり、曲率半径が４０ｍ以上を「反り無し」、４０ｍ未満を「反り有り」と判定した。
【００５２】
また第二の実験は、厚みが３５０μｍであるＧａＡｓ製の第一基板上に被着されたＡｌＧａＡｓ単結晶半導体膜と、ＳｉＣ製の第二基板とを親水化処理により貼り合せた後、第一基板の除去を単結晶半導体膜に割れが生じるまで進行させ、該割れが生じた時点での第一基板の厚みを測定するものである。
【００５３】
尚、第一実験、第二実験共に、単結晶半導体膜の厚みは２μｍ、第二基板の厚みは３５０μｍに設定した。表１は第一実験及び第二実験の結果を示すものである。
【００５４】
【表１】

【００５５】
この表１によれば、第一実験においては、第一基板の厚みが１００μｍ以下の範囲では、反りの曲率半径は４０ｍ以上となり、反りがないことが判る。これに対し第一基板の厚みが１０５μｍ以上の範囲では、曲率半径４０ｍ以下となり、反りが発生してしまうことが判る。
【００５６】
また第二実験においては、第一基板の厚みが１５μｍになったとき、単結晶半導体膜に割れが発生した。従って、第一基板の厚みを少なくとも２０μｍ以上残しておけば、単結晶半導体膜の割れを防止できることが判る。
【００５７】
以上の実験結果より、大きな反りが生じることを有効に防止することができ、また良質な単結晶半導体膜を得ることが可能な膜付基板を得るには、第一基板の厚みが２０μｍ〜１００μｍの範囲内となるように、第一基板を除去すればよいことが判る。
【００５８】
この結果は、第一基板をＩｎＰ、単結晶半導体膜をＩｎＧａＡｓＰ、第二基板をＳｉにより作成した場合、また第二基板の厚みが３００μｍ、５００μｍの場合、単結晶半導体膜の厚みが０．５μｍ、４μｍの場合であっても、同様の実験を行い、同様の結果が得られている。
【００５９】
【発明の効果】
本発明の膜付基板の製造方法によれば、単結晶半導体膜と第二基板の上面同士を貼り合せ、これらに熱処理を施して固着する前に、第二基板の厚みが３００μｍ〜５００μｍであるとき、前記第一基板の厚みを２０μｍ〜１００μｍの範囲内となるように薄くしたことから、両基板間に熱膨張係数の差があっても、熱処理後に第一基板に生じる熱収縮力を極めて小さく抑え、第二基板に対する影響力をほとんどなくすことができる。従って、反りの小さな膜付基板を得ることが可能となる。
【００６０】
また単結晶半導体膜の表面に第一基板を薄く残し、単結晶半導体膜の形成時に蓄積された内部応力の開放を防止したことから、第一基板の除去による内部応力開放時の反動によって、単結晶半導体膜表面全体にわたり割れが生じることを有効に防止し、単結晶半導体膜の膜質を高く維持することができる。
【００６１】
このような効果は、第二基板の上面に単結晶半導体膜を被着させ、該第一基板の単結晶半導体膜と第二基板の単結晶半導体膜とを貼り合せた場合であっても、勿論得ることができる。
【００６２】
更に本発明の膜付基板の製造方法によれば、前記第一基板の厚みを薄くした後、熱処理に先立って、第一基板の下面に溝を設けたことから、熱処理を施して第一基板、単結晶半導体膜及び第二基板を固着させる際、単結晶半導体膜―第二基板間に大きな熱応力が生じた場合であっても、該熱応力を第一基板下面の溝の近傍領域に集中させ、該溝から離間した領域に印加される熱応力を小さくすることができる。従って、溝の形成領域外の単結晶半導体膜に割れが生じることを略確実に防止することができ、単結晶半導体膜の膜質を更に向上させることが可能となる。
【００６３】
また更に本発明の膜付基板の製造方法によれば、前記第一及び第二基板を、上面が（１００）面に合致もしくは略合致するように設定された単結晶により形成するとともに、これら第一及び第二基板同士を、第一基板の＜０１０＞軸方向が第二基板の＜０１０＞軸方向に対して３０度〜６０度傾斜するように貼り合せたことから、第一基板と第二基板の劈開方向が３０度〜６０度傾斜することとなり、溝の近傍領域に集中して印加される熱応力によって、万一、溝近傍の単結晶半導体膜に割れが生じたとしても、かかる割れの進行を第二基板と単結晶半導体膜の界面で止めることができ、膜付基板の歩留まり向上に供することができる。
【図面の簡単な説明】
【図１】（１）から（６）は、本発明の一実施形態にかかる膜付基板の製造方法を説明するための各工程の断面図である。
【図２】本発明の一実施形態にかかる膜付基板の製造方法によって作成された膜付基板の断面図である。
【図３】本発明の一実施形態にかかる膜付基板の製造方法において用いられるエッチング除去を行う装置の断面図である。
【図４】（１）から（６）は、本発明の他の実施形態にかかる膜付基板の製造方法を説明するための各工程の断面図である。
【図５】（１）から（３）は、従来の膜付基板の製造方法を説明するための各工程の断面図である。
【符号の説明】
１・・・第一基板
２・・・単結晶半導体膜
２’・・・単結晶半導体膜表面の親水化された層
３・・・第二基板
３’・・・第二基板表面の親水化された層
４・・・エッチング除去装置
５・・・溝

Claims

上面に単結晶半導体膜を有する単結晶からなる第一基板と、第二基板とを準備し、第一基板の単結晶半導体膜上面と第二基板とを貼り合せる工程１と、
前記第一基板を厚み方向に途中まで除去して第一基板の厚みを薄く成す工程２と、
前記第一基板、単結晶半導体膜、並びに第二基板に対し熱処理を施してこれらを固着する工程３と、を順次経ることを特徴とする膜付基板の製造方法。
上面に単結晶半導体膜を有する単結晶からなる第一基板と、上面に単結晶半導体膜を有する単結晶からなる第二基板とを準備し、前記第一基板の単結晶半導体膜上面と第二基板の単結晶半導体膜上面とを貼り合せる工程１と、
前記第一基板を厚み方向に途中まで除去して第一基板の厚みを薄く成す工程２と、
前記第一基板、単結晶半導体膜、並びに第二基板に対し熱処理を施す工程３と、を順次経ることを特徴とする膜付基板の製造方法。
請求項１または請求項２に記載の工程２において、第二基板の厚みが３００μｍ〜５００μｍであるとき、前記第一基板の厚みを２０μｍ〜１００μｍの範囲内となるように薄くしたことを特徴とする請求項１または請求項２に記載の膜付基板の製造方法。
前記第一及び第二基板同士の貼り合せは、少なくとも第一基板の単結晶半導体層上面及び第二基板の上面に親水化処理を施した後、両者を圧接させることにより行われることを特徴とする請求項１乃至請求項３に記載の膜付基板の製造方法。
前記工程２と工程３の間で、第一基板の下面に溝を設けたことを特徴とする請求項１乃至請求項４に記載の膜付基板の製造方法。
前記第一及び第二基板は、上面が（１００）面に合致もしくは略合致するように設定された単結晶から成り、これら第一及び第二基板同士が貼り合された状態で、第一基板の＜０１０＞軸方向が第二基板の＜０１０＞軸方向に対して３０度〜６０度傾斜していることを特徴とする請求項５に記載の膜付基板の製造方法。