KR101044039B1 - 질화물계 발광소자 및 그의 제조방법 - Google Patents
질화물계 발광소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101044039B1 KR101044039B1 KR1020080042557A KR20080042557A KR101044039B1 KR 101044039 B1 KR101044039 B1 KR 101044039B1 KR 1020080042557 A KR1020080042557 A KR 1020080042557A KR 20080042557 A KR20080042557 A KR 20080042557A KR 101044039 B1 KR101044039 B1 KR 101044039B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- semiconductor layer
- nitride
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 기판과 이의 상부에 형성된 질화물 반도체층을 포함하는 질화물계 발광소자에 관한 것으로, 상기 기판과 상기 질화물 반도체층 간에 조성식 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1)으로 표현된 조성의 완화층을 더 포함할 수 있다. 또한, 상기 조성식의 a1은 상기 기판에 근접하는 상기 완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 완화층 영역일수록 작아지도록 조절될 수 있다. 또한, 상기 완화층은 제1완화층 및 이의 상부의 제2완화층으로 구성되어, 상기 제1완화층은 400 내지 800℃에서 성장되고 상기 제2완화층은 900 내지 1100℃에서 성장될 수 있다.
발광소자, 질화물반도체, GaN, CGaN, CInGaN, 스트레인완화, 버퍼층
Description
본 발명은 질화물계 발광 소자에 관한 것으로, 특히, 결정결함 형성을 감소시켜 박막 품질을 개선할 수 있는 질화물계 발광소자 및 그의 제조방법에 관한 것이다.
최근 들어, 수직형 발광소자에 관한 연구가 활발히 진행되고 있는데, 이는 수평형 발광 소자에 비해 소자의 열관리가 쉽고, 고휘도의 소자 제작이 가능하기 때문이다. 특히, 질화물계 발광 소자를 이루는 질화물 반도체층의 성장에 있어서, 동종 기판(예를 들어, 질화갈륨(GaN) 기판)의 제작이 어렵고, 그 가격이 비싸 실질적으로 산업에 응용하는 것이 불가능하여 주로 사파이어 기판이나 실리콘 카바이드와 같은 이종의 기판이 사용된다.
그러나, 이러한 이종의 기판을 사용함에 따라 기판과 질화물 반도체층 사이에 격자 부정합(lattice mismatching)이 발생한다. 일 예를 들어, 사파이어 기판과 GaN층 간에는 대략 13.7%의 격자 부정합이 발생한다. 이러한 격자 부정합으로 인하여 성장되는 질화물층에 많은 결정결함을 내포하게 되어 그 품질이 낮아진다.
이러한 문제점을 극복하기 위해 사파이어 기판상에 AlN 버퍼층을 형성하고 그 상부에 고온 GaN층을 형성하는 방법(미국특허 제4,855,249호), AlGaN 버퍼층 형성하고 그 상부에 고온 GaN층을 형성하는 방법(미국특허 제5,290,393호), GaN 버퍼층을 형성하고 그 상부에 고온 GaN층을 형성하는 방법(미국특허 제5,686,738호) 등이 개시된 바 있으며 또한 보편적으로 사용되고 있다. 이에 대해 간략히 하술한다.
도 1은 이러한 종래 버퍼층을 포함하는 발광소자의 제조방법을 설명하기 위한 개략단면도이다.
도 1을 참조하면, 먼저 기판(100) 상부에 질화물 버퍼층(102)을 형성한다. 이때, 질화물 버퍼층(102)은 400-600℃의 저온에서 20-40nm 두께의 Ⅲ족 질화물계 화합물인 AlxInyGazN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 형성된다.
그리고, 반응기 온도를 1000-1100℃의 고온으로 상승시켜 상기 형성된 질화물 버퍼층(102)을 결정화시키고, 이후 이의 상부에 질화물 반도체층(104)을 성장시킨다. 이때, 상기 저온에서 형성된 질화물 버퍼층(102)은 고온으로 올라갈수록 결정화되면서 섬 모양으로 변형되고, 이로써 기판(100)과 질화물 반도체층(104) 간의 스트레인(strain)을 완충하는 역할을 하게 된다.
그러나, 근본적으로 기판(100)과 질화물 버퍼층(102) 사이에는 격자 부정합이 크므로, 질화물 버퍼층(102) 상부에 성장된 질화물 반도체층(104) 내에 예를 들어 1010-1012/㎠ 정도의 결정결함이 내포된다. 이는 기판(100)의 격자상수(lattice constant)보다 질화물 반도체층(104)의 격자상수가 더 크기 때문에 발생하게 된다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 기판과 질화물 반도체층 사이의 격자 부정합(lattice mismatching)에 기인한 결정결함의 형성을 감소시켜 질화물 반도체층의 품질이 개선된 질화물계 발광소자 및 그의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 관점에 의한 질화물계 발광소자는 기판과 이의 상부에 InxGayN (이때, 0≤x≤1이고 0≤y≤1) 조성의 질화물 반도체층을 포함하는 질화물계 발광소자의 제조방법에 있어서, 상기 기판의 상부에 상기 질화물 반도체층보다 작은 격자상수를 갖는 완화층을 다결정 또는 아몰포스 상태로 형성하고, 이 완화층의 조성은 상기 질화물 반도체층의 조성에 카본을 고상으로 함유시킨 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1)으로 되는 단계와, 상기 완화층을 결정화하여 다결정 완화층을 형성하는 단계와, 상기 다결정 완화층의 상부에 상기 질화물 반도체층을 형성하는 단계를 포함할 수 있다. 이때, 상기 조성식의 a1은 상기 기판에 근접하는 상기 완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 완화층 영역일수록 작아질 수 있고, 상기 완화층을 폴리 크리스탈 또는 아몰포스 상태로 형성하는 온도는 400 내지 800℃ 범위로 될 수 있다.
또한, 본 발명의 다른 일 관점에 의한 질화물계 발광소자의 제조방법은 기판과 이의 상부에 InxGayN (이때, 0≤x≤1이고 0≤y≤1) 조성의 질화물 반도체층을 포함하는 질화물계 발광소자의 제조방법에 있어서, 상기 기판의 상부에 상기 질화물 반도체층보다 작은 격자상수를 갖는 제1완화층과 이의 상부에 제2완화층을 각각 다결정 또는 아몰포스 상태로 형성하고, 이때 상기 제1완화층은 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1) 조성으로 되어 400 내지 800℃에서 형성되고, 상기 제2완화층은 Ca2Inx2Gay2N (이때, 0＜a2≤0.1, 0≤x2≤1, 0≤y2≤1이고 a2＋x2＋y2＝1) 조성으로 되어 900 내지 1100℃에서 형성되는 단계와, 상기 제1 및 제2 완화층을 결정화하여 다결정 제1 및 제2 완화층을 형성하는 단계와, 상기 다결정 제2 완화층의 상부에 상기 질화물 반도체층을 형성하는 단계를 포함할 수 있다. 이때, 상기 조성식의 a2는 상기 제1완화층에 근접하는 상기 제2완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 제2완화층 영역일수록 작아질 수 있다.
또한, 본 발명의 다른 일 관점에 의한 질화물계 발광소자의 제조방법은 기판과 이의 상부에 InxGayN (이때, 0≤x≤1이고 0≤y≤1) 조성의 질화물 반도체층을 포함하는 질화물계 발광소자의 제조방법에 있어서, 상기 기판의 상부에 상기 질화물 반도체층보다 작은 격자상수를 갖는 제1완화층과 이의 상부에 제2완화층을 각각 다결정 또는 아몰포스 상태로 형성하고, 이때 상기 제1완화층은 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1) 조성으로 되어 400 내지 800℃에서 형성되고, 상기 제2완화층은 Ca2Inx2Gay2N (이때, 0＜a2≤0.1, 0≤x2≤1, 0≤y2≤1이고 a2＋x2＋y2＝1) 조성으로 되어 900 내지 1100℃에서 형성되는 단계와, 상기 제1 및 제2 완화층을 결정화하여 다결정 제1 및 제2 완화층을 형성하는 단계와, 상기 다결정 제2 완화층의 상부에 상기 질화물 반도체층을 형성하는 단계를 포함할 수 있다. 이때, 상기 조성식의 a2는 상기 제1완화층에 근접하는 상기 제2완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 제2완화층 영역일수록 작아질 수 있다.
삭제
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 기판과 질화물 반도체층 사이에 상기 질화물 반도체층보다 작은 격자상수를 갖는 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1) 조성으로 되는 완화층 또는 농도 기울기(graded)를 갖는 상기 조성의 완화층을 형성함으로써, 기판과 질화물 반도체층 사이의 격자 부정합에 기인한 결정결함을 감소시켜 질화물 반도체층의 품질을 개선할 수 있다.
둘째, 기판과 질화물 반도체층 사이에 상술한 완화층 상부에 별도로 고온 형성되는 Ca2Inx2Gay2N (이때, 0＜a2≤0.1, 0≤x2≤1, 0≤y2≤1이고 a2＋x2＋y2＝1) 조성의 완화층을 더 적층함으로써 기판과 질화물 반도체층 사이의 격자 부정합 정도를 미세하게 조정하며 결정결함을 감소시킬 수 있다.
셋째, 상기와 같이 고효율 및 고신뢰성을 갖는 발광소자를 구현할 수 있다.
첫째, 기판과 질화물 반도체층 사이에 상기 질화물 반도체층보다 작은 격자상수를 갖는 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1) 조성으로 되는 완화층 또는 농도 기울기(graded)를 갖는 상기 조성의 완화층을 형성함으로써, 기판과 질화물 반도체층 사이의 격자 부정합에 기인한 결정결함을 감소시켜 질화물 반도체층의 품질을 개선할 수 있다.
둘째, 기판과 질화물 반도체층 사이에 상술한 완화층 상부에 별도로 고온 형성되는 Ca2Inx2Gay2N (이때, 0＜a2≤0.1, 0≤x2≤1, 0≤y2≤1이고 a2＋x2＋y2＝1) 조성의 완화층을 더 적층함으로써 기판과 질화물 반도체층 사이의 격자 부정합 정도를 미세하게 조정하며 결정결함을 감소시킬 수 있다.
셋째, 상기와 같이 고효율 및 고신뢰성을 갖는 발광소자를 구현할 수 있다.
삭제
삭제
삭제
이하, 본 발명을 도면을 참조하며 상세히 설명한다.
본 발명자는 기판과 이 상부에 후속 형성되는 질화물 반도체층 사이의 격자 부정합은 이들의 큰 격자상수 차이에 기인함에 착안하여, 상기 큰 격자상수 차이를 감소시킬 수 있도록 상기 질화물 반도체층보다 더 작은 격자상수를 갖는 완화층을 기판과 질화물 반도체층 간에 형성함으로써 상기 기판과 질화물 반도체층 간의 격자 부정합을 효과적으로 감소시킬 수 있다는 것을 알아냈다.
따라서, 이를 위한 본 발명의 완화층은 질화물 반도체층의 조성인 InxGayN (이때, 0≤x≤1이고 0≤y≤1)에서 In(원자반경: 0.155nm), Ga(원자반경: 0.13nm)보다 훨씬 작은 원자반경을 갖는 C(즉, 0.07nm)를 상기 In 또는 Ga 자리에 치환한 조성을 가짐으로써 그만큼 감소한 격자상수를 갖는다. 또한, 이 완화층은 상기 질화물 반도체층의 조성보다 더 격자상수가 작아 매우 효과적으로 기판과 질화물 반도체층 사이의 격자 부정합을 완화할 수 있게 된다.
도 2는 본 발명의 일 구현예에 따른 질화물계 발광소자의 단면도를 개략 도시한다.
도 2에 도시하는 바와 같이, 본 발명의 일 구현예에 따른 질화물계 발광소자는 기판(200)과 질화물 반도체층(204) 사이에 하기 식 1의 조성으로 되는 완화층(202)을 포함한다:
Ca1Inx1Gay1N 식 1
(이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1)
상기 조성에서, 상기 카본(C)의 치환농도가 지나치게 높아지면, 큐빅(cubic) 구조의 카본 나이트라이드(CN) 등과 같은 바람직하지않은 물질상이 내부에 형성되어 박막의 품질이 저하되므로, 카본(C)의 몰비는 전체 대비 0.1 이하로 설정함이 바람직하다. 또한, 일 예를 들어, 카본(C)의 농도가 1020/㎤ 이상만 되어도 그 효과를 쉽게 관찰할 수 있다. 또한, 형성되는 완화층은 5-100nm 범위의 두께로 됨이 바람직하다. 왜냐면, 두께가 5nm 이하일 경우에는 두께가 너무 얇아 스트레인 완화 역할을 할 수 없게 되고, 100nm 이상일 경우에는 두께가 너무 두꺼워 결정화 과정을 실시하기가 힘들어져 최종 형성되는 질화물 반도체층의 품질을 저하하기 때문이다. 또한, 상기 완화층은 400-800℃ 범위, 바람직하게는 400-700℃ 범위의 온도에서 다결정 또는 아몰포스로 형성된다. 왜냐면, 400℃ 이하의 경우에는 질소가 공급원으로 사용되는 암모니아의 분해율이 낮아지면서 제조되는 박막의 품질이 급격히 저하되고, 700℃ 이상의 경우에는 형성된 최종 박막의 표면이 거칠어지기 때문이다.
또한, 본 발명의 다른 일 구현예에 따른 질화물계 발광소자는 마찬가지로 도 2에 도시하는 구조로서 상기 식 1의 조성을 갖는 완화층(202)을 포함하되, 다만 식 1에서의 카본(C)의 농도는 상기 완화층(202) 전체에 걸쳐 균일하지 않고 기판(200)에 근접할수록 점진적으로 그 농도를 높게 하고, 후속 형성되는 질화물 반도체층(204)에 근접할수록 점진적으로 그 농도를 낮게 조절하는 농도 기울기(gradient)를 갖는다. 이로써, 완화층(202)에서의 격자상수 변화를 미세하게 조절할 수 있어, 격자상수가 작은 기판(200) 주변에는 완화층(202)의 카본(C) 함유량을 증가시켜 최대한 기판(200)의 격자상수에 근접하도록 격자상수를 줄일 수 있고, 질화물 반도체층(204) 주변에는 완화층(202)의 카본(C) 함유량을 감소시켜 질화물 반도체층(204)의 격자상수에 근접하도록 격자상수를 증가시킬 수 있게 된다. 이때, 상기 농도 기울기는 선형적 또는 비선형적으로 될 수 있으며, 어느 특정한 형태에 제한되지 않는다. 일 예를 들어, 완화층(202)에서 기판(200)에 근접한 소정 부위의 카본(C) 농도는 1021/㎤로, 질화물 반도체층(204)에 근접한 소정 부위의 카본(C) 농도는 1019/㎤로 조절될 수 있다. 또한, 전술한 구현예와 마찬가지로 본 구현예의 완화층은 5-100nm 범위의 두께로서, 또한 바람직하게는 400-800℃ 범위의 온도에서, 더욱 바람직하게는 400-700℃ 범위의 온도에서 다결정 또는 아몰포스로 성장된다.
또한, 도 3은 본 발명의 또 다른 일 구현예에 따른 질화물계 발광소자의 단면도를 개략 도시한다.
도 3을 참조하면, 본 발명의 또 다른 일 구현예에 따른 질화물계 발광소자의 완화층(302, 304)은 기판(300)과 질화물 반도체층(306) 사이에 형성되며 전술한 식 1의 조성으로 400-800℃의 저온에서 형성되는 제1완화층(302)과, 이 상부에 전술한 식 1의 조성으로 900-1100℃의 고온에서 형성되는 제2완화층(304)으로 구성된다. 이때, 900℃ 이하일 경우에는 핀 홀과 같은 결함이 생기면서 후속 형성되는 질화물 반도체층(306)의 품질이 저하되며, 온도가 1100℃ 이상으로 올라갈 경우에는 질화물 반도체층(306)의 표면이 거칠어지는 현상이 발생하게 된다. 이러한 완화층 구조로써 인장 변화율(tensile strain)을 효과적으로 감소시킬 수 있다. 또한, 제2완화층(304)의 두께는 5000nm 이하로 됨이 바람직하며, 그 이상일 경우에는 기판(300)과의 격자 부정합으로 인해 스트레인이 누적되면서 질화물 반도체층(306) 표면이 거칠어지거나 깨질 수 있다. 또한, 전술한 구현예와 마찬가지로 제1,2완화층(302, 304) 모두 카본(C) 농도 기울기를 갖도록 조절될 수 있다. 일 예를 들어, 제2 완화층(304)은 제1 완화층(302) 주변에는 카본(C)의 농도가 높게, 후속에 형성될 질화물 반도체층(306) 주변에는 카본(C)의 농도가 낮게 카본(C) 농도를 조절하여 형성할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예로만 한정되는 것은 아니다.
실시예 1
본 실시예는 도 2를 참조하며 기술한다.
먼저, C-평면(plane) 사파이어 기판(200)을 MOCVD(Metal Organic Chemical Vapor Deposition) 반응기 내로 로딩한 후, 사파이어 기판(200) 표면의 이물질을 제거하고 손상된 기판 표면의 결정을 개선하여 추후 질화물 반도체층(204)의 성장이 용이하도록 하기 위해 900℃ 이상의 고온에서 베이킹(baking) 하였다.
그런 다음, MOCVD 반응기의 온도를 500℃까지 내린 후 반응기 내부의 온도를 안정화시키고, 소스 가스와 캐리어 가스를 반응기 내부로 유입시켜 사파이어 기판(200) 상부에 스트레인 완화층(202)을 형성하였다. 즉, 소스가스로서 CBr4, TMGa 및 NH3를 반응기 내부로 흘리고 캐리어 가스로서 수소와 질소를 사용하였다. MOCVD의 종류 또는 구조에 따라서 소스 및 가스의 주입량이 매우 다양하나, 본 실시예에서 사용된 장비에서는 NH3 : (CBr4 + TMGa) 몰비율을 약 10000정도로 유지하였으며, 박막의 성장속도를 약 0.5㎛/h로 유지하였고, 이로써 최종성장된 CGaN층(202)의 카본의 농도를 SIMS(secondary ion mass spectrometry) 측정기준으로 약 1020-1021/cm3 정도로 유지하였다. 이때 반응기의 압력은 500torr이었으며, 성장된 CGaN층(202)의 두께는 약 30nm이었다. 이때 성장된 CGaN층(202)은 반응온도가 충분하지 않아서 폴리 크리스탈 또는 아몰포스 상태를 가졌다.
그리고, CGaN층(202)을 성장한 후 다시 반응기 온도를 고온 GaN 성장 온도인 1050℃까지 상승시켰다. 이때 반응기의 온도가 높아지면서 아몰포스 또는 폴리크리스탈 형태를 띤 CGaN(202)는 결정화되었고, 이때 사파이어 기판(200)으로 인해 발생되는 스트레인에 의해서 표면이 거칠어졌다. 반응기의 온도가 1050℃에서 안정된 후, TMGa 과 NH3를 이용하여 고온 고품질의 GaN층(204)을 성장시켰다. 이때 NH3과 TMGa의 몰비율은 약 5000정도로 유지하였으며 성장속도는 약 2㎛/h를 유지하였고, 캐리어 가스는 수소와 질소를 사용하였다. 그리고 최종적으로 성장된 GaN층(204)의 두께는 약 3㎛였다.
하기 표 1은 종래의 GaN층을 완화층으로 형성한 비교예 1과, 본 실시예 1에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다.
표 1
표 1에서, 일반적으로 박막에 대한 X-ray 측정 커브의 반폭치(full width at half maximum)로 나타내는 (002)값은 횡방향으로 형성된 전위(dislocation)에 민감하고 (102)값은 수직방향으로 형성된 전위에 민감하다. 따라서 이 값들이 클수록 성장된 박막 내부에 결함이 많이 존재하고 결론적으로 박막의 품질이 낮음을 의미한다. 표 1을 참조하면, 본 실시예 1에서 성장된 GaN층의 (002) 및 (102) 값이 비교예의 GaN층보다 각각 대략 70 및 40 정도가 감소되었음을 알 수 있으며, 이는 본 실시예에서 CGaN층의 스트레인 완화역할에 의해서 수직 및 수평방향의 결정 결함이 현격히 감소하였음을 의미한다.
실시예 2
본 실시예는 실시예 1과 마찬가지로 도 2를 참조하며 기술한다.
본 실시예에서는 도 2와 같이 CGaN 완화층(202)을 형성함에 있어서 카본(C)의 농도를 균일하게 유지하지 않고 사파이어 기판(200) 측으로는 카본의 농도가 높고 고온 GaN층(204) 측으로는 카본의 농도가 낮게 조절하도록 하였으며, 그 외의 모든 성장공정 및 구조 등은 실시예 1과 동일하다. 즉, 사파이어 기판(200) 측의 카본 농도가 약 1021/cm3 이상으로 하였으며 고온 GaN층(204) 측으로 갈수록 카본 농도를 점진적으로 줄여 최종적으로 약 1019/cm3 정도로 되게 하였다.
하기 표 2는 종래의 GaN층을 완화층으로 형성한 비교예 1과, 본 실시예 2에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다. 또한, 표 2에서는 효과적인 비교를 위해 본 실시예 1의 GaN층에 대한 데이터도 기재하였다.
표 2
표 2를 참조하면, 본 실시예의 GaN층은 종래의 GaN 버퍼를 사용한 비교예보다 그 품질이 현격히 개선되었음을 알 수 있으며, 또한 실시예 1보다도 약간 더 개선되었음을 알 수 있다.
실시예 3
본 실시예는 실시예 1과 마찬가지로 도 2를 참조하며 기술한다.
또한, 본 실시예에서는 종래 수직형 발광소자 제조공정에 있어 효과적인 레이저 리프트 오프 공정을 위한 완화층(202)으로서 선호되는 InGaN층을 대체하여, CInGaN층을 완화층(202)으로 형성하였다. 즉, 종래 InGaN층의 경우, 인듐(In) 원자반경(즉, 0.155nm)은 갈륨(Ga)의 원자반경(즉, 0.13nm)보다 더 커서 결국 InGaN층의 격자상수가 그 상부에 형성되는 질화물 반도체층(GaN층)보다 더 커지므로, 이 역시 격자 부정합을 초래하게 되는 문제가 있다. 그러나, 본 실시예에 의하면, 완화층(202)으로서 CInGaN층을 형성함으로써 카본(C)의 원자반경(즉, 0.07nm)이 인듐이나 갈륨보다 훨씬 작으므로 이 문제를 개선할 수 있게 된다.
본 실시예에 있어서, 먼저 실시예 1과 같이 c-평면 사파이어 기판(200)을 MOCVD 반응기 내에 로딩한 후, 900℃ 이상에서 일정시간 베이킹하였다. 다음 단계로 반응기의 온도를 500℃ 정도까지 내린 후 반응기 내부의 온도를 안정화시켰다. 그리고, CBr4, TMGa, TMIn 및 NH3를 반응기 내부로 흘리고 캐리어 가스로 수소와 질소를 사용하였다. 이때, 효과적으로 인듐의 함량을 늘리기 위해서는 수소보다는 질소 캐리어를 많이 사용하는 것이 용이하다. 또한, 실시예 1과 유사하게 NH3 : (CBr4 ＋TMGa＋TMIn) 몰비율을 약 10000정도로 유지하였으며, 박막의 성장 속도를 약 0.5㎛/h로 유지하였고, 최종성장된 CInGaN층(202)의 카본의 농도를 SIMS 측정기준으로 약 1020-1021/cm3 정도, 인듐의 함량(In/(C＋Ga))은 약 5% 정도로 유지하였다. 이때 반응기의 압력은 500torr였으며, 성장된 CInGaN층(202)의 두께는 약 30nm였다. 또한, 성장된 CInGaN층(202)은 반응온도가 충분하지 않아서 폴리크리스탈 또는 아몰포스 상태를 가졌다.
CInGaN층(202)을 성장시킨 후, 다시 반응기 온도를 고온 GaN 성장 온도인 1050℃까지 상승시켜 상기 아몰포스 또는 폴리크리스탈 형태를 띤 CInGaN는 결정화되었고 이때 사파이어 기판으로 인해 발생되는 스트레인에 의해서 표면이 거칠어졌다. 반응기의 온도가 1050℃ 정도에서 안정된 후, TMGa과 NH3를 이용하여 고온 고품질의 GaN층(204)을 성장시켰다. 이때 NH3과 TMGa의 몰비율은 약 5000정도 유지하였으며 성장 속도는 약 2㎛/h를 유지하였고 캐리어 가스는 수소와 질소를 사용하였다. 그리고 최종적으로 성장된 GaN층의 두께는 약 3um 정도였다.
하기 표 3은 종래의 InGaN층을 완화층으로 형성한 비교예 2와, 본 실시예 3에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다.
표 3
표 3을 참조하면, 본 실시예에서 성장된 GaN층의 (002) 및 (102) 반폭치가 종래 비교예 2의 GaN층보다 역시 개선되었음을 확인할 수 있다. 즉, (002) 반폭치는 약 50 정도가, (102) 반폭치는 약 60 정도가 감소하였다. 또한, 표 1-3의 비교예 1, 2의 (002) 및 (102) 반폭치를 상호 비교하면, 완화층으로서 InGaN을 사용할 경우가 GaN을 사용하는 경우보다도 박막의 품질이 나빠지는 것이 확인되었으며 이는 InGaN의 큰 격자상수가 원인인 것으로 추정된다. 그럼에도 불구하고, 본 실시예의 CInGaN 완화층을 이용하는 경우 (002) 및 (102) 반폭치가 비교예 1보다도 더 낮아 종래의 GaN층을 사용하는 것 이상의 박막의 품질 구현이 가능함을 알 수 있다.
전술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.
본 발명자는 기판과 이 상부에 후속 형성되는 질화물 반도체층 사이의 격자 부정합은 이들의 큰 격자상수 차이에 기인함에 착안하여, 상기 큰 격자상수 차이를 감소시킬 수 있도록 상기 질화물 반도체층보다 더 작은 격자상수를 갖는 완화층을 기판과 질화물 반도체층 간에 형성함으로써 상기 기판과 질화물 반도체층 간의 격자 부정합을 효과적으로 감소시킬 수 있다는 것을 알아냈다.
따라서, 이를 위한 본 발명의 완화층은 질화물 반도체층의 조성인 InxGayN (이때, 0≤x≤1이고 0≤y≤1)에서 In(원자반경: 0.155nm), Ga(원자반경: 0.13nm)보다 훨씬 작은 원자반경을 갖는 C(즉, 0.07nm)를 상기 In 또는 Ga 자리에 치환한 조성을 가짐으로써 그만큼 감소한 격자상수를 갖는다. 또한, 이 완화층은 상기 질화물 반도체층의 조성보다 더 격자상수가 작아 매우 효과적으로 기판과 질화물 반도체층 사이의 격자 부정합을 완화할 수 있게 된다.
도 2는 본 발명의 일 구현예에 따른 질화물계 발광소자의 단면도를 개략 도시한다.
도 2에 도시하는 바와 같이, 본 발명의 일 구현예에 따른 질화물계 발광소자는 기판(200)과 질화물 반도체층(204) 사이에 하기 식 1의 조성으로 되는 완화층(202)을 포함한다:
Ca1Inx1Gay1N 식 1
(이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1)
상기 조성에서, 상기 카본(C)의 치환농도가 지나치게 높아지면, 큐빅(cubic) 구조의 카본 나이트라이드(CN) 등과 같은 바람직하지않은 물질상이 내부에 형성되어 박막의 품질이 저하되므로, 카본(C)의 몰비는 전체 대비 0.1 이하로 설정함이 바람직하다. 또한, 일 예를 들어, 카본(C)의 농도가 1020/㎤ 이상만 되어도 그 효과를 쉽게 관찰할 수 있다. 또한, 형성되는 완화층은 5-100nm 범위의 두께로 됨이 바람직하다. 왜냐면, 두께가 5nm 이하일 경우에는 두께가 너무 얇아 스트레인 완화 역할을 할 수 없게 되고, 100nm 이상일 경우에는 두께가 너무 두꺼워 결정화 과정을 실시하기가 힘들어져 최종 형성되는 질화물 반도체층의 품질을 저하하기 때문이다. 또한, 상기 완화층은 400-800℃ 범위, 바람직하게는 400-700℃ 범위의 온도에서 다결정 또는 아몰포스로 형성된다. 왜냐면, 400℃ 이하의 경우에는 질소가 공급원으로 사용되는 암모니아의 분해율이 낮아지면서 제조되는 박막의 품질이 급격히 저하되고, 700℃ 이상의 경우에는 형성된 최종 박막의 표면이 거칠어지기 때문이다.
또한, 본 발명의 다른 일 구현예에 따른 질화물계 발광소자는 마찬가지로 도 2에 도시하는 구조로서 상기 식 1의 조성을 갖는 완화층(202)을 포함하되, 다만 식 1에서의 카본(C)의 농도는 상기 완화층(202) 전체에 걸쳐 균일하지 않고 기판(200)에 근접할수록 점진적으로 그 농도를 높게 하고, 후속 형성되는 질화물 반도체층(204)에 근접할수록 점진적으로 그 농도를 낮게 조절하는 농도 기울기(gradient)를 갖는다. 이로써, 완화층(202)에서의 격자상수 변화를 미세하게 조절할 수 있어, 격자상수가 작은 기판(200) 주변에는 완화층(202)의 카본(C) 함유량을 증가시켜 최대한 기판(200)의 격자상수에 근접하도록 격자상수를 줄일 수 있고, 질화물 반도체층(204) 주변에는 완화층(202)의 카본(C) 함유량을 감소시켜 질화물 반도체층(204)의 격자상수에 근접하도록 격자상수를 증가시킬 수 있게 된다. 이때, 상기 농도 기울기는 선형적 또는 비선형적으로 될 수 있으며, 어느 특정한 형태에 제한되지 않는다. 일 예를 들어, 완화층(202)에서 기판(200)에 근접한 소정 부위의 카본(C) 농도는 1021/㎤로, 질화물 반도체층(204)에 근접한 소정 부위의 카본(C) 농도는 1019/㎤로 조절될 수 있다. 또한, 전술한 구현예와 마찬가지로 본 구현예의 완화층은 5-100nm 범위의 두께로서, 또한 바람직하게는 400-800℃ 범위의 온도에서, 더욱 바람직하게는 400-700℃ 범위의 온도에서 다결정 또는 아몰포스로 성장된다.
또한, 도 3은 본 발명의 또 다른 일 구현예에 따른 질화물계 발광소자의 단면도를 개략 도시한다.
도 3을 참조하면, 본 발명의 또 다른 일 구현예에 따른 질화물계 발광소자의 완화층(302, 304)은 기판(300)과 질화물 반도체층(306) 사이에 형성되며 전술한 식 1의 조성으로 400-800℃의 저온에서 형성되는 제1완화층(302)과, 이 상부에 전술한 식 1의 조성으로 900-1100℃의 고온에서 형성되는 제2완화층(304)으로 구성된다. 이때, 900℃ 이하일 경우에는 핀 홀과 같은 결함이 생기면서 후속 형성되는 질화물 반도체층(306)의 품질이 저하되며, 온도가 1100℃ 이상으로 올라갈 경우에는 질화물 반도체층(306)의 표면이 거칠어지는 현상이 발생하게 된다. 이러한 완화층 구조로써 인장 변화율(tensile strain)을 효과적으로 감소시킬 수 있다. 또한, 제2완화층(304)의 두께는 5000nm 이하로 됨이 바람직하며, 그 이상일 경우에는 기판(300)과의 격자 부정합으로 인해 스트레인이 누적되면서 질화물 반도체층(306) 표면이 거칠어지거나 깨질 수 있다. 또한, 전술한 구현예와 마찬가지로 제1,2완화층(302, 304) 모두 카본(C) 농도 기울기를 갖도록 조절될 수 있다. 일 예를 들어, 제2 완화층(304)은 제1 완화층(302) 주변에는 카본(C)의 농도가 높게, 후속에 형성될 질화물 반도체층(306) 주변에는 카본(C)의 농도가 낮게 카본(C) 농도를 조절하여 형성할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예로만 한정되는 것은 아니다.
실시예 1
본 실시예는 도 2를 참조하며 기술한다.
먼저, C-평면(plane) 사파이어 기판(200)을 MOCVD(Metal Organic Chemical Vapor Deposition) 반응기 내로 로딩한 후, 사파이어 기판(200) 표면의 이물질을 제거하고 손상된 기판 표면의 결정을 개선하여 추후 질화물 반도체층(204)의 성장이 용이하도록 하기 위해 900℃ 이상의 고온에서 베이킹(baking) 하였다.
그런 다음, MOCVD 반응기의 온도를 500℃까지 내린 후 반응기 내부의 온도를 안정화시키고, 소스 가스와 캐리어 가스를 반응기 내부로 유입시켜 사파이어 기판(200) 상부에 스트레인 완화층(202)을 형성하였다. 즉, 소스가스로서 CBr4, TMGa 및 NH3를 반응기 내부로 흘리고 캐리어 가스로서 수소와 질소를 사용하였다. MOCVD의 종류 또는 구조에 따라서 소스 및 가스의 주입량이 매우 다양하나, 본 실시예에서 사용된 장비에서는 NH3 : (CBr4 + TMGa) 몰비율을 약 10000정도로 유지하였으며, 박막의 성장속도를 약 0.5㎛/h로 유지하였고, 이로써 최종성장된 CGaN층(202)의 카본의 농도를 SIMS(secondary ion mass spectrometry) 측정기준으로 약 1020-1021/cm3 정도로 유지하였다. 이때 반응기의 압력은 500torr이었으며, 성장된 CGaN층(202)의 두께는 약 30nm이었다. 이때 성장된 CGaN층(202)은 반응온도가 충분하지 않아서 폴리 크리스탈 또는 아몰포스 상태를 가졌다.
그리고, CGaN층(202)을 성장한 후 다시 반응기 온도를 고온 GaN 성장 온도인 1050℃까지 상승시켰다. 이때 반응기의 온도가 높아지면서 아몰포스 또는 폴리크리스탈 형태를 띤 CGaN(202)는 결정화되었고, 이때 사파이어 기판(200)으로 인해 발생되는 스트레인에 의해서 표면이 거칠어졌다. 반응기의 온도가 1050℃에서 안정된 후, TMGa 과 NH3를 이용하여 고온 고품질의 GaN층(204)을 성장시켰다. 이때 NH3과 TMGa의 몰비율은 약 5000정도로 유지하였으며 성장속도는 약 2㎛/h를 유지하였고, 캐리어 가스는 수소와 질소를 사용하였다. 그리고 최종적으로 성장된 GaN층(204)의 두께는 약 3㎛였다.
하기 표 1은 종래의 GaN층을 완화층으로 형성한 비교예 1과, 본 실시예 1에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다.
표 1
| (002) (arcsec.) | (102) (arcsec.) | |
| 비교예 1의 GaN층 | 274 | 415 |
| 실시예 1의 GaN층 | 202 | 337 |
표 1에서, 일반적으로 박막에 대한 X-ray 측정 커브의 반폭치(full width at half maximum)로 나타내는 (002)값은 횡방향으로 형성된 전위(dislocation)에 민감하고 (102)값은 수직방향으로 형성된 전위에 민감하다. 따라서 이 값들이 클수록 성장된 박막 내부에 결함이 많이 존재하고 결론적으로 박막의 품질이 낮음을 의미한다. 표 1을 참조하면, 본 실시예 1에서 성장된 GaN층의 (002) 및 (102) 값이 비교예의 GaN층보다 각각 대략 70 및 40 정도가 감소되었음을 알 수 있으며, 이는 본 실시예에서 CGaN층의 스트레인 완화역할에 의해서 수직 및 수평방향의 결정 결함이 현격히 감소하였음을 의미한다.
실시예 2
본 실시예는 실시예 1과 마찬가지로 도 2를 참조하며 기술한다.
본 실시예에서는 도 2와 같이 CGaN 완화층(202)을 형성함에 있어서 카본(C)의 농도를 균일하게 유지하지 않고 사파이어 기판(200) 측으로는 카본의 농도가 높고 고온 GaN층(204) 측으로는 카본의 농도가 낮게 조절하도록 하였으며, 그 외의 모든 성장공정 및 구조 등은 실시예 1과 동일하다. 즉, 사파이어 기판(200) 측의 카본 농도가 약 1021/cm3 이상으로 하였으며 고온 GaN층(204) 측으로 갈수록 카본 농도를 점진적으로 줄여 최종적으로 약 1019/cm3 정도로 되게 하였다.
하기 표 2는 종래의 GaN층을 완화층으로 형성한 비교예 1과, 본 실시예 2에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다. 또한, 표 2에서는 효과적인 비교를 위해 본 실시예 1의 GaN층에 대한 데이터도 기재하였다.
표 2
| (002) (arcsec.) | (102) (arcsec.) | |
| 비교예 1의 GaN층 | 274 | 415 |
| 실시예 1의 GaN층 | 202 | 337 |
| 실시예 2의 GaN층 | 195 | 305 |
표 2를 참조하면, 본 실시예의 GaN층은 종래의 GaN 버퍼를 사용한 비교예보다 그 품질이 현격히 개선되었음을 알 수 있으며, 또한 실시예 1보다도 약간 더 개선되었음을 알 수 있다.
실시예 3
본 실시예는 실시예 1과 마찬가지로 도 2를 참조하며 기술한다.
또한, 본 실시예에서는 종래 수직형 발광소자 제조공정에 있어 효과적인 레이저 리프트 오프 공정을 위한 완화층(202)으로서 선호되는 InGaN층을 대체하여, CInGaN층을 완화층(202)으로 형성하였다. 즉, 종래 InGaN층의 경우, 인듐(In) 원자반경(즉, 0.155nm)은 갈륨(Ga)의 원자반경(즉, 0.13nm)보다 더 커서 결국 InGaN층의 격자상수가 그 상부에 형성되는 질화물 반도체층(GaN층)보다 더 커지므로, 이 역시 격자 부정합을 초래하게 되는 문제가 있다. 그러나, 본 실시예에 의하면, 완화층(202)으로서 CInGaN층을 형성함으로써 카본(C)의 원자반경(즉, 0.07nm)이 인듐이나 갈륨보다 훨씬 작으므로 이 문제를 개선할 수 있게 된다.
본 실시예에 있어서, 먼저 실시예 1과 같이 c-평면 사파이어 기판(200)을 MOCVD 반응기 내에 로딩한 후, 900℃ 이상에서 일정시간 베이킹하였다. 다음 단계로 반응기의 온도를 500℃ 정도까지 내린 후 반응기 내부의 온도를 안정화시켰다. 그리고, CBr4, TMGa, TMIn 및 NH3를 반응기 내부로 흘리고 캐리어 가스로 수소와 질소를 사용하였다. 이때, 효과적으로 인듐의 함량을 늘리기 위해서는 수소보다는 질소 캐리어를 많이 사용하는 것이 용이하다. 또한, 실시예 1과 유사하게 NH3 : (CBr4 ＋TMGa＋TMIn) 몰비율을 약 10000정도로 유지하였으며, 박막의 성장 속도를 약 0.5㎛/h로 유지하였고, 최종성장된 CInGaN층(202)의 카본의 농도를 SIMS 측정기준으로 약 1020-1021/cm3 정도, 인듐의 함량(In/(C＋Ga))은 약 5% 정도로 유지하였다. 이때 반응기의 압력은 500torr였으며, 성장된 CInGaN층(202)의 두께는 약 30nm였다. 또한, 성장된 CInGaN층(202)은 반응온도가 충분하지 않아서 폴리크리스탈 또는 아몰포스 상태를 가졌다.
CInGaN층(202)을 성장시킨 후, 다시 반응기 온도를 고온 GaN 성장 온도인 1050℃까지 상승시켜 상기 아몰포스 또는 폴리크리스탈 형태를 띤 CInGaN는 결정화되었고 이때 사파이어 기판으로 인해 발생되는 스트레인에 의해서 표면이 거칠어졌다. 반응기의 온도가 1050℃ 정도에서 안정된 후, TMGa과 NH3를 이용하여 고온 고품질의 GaN층(204)을 성장시켰다. 이때 NH3과 TMGa의 몰비율은 약 5000정도 유지하였으며 성장 속도는 약 2㎛/h를 유지하였고 캐리어 가스는 수소와 질소를 사용하였다. 그리고 최종적으로 성장된 GaN층의 두께는 약 3um 정도였다.
하기 표 3은 종래의 InGaN층을 완화층으로 형성한 비교예 2와, 본 실시예 3에서 각각 고온 성장된 두 GaN층의 크리스탈 품질을 나타내는 X-Ray 분석결과이다.
표 3
| (002) (arcsec.) | (102) (arcsec.) | |
| 비교예 2의 GaN층 | 274 | 415 |
| 실시예 3의 GaN층 | 255 | 373 |
표 3을 참조하면, 본 실시예에서 성장된 GaN층의 (002) 및 (102) 반폭치가 종래 비교예 2의 GaN층보다 역시 개선되었음을 확인할 수 있다. 즉, (002) 반폭치는 약 50 정도가, (102) 반폭치는 약 60 정도가 감소하였다. 또한, 표 1-3의 비교예 1, 2의 (002) 및 (102) 반폭치를 상호 비교하면, 완화층으로서 InGaN을 사용할 경우가 GaN을 사용하는 경우보다도 박막의 품질이 나빠지는 것이 확인되었으며 이는 InGaN의 큰 격자상수가 원인인 것으로 추정된다. 그럼에도 불구하고, 본 실시예의 CInGaN 완화층을 이용하는 경우 (002) 및 (102) 반폭치가 비교예 1보다도 더 낮아 종래의 GaN층을 사용하는 것 이상의 박막의 품질 구현이 가능함을 알 수 있다.
전술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.
도 1은 종래 버퍼층을 포함하는 발광소자의 제조방법을 설명하기 위한 개략단면도.
도 2는 본 발명의 일 구현예에 따른 질화물계 발광소자의 개략 단면도.
도 3은 본 발명의 또 다른 일 구현예에 따른 질화물계 발광소자의 개략 단면도.
<도면의 주요부분에 대한 부호의 설명>
200, 300 : 사파이어 기판 202 : 완화층
204, 306 : 질화물 반도체층 302 : 제1완화층
304 : 제2완화층
Claims (12)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판과 이의 상부에 InxGayN (이때, 0≤x≤1이고 0≤y≤1) 조성의 질화물 반도체층을 포함하는 질화물계 발광소자의 제조방법에 있어서,상기 기판의 상부에 상기 질화물 반도체층보다 작은 격자상수를 갖는 완화층을 다결정 또는 아몰포스 상태로 형성하고, 이 완화층의 조성은 상기 질화물 반도체층의 조성에 카본을 고상으로 함유시킨 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1)으로 되는 단계와;상기 완화층을 결정화하여 다결정 완화층을 형성하는 단계와;상기 다결정 완화층의 상부에 상기 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
- 제8항에 있어서,상기 조성식의 a1은 상기 기판에 근접하는 상기 완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 완화층 영역일수록 작아지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
- 제8항 또는 제9항에 있어서,상기 완화층을 다결정 또는 아몰포스 상태로 형성하는 온도는 400 내지 800℃ 범위로 되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
- 기판과 이의 상부에 InxGayN (이때, 0≤x≤1이고 0≤y≤1) 조성의 질화물 반도체층을 포함하는 질화물계 발광소자의 제조방법에 있어서,상기 기판의 상부에 상기 질화물 반도체층보다 작은 격자상수를 갖는 제1완화층과 이의 상부의 제2완화층을 각각 다결정 또는 아몰포스 상태로 형성하고, 이때 상기 제1완화층은 Ca1Inx1Gay1N (이때, 0＜a1≤0.1, 0≤x1≤1, 0≤y1≤1이고 a1＋x1＋y1＝1) 조성으로 되어 400 내지 800℃에서 형성되고, 상기 제2완화층은 Ca2Inx2Gay2N (이때, 0＜a2≤0.1, 0≤x2≤1, 0≤y2≤1이고 a2＋x2＋y2＝1) 조성으로 되어 900 내지 1100℃에서 형성되는 단계와;상기 제1 및 제2 완화층을 결정화하여 각각 다결정 제1 및 제2 완화층을 형성하는 단계와;상기 다결정 제2완화층의 상부에 상기 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
- 제11항에 있어서,상기 조성식의 a2는 상기 제1완화층에 근접하는 상기 제2완화층 영역일수록 커지고 상기 질화물 반도체층에 근접하는 상기 제2완화층 영역일수록 작아지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080042557A KR101044039B1 (ko) | 2008-05-07 | 2008-05-07 | 질화물계 발광소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080042557A KR101044039B1 (ko) | 2008-05-07 | 2008-05-07 | 질화물계 발광소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090116550A KR20090116550A (ko) | 2009-11-11 |
| KR101044039B1 true KR101044039B1 (ko) | 2011-06-23 |
Family
ID=41601310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080042557A KR101044039B1 (ko) | 2008-05-07 | 2008-05-07 | 질화물계 발광소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044039B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290051A (ja) | 1997-04-16 | 1998-10-27 | Furukawa Electric Co Ltd:The | 半導体装置とその製造方法 |
| JPH1126383A (ja) | 1997-07-03 | 1999-01-29 | Furukawa Electric Co Ltd:The | 窒化物半導体の結晶成長方法 |
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2003023220A (ja) | 2001-07-06 | 2003-01-24 | Toshiba Corp | 窒化物半導体素子 |
-
2008
- 2008-05-07 KR KR1020080042557A patent/KR101044039B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290051A (ja) | 1997-04-16 | 1998-10-27 | Furukawa Electric Co Ltd:The | 半導体装置とその製造方法 |
| JPH1126383A (ja) | 1997-07-03 | 1999-01-29 | Furukawa Electric Co Ltd:The | 窒化物半導体の結晶成長方法 |
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2003023220A (ja) | 2001-07-06 | 2003-01-24 | Toshiba Corp | 窒化物半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090116550A (ko) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
| KR101416838B1 (ko) | (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| US20090001416A1 (en) | Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD) | |
| US20070012943A1 (en) | Group III nitride semiconductor substrate and manufacturing method thereof | |
| JP5645887B2 (ja) | 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造 | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
| US20240071756A1 (en) | Method for manufacturing group iii nitride semiconductor substrate | |
| KR100682272B1 (ko) | 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| JP4535935B2 (ja) | 窒化物半導体薄膜およびその製造方法 | |
| KR100763467B1 (ko) | 단결정 질화갈륨 기판의 제조방법 | |
| US8878345B2 (en) | Structural body and method for manufacturing semiconductor substrate | |
| KR20100104997A (ko) | 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법 | |
| KR101044039B1 (ko) | 질화물계 발광소자 및 그의 제조방법 | |
| US9923050B2 (en) | Semiconductor wafer and a method for producing the semiconductor wafer | |
| WO2007078065A1 (en) | Gallium nitride-based compound semiconductor | |
| KR101333678B1 (ko) | 고품질 질화물 반도체 박막 및 그 제조 방법 | |
| KR100956200B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR20050040372A (ko) | 질화물 반도체 발광소자 제조방법 | |
| KR100839224B1 (ko) | ＧａＮ 후막의 제조방법 | |
| KR20060074754A (ko) | 질화갈륨 단결정 후막의 제조 방법 | |
| JP2005179089A (ja) | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 | |
| KR20120090189A (ko) | ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140509 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150611 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160610 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170324 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180323 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 9 |