KR20120090189A - ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체 - Google Patents

ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체 Download PDF

Info

Publication number
KR20120090189A
KR20120090189A KR1020110010469A KR20110010469A KR20120090189A KR 20120090189 A KR20120090189 A KR 20120090189A KR 1020110010469 A KR1020110010469 A KR 1020110010469A KR 20110010469 A KR20110010469 A KR 20110010469A KR 20120090189 A KR20120090189 A KR 20120090189A
Authority
KR
South Korea
Prior art keywords
nitride
sapphire substrate
thin film
plane sapphire
based thin
Prior art date
Application number
KR1020110010469A
Other languages
English (en)
Other versions
KR101277365B1 (ko
Inventor
이성남
신수진
오동섭
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020110010469A priority Critical patent/KR101277365B1/ko
Publication of KR20120090189A publication Critical patent/KR20120090189A/ko
Application granted granted Critical
Publication of KR101277365B1 publication Critical patent/KR101277365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체에 관한 것이다. 본 발명에 따른 질화물계 박막을 형성하는 방법은 (A) m-면 사파이어 기판을 질화 처리하는 단계와; (B) 상기 질화 처리된 m-면 사파이어 기판을 고온 수소 분위기 하에서 질화물계 물질을 기 설정된 제1 성장 시간 동안 에피텍셜 성장시켜 에피텍셜 성장층을 형성하는 단계와; (C) 상기 에피텍셜 성장층의 표면을 열 에칭시켜 상기 에피텍셜 성장층의 표면에 식각면을 형성하는 단계와; (D) 고온 수소 분위기 하에서 기 설정된 제2 성장 시간 동안 상기 식각면으로부터 질화물계 물질을 에피텍셜 성장시켜 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 따라, m-면 사파이어 기판 상에 질화물계 박막을 형성하는데 있어, 표면 특성과 결정성, 광학적 효율을 증가시킬 수 있다.

Description

ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체{METHOD FOR FORMING NITRIDE THIN FILM ON m-PLANE SAPPHIRE SUBSTRATE AND NITRIDE SEMICONDUCTOR MANUFACTURED BY THE SAME}
본 발명은 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체에 관한 것으로서, 보다 상세하게는 m-면 사파이어 기판상에 질화물계 박막을 형성하는데 있어, 표면 특성과 결정성, 광학적 효율을 증가시킬 수 있는 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체에 관한 것이다.
근래에 질화물계 반도체를 이용한 발광소자 산업, 예를 들어 LED(Light Emitting Diode) 산업에 있어서 주로 사용되고 있는 극성 c-면 질화물 반도체 박막성장에는 몇 가지 문제점이 존재하기 때문에, 고효율/고출력 LED소자 개발에 큰 장애가 되고 있다.
극성 c-면 질화물 반도체 박막 성장 방법에 있어 제기되는 첫 번째 문제점으로는, 기존의 질화물계 LED 박막은 분극 방향인 c-면으로 주로 성장이 이루어지기 때문에 압전 현상에 기인하여 내부 전기장이 발생하게 되고, 이로 인해 발광에 필요한 전자와 정공의 파동함수의 분리에 의한 재결합 효율 저하가 나타나게 된다. 이와 같은 문제는 극성 질화물계 LED 소자에 있어서 고효율을 구현하는데 큰 문제 중의 하나로 지적되고 있다.
두 번째 문제점 역시 분극 현상에 의한 것으로 주입전류 증가시 압전 현상에 의해 밴드 휨 현상이 상쇄되어 발광 파장이 짧아지는 문제이다.
따라서, 현재 사용되고 있는 극성 c-면 질화물계 반도체의 문제점을 보완할 수 있는 반극성 질화물계 반도체 제작에 대한 연구가 끊임없이 진행되고 있으며, 이를 통한 질화물계 LED소자의 효율 향상이 가장 중요한 이슈 중 하나로 떠오르고 있다.
이에, 반극성 질화물계 반도체 제작에 대한 연구 중 m-면 사파이어 기판에서 반극성 GaN 박막을 성장시키는 기술이 제안되고 있다. 그러나, 이종 기판인 m-면 사파이어를 사용하여 반극성(11-22) GaN 박막을 성장함에 있어서 GaN 박막의 결정 결함이 발생하고, 결과적으로 질화물계 LED 소자의 광효율을 저하되는 문제점이 제기되고 있다.
m-면 사파이어 기판을 이용하여 반극성 질화물계 반도체를 제작하는 기술로는, 도 1에 도시된 바와 같이, m-면 사파이어 기판(100)과 GaN의 격자상수 차이를 완화시켜주기 위하여 450℃ ~ 600℃ 온도의 저온(T1)에서 약 25~30nm 두께의 GaN 버퍼층(110)을 성장시킨 후(G1) 1000℃ 이상의 고온(T2)에서 고품질의 질화물계 박막(120)을 형성(G2)시키는 2 단계 성장법이 제안되었다.
하지만, 2 단계 성장법에 있어서 m-면 사파이어 기판을 이용한 반극성 GaN 성장법은 기판인 m면 사파이어 기판과 반극성 GaN 간의 결정학적 이방성에 기인하여, 도 2에 도시된 바와 같이, 우수한 표면 형상을 얻기 어려운 단점이 있다.
한편, m-면 사파이어 기판을 이용하여 반극성 질화물계 반도체를 제작하는 다른 기술로, 도 3에 도시된 바와 같이, 반극성 GaN성장에 있어서 상기 2 단계 성장법의 저온 공정의 버퍼층 형성을 사용하지 않고 고온 공정에서 온도 변화 없이 반응 챔버의 가스 분위기를 질소와 수소로 변화시켜 우수한 표면 특성을 갖는 반극성 GaN을 성장시키는 공정 기술이 제안되었다.
도 3을 참조하여 설명하면, m-면 사파이어 기판(100)에 질소(N2) 가스를 포함하는 분위기에서 GaN 핵 생성층(110a)을 형성하고 수소(H2) 가스를 포함하는 분위기에서 측면 성장을 강화하여 우수한 표면 특성을 갖는 질화물계 박막(120)을 형성(G2)하게 된다.
그런데, 상기와 같은 방법을 통해 질화물계 박막(120)을 형성하더라도, 여전히 m-면 사파이어 기판(100)과 반극성 GaN의 결정학적 이방성에 기인한 화살촉 모양의 표면 형상이 나타난다(도 4 참조). 이는 향후 성장될 InGaN 활성층을 이용한 LED 소자의 박막 성장에 있어서 불균일한 활성층 구조를 나타낼 수 있기 때문에 표면 향상 및 결정성을 더욱 향상시킬 새로운 공정이 필요하게 된다.
이에 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, m-면 사파이어 기판 상에 질화물계 박막을 형성하는데 있어, 표면 특성과 결정성, 광학적 효율을 증가시킬 수 있는 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체를 제공하는데 그 목적이 있다.
상기 목적은 본 발명에 따라, m-면 사파이어 기판에 질화물계 박막을 형성하는 방법에 있어서, (a) m-면 사파이어 기판을 질화 처리하는 단계와; (b) 상기 질화 처리된 m-면 사파이어 기판을 고온 수소 분위기 하에서 질화물계 물질을 에피텍셜 성장시켜 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법에 의해서 달성된다.
여기서, 상기 (a) 단계에서 상기 m-면 사파이어 기판은 MOCVD 챔버 내에서 수소 가스 및 암모니아 가스를 포함하는 분위기에서 5분 이상 질화 처리할 수 있다.
또한, 상기 (b) 단계에서 상기 질화 처리된 m-면 사파이어 기판의 성장 온도는 1030℃일 수 있다.
그리고, 상기 (b) 단계에서 상기 질화물계 물질은 GaN을 포함하며 GaN의 Ⅴ/Ⅲ 비는 1000 이하일 수 있다.
한편, 상기 목적은 본 발명의 또 다른 실시 형태에 따라, m-면 사파이어 기판에 질화물계 박막을 형성하는 방법에 있어서, (A) m-면 사파이어 기판을 질화 처리하는 단계와; (B) 상기 질화 처리된 m-면 사파이어 기판을 고온 수소 분위기 하에서 질화물계 물질을 기 설정된 제1 성장 시간 동안 에피텍셜 성장시켜 에피텍셜 성장층을 형성하는 단계와; (C) 상기 에피텍셜 성장층의 표면을 열 에칭시켜 상기 에피텍셜 성장층의 표면에 식각면을 형성하는 단계와; (D) 고온 수소 분위기 하에서 기 설정된 제2 성장 시간 동안 상기 식각면으로부터 질화물계 물질을 에피텍셜 성장시켜 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법에 의해서도 달성될 수 있다.
여기서, 상기 (A) 단계에서 상기 m-면 사파이어 기판은 MOCVD 챔버 내에서 수소 가스 및 암모니아 가스를 포함하는 분위기에서 300초 이상 질화 처리될 수 있다.
또한, 상기 (B) 단계에서 상기 질화 처리된 m-면 사파이어 기판의 성장 온도는 1030℃일 수 있다.
여기서, 상기 (B) 단계에서 상기 에피텍셜 성장층은 0.25 ㎛ ~ 1 ㎛ 두께로 성장할 수 있다.
그리고, 상기 (c) 단계는 상기 MOCVD 챔버로의 TMGa 가스 공급을 중단하는 단계와; 상기 MOCVD 챔버 내에서 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)을 통해 상기 식각면을 형성하는 단계를 포함할 수 있다.
여기서, 상기 (c) 단계에서 상기 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)은 상기 에피텍셜 성장층의 0.25 ㎛ ~ 1 ㎛의 범위에서 수행될 수 있다.
그리고, 상기 (D) 단계는 상기 MOCVD 챔버로 TMGa 가스를 공급하는 단계와; 상기 MOCVD 챔버를 상기 고온 수소 분위기로 형성하는 단계와; 상기 제2 성장 시간 동안 상기 식각면으로부터 질화물계 물질을 에피텍셜 성장시켜 상기 질화물계 박막을 형성하는 단계를 포함할 수 있다.
한편, 상기 목적은 본 발명의 또 다른 실시 형태에 따라, 상기의 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법에 따라 질화물계 박막이 형성된 질화물계 반도체에 의해서도 달성될 수 있다.
상기와 같은 구성을 통해, 본 발명에 따르면, m-면 사파이어 기판 상에 질화물계 박막을 형성하는데 있어, 표면 특성과 결정성, 광학적 효율을 증가시킬 수 있는 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체가 제공된다.
도 1 내지 도 4는 종래의 m-면 사파이어 기판을 이용하여 반극성 질화물계 반도체를 제작하는 기술을 설명하기 위한 도면이고,
도 5 및 도 6은 본 발명의 제1 실시예에 따른 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법을 설명하기 위한 도면이고,
도 7 내지 도 13은 본 발명의 제2 실시예에 따른 m-면 사파이어 기판에 질화물계 박막을 형성하는 방법을 설명하기 위한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명의 실시예들을 설명하는데 있어, 그 실시예가 상이하더라도 상호 대응하는 구성에 대해서는 동일한 참조번호를 사용하여 그 설명은 생략할 수 있다.
제1 실시예
본 발명의 제1 실시예에 따른 m-면 사파이어 기판(10)에 질화물계 박막(20)을 형성하는 방법을 도 5를 참조하여 설명한다.
먼저, m-면 사파이어 기판(10)을 반응 챔버에 장입시킨다. 여기서, 본 발명에 따른 반응 챔버는 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버가 사용되는 것을 예로 한다.
MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내에 m-면 사파이어 기판(10)을 장입시킨 후, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내부에서 m-면 사파이어 기판(10)을 질화 처리한다. 여기서, 질화 처리는 수소 가스와 암모니아 가스를 포함하는 분위기에서 5분 이상(t1 ~ t2) 수행되는 것을 예로 한다.
이 때, 질화 처리는 적정 온도 범위, 예컨대, 대략 1080℃(T1)의 온도에서 수행되는 것을 예로 한다. 이와 같은 m-면 사파이어 기판(10)의 질화 처리를 통해 m-면 사파이어 기판(10)의 표면이 개질되어, 이후에 진행될 질화물계 물질의 성장 특성이 향상된다.
상기와 같은 과정을 통해 질화 처리된 m-면 사파이어 기판(10)을 고온 수소 분위기 하에서 질화물계 물질을 일정 시간(t2~t3) 동안 에피텍셜 성장시켜 질화물계 박막(20)을 형성한다. 여기서, m-면 사파이어 기판(10)에 성장되는 질화물계 물질은 GaN이 적용되는 것을 예로 하며, Ⅴ/Ⅲ 비는 1000 이하인 것이 적용되는 것을 예로 한다. 또한, m-면 사파이어 기판(10)에서의 에피텍셜 성장 온도는 대략 1030 ℃로 설정되는 것은 예로 한다.
도 6은 종래의 2 단계 성장법과 본 발명에 따른 질화물계 박막(20)을 형성하는 방법을 비교하기 위한 도면이다. 도 6의 (a)는 종래의 2 단계 성장법을 통해 성장된 질화물계 박막(20)의 표면을 SEM(Scanning Electron Microscope)/OM(Optical Microscope)을 통해 촬영한 것이고, 도 6의 (b)는 본 발명에 따른 질화물계 박막(20)을 형성하는 방법을 통해 성장된 질화물계 박막(20)의 표면을 동일하게 SEM(Scanning Electron Microscope)/OM(Optical Microscope)을 통해 촬영한 것이다.
도 6을 참조하여 설명하면, 종래의 2 단계 성장법은 화살촉 형상의 표면이 형성되어 있음을 확인할 수 있으나, 본 발명에 따른 질화물계 박막(20)을 형성하는 방법은 화살촉 형상의 표면이 상당 부분 사라짐을 확인 할 수 있었다.
또한, 종래의 2 단계 성장법에 의해 성장된 반극성의 질화물계 박막(20)의 표면 평균 거칠기는 27.2 nm로 나타난 반면, 본 발명에 따른 질화물계 박막(20)을 형성하는 방법에 따라 성장된 반극성의 질화물계 박막(20)의 표면 평균 거칠기는 14.75 nm로 약 50%정도로 감소되었음을 확인할 수 있었다.
제2 실시예
본 발명의 제2 실시예에 따른 m-면 사파이어 기판(10)에 질화물계 박막(32)을 형성하는 방법을 도 7을 참조하여 설명한다.
먼저, m-면 사파이어 기판(10)을 반응 챔버에 장입시킨다. 여기서, 본 발명에 따른 반응 챔버는 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버가 사용되는 것은 상술한 바와 같다.
MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내에 m-면 사파이어 기판(10)을 장입시킨 후, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내부에서 m-면 사파이어 기판(10)을 질화 처리한다. 여기서, 질화 처리는 수소 가스와 암모니아 가스를 포함하는 분위기에서 대략 300초 이상(t1 ~ t2) 수행되는 것을 예로 한다.
이 때, 질화 처리는 적정 온도 범위(T1), 예컨대, 대략 1080℃의 온도에서 수행되는 것을 예로 한다. 이와 같은 m-면 사파이어 기판(10)의 질화 처리를 통해 m-면 사파이어 기판(10)의 표면이 개질되어, 이후에 진행될 질화갈륨계 물질의 성장 특성이 향상된다.
상기와 같은 과정을 통해 질화 처리된 m-면 사파이어 기판(10)을 고온(T2) 수소 분위기 하에서 질화물계 물질을 일정 시간(t2~t3) 동안 에피텍셜 성장시켜 에피텍셜 성장층(30)을 형성한다. 보다 구체적으로 설명하면, 질화 처리를 위해 1080℃로 상승된 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내부의 온도를 에피텍셜 성장을 위한 온도 범위인 1030℃로 하강시킨 후 에피텍셜 성장층(30)을 형성한다. 이 때, 에피텍셜 성장층(30)은 0.25 ㎛ ~ 1 ㎛ 두께로 성장시키는 것을 예로 한다.
상기와 같이 에피텍셜 성장층(30)이 형성되면, 에피텍셜 성장층(30)의 형성을 위해 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버로 유입되었던 TMGa 가스의 유입을 차단하고, 암모니아와 캐리어 가스인 수소만의 분위기에서 300초(t3~t4) 이상 열 에칭시켜 에피텍셜 성장층(30)의 표면에 식각면(31)을 형성한다.
이 때, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버의 압력은 대략 100 torr를 유지하고, 암모니아 가스의 유량은 5300 sccm을 장입하였다. 열 에칭하는 위치는 에피텍셜 성장층(30)을 0.25 ㎛ ~ 1 ㎛의 범위 안에서 진행하는 것을 예로 한다.
여기서, 에피텍셜 성장층(30)에 형성되는 식각면(31)은 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내에서 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)을 통해 형성되는 것을 예로 한다. 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)을 통해 m-면 사파이어 기판(10) 위에 첫 번째 GaN 층인 에피텍셜 성장층(30)을 성장시킨 후 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내에서 열 에칭이 진행된다.
도 7은 본 발명에 따른 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)을 통해 열 에칭되어 형성된 식각면(31)의 표면을 전자 현미경으로 촬영한 것이다.
이와 같이, 에피텍셜 성장층(30)이 표면을 열 에칭시킴으로서, m-면 사파이어 기판(10)과 GaN 간의 격자 상수 차이를 완화시키기 위해 사용하였던 기존의 저온 완충층을 형성하는 과정을 제거할 수 있게 된다. 또한, 구조적으로 완충층을 사용하지 않기 때문에 성장 온도를 저온 분위기로 낮추어 줄 필요없이 공정이 진행되어 공정의 간소화가 실현되고, 기존의 온도 변화에 따른 공정 시간을 단축시킬 수 있게 된다.
또한, 열 에칭을 위해 m-면 사파이어 기판(10)을 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 외부로 인출시킬 필요가 없어 m-면 사파이어 기판(10)의 인출로 인한 불순물의 유입을 차단할 수 있게 된다.
상기와 같은 과정을 통해 열 에칭에 의해 식각면(31)이 형성되면, 기 설정된 성장 시간 동안 고온(T2) 수소 분위기 하에서 식각면(31)으로부터 질화물계 물질을 일정 시간(t4~t5) 동안 에피텍셜 성장시켜 최종적으로 질화물계 박막(32)을 형성한다.
보다 구체적으로 설명하면, 열 에칭을 위해 MOCVD(Metal Organic Chemical Vapor Deposition) 챔버로의 공급이 중단되었던 TMGa 가스를 다시 공급하게 된다. 그런 다음, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내부를 에피텍셜 성장을 위한 고온 수소 분위기로 형성한다. 이 때, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 내부의 온도는 에피텍셜 성장층(30)의 형성시 적용되었던 1030℃로 설정되는 것을 예로 한다.
상기와 같은 조건을 통해 질화물계 물질, 즉 GaN이 식각면(31)으로부터 에피텍셜 성장함으로써, 최종적으로 질화물계 박막(32)이 형성된다. 여기서, 도 7에서는 m-면 사파이어 기판(10), 에피텍셜 성장층(30), 식각면(31), 질화물계 박막(32)이 적층된 형태로 도시하고 있으나, 이는 m-면 사파이어 기판(10), 에피텍셜 성장층(30), 식각면(31), 질화물계 박막(32)의 형성 과정을 설명하기 위해 도시한 것으로, 식각면(31)은 에피텍셜 성장층(30)의 열 에칭을 통해 형성되므로 순차적으로 적층되는 것이 아님은 당연하다.
도 9는 종래의 고온 1 단계 성장 방법(도 3 및 도 4 참조)과 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법에 따라 형성된 질화물계 박막(32)의 표면 형상을 광학 현미경을 통해 촬영한 사진이다.
도 9에 도시된 바와 같이, 종래의 고온 1 단계 성장 방법을 통해 얻은 반극성 GaN의 표면은 화살촉 모양의 거친 표면이 얻어졌지만, 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법을 통해 얻은 반극성 GaN의 표면은 화살촉 모양의 거친 표면이 많이 사라짐을 확인할 수 있다.
또한, 알파스텝을 이용한 평균 표면 거칠기를 측정한 결과 종래의 고온 1 단계 성장 방법에서는 14.75 nm를 나타낸 반면 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법에서는 11.0 nm로 대략 3.75 nm 감소한 것을 확인할 수 있었다.
따라서, 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법을 통해 표면 결함이 적은 우수한 표면 특성을 갖는 질화물계 박막(32)의 형성이 가능함을 확인할 수 있다.
한편, 도 10 및 도 11은 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법에 따라 형성된 질화물계 박막(32)의 광학적 특성을 분석한 그래프이다. 도 10은 에피텍셜 성장층(30)의 두께가 0.25㎛가 되도록 성장시킨 후, 1030℃에서 각각 0초, 300초, 600초 동안 열 에칭 공정을 진행한 후 포토루미네선스(Photoluminescence) 특성을 확인한 그래프이다.
도 10을 통해 확인할 수 있듯이, 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법의 열 에칭 시간이 증가할수록 포토루미네선스(Photoluminescence) 발광 강도는 급격하게 감소함을 확인할 수 있었다. 이는 열 에칭 공정을 통해 광학적 특성이 열화되는 것을 의미한다.
그러나, 열 에칭 공정 후 식각면(31)을 다시 에피텍셜 성장시켜 형성되는 질화물계 박막(32)의 경우, 도 11에 도시된 바와 같이, 열 에칭 시간이 증가함에 따라서 포토루미네선스(Photoluminescence) 발광 강도가 증가됨을 확인할 수 있다. 이는 열 에칭에 의해 발생된 비발광 센터가 재성장 과정을 통하여 회복됨과 동시에 열 에칭 식각면(31)으로부터 재성장 과정을 통해 더욱 우수한 광특성을 갖는 박막이 형성되었음을 나타낸다.
또한, 도 10의 그래프에 삽입된 사진을 통해 알 수 있듯이, 열 에칭 공정에 의해 불규칙한 결정면에서 특정 결정 방향으로 우선 결정성장면이 형성된 것을 확인할 수 있었다. 이는 열 에칭에 의해 재성장 공정에서 결정성이 향상될 수 있는 우선성장면을 형성할 수 있음을 나타내고 있다.
그리고, 우선성장면으로부터 재성장 공정을 통하여 도 11의 그래프에 삽입된 사진에서 알 수 있듯이, 재성장 공정을 통하여 우수한 표면 특성을 얻을 수 있으므로, 이를 이용하여 LED와 같은 발광소자를 성장함에 있어 열 에칭 손상에 의한 표면 열화 특성을 극복할 수 있음을 의미한다.
한편, 도 12는 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법의 열 에칭 공정 시간 변화에 따른 결정성 향상을 나타낸 그래프이다. 도 12의 (a)는 에피텍셜 성장층(30)을 0.25 ㎛ 두께로 성장시킨 후 1030 ℃에서 0, 300, 600초 동안 열 에칭 공정을 진행한 후 X-선 회절 특성을 나타낸 그래프이다.
도 12의 (a)를 통해 확인할 수 있듯이, 열 에칭 시간이 증가함에 따라 결정학적 특성은 약간 향상되는 것을 확인할 수 있다. 이는 고온에서 균질화 처리에 의한 결정성 향상으로 판단할 수 있다.
또한, 도 12의 (b)는 각 열 에칭 시간 후 2.0 ㎛로 재성장된 질화물계 박막(32)의 결정성을 나타낸 그래프이다. 열 에칭 시간이 300초 이상 증가함에 따라 X-선 회절 반치폭이 약 255 arcsec 감소하는 것을 확인할 수 있다. 이는 열 에칭 시간 증가에 따라 반극성의 질화물계 박막(32)의 결정성이 향상되는 것을 알 수 있다.
한편, 도 13은 본 발명의 제2 실시예에 따른 질화물계 박막(32)을 형성하는 방법의 열 에칭 공정 위치 변화에 따른 결정성 향상을 나타낸 그래프이다. 여기서, 열 에칭 공정에 있어서 중요한 변수 중 하나인 열 에칭 공정 위치에 따른 각 박막의 결정성을 확인하기 위해 XRC 측정을 통한 반치폭의 변화를 확인하였다.
열 에칭 공정 위치를 각각 0.25, 0.5, 1.0, 2.0 ㅅm로 변화시키며 300초 동안 실시하여 열 에칭 공정 위치에 따른 반치폭을 측정하였다. 도 13에 도시된 바와 같이, 열 에칭의 위치가 m-면 사파이어 기판(10)과 가까워질수록 반치폭이 감소함을 알 수 있다.
여기서, XRC의 반치폭은 결정구조에서 결정 배향성을 나타내므로, 본 발명에 따른 열 에칭 공정의 위치가 m-면 사파이어 기판(10)과 가까워짐에 따라 나타나는 XRC의 반치폭 감소는 반극성의 GaN의 결정 배향성이 향상됨을 나타낸다. 이는 얇은 GaN 박막의 경우 결정 결함이 높기 때문에 열 에칭 공정시 이와 같은 결정 결함으로부터 열 식각이 급격이 진행되기 때문에 식각면(31)이 더 발달할 수 있을 것이다.
따라서, 재성장시 일정한 식각면(31)으로부터 측면 성장이 더욱 증가하게 되어 결정성이 향상될 수 있다고 판단할 수 있다. 이러한 결과로부터 열 에칭 공정의 위치가 박막의 결정성 향상에 큰 영향을 나타내고 있음을 확인할 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
10 : m-면 사파이어 기판 30 : 에피텍셜 성장층
31 : 식각면 32 : 질화물계 박막

Claims (12)

  1. m-면 사파이어 기판에 질화물계 박막을 형성하는 방법에 있어서,
    (a) m-면 사파이어 기판을 질화 처리하는 단계와;
    (b) 상기 질화 처리된 m-면 사파이어 기판을 고온 수소 분위기 하에서 질화물계 물질을 에피텍셜 성장시켜 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  2. 제1항에 있어서,
    상기 (a) 단계에서 상기 m-면 사파이어 기판은 MOCVD 챔버 내에서 수소 가스 및 암모니아 가스를 포함하는 분위기에서 5분 이상 질화 처리되는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  3. 제2항에 있어서,
    상기 (b) 단계에서 상기 질화 처리된 m-면 사파이어 기판의 성장 온도는 1030℃인 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  4. 제3항에 있어서,
    상기 (b) 단계에서 상기 질화물계 물질은 GaN을 포함하며 GaN의 Ⅴ/Ⅲ 비는 1000 이하인 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  5. m-면 사파이어 기판에 질화물계 박막을 형성하는 방법에 있어서,
    (A) m-면 사파이어 기판을 질화 처리하는 단계와;
    (B) 상기 질화 처리된 m-면 사파이어 기판을 고온 수소 분위기 하에서 질화물계 물질을 기 설정된 제1 성장 시간 동안 에피텍셜 성장시켜 에피텍셜 성장층을 형성하는 단계와;
    (C) 상기 에피텍셜 성장층의 표면을 열 에칭시켜 상기 에피텍셜 성장층의 표면에 식각면을 형성하는 단계와;
    (D) 고온 수소 분위기 하에서 기 설정된 제2 성장 시간 동안 상기 식각면으로부터 질화물계 물질을 에피텍셜 성장시켜 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  6. 제5항에 있어서,
    상기 (A) 단계에서 상기 m-면 사파이어 기판은 MOCVD 챔버 내에서 수소 가스 및 암모니아 가스를 포함하는 분위기에서 300초 이상 질화 처리되는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  7. 제6항에 있어서,
    상기 (B) 단계에서 상기 질화 처리된 m-면 사파이어 기판의 성장 온도는 1030℃인 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  8. 제7항에 있어서,
    상기 (B) 단계에서 상기 에피텍셜 성장층은 0.25 ㎛ ~ 1 ㎛ 두께로 성장하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  9. 제8항에 있어서,
    상기 (c) 단계는,
    상기 MOCVD 챔버로의 TMGa 가스 공급을 중단하는 단계와;
    상기 MOCVD 챔버 내에서 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)을 통해 상기 식각면을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  10. 제9항에 있어서,
    상기 (c) 단계에서 상기 인-시츄 열 에칭 공정(In-Situ Thermal Etching Process : I-STEP)은 상기 에피텍셜 성장층의 0.25 ㎛ ~ 1 ㎛의 범위에서 수행되는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  11. 제10항에 있어서,
    상기 (D) 단계는,
    상기 MOCVD 챔버로 TMGa 가스를 공급하는 단계와;
    상기 MOCVD 챔버를 상기 고온 수소 분위기로 형성하는 단계와;
    상기 제2 성장 시간 동안 상기 식각면으로부터 질화물계 물질을 에피텍셜 성장시켜 상기 질화물계 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 박막을 형성하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 따른 질화물계 박막을 형성하는 방법에 따라 질화물계 박막이 형성된 질화물계 반도체.
KR1020110010469A 2011-02-07 2011-02-07 ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체 KR101277365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110010469A KR101277365B1 (ko) 2011-02-07 2011-02-07 ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110010469A KR101277365B1 (ko) 2011-02-07 2011-02-07 ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체

Publications (2)

Publication Number Publication Date
KR20120090189A true KR20120090189A (ko) 2012-08-17
KR101277365B1 KR101277365B1 (ko) 2013-06-20

Family

ID=46883304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110010469A KR101277365B1 (ko) 2011-02-07 2011-02-07 ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체

Country Status (1)

Country Link
KR (1) KR101277365B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098039A (ko) * 2006-01-20 2008-11-06 더 리전츠 오브 더 유니버시티 오브 캘리포니아 금속유기 화학 기상 증착을 통한 준극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 성장을 향상시키기 위한 방법
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
KR100935974B1 (ko) * 2007-11-23 2010-01-08 삼성전기주식회사 질화물 반도체 발광소자의 제조 방법

Also Published As

Publication number Publication date
KR101277365B1 (ko) 2013-06-20

Similar Documents

Publication Publication Date Title
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
KR101038069B1 (ko) 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
US20150091047A1 (en) Method of growing nitride semiconductor, method of manufacturing template for semiconductor fabrication and method of manufacturing semiconductor light emitting device using the same
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US20120021549A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
US9214336B2 (en) Method for producing a group III nitride semiconductor
KR20190038639A (ko) 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
JPWO2020050159A1 (ja) 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
KR101277365B1 (ko) ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체
Xing et al. The role of temperature ramp-up time before barrier layer growth in optical and structural properties of InGaN/GaN multi-quantum wells
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
WO2013141099A1 (ja) 窒化ガリウム結晶自立基板及びその製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101333678B1 (ko) 고품질 질화물 반도체 박막 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 7