JP4890558B2 - サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法 - Google Patents

サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4890558B2
JP4890558B2 JP2008539886A JP2008539886A JP4890558B2 JP 4890558 B2 JP4890558 B2 JP 4890558B2 JP 2008539886 A JP2008539886 A JP 2008539886A JP 2008539886 A JP2008539886 A JP 2008539886A JP 4890558 B2 JP4890558 B2 JP 4890558B2
Authority
JP
Japan
Prior art keywords
plane
sapphire substrate
nitride semiconductor
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008539886A
Other languages
English (en)
Other versions
JPWO2008047907A1 (ja
Inventor
ロバート デイビッド アーミテイジ
行廣 近藤
秀樹 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
RIKEN Institute of Physical and Chemical Research
Original Assignee
Panasonic Corp
RIKEN Institute of Physical and Chemical Research
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, RIKEN Institute of Physical and Chemical Research, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2008539886A priority Critical patent/JP4890558B2/ja
Publication of JPWO2008047907A1 publication Critical patent/JPWO2008047907A1/ja
Application granted granted Critical
Publication of JP4890558B2 publication Critical patent/JP4890558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Description

本発明は、サファイア基板およびそれを用いる窒化物半導体発光素子ならびにその窒化物半導体発光素子の製造方法に関する。
近年、III−Ｖ族などの窒化物半導体で構成された発光層を有する窒化物半導体発光素子が注目されている。この発光素子の構造は、一例として、サファイア基板を用い、発光層をＩｎＧａＮなどで形成し、その発光層の下部にシリコン（Ｓｉ）がドーピングされたｎ＋−ＧａＮ層から成るコンタクト層、前記発光層の上部にマグネシウム（Ｍｇ）がドーピングされたｐ−ＡｌｘＧａ１−ｘＮから成る電子ブロック層、電子ブロック層の上部にｐ−ＧａＮのコンタクト層がそれぞれ形成されて構成されている。
このようなＧａＮデバイスは、現状、ｃ面成長の基板上に形成されている。しかしながら、ＬＥＤやＬＤのより高性能化を目指すためには、ｃ面に代わりｍ面の成長が有望である。ｍ面はｃ面に比べ２０倍の高い電気伝導度を持つｐ層が報告されており、電流拡散の向上や順方向電圧の低下などで、電気特性の向上に大きく寄与する。さらにｍ面は、結晶の極性が結晶成長面に垂直であり、結晶内に内在している高電界を打ち消すことができる無極性面であり、結晶成長をその無極性のｍ面で行うことで、電子と正孔との波動関数の重なりを大きくして、種々の利点を得ることができる。それは、より高効率な内部量子効率の実現（発光再結合効率を高めることができる）、より高い注入効率の実現等である。しかしながら、現在まで、前記ｍ面のＧａＮの発光には、非常に高価なＳｉＣ基板やＬｉＡｌＯ２基板などが必要であった。
そこで、特許文献１では、ソルボサーマル法を用い、種結晶と溶媒の対流方向との角度を調整することによって、ＺｎＯの結晶成長を前記ｍ面で行うことが示されている。
上述の従来技術では、ＺｎＯなどの種結晶を液相法（ソルボサーマル法）で成長させている。したがって、デバイスを作成するには、一度炉から出して再度ＭＯＣＶＤ法などによってデバイス化する必要があり、基板作成からデバイス作成を連続して行える気相法に比べて工程が煩雑である。
また、非特許文献１には非極性ＧａＮを成長させる方法として、ｍ面サファイア基板を用いる方法が示されているが、ｍ面ＧａＮは成長せず、半極性ＧａＮしか得られていない。
特開２００６−１２４２６８号公報 Japanese Journal of Applied Physics, 45, L154 (2006)
本発明の目的は、気相法で窒化物半導体結晶をｍ面成長させることができるサファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法を提供することである。
本発明のサファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法は、結晶成長用にサファイア基板を用い、かつ成長面として前記サファイア基板のｍ面を用いるにあたって、結晶成長の工程の前に、前記ｍ面から予め定める微小角度だけ傾斜した面を作成する切断工程を含む。このように構成することで、通常ではｍ面（無極性面）ＧａＮ膜を作らない安価なサファイア基板を結晶成長用の基板として用いても、そのステップを制御することによって、ＭＯＣＶＤ法などの気相法で、ａ面となる各ステップ面からテラス上にＧａＮのｃ面が成長し、ｍ面がテラス面とは反対側となるようにエピタキシャル成長した良好なＧａＮ単結晶が成長してゆき、やがて各ステップ間が一体化（融合）して、ｍ面ＧａＮ単結晶の成長を行うことができる。また、ｍ面を用いることでピエゾ電界の影響を無くし、電子と正孔との波動関数の重なりを大きくすることができる。こうして、発光再結合効率、すなわち内部量子効率を高めることができる基板およびデバイスを実現することができる。
本発明の実施の一形態に係るサファイア基板を用いた窒化物半導体発光素子の成長過程を示す斜視図である。 図１の縦断面図である。 本発明の条件外での成長過程を示す斜視図である。 図３の縦断面図である。 Ｘ線回折の結果を示すグラフである。
以下、本発明に係る実施の一形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
図１は本発明の実施の一形態に係るサファイア基板１を用いた窒化物半導体発光素子の成長過程を示す斜視図であり、図２はその縦断面図である。注目すべきは、本実施の形態のサファイア基板１では、ＧａＮ等のIII−Ｖ族などの窒化物半導体である結晶２を成長させるにあたって、先ずその結晶２のテンプレートとなる成長面３として、切断工程によって、ｍ面４から予め定める微小角度θ、好ましくは
方向、すなわちｍ面からａ面に向う方向に対して、０．２〜１０度、より好ましくは０．５〜４度、特に好ましくは２度程度だけ傾斜したオフ角面が作成されることである。すなわち、オフ角を制御したサファイア基板１を用いることである。
詳しくは、本件発明者の実験により、サファイアｃ面上にはＧａＮがａ軸成長し、すなわちサファイアａ面上にはＧａＮがｃ軸成長することが明らかになり、そのためサファイアｍ面から前記
方向にオフ角をつけて切断することで、該サファイア基板１は、前記成長面３に、ａ面のステップ５と、ｍ面のテラス６とを有する階段状のステップ基板となり、該ａ面のステップ５から、ＧａＮをｃ軸成長させることができるからである。
たとえば、θ＝１度とすると、前記テラス６の長さは１２ｎｍ程度、ステップ５の高さは１ｎｍ程度となる。こうして作成した成長面３において、ステップ５は前述のようにサファイアのａ面となり、その各ステップ５面からテラス６上に結晶２のａ面が成長し（ステップ５面からＧａＮがｃ軸成長し）、ｍ面がテラス６の表面とは反対側（図１や２では上側）となるようにエピタキシャル成長した良好な結晶２が成長してゆく。このような成長が起るのは、結晶２を成長させると、それが核から島状になるときに結晶成長エネルギーを最小にするために、同一面内の結晶成長が起こるためと推測される。この結晶２が種結晶となり、やがて各ステップ５間が一体化（融合）して、窒化物のｍ面成長を利用してデバイスを得ることができる。
ここで、θを前記０．２度より小さく、すなわちテラス６の長さを長くすると、２次元および３次元的に結晶成長の核形成が起こり、一例として、図３および図４で示すように、各結晶２の面は、ｍ面４内に２つ以上の結晶方位を示し、テラス６上に（１１−２２）や（１０−１３）面などのｍ面でない面が成長することになり、欠陥の少ないｍ面成長を実現できない。
また、θが１０度を超えると、テラス６の長さが短くなって通常の凹凸の激しい基板と同様となり、良好な結晶を成長させることができない。
次に注目すべきは、前記切断工程の後に、前記切断ダメージを軽減するアニール工程と、前記アニールによって酸化した前記成長面をアルミニウムリッチとして、窒化してしまうことを阻止する工程とをさらに行うことである。
以下に、本件発明者による具体的な実験方法および結果を詳述する。
方向に０．５〜４度の適度のオフ角をもったｍ面サファイア基板１を、ＭＯＣＶＤ装置に入れ、水素雰囲気中で７００℃から１０００℃に加熱し、表面の不純物を取り除く。このとき、表面がアンモニアに晒されることを最小限にする。サファイアの前記
方向を選んだ理由は、この向きのサファイアステップからのステップフロー（ステップに沿って結晶が成長する）が、ｍ面（１０−１０）方向のＧａＮにとって好ましいと思えたためである。
そして、基板を５００℃まで冷却し、高いＶ／III比のガス条件により膜厚２０〜１００ｎｍのＡｌＮの核形成層を形成する。さらに基板を１０００〜１１００℃に加熱し、ＧａＮ層を通常のｃ面ＧａＮ成長と同じ条件で形成する。
図５に、本発明の方法で作製したサファイア基板１上にＧａＮ結晶を成長させ、そのＸ線回折による２θ／ωスキャンモードの結果を示す。ｍ面サファイアと、ｍ面ＧａＮとに由来するそれぞれ３本のピークのみが観察されたことから、ｍ面以外の結晶成長がなく、ｍ面のみの成長が起っていることが確認された。こうして、安価なサファイア基板１を結晶成長用の基板として用いても、気相法で、良好な窒化物結晶をｍ面成長させることができる。
また、前記ＡｌＮ層からＧａＮ層の形成前に、切断によってステップ５が形成された前記サファイア基板１に対して、(i)何も処理しないもの、(ii)１４００℃でアニールしただけもの、(iii)１４００℃でアニールした後、ＴＭＡ（トリメチルアルミニウムニウム）を流し、表面を前記アルミニウムリッチの状態にしたものを用い、それぞれにＡｌＮを成長させた結果、前記(i)何も処理しないもの、および(iii)アルミニウムリッチの状態にしたものでは、ｍ面（１０−１０）ＧａＮが成長したのに対して、(ii)１４００℃でアニールしただけのサファイア基板１の表面が酸素リッチになっているものでは、ｍ面でない（１１−２２）面ＧａＮが成長した。
これは、サファイア基板１にＡｌＮ層を付ける際に、その最表面が窒化していないためである。すなわち、ＡｌＮ層を付ける際に、先にＮのみで付着することを防止することで、ＡｌＮの形で付着できるようになるためである。したがって、アニール処理後に成長面３、すなわち最表面を、窒化させないようにアルミニウムリッチとすることで、ｍ面が成長したＧａＮ単結晶を効率良く成長させることができる。
ここで、特開２００５−３４３７１３号公報には、ステップ基板を用いることで結晶性を良くすることが示されているが、ｃ面を成長させており、前記電子と正孔との波動関数の重なりを大きくできるｍ面を成長させるものではない。
本発明のサファイア基板は、結晶成長用のサファイア基板において、成長面として、ｍ面から予め定める微小角度だけ傾斜したオフ角面を有することを特徴とする。
また、本発明の窒化物半導体発光素子の製造方法は、結晶成長用にサファイア基板を用い、そのサファイア基板上に窒化物半導体発光素子を結晶成長させる窒化物半導体発光素子の製造方法において、前記結晶成長の工程の前に、成長面として前記サファイア基板のｍ面を用いるにあたって、前記ｍ面から予め定める微小角度だけ傾斜した面を作成する切断工程を含むものとすることが好ましい。
上記の構成によれば、ＧａＮ発光ダイオードなどに用いられ、前記ＧａＮなどの結晶成長用のサファイア基板において、その結晶のテンプレートとなる成長面として、切断などによって、ｍ面から予め定める微小角度、好ましくは
方向に対して０．２〜１０度、より好ましくは０．５〜４度、特に好ましくは２度程度だけ傾斜した面を作成する。したがって、該サファイア基板は、前記成長面にステップとテラスとを有する階段状のステップ基板となる。
したがって、通常ではｍ面（無極性面）ＧａＮ膜を作らない安価なサファイア基板を結晶成長用の基板として用いても、そのステップを制御することによって、ＭＯＣＶＤ法などの気相法で、サファイアａ面となる各ステップ面からテラス上にＧａＮのａ面が成長し、ｍ面がテラス面とは反対側となるようにエピタキシャル成長した良好なＧａＮ単結晶が成長してゆき、やがて各ステップ間が一体化（融合）して、ｍ面のＧａＮ単結晶の基板からデバイスを得ることができる。また、ｍ面を用いることでピエゾ電界の影響を無くし、電子と正孔との波動関数の重なりを大きくすることができる。こうして、発光再結合効率、すなわち内部量子効率を高めることができる基板およびデバイスを実現することができる。
さらにまた、本発明のサファイア基板では、前記成長面は、サファイア原料のアルミニウムと酸素との内、アルミニウムリッチであるものとすることが好ましい。
また、本発明のサファイア基板では、前記成長面が、アルミニウムリッチであることで、窒化していないものとすることが好ましい。
さらにまた、本発明の窒化物半導体発光素子の製造方法は、前記切断工程の後に、前記切断ダメージを軽減するアニール工程と、前記アニールによって酸化した前記成長面をアルミニウムリッチとすることで窒化を阻止する工程とをさらに含むものとすることが好ましい。
上記の構成によれば、前記成長面、すなわち最表面をアルミニウムリッチとすることで、ｍ面が成長したＧａＮ単結晶を効率良く成長させることができる。
さらにまた、本発明の窒化物半導体発光素子は、前記のサファイア基板を用いるものとすることが好ましい。
上記の構成によれば、発光再結合効率、すなわち内部量子効率を高めることができる窒化物半導体発光素子を実現することができる。
前記サファイア基板１において、使用する面は、前記
面に限らず、［０００１］面であってもよい。しかしながらｍ面から［０００１］方向にオフ角をつけて切断した場合、図１のステップ５はｃ面となり、ステップ５面と直交する方向にＧａＮがａ軸成長するためである。
なお、本願明細書の中で、何らかの機能を達成する手段として記載されているものは、それらの機能を達成する明細書記載の構成に限定されず、それらの機能を達成するユニット、部分等の構成も含むものである。
本発明によれば、安価なサファイア基板を結晶成長用の基板として用いても、ｍ面のＧａＮ結晶を成長させることができ、優れた特性を有するデバイスを得ることができる。

Claims (5)

  1. 気相法でｍ面窒化物半導体結晶を成長させるためのサファイア基板において、
    成長面として、ｍ面から０．２〜１０度傾斜したオフ角面を有し、
    前記成長面は、サファイア原料のアルミニウムと酸素との内、アルミニウムリッチであり、
    前記成長面が、アルミニウムリッチであることで、窒化していないことを特徴とするサファイア基板。
  2. 前記傾斜の角度は、前記
    方向に対して０．５〜４度であることを特徴とする請求項１記載のサファイア基板。
  3. 前記請求項１又は２に記載のサファイア基板を用いることを特徴とする窒化物半導体発光素子。
  4. 気相法でｍ面窒化物半導体結晶を成長させるために、前記請求項１又は２に記載のサファイア基板を用い、そのサファイア基板上に窒化物半導体発光素子を結晶成長させる窒化物半導体発光素子の製造方法において、
    前記結晶成長の工程の前に、成長面として前記サファイア基板のｍ面を用いるにあたって、前記ｍ面から０．２〜１０度傾斜した面を作成する切断工程を含み、
    前記切断工程の後に、前記切断ダメージを軽減するアニール工程と、
    前記アニールによって酸化した前記成長面をアルミニウムリッチとすることで、窒化を阻止する工程とをさらに含むことを特徴とする窒化物半導体発光素子の製造方法。
  5. 前記窒化を阻止する工程が、アニール工程後の傾斜した面に、トリメチルアルミニウムを流す工程である請求項４に記載の窒化物半導体発光素子の製造方法。
JP2008539886A 2006-10-20 2007-10-19 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法 Active JP4890558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008539886A JP4890558B2 (ja) 2006-10-20 2007-10-19 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006286096 2006-10-20
JP2006286096 2006-10-20
PCT/JP2007/070449 WO2008047907A1 (fr) 2006-10-20 2007-10-19 Substrat de saphir, élément luminescent à semi-conducteur nitrure utilisant le substrat de saphir, et procédé destiné à fabriquer l'élément luminescent à semi-conducteur nitrure
JP2008539886A JP4890558B2 (ja) 2006-10-20 2007-10-19 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008047907A1 JPWO2008047907A1 (ja) 2010-02-25
JP4890558B2 true JP4890558B2 (ja) 2012-03-07

Family

ID=39314117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539886A Active JP4890558B2 (ja) 2006-10-20 2007-10-19 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US8390023B2 (ja)
EP (1) EP2090680A4 (ja)
JP (1) JP4890558B2 (ja)
KR (1) KR101172942B1 (ja)
CN (1) CN101528991B (ja)
WO (1) WO2008047907A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP5295871B2 (ja) * 2008-07-03 2013-09-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US8436335B2 (en) 2008-10-29 2013-05-07 Panasonic Corporation Detecting element, detecting device, and oxygen concentration test device
JP5453780B2 (ja) 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
CN102334204B (zh) * 2010-01-06 2013-11-20 松下电器产业株式会社 氮化物系半导体发光元件及其制造方法
JP5814131B2 (ja) * 2010-02-10 2015-11-17 エー・イー・テック株式会社 構造体、及び半導体基板の製造方法
EP2541624A4 (en) 2010-04-01 2013-05-15 Panasonic Corp SEMICONDUCTOR NITRIDE ELEMENT AND METHOD OF MANUFACTURING THE SAME
JP4820465B1 (ja) * 2010-04-02 2011-11-24 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5849215B2 (ja) 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
CN103403842A (zh) * 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
WO2014054284A1 (ja) 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
JP6633615B2 (ja) * 2015-03-26 2020-01-22 京セラ株式会社 サファイア部材、およびサファイア部材の製造方法
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
JP6684815B2 (ja) * 2015-09-30 2020-04-22 日本碍子株式会社 エピタキシャル成長用配向アルミナ基板
CN107180743B (zh) * 2016-03-11 2019-12-27 中国科学院苏州纳米技术与纳米仿生研究所 一种制备半极性AlN模板的方法
JP6741777B2 (ja) * 2016-11-02 2020-08-19 京セラ株式会社 カラーホイール用基板、カラーホイールおよびプロジェクタならびにカラーホイール用基板の製造方法
CN106784181B (zh) * 2016-12-14 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
US10535518B1 (en) 2017-03-26 2020-01-14 Hrl Laboratories, Llc In situ fabrication of horizontal nanowires and device using same
CN108461594A (zh) * 2018-01-23 2018-08-28 聚灿光电科技（宿迁）有限公司 Led芯片及其制造方法
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same
CN108511323A (zh) * 2018-04-04 2018-09-07 中国科学院苏州纳米技术与纳米仿生研究所 基于大斜切角蓝宝石衬底外延生长氮化镓的方法及其应用
US10868213B2 (en) * 2018-06-26 2020-12-15 Lumileds Llc LED utilizing internal color conversion with light extraction enhancements
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
CN110993737B (zh) * 2019-12-12 2021-04-13 中国科学院长春光学精密机械与物理研究所 AlGaN基同质集成光电子芯片及其制备方法
CN112670383B (zh) * 2020-12-25 2023-07-14 广东省科学院半导体研究所 一种紫外光电器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216497A (ja) * 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2004288934A (ja) * 2003-03-24 2004-10-14 Kyocera Corp サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
TW546850B (en) 2000-08-18 2003-08-11 Showa Denko Kk Manufacturing method for crystallization of group III nitride semiconductor, manufacturing method for gallium nitride compound semiconductor, gallium nitride compound semiconductor, gallium nitride compound semiconductor light emitting elements and light
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4671580B2 (ja) 2002-12-20 2011-04-20 日本碍子株式会社 エピタキシャル基板及び半導体素子
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP5276769B2 (ja) * 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
KR101024309B1 (ko) 2006-04-17 2011-03-24 가부시키가이샤 사이토 고우가쿠 세이사쿠쇼 단결정 사파이어 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216497A (ja) * 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2004288934A (ja) * 2003-03-24 2004-10-14 Kyocera Corp サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法

Also Published As

Publication number Publication date
CN101528991A (zh) 2009-09-09
US8390023B2 (en) 2013-03-05
JPWO2008047907A1 (ja) 2010-02-25
EP2090680A4 (en) 2011-08-17
US20100207136A1 (en) 2010-08-19
CN101528991B (zh) 2012-10-03
EP2090680A1 (en) 2009-08-19
KR101172942B1 (ko) 2012-08-14
WO2008047907A1 (fr) 2008-04-24
KR20090068374A (ko) 2009-06-26

Similar Documents

Publication Publication Date Title
JP4890558B2 (ja) サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP4939844B2 (ja) ＺｎＯ系半導体素子
JP2003282602A (ja) 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP4883931B2 (ja) 半導体積層基板の製造方法
JP5392708B2 (ja) ヘテロエピタキシャル成長方法
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JPH06326416A (ja) 化合物半導体素子
JP2008108924A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JPH07201745A (ja) 半導体ウェハ及びその製造方法
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
JP2999435B2 (ja) 半導体の製造方法及び半導体発光素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
WO2011070760A1 (ja) 半導体素子の製造方法
WO2020090814A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4890558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350