JP2999435B2 - 半導体の製造方法及び半導体発光素子 - Google Patents
半導体の製造方法及び半導体発光素子Info
- Publication number
- JP2999435B2 JP2999435B2 JP14386897A JP14386897A JP2999435B2 JP 2999435 B2 JP2999435 B2 JP 2999435B2 JP 14386897 A JP14386897 A JP 14386897A JP 14386897 A JP14386897 A JP 14386897A JP 2999435 B2 JP2999435 B2 JP 2999435B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- semiconductor
- growing
- real number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、青色から紫外域の
波長にわたる発光ダイオード素子、半導体レーザダイオ
ード素子等の発光素子に用いる半導体の製造方法に関
し，特に、気相成長方法を用いた電気的光学的特性に優
れる窒化ガリウム系半導体の製造方法に関する。
波長にわたる発光ダイオード素子、半導体レーザダイオ
ード素子等の発光素子に用いる半導体の製造方法に関
し，特に、気相成長方法を用いた電気的光学的特性に優
れる窒化ガリウム系半導体の製造方法に関する。
【０００２】
【従来の技術】近年、波長が青色よりも短い短波長発光
素子は、フルカラーディスプレーや高密度記録が可能な
光ディスク用光源として期待されており，セレン化亜鉛
（ＺｎＳｅ）等のII−VI族化合物半導体、炭化ケイ素
（ＳｉＣ）等のIV族化合物半導体又は窒化ガリウム（Ｇ
ａＮ）等のIII −Ｖ族化合物半導体を用いて盛んに研究
されてきている。特に、III −Ｖ族化合物半導体のうち
のＧａＮやＧａＩｎＮ等を用いた青色発光ダイオードが
実現され、これら窒化ガリウム系の半導体を用いた発光
素子が注目を集めている。
素子は、フルカラーディスプレーや高密度記録が可能な
光ディスク用光源として期待されており，セレン化亜鉛
（ＺｎＳｅ）等のII−VI族化合物半導体、炭化ケイ素
（ＳｉＣ）等のIV族化合物半導体又は窒化ガリウム（Ｇ
ａＮ）等のIII −Ｖ族化合物半導体を用いて盛んに研究
されてきている。特に、III −Ｖ族化合物半導体のうち
のＧａＮやＧａＩｎＮ等を用いた青色発光ダイオードが
実現され、これら窒化ガリウム系の半導体を用いた発光
素子が注目を集めている。
【０００３】窒化ガリウム系半導体の結晶成長方法は、
有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピタキ
シー法（ＭＢＥ法）が一般的に用いられている。ＧａＮ
の単結晶を気相成長させる場合には、基板として、Ｓｉ
Ｃ又はサファイア（Ａｌ2 Ｏ3 ）が用いられている。
有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピタキ
シー法（ＭＢＥ法）が一般的に用いられている。ＧａＮ
の単結晶を気相成長させる場合には、基板として、Ｓｉ
Ｃ又はサファイア（Ａｌ2 Ｏ3 ）が用いられている。
【０００４】ＳｉＣを基板とする場合は、６Ｈのポリタ
イプで（０００１）面が用いられている。図１０に示す
ように、ＳｉＣは、ＧａＮとの格子不整合率が約３％と
小さく、且つ、窒化アルミニウム（ＡｌＮ）とは格子不
整合率が１％とさらに小さいため、窒化物系化合物半導
体の基板として、最近とみに期待されてきている。さら
に、サファイアと異なり、ＳｉＣは導電性を有するた
め、ＳｉＣを用いた基板にはその裏面に電極を設けるこ
とができるので、簡便な方法でレーザ素子等の発光素子
を作製できるという利点もある。
イプで（０００１）面が用いられている。図１０に示す
ように、ＳｉＣは、ＧａＮとの格子不整合率が約３％と
小さく、且つ、窒化アルミニウム（ＡｌＮ）とは格子不
整合率が１％とさらに小さいため、窒化物系化合物半導
体の基板として、最近とみに期待されてきている。さら
に、サファイアと異なり、ＳｉＣは導電性を有するた
め、ＳｉＣを用いた基板にはその裏面に電極を設けるこ
とができるので、簡便な方法でレーザ素子等の発光素子
を作製できるという利点もある。
【０００５】ＭＯＶＰＥ法を用いた結晶成長方法は、水
素（Ｈ2 ）をキャリアガスとして、有機金属のトリメチ
ルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3 ）とを
ＳｉＣよりなる基板の上に供給して，温度が１０００℃
程度で、基板上にＡｌＮよりなる単結晶をバッファ層と
して成長させる。次に、ＴＭＡの供給を停止した後、温
度を１０００℃に設定して、替わりにトリメチルガリウ
ム（ＴＭＧ）を基板の上に供給して，バッファ層の上に
ＧａＮよりなる単結晶を成長させる。ＡｌＮよりなるバ
ッファ層の膜厚は５０ｎｍ程度が最も一般的であり、ド
ーピングは行われていないので、バッファ層は高抵抗で
あって電気伝導度が小さい。この場合のＳｉＣよりなる
基板におけるバッファ層の上のＧａＮの転位密度は１０
9 ｃｍ-2であることが報告されている。
素（Ｈ2 ）をキャリアガスとして、有機金属のトリメチ
ルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3 ）とを
ＳｉＣよりなる基板の上に供給して，温度が１０００℃
程度で、基板上にＡｌＮよりなる単結晶をバッファ層と
して成長させる。次に、ＴＭＡの供給を停止した後、温
度を１０００℃に設定して、替わりにトリメチルガリウ
ム（ＴＭＧ）を基板の上に供給して，バッファ層の上に
ＧａＮよりなる単結晶を成長させる。ＡｌＮよりなるバ
ッファ層の膜厚は５０ｎｍ程度が最も一般的であり、ド
ーピングは行われていないので、バッファ層は高抵抗で
あって電気伝導度が小さい。この場合のＳｉＣよりなる
基板におけるバッファ層の上のＧａＮの転位密度は１０
9 ｃｍ-2であることが報告されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の窒化ガリウム系半導体の製造方法のように、ＳｉＣ
よりなる基板上に成長させたバッファ層の上に、例えば
クラッド層や活性層等のデバイスを構成する半導体結晶
層を成長させると、該半導体結晶層にクラックが発生す
るという問題を有している。
来の窒化ガリウム系半導体の製造方法のように、ＳｉＣ
よりなる基板上に成長させたバッファ層の上に、例えば
クラッド層や活性層等のデバイスを構成する半導体結晶
層を成長させると、該半導体結晶層にクラックが発生す
るという問題を有している。
【０００７】本発明は、前記従来の問題を解決し、クラ
ックがなく表面が平坦で且つ電気的特性及び光学的特性
の優れた窒化ガリウム系半導体を製造できるようにする
ことを目的とする。
ックがなく表面が平坦で且つ電気的特性及び光学的特性
の優れた窒化ガリウム系半導体を製造できるようにする
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る第１の半導
体の製造方法は、炭化ケイ素よりなる半導体層の上にＡ
ｌＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以
下の厚さに成長させるバッファ層成長工程と、バッファ
層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ
≦１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋
ｙ≦１の実数である。以下、この項において同様とす
る。）よりなる単結晶層を成長させる単結晶層成長工程
とを備えている。
体の製造方法は、炭化ケイ素よりなる半導体層の上にＡ
ｌＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以
下の厚さに成長させるバッファ層成長工程と、バッファ
層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ
≦１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋
ｙ≦１の実数である。以下、この項において同様とす
る。）よりなる単結晶層を成長させる単結晶層成長工程
とを備えている。
【０００９】第１の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなるバッファ層
を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるた
め、該バッファ層はその結晶性が十分ではなく、炭化ケ
イ素よりなる半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層との
界面にそれぞれ転移が生ずる。この転移によってバッフ
ァ層と単結晶層との格子不整合が緩和される。
イ素よりなる半導体層の上にＡｌＮよりなるバッファ層
を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるた
め、該バッファ層はその結晶性が十分ではなく、炭化ケ
イ素よりなる半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層との
界面にそれぞれ転移が生ずる。この転移によってバッフ
ァ層と単結晶層との格子不整合が緩和される。
【００１０】第１の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を１０００℃以上の温度で
成長させる工程を含むことが好ましい。
ァ層成長工程は、バッファ層を１０００℃以上の温度で
成長させる工程を含むことが好ましい。
【００１１】第１の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を不純物をドープすること
なく成長させる工程を含むことが好ましい。
ァ層成長工程は、バッファ層を不純物をドープすること
なく成長させる工程を含むことが好ましい。
【００１２】本発明に係る第２の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＧａＮよりなる
バッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるバッファ層成長工程と、バッファ層の上にＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させる単
結晶層成長工程とを備えている。
炭化ケイ素よりなる半導体層の上にＡｌＧａＮよりなる
バッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるバッファ層成長工程と、バッファ層の上にＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させる単
結晶層成長工程とを備えている。
【００１３】第２の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＧａＮよりなるバッフ
ァ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させ
るため、該バッファ層はその結晶性が十分ではなく、炭
化ケイ素よりなる半導体層とバッファ層との界面及びバ
ッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
との界面にそれぞれ転移が生ずる。この転移によってバ
ッファ層と単結晶層との格子不整合が緩和される。ま
た、バッファ層のＡｌＧａＮはその格子定数がＳｉＣと
ＧａＮとの間の値をとるため、バッファ層の上に成長す
る単結晶層の格子不整合がさらに緩和される。
イ素よりなる半導体層の上にＡｌＧａＮよりなるバッフ
ァ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させ
るため、該バッファ層はその結晶性が十分ではなく、炭
化ケイ素よりなる半導体層とバッファ層との界面及びバ
ッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
との界面にそれぞれ転移が生ずる。この転移によってバ
ッファ層と単結晶層との格子不整合が緩和される。ま
た、バッファ層のＡｌＧａＮはその格子定数がＳｉＣと
ＧａＮとの間の値をとるため、バッファ層の上に成長す
る単結晶層の格子不整合がさらに緩和される。
【００１４】本発明に係る第３の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌＧａＮよりなる第２のバッファ層を成長
させる第２のバッファ層成長工程と、第２のバッファ層
の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ＜
１の実数であり、ｙは０＜ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる単結晶層を成長させる単
結晶層成長工程とを備えている。
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌＧａＮよりなる第２のバッファ層を成長
させる第２のバッファ層成長工程と、第２のバッファ層
の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ＜
１の実数であり、ｙは０＜ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる単結晶層を成長させる単
結晶層成長工程とを備えている。
【００１５】第３の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌＧａＮよりなる第２のバッファ層を共に１
０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるため、
各バッファ層はその結晶性が十分ではなく、炭化ケイ素
よりなる半導体層と第１のバッファ層との界面及び第２
のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結
晶層との界面にそれぞれ転移が生ずる。この転移によっ
て第２のバッファ層と単結晶層との格子不整合が緩和さ
れる。また、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶
層は、該単結晶層のＩｎの組成を表わすｙが非零である
ことから、格子定数が大きくなるＩｎの組成を必須とし
ており、第１のバッファ層のＡｌＮはＳｉＣとの格子不
整合率が約１％と窒化ガリウム系化合物半導体としては
最も小さいため、第２のバッファ層の格子定数を相対的
に大きくしても、半導体基板と単結晶層との格子整合性
が向上するので、単結晶層の結晶性がさらに向上する。
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌＧａＮよりなる第２のバッファ層を共に１
０ｎｍ以上且つ２５ｎｍ以下の厚さに成長させるため、
各バッファ層はその結晶性が十分ではなく、炭化ケイ素
よりなる半導体層と第１のバッファ層との界面及び第２
のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結
晶層との界面にそれぞれ転移が生ずる。この転移によっ
て第２のバッファ層と単結晶層との格子不整合が緩和さ
れる。また、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶
層は、該単結晶層のＩｎの組成を表わすｙが非零である
ことから、格子定数が大きくなるＩｎの組成を必須とし
ており、第１のバッファ層のＡｌＮはＳｉＣとの格子不
整合率が約１％と窒化ガリウム系化合物半導体としては
最も小さいため、第２のバッファ層の格子定数を相対的
に大きくしても、半導体基板と単結晶層との格子整合性
が向上するので、単結晶層の結晶性がさらに向上する。
【００１６】本発明に係る第４の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌx Ｇａ1-x-y Ｉ
ｎy Ｎ（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜
ｙ＜１の実数であり、ｘ＋ｙ＜１の実数である。）より
なるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さ
に成長させるバッファ層成長工程と、バッファ層の上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させ
る単結晶層成長工程とを備えている。
炭化ケイ素よりなる半導体層の上にＡｌx Ｇａ1-x-y Ｉ
ｎy Ｎ（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜
ｙ＜１の実数であり、ｘ＋ｙ＜１の実数である。）より
なるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さ
に成長させるバッファ層成長工程と、バッファ層の上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層を成長させ
る単結晶層成長工程とを備えている。
【００１７】第４の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌxＧａ1-x-y Ｉｎy Ｎ
よりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の
厚さに成長させるため、該バッファ層はその結晶性が十
分ではなく、炭化ケイ素よりなる半導体層とバッファ層
との界面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよ
りなる単結晶層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と単結晶層との格子不整合が緩
和される。また、該バッファ層には不純物がドーピング
されていないため、該バッファ層の上に活性層やクラッ
ド層等のデバイスを構成する単結晶層を成長させてもク
ラックが生じない。
イ素よりなる半導体層の上にＡｌxＧａ1-x-y Ｉｎy Ｎ
よりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の
厚さに成長させるため、該バッファ層はその結晶性が十
分ではなく、炭化ケイ素よりなる半導体層とバッファ層
との界面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよ
りなる単結晶層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と単結晶層との格子不整合が緩
和される。また、該バッファ層には不純物がドーピング
されていないため、該バッファ層の上に活性層やクラッ
ド層等のデバイスを構成する単結晶層を成長させてもク
ラックが生じない。
【００１８】第４の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むことが好ましい。
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むことが好ましい。
【００１９】本発明に係る第５の半導体の製造方法は、
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌx Ｇａ1-x-yＩｎy Ｎ（但し、ｘは０＜
ｘ＜１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ
＋ｙ＜１の実数である。）よりなる第２のバッファ層を
成長させる第２のバッファ層成長工程と、第２のバッフ
ァ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
を成長させる単結晶層成長工程とを備え、第２のバッフ
ァ層成長工程は、第２のバッファ層を、該第２のバッフ
ァ層の格子定数が第１のバッファ層の格子定数と単結晶
層の格子定数との間の値となるように成長させる工程を
含む。
炭化ケイ素よりなる半導体層の上にＡｌＮよりなる第１
のバッファ層を１０ｎｍ以上且つ２５ｎｍ以下の厚さに
成長させる第１のバッファ層成長工程と、第１のバッフ
ァ層の上にＡｌx Ｇａ1-x-yＩｎy Ｎ（但し、ｘは０＜
ｘ＜１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ
＋ｙ＜１の実数である。）よりなる第２のバッファ層を
成長させる第２のバッファ層成長工程と、第２のバッフ
ァ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層
を成長させる単結晶層成長工程とを備え、第２のバッフ
ァ層成長工程は、第２のバッファ層を、該第２のバッフ
ァ層の格子定数が第１のバッファ層の格子定数と単結晶
層の格子定数との間の値となるように成長させる工程を
含む。
【００２０】第５の半導体の製造方法によると、炭化ケ
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層を共に１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるため、各バッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層と第１のバッファ層と
の界面及び第２のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層との界面にそれぞれ転移が生ずる。
この転移によって第２のバッファ層と単結晶層との格子
不整合が緩和される。また、第２のバッファ層のＡｌx
Ｇａ1-x-y Ｉｎy Ｎを、該Ａｌx Ｇａ1-x-y Ｉｎy Ｎの
格子定数が第１のバッファ層のＡｌＮの格子定数とＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の格子定数との
間の値をとるように成長させるため、第１のバッファ層
と単結晶層との格子整合性が高まるので、単結晶層の結
晶性をさらに向上させることができる。
イ素よりなる半導体層の上にＡｌＮよりなる第１のバッ
ファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層を共に１０ｎｍ以上且つ２５ｎｍ以下の厚さに成
長させるため、各バッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層と第１のバッファ層と
の界面及び第２のバッファ層とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層との界面にそれぞれ転移が生ずる。
この転移によって第２のバッファ層と単結晶層との格子
不整合が緩和される。また、第２のバッファ層のＡｌx
Ｇａ1-x-y Ｉｎy Ｎを、該Ａｌx Ｇａ1-x-y Ｉｎy Ｎの
格子定数が第１のバッファ層のＡｌＮの格子定数とＡｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の格子定数との
間の値をとるように成長させるため、第１のバッファ層
と単結晶層との格子整合性が高まるので、単結晶層の結
晶性をさらに向上させることができる。
【００２１】本発明に係る第６の半導体の製造方法は、
炭化ケイ素よりなる半導体基板における炭素原子が露出
した露出面であるＣ面に形成されている酸化膜を除去す
るＣ面酸化膜除去工程と、酸化膜が除去されたＣ面上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（（但し、ｘは０≦ｘ≦１の
実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ≦１
の実数である。）よりなる半導体層を成長させる半導体
層成長工程とを備えている。
炭化ケイ素よりなる半導体基板における炭素原子が露出
した露出面であるＣ面に形成されている酸化膜を除去す
るＣ面酸化膜除去工程と、酸化膜が除去されたＣ面上に
Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（（但し、ｘは０≦ｘ≦１の
実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ≦１
の実数である。）よりなる半導体層を成長させる半導体
層成長工程とを備えている。
【００２２】第６の半導体の製造方法によると、炭化ケ
イ素よりなる半導体基板における炭素原子が露出したＣ
面の酸化膜を除去するため、Ｃ面の反対側のシリコン原
子が露出したＳｉ面よりも酸化しやすいＣ面であって
も、該Ｃ面上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる半導
体層を結晶性よく成長させることができる。
イ素よりなる半導体基板における炭素原子が露出したＣ
面の酸化膜を除去するため、Ｃ面の反対側のシリコン原
子が露出したＳｉ面よりも酸化しやすいＣ面であって
も、該Ｃ面上にＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる半導
体層を結晶性よく成長させることができる。
【００２３】第６の半導体の製造方法において、半導体
基板におけるＣ面の反対側の面であって、シリコン原子
が露出した露出面であるＳｉ面に電極となる導体膜を形
成する導体膜形成工程をさらに備えていることが好まし
い。
基板におけるＣ面の反対側の面であって、シリコン原子
が露出した露出面であるＳｉ面に電極となる導体膜を形
成する導体膜形成工程をさらに備えていることが好まし
い。
【００２４】本発明に係る第１の半導体発光素子は、炭
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、ＡｌＮよりなり、厚さが１０ｎｍ以上且
つ２５ｎｍ以下のバッファ層と、バッファ層の上に形成
され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ≦
１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる第２の半導体層とを備え
ている。
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、ＡｌＮよりなり、厚さが１０ｎｍ以上且
つ２５ｎｍ以下のバッファ層と、バッファ層の上に形成
され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０≦ｘ≦
１の実数であり、ｙは０≦ｙ≦１の実数であり、ｘ＋ｙ
≦１の実数である。）よりなる第２の半導体層とを備え
ている。
【００２５】第１の半導体発光素子によると、炭化ケイ
素よりなる第１の半導体層の上にＡｌＮよりなるバッフ
ァ層が１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長して
いるため、該バッファ層はその結晶性が十分ではなく、
炭化ケイ素よりなる第１の半導体層とバッファ層との界
面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる
第２の半導体層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と第２の半導体層との格子不整
合が緩和されるので、バッファ層の上に成長する窒化ガ
リウム系の第２の半導体層にクラックが生じない。
素よりなる第１の半導体層の上にＡｌＮよりなるバッフ
ァ層が１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長して
いるため、該バッファ層はその結晶性が十分ではなく、
炭化ケイ素よりなる第１の半導体層とバッファ層との界
面及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる
第２の半導体層との界面にそれぞれ転移が生ずる。この
転移によってバッファ層と第２の半導体層との格子不整
合が緩和されるので、バッファ層の上に成長する窒化ガ
リウム系の第２の半導体層にクラックが生じない。
【００２６】第１の半導体発光素子において、第１の半
導体層は炭化ケイ素よりなる基板であり、バッファ層は
基板における炭素原子が露出した露出面であるＣ面に形
成され、Ｃ面の反対側の面であって、シリコン原子が露
出した露出面であるＳｉ面には電極が形成されているこ
とが好ましい。
導体層は炭化ケイ素よりなる基板であり、バッファ層は
基板における炭素原子が露出した露出面であるＣ面に形
成され、Ｃ面の反対側の面であって、シリコン原子が露
出した露出面であるＳｉ面には電極が形成されているこ
とが好ましい。
【００２７】第１の半導体発光素子において、第１の半
導体層は、シリコンよりなる半導体基板の主面が炭化さ
れてなることが好ましい。
導体層は、シリコンよりなる半導体基板の主面が炭化さ
れてなることが好ましい。
【００２８】第１の半導体発光素子において、バッファ
層は不純物がドープされていないノンドープ層であるこ
とが好ましい。
層は不純物がドープされていないノンドープ層であるこ
とが好ましい。
【００２９】本発明に係る第２の半導体発光素子は、炭
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、Ａｌx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ＜
１の実数である。）又はＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層と、バッ
ファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる第２の
半導体層とを備えた半導体発光素子を対象とし、バッフ
ァ層は第１の半導体層における炭素原子が露出した露出
面であるＣ面に形成され、Ｃ面の反対側の面であって、
シリコン原子が露出した露出面であるＳｉ面に電極が形
成されている。
化ケイ素よりなる第１の半導体層と、第１の半導体層の
上に形成され、Ａｌx Ｇａ1-x Ｎ（但し、ｘは０＜ｘ＜
１の実数である。）又はＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層と、バッ
ファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる第２の
半導体層とを備えた半導体発光素子を対象とし、バッフ
ァ層は第１の半導体層における炭素原子が露出した露出
面であるＣ面に形成され、Ｃ面の反対側の面であって、
シリコン原子が露出した露出面であるＳｉ面に電極が形
成されている。
【００３０】第２の半導体発光素子によると、炭化ケイ
素よりなる第１の半導体層の上にＡｌx Ｇａ1-x Ｎ又は
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなるバッファ層が１０ｎ
ｍ以上且つ２５ｎｍ以下の厚さに成長しているため、該
バッファ層はその結晶性が十分ではなく、炭化ケイ素よ
りなる第１の半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半導体
層との界面にそれぞれ転移が生ずる。この転移によって
バッファ層と第２の半導体層との格子不整合が緩和され
るので、バッファ層の上に成長する窒化ガリウム系の第
２の半導体層にクラックが生じない。さらに、第１の半
導体層におけるＣ面には、Ａｌ x Ｇａ 1-x Ｎ又はＡｌ x
Ｇａ 1-x-y Ｉｎ y Ｎよりなるバッファ層及びＡｌ x Ｇａ
1-x-y Ｉｎ y Ｎよりなる第２の半導体層が確実に成長す
ると共に、Ｃ面に比べて酸化しにくいＳｉ面に電極を形
成するため、しきい値電圧の低減化等の電気的特性が向
上する。
素よりなる第１の半導体層の上にＡｌx Ｇａ1-x Ｎ又は
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなるバッファ層が１０ｎ
ｍ以上且つ２５ｎｍ以下の厚さに成長しているため、該
バッファ層はその結晶性が十分ではなく、炭化ケイ素よ
りなる第１の半導体層とバッファ層との界面及びバッフ
ァ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半導体
層との界面にそれぞれ転移が生ずる。この転移によって
バッファ層と第２の半導体層との格子不整合が緩和され
るので、バッファ層の上に成長する窒化ガリウム系の第
２の半導体層にクラックが生じない。さらに、第１の半
導体層におけるＣ面には、Ａｌ x Ｇａ 1-x Ｎ又はＡｌ x
Ｇａ 1-x-y Ｉｎ y Ｎよりなるバッファ層及びＡｌ x Ｇａ
1-x-y Ｉｎ y Ｎよりなる第２の半導体層が確実に成長す
ると共に、Ｃ面に比べて酸化しにくいＳｉ面に電極を形
成するため、しきい値電圧の低減化等の電気的特性が向
上する。
【００３１】
（第１の実施形態）本発明の第１の実施形態について図
面を参照しながら説明する。
面を参照しながら説明する。
【００３２】図１は本発明の第１の実施形態に係る半導
体の製造方法を用いて得られる半導体の断面構成を示し
ている。まず、酸化膜除去工程において、混合比が１０
対１のフッ化アンモニウム（ＮＨ4 Ｆ）とフッ化水素
（ＨＦ）とからなるバッファードフッ酸に、６Ｈ−Ｓｉ
Ｃよりなり、（０００１）面の半導体基板１１を１０分
間浸すことにより、半導体基板１１の表面の酸化膜をエ
ッチング除去する。
体の製造方法を用いて得られる半導体の断面構成を示し
ている。まず、酸化膜除去工程において、混合比が１０
対１のフッ化アンモニウム（ＮＨ4 Ｆ）とフッ化水素
（ＨＦ）とからなるバッファードフッ酸に、６Ｈ−Ｓｉ
Ｃよりなり、（０００１）面の半導体基板１１を１０分
間浸すことにより、半導体基板１１の表面の酸化膜をエ
ッチング除去する。
【００３３】次に、有機金属気相成長（ＭＯＶＰＥ）法
を用いて、半導体基板１１上に所望の半導体を成長させ
る。まず、半導体基板１１を反応炉（図示せず）内のサ
セプタ上に載置する。ここで、半導体基板１１に結晶成
長を行なう主面は、シリコン原子が露出したＳｉ面であ
っても炭素原子が露出したＣ面であってもよい。
を用いて、半導体基板１１上に所望の半導体を成長させ
る。まず、半導体基板１１を反応炉（図示せず）内のサ
セプタ上に載置する。ここで、半導体基板１１に結晶成
長を行なう主面は、シリコン原子が露出したＳｉ面であ
っても炭素原子が露出したＣ面であってもよい。
【００３４】次に、反応炉を真空排気した後、圧力が７
０×１３３．３Ｐａ（但し、１３３．３Ｐａ≒１Ｔｏｒ
ｒ）の水素雰囲気において、半導体基板１１に対して温
度が１１００℃で１５分間の加熱処理を行なって基板表
面をクリーニングする。
０×１３３．３Ｐａ（但し、１３３．３Ｐａ≒１Ｔｏｒ
ｒ）の水素雰囲気において、半導体基板１１に対して温
度が１１００℃で１５分間の加熱処理を行なって基板表
面をクリーニングする。
【００３５】次に、温度を１０９０℃に下げた後、トリ
メチルアルミニウム（ＴＭＡ）を１０μモル／分、アン
モニア（ＮＨ3 ）を２．５Ｌ／分及びキャリア用水素を
２Ｌ／分の割合で反応炉内に供給することにより、半導
体基板１１の主面に単結晶のＡｌＮよりなり、厚さが１
５ｎｍのバッファ層１２を成長させる。
メチルアルミニウム（ＴＭＡ）を１０μモル／分、アン
モニア（ＮＨ3 ）を２．５Ｌ／分及びキャリア用水素を
２Ｌ／分の割合で反応炉内に供給することにより、半導
体基板１１の主面に単結晶のＡｌＮよりなり、厚さが１
５ｎｍのバッファ層１２を成長させる。
【００３６】次に、ＴＭＡの供給を停止すると共に温度
を８００℃に下げた後、ＴＭＡを０．２μモル／分、Ｔ
ＭＧを２μモル／分、トリメチルインジウム(ＴＭＩ)を
２０μモル／分及びＮＨ3 を５Ｌ／分の割合で反応炉内
にそれぞれ供給することにより、半導体基板１１におけ
るバッファ層１２の上にＡｌＧａＩｎＮよりなる単結晶
層１３を成長させる。
を８００℃に下げた後、ＴＭＡを０．２μモル／分、Ｔ
ＭＧを２μモル／分、トリメチルインジウム(ＴＭＩ)を
２０μモル／分及びＮＨ3 を５Ｌ／分の割合で反応炉内
にそれぞれ供給することにより、半導体基板１１におけ
るバッファ層１２の上にＡｌＧａＩｎＮよりなる単結晶
層１３を成長させる。
【００３７】このように、単結晶層１３はＧａＮと格子
定数が一致するように組成を選択できる混晶であるた
め、クラックが生じない高品質な単結晶層１３を用いて
電気的特性及び光学的特性の優れたデバイスを作製でき
る。
定数が一致するように組成を選択できる混晶であるた
め、クラックが生じない高品質な単結晶層１３を用いて
電気的特性及び光学的特性の優れたデバイスを作製でき
る。
【００３８】本願発明者らは、基板にＳｉＣを用いた窒
化ガリウム系の半導体の製造方法について種々の実験及
び検討を重ねた結果、バッファ層１２の膜厚が１０ｎｍ
以上且つ２５ｎｍ以下の場合に限って、該バッファ層１
２の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層１３の表面にクラックが
発生しないという知見を得ている。
化ガリウム系の半導体の製造方法について種々の実験及
び検討を重ねた結果、バッファ層１２の膜厚が１０ｎｍ
以上且つ２５ｎｍ以下の場合に限って、該バッファ層１
２の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層１３の表面にクラックが
発生しないという知見を得ている。
【００３９】以下、この知見について図面を参照しなが
ら詳細に説明する。
ら詳細に説明する。
【００４０】図２はＳｉＣよりなる半導体基板にＡｌＮ
よりなるバッファ層を介在させてＧａＮよりなる単結晶
を形成する半導体の製造方法を用いて得られたＧａＮ単
結晶のクラック密度及び表面平坦性に対するバッファ層
の膜厚の関係を表わしている。図２において、破線１は
１ｃｍ2 当たりのクラック密度を表わし、実線２は表面
平坦性を表わしている。
よりなるバッファ層を介在させてＧａＮよりなる単結晶
を形成する半導体の製造方法を用いて得られたＧａＮ単
結晶のクラック密度及び表面平坦性に対するバッファ層
の膜厚の関係を表わしている。図２において、破線１は
１ｃｍ2 当たりのクラック密度を表わし、実線２は表面
平坦性を表わしている。
【００４１】図２の破線１に示すように、バッファ層の
膜厚が１０ｎｍ以上且つ２５ｎｍ以下の範囲ではＧａＮ
単結晶の表面にクラックが発生しない。これは、バッフ
ァ層の膜厚が１０ｎｍ以下の場合は、図３に示すよう
に、バッファ層の膜厚が小さすぎるため、ＳｉＣよりな
る半導体基板の主面を全面にわたって一様に覆うことが
できず、バッファ層の上に成長するＧａＮ単結晶層の表
面は凹凸状になる。さらに、バッファ層の膜厚が小さい
ため、ＧａＮ単結晶層は、格子定数を基板のＳｉＣに合
わせるように成長し、且つ、ＳｉＣとＧａＮとの格子不
整合率が３％と大きいので、クラックが発生すると思わ
れる。
膜厚が１０ｎｍ以上且つ２５ｎｍ以下の範囲ではＧａＮ
単結晶の表面にクラックが発生しない。これは、バッフ
ァ層の膜厚が１０ｎｍ以下の場合は、図３に示すよう
に、バッファ層の膜厚が小さすぎるため、ＳｉＣよりな
る半導体基板の主面を全面にわたって一様に覆うことが
できず、バッファ層の上に成長するＧａＮ単結晶層の表
面は凹凸状になる。さらに、バッファ層の膜厚が小さい
ため、ＧａＮ単結晶層は、格子定数を基板のＳｉＣに合
わせるように成長し、且つ、ＳｉＣとＧａＮとの格子不
整合率が３％と大きいので、クラックが発生すると思わ
れる。
【００４２】また、バッファ層の膜厚が２５ｎｍ以上の
場合は、該バッファ層の結晶性が十分に向上するため、
該バッファ層の上に成長するＧａＮ単結晶は表面平坦性
がよくなる。しかしながら、ＧａＮ単結晶は、格子定数
をバッファ層のＡｌＮに合わせるように成長し、且つ、
ＡｌＮとＧａＮとの格子不整合率が２％存在するため
に、クラックが発生すると思われる。
場合は、該バッファ層の結晶性が十分に向上するため、
該バッファ層の上に成長するＧａＮ単結晶は表面平坦性
がよくなる。しかしながら、ＧａＮ単結晶は、格子定数
をバッファ層のＡｌＮに合わせるように成長し、且つ、
ＡｌＮとＧａＮとの格子不整合率が２％存在するため
に、クラックが発生すると思われる。
【００４３】本願の特徴である、バッファ層の膜厚が１
０ｎｍ以上且つ２５ｎｍ以下の場合は、ＳｉＣよりなる
半導体基板の主面を全面にわたって覆うことができるも
のの、バッファ層を構成するＡｌＮの結晶性が十分でな
く、半導体基板とバッファ層との界面及びバッファ層と
単結晶層との界面のいずれにも転移等の格子欠陥が発生
する。これにより、バッファ層の上に成長するＧａＮ単
結晶の配向性は、図３におけるＧａＮのＸ線半値幅に示
すように、５分（＝３００ａｒｃ−ｓｅｃ）と他の場合
に比べて悪い値となっている。このように、ＧａＮ単結
晶層は、バッファ層の近傍において転移等の格子欠陥が
発生しながら成長することにより、半導体基板とバッフ
ァ層との間の格子不整合及びバッファ層と単結晶層との
間の格子不整合を緩和している。その結果、ＧａＮ単結
晶層の表面はクラックが発生することなく平坦で且つ良
好となる。
０ｎｍ以上且つ２５ｎｍ以下の場合は、ＳｉＣよりなる
半導体基板の主面を全面にわたって覆うことができるも
のの、バッファ層を構成するＡｌＮの結晶性が十分でな
く、半導体基板とバッファ層との界面及びバッファ層と
単結晶層との界面のいずれにも転移等の格子欠陥が発生
する。これにより、バッファ層の上に成長するＧａＮ単
結晶の配向性は、図３におけるＧａＮのＸ線半値幅に示
すように、５分（＝３００ａｒｃ−ｓｅｃ）と他の場合
に比べて悪い値となっている。このように、ＧａＮ単結
晶層は、バッファ層の近傍において転移等の格子欠陥が
発生しながら成長することにより、半導体基板とバッフ
ァ層との間の格子不整合及びバッファ層と単結晶層との
間の格子不整合を緩和している。その結果、ＧａＮ単結
晶層の表面はクラックが発生することなく平坦で且つ良
好となる。
【００４４】なお、ＳｉＣよりなる半導体基板の主面上
に６００℃程度で成長させた多結晶状のＧａＮ又ＡｌＮ
をバッファ層とし、該バッファ層の上にＧａＮよりなる
単結晶層を成長させても、該単結晶層の表面にクラック
が発生することを実験により確認している。
に６００℃程度で成長させた多結晶状のＧａＮ又ＡｌＮ
をバッファ層とし、該バッファ層の上にＧａＮよりなる
単結晶層を成長させても、該単結晶層の表面にクラック
が発生することを実験により確認している。
【００４５】ところで、本実施形態に係るＡｌＮよりな
るバッファ層１２は、その成長温度を１０００℃以上と
しており、該バッファ層１２が単結晶となるため、従来
のように６００℃の低温で成長した多結晶状のバッファ
層と異なり、導伝性を有している。その結果、半導体基
板１１の主面と反対側の面から電流を注入することが可
能となる。
るバッファ層１２は、その成長温度を１０００℃以上と
しており、該バッファ層１２が単結晶となるため、従来
のように６００℃の低温で成長した多結晶状のバッファ
層と異なり、導伝性を有している。その結果、半導体基
板１１の主面と反対側の面から電流を注入することが可
能となる。
【００４６】さらに、バッファ層１２にはクラックを防
止するため不純物がドーピングされていないにもかかわ
らず、１０ｎｍ以上２５ｎｍ以下の膜厚としているた
め、図４（ａ）に示すように、バッファ層１２にトンネ
ル電流が流れて、低抵抗で電流を注入することができ
る。
止するため不純物がドーピングされていないにもかかわ
らず、１０ｎｍ以上２５ｎｍ以下の膜厚としているた
め、図４（ａ）に示すように、バッファ層１２にトンネ
ル電流が流れて、低抵抗で電流を注入することができ
る。
【００４７】ここで、図４（ａ）及び（ｂ）は本実施形
態に係る半導体の製造方法を用いて得られる、ｎ型Ｓｉ
Ｃよりなる半導体基板の上に形成されたｐ型ＧａＮ層と
ｎ型ＧａＮ層とからなるｐ−ｎ接合における電流電圧特
性を表わし、図４（ａ）はＡｌＮよりなるバッファ層の
膜厚が１５ｎｍの場合を表わし、図４（ｂ）は該バッフ
ァ層の膜厚が２００ｎｍの場合を表わしている。ただ
し、図４（ａ）に示すように、バッファ層の膜厚が１５
ｎｍの場合は、優れた整流特性を示し、一方、図４
（ｂ）に示すように、バッファ層の膜厚が２００ｎｍの
場合は、クラックに起因するリーク電流が発生して、ｐ
−ｎ接合特有の整流特性を全く示していないことがわか
る。
態に係る半導体の製造方法を用いて得られる、ｎ型Ｓｉ
Ｃよりなる半導体基板の上に形成されたｐ型ＧａＮ層と
ｎ型ＧａＮ層とからなるｐ−ｎ接合における電流電圧特
性を表わし、図４（ａ）はＡｌＮよりなるバッファ層の
膜厚が１５ｎｍの場合を表わし、図４（ｂ）は該バッフ
ァ層の膜厚が２００ｎｍの場合を表わしている。ただ
し、図４（ａ）に示すように、バッファ層の膜厚が１５
ｎｍの場合は、優れた整流特性を示し、一方、図４
（ｂ）に示すように、バッファ層の膜厚が２００ｎｍの
場合は、クラックに起因するリーク電流が発生して、ｐ
−ｎ接合特有の整流特性を全く示していないことがわか
る。
【００４８】以下、本発明の第１の実施形態の第１変形
例について図面を参照しながら説明する。
例について図面を参照しながら説明する。
【００４９】図５（ａ）は第１の実施形態の第１変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＧａＮよりなり、厚さが１
０ｎｍ以上且つ２５ｎｍ以下のバッファ層２２と、Ａｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順次形
成されている。この半導体の製造方法は、第１の実施形
態と同様に行なうことができ、バッファ層２２の成長工
程においてＴＭＡと共にＴＭＧを供給すればよい。
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＧａＮよりなり、厚さが１
０ｎｍ以上且つ２５ｎｍ以下のバッファ層２２と、Ａｌ
x Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順次形
成されている。この半導体の製造方法は、第１の実施形
態と同様に行なうことができ、バッファ層２２の成長工
程においてＴＭＡと共にＴＭＧを供給すればよい。
【００５０】本変形例によると、ＡｌＧａＮよりなるバ
ッファ層は、その格子定数がＳｉＣとＧａＮとの間の値
をとるため、ＳｉＣとＧａＮとの格子不整合率の約３％
を緩和するバッファ層として有効である。
ッファ層は、その格子定数がＳｉＣとＧａＮとの間の値
をとるため、ＳｉＣとＧａＮとの格子不整合率の約３％
を緩和するバッファ層として有効である。
【００５１】以下、本発明の第１の実施形態の第２変形
例について図面を参照しながら説明する。
例について図面を参照しながら説明する。
【００５２】図５（ｂ）は第１の実施形態の第２変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２３と、Ａ
ｌＧａＮよりなり、厚さが１０ｎｍ以上且つ２５ｎｍ以
下の第２のバッファ層２４と、Ａｌx Ｇａ1-x-y Ｉｎy
Ｎ（但し、ｘは０≦ｘ＜１の実数であり、ｙは０＜ｙ≦
１の実数であり、ｘ＋ｙ≦１の実数である。）よりなる
単結晶層１３とが順次形成されている。この半導体の製
造方法は、第１の実施形態と同様に行なうことができ、
第１のバッファ層成長工程の後に、ＴＭＡと共にＴＭＧ
を供給する第２のバッファ層成長工程を行なえばよい。
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２３と、Ａ
ｌＧａＮよりなり、厚さが１０ｎｍ以上且つ２５ｎｍ以
下の第２のバッファ層２４と、Ａｌx Ｇａ1-x-y Ｉｎy
Ｎ（但し、ｘは０≦ｘ＜１の実数であり、ｙは０＜ｙ≦
１の実数であり、ｘ＋ｙ≦１の実数である。）よりなる
単結晶層１３とが順次形成されている。この半導体の製
造方法は、第１の実施形態と同様に行なうことができ、
第１のバッファ層成長工程の後に、ＴＭＡと共にＴＭＧ
を供給する第２のバッファ層成長工程を行なえばよい。
【００５３】本変形例は単結晶層１３の組成のうち格子
定数が大きくなるＩｎの組成を必須としている。従っ
て、第１のバッファ層２３を構成するＡｌＮは、ＳｉＣ
との格子不整合率が約１％と非常に小さいため、ＡｌＧ
ａＮよりなる第２のバッファ層２４がＧａＮに近い組成
を有し格子定数が大きい場合でも、第１のバッファ層２
３が第２のバッファ層２４と半導体基板１１との間の格
子整合性を向上させるので、その結果、単結晶層１３の
結晶性をさらに高めることができる。
定数が大きくなるＩｎの組成を必須としている。従っ
て、第１のバッファ層２３を構成するＡｌＮは、ＳｉＣ
との格子不整合率が約１％と非常に小さいため、ＡｌＧ
ａＮよりなる第２のバッファ層２４がＧａＮに近い組成
を有し格子定数が大きい場合でも、第１のバッファ層２
３が第２のバッファ層２４と半導体基板１１との間の格
子整合性を向上させるので、その結果、単結晶層１３の
結晶性をさらに高めることができる。
【００５４】図６（ａ）は第１の実施形態の第３変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層２５と、
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順
次形成されている。この半導体の製造方法は、第１の実
施形態と同様に行なうことができ、バッファ層２５の成
長工程においてＴＭＡと共にＴＭＧ及びＴＭＩを供給す
ればよい。
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１の実
数であり、ｘ＋ｙ＜１の実数である。）よりなり、厚さ
が１０ｎｍ以上且つ２５ｎｍ以下のバッファ層２５と、
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３とが順
次形成されている。この半導体の製造方法は、第１の実
施形態と同様に行なうことができ、バッファ層２５の成
長工程においてＴＭＡと共にＴＭＧ及びＴＭＩを供給す
ればよい。
【００５５】バッファ層２５の混晶組成は、該バッファ
層２５の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりな
る単結晶層１３の混晶組成と同一であってもよいが、さ
らに、バッファ層２５の格子定数は、ＡｌＮの格子定数
により近い値、すなわち、ＳｉＣの格子定数により近い
値が好ましい。このようにすると、バッファ層２５が半
導体基板１１と単結晶層１３との間の格子不整合を確実
に緩和するため、高品質な単結晶１３が得られる。
層２５の上に成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりな
る単結晶層１３の混晶組成と同一であってもよいが、さ
らに、バッファ層２５の格子定数は、ＡｌＮの格子定数
により近い値、すなわち、ＳｉＣの格子定数により近い
値が好ましい。このようにすると、バッファ層２５が半
導体基板１１と単結晶層１３との間の格子不整合を確実
に緩和するため、高品質な単結晶１３が得られる。
【００５６】本変形例によると、バッファ層２５には不
純物がドーピングされていないため、該バッファ層２５
の上にクラッド層や活性層等のデバイスを構成する単結
晶層１３を成長させてもクラックが生じない。
純物がドーピングされていないため、該バッファ層２５
の上にクラッド層や活性層等のデバイスを構成する単結
晶層１３を成長させてもクラックが生じない。
【００５７】以下、本発明の第１の実施形態の第４変形
例について図面を参照しながら説明する。
例について図面を参照しながら説明する。
【００５８】図６（ｂ）は第１の実施形態の第４変形例
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２６と、Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜１の実数
であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実
数である。）よりなり、厚さが１０ｎｍ以上且つ２５ｎ
ｍ以下の第２のバッファ層２７と、Ａｌx Ｇａ1-x-y Ｉ
ｎy Ｎよりなる単結晶層１３とが順次形成されている。
この半導体の製造方法は、第１の実施形態と同様に行な
うことができ、第１のバッファ層成長工程の後に、ＴＭ
Ａと共にＴＭＧ及びＴＭＩを供給する第２のバッファ層
成長工程を行なえばよい。
に係る半導体の製造方法を用いて得られる半導体の断面
構成を示し、６Ｈ−ＳｉＣよりなり、（０００１）面の
半導体基板１１の上に、ＡｌＮよりなり、厚さが１０ｎ
ｍ以上且つ２５ｎｍ以下の第１のバッファ層２６と、Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜１の実数
であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実
数である。）よりなり、厚さが１０ｎｍ以上且つ２５ｎ
ｍ以下の第２のバッファ層２７と、Ａｌx Ｇａ1-x-y Ｉ
ｎy Ｎよりなる単結晶層１３とが順次形成されている。
この半導体の製造方法は、第１の実施形態と同様に行な
うことができ、第１のバッファ層成長工程の後に、ＴＭ
Ａと共にＴＭＧ及びＴＭＩを供給する第２のバッファ層
成長工程を行なえばよい。
【００５９】本変形例によると、第１のバッファ層２６
を構成するＡｌＮはＳｉＣとの格子不整合率が約１％で
あって、窒化ガリウム系化合物半導体としては最も小さ
いため、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層２７の格子整合性を向上させるので、単結晶層１
３の結晶性をさらに向上させることができる。
を構成するＡｌＮはＳｉＣとの格子不整合率が約１％で
あって、窒化ガリウム系化合物半導体としては最も小さ
いため、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２のバッ
ファ層２７の格子整合性を向上させるので、単結晶層１
３の結晶性をさらに向上させることができる。
【００６０】なお、本実施形態及び各変形例において、
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３を成長
させる基板としてＳｉＣを用いたが、Ｓｉよりなる基板
の主面を炭化することによって、ＳｉＣよりなる半導体
層を形成し、該半導体層の上にＡｌＮよりなるバッファ
層を形成しても同様の効果を得ることができる。これに
より、ＳｉＣよりなる高価な半導体基板を用いることな
く、極めて入手しやすいＳｉよりなる半導体基板を用い
て高品質な窒化ガリウム系半導体を確実に得ることがで
きる。
Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層１３を成長
させる基板としてＳｉＣを用いたが、Ｓｉよりなる基板
の主面を炭化することによって、ＳｉＣよりなる半導体
層を形成し、該半導体層の上にＡｌＮよりなるバッファ
層を形成しても同様の効果を得ることができる。これに
より、ＳｉＣよりなる高価な半導体基板を用いることな
く、極めて入手しやすいＳｉよりなる半導体基板を用い
て高品質な窒化ガリウム系半導体を確実に得ることがで
きる。
【００６１】以下、本実施形態における酸化膜除去工程
の効果について図面を参照しながら説明する。
の効果について図面を参照しながら説明する。
【００６２】図７は本実施形態に係る半導体の製造方法
を用いて得られる半導体の表面平坦性を表わし、図７
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、図７（ｂ）は
該半導体基板における炭素原子が露出したＣ面にバッフ
ァ層を介在させて成長させたＧａＮ単結晶層の表面平坦
性を表わしている。図７（ａ）において、曲線３は本実
施形態に係る酸化膜除去処理が行なわれたＧａＮ単結晶
層のＳｉ面の表面平坦性を表わし、曲線４は酸化膜除去
処理が行なわれていないＧａＮ単結晶層のＳｉ面の表面
平坦性を表わしている。また、図７（ｂ）において、曲
線５は本実施形態に係る酸化膜除去処理が行なわれたＧ
ａＮ単結晶層のＣ面の表面平坦性を表わし、曲線６は酸
化膜除去処理が行なわれていないＧａＮ単結晶層のＣ面
の表面平坦性を表わしている。
を用いて得られる半導体の表面平坦性を表わし、図７
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、図７（ｂ）は
該半導体基板における炭素原子が露出したＣ面にバッフ
ァ層を介在させて成長させたＧａＮ単結晶層の表面平坦
性を表わしている。図７（ａ）において、曲線３は本実
施形態に係る酸化膜除去処理が行なわれたＧａＮ単結晶
層のＳｉ面の表面平坦性を表わし、曲線４は酸化膜除去
処理が行なわれていないＧａＮ単結晶層のＳｉ面の表面
平坦性を表わしている。また、図７（ｂ）において、曲
線５は本実施形態に係る酸化膜除去処理が行なわれたＧ
ａＮ単結晶層のＣ面の表面平坦性を表わし、曲線６は酸
化膜除去処理が行なわれていないＧａＮ単結晶層のＣ面
の表面平坦性を表わしている。
【００６３】図７（ａ）における曲線４及び図７（ｂ）
における曲線６に示すように、結晶成長前に、ＳｉＣよ
りなる半導体基板の酸化膜除去処理が施されなかった場
合は、酸化膜により均一な２次元成長が起こらずに表面
平坦性が悪いことがわかる。特に、図７（ｂ）の曲線６
に示すように、Ｃ面の場合はＳｉ面に比べて酸化されや
すく表面の凹凸が大きくなるため、量子井戸等の微細な
デバイス構造を形成する結晶成長は困難である。
における曲線６に示すように、結晶成長前に、ＳｉＣよ
りなる半導体基板の酸化膜除去処理が施されなかった場
合は、酸化膜により均一な２次元成長が起こらずに表面
平坦性が悪いことがわかる。特に、図７（ｂ）の曲線６
に示すように、Ｃ面の場合はＳｉ面に比べて酸化されや
すく表面の凹凸が大きくなるため、量子井戸等の微細な
デバイス構造を形成する結晶成長は困難である。
【００６４】しかしながら、本実施形態に示したよう
に、バッファードフッ酸を用いてＳｉＣよりなる半導体
基板の表面の酸化膜を除去することにより、該半導体基
板におけるＳｉ面及びＣ面の表面平坦性を共に著しく向
上させることができる。
に、バッファードフッ酸を用いてＳｉＣよりなる半導体
基板の表面の酸化膜を除去することにより、該半導体基
板におけるＳｉ面及びＣ面の表面平坦性を共に著しく向
上させることができる。
【００６５】なお、本実施形態においては、半導体結晶
の成長にＭＯＶＰＥ法を用いたがこれに限るものではな
い。すなわち、本発明は、ＡｌＮよりなるバッファ層の
所定の膜厚が、該バッファ層の上に成長するＧａＮ系の
結晶性を向上させるのであって、例えば、液相や分子線
を用いたエピタキシー法であっても同様の効果を有する
ことは言うまでもない。
の成長にＭＯＶＰＥ法を用いたがこれに限るものではな
い。すなわち、本発明は、ＡｌＮよりなるバッファ層の
所定の膜厚が、該バッファ層の上に成長するＧａＮ系の
結晶性を向上させるのであって、例えば、液相や分子線
を用いたエピタキシー法であっても同様の効果を有する
ことは言うまでもない。
【００６６】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００６７】図８は本発明の第２の実施形態に係る半導
体発光素子である半導体レーザ素子の断面構成を示して
おり、ＳｉＣよりなる半導体基板のＣ面に窒化ガリウム
系半導体結晶が成長し、該半導体基板のＳｉ面に電極が
形成されている。
体発光素子である半導体レーザ素子の断面構成を示して
おり、ＳｉＣよりなる半導体基板のＣ面に窒化ガリウム
系半導体結晶が成長し、該半導体基板のＳｉ面に電極が
形成されている。
【００６８】本実施形態に係る半導体レーザ素子の製造
方法の概略を説明する。まず、気相成長を行なう前に、
酸化膜除去工程において、混合比が１０対１のフッ化ア
ンモニウム（ＮＨ4 Ｆ）とフッ化水素（ＨＦ）とからな
るバッファードフッ酸に、６Ｈ−ＳｉＣよりなり、（０
００１）面のｎ型半導体基板３１を１０分間浸すことに
より、ｎ型半導体基板３１の表面の酸化膜をエッチング
除去する。
方法の概略を説明する。まず、気相成長を行なう前に、
酸化膜除去工程において、混合比が１０対１のフッ化ア
ンモニウム（ＮＨ4 Ｆ）とフッ化水素（ＨＦ）とからな
るバッファードフッ酸に、６Ｈ−ＳｉＣよりなり、（０
００１）面のｎ型半導体基板３１を１０分間浸すことに
より、ｎ型半導体基板３１の表面の酸化膜をエッチング
除去する。
【００６９】次に、ｎ型半導体基板３１のＣ面３１ａを
主面として該ｎ型半導体基板３１を反応炉内の加熱用サ
セプタに載置した後、前述した第１の実施形態と同様の
ＭＯＶＰＥ法を用いて、ｎ型半導体基板３１のＣ面３１
ａに各半導体層を順次成長させる。すなわち、図８に示
すように、ｎ型半導体基板３１のＣ面３１ａの上に、該
ｎ型半導体基板３１とその上に成長させる窒化ガリウム
系半導体との格子整合を図るための、厚さが１０ｎｍ以
上且つ２５ｎｍ以下で、ＡｌＮよりなるバッファ層３２
と、ｎ型Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生した
レーザ光を導波するためのｎ型クラッド層３３と、ｎ型
ＧａＮよりなり、キャリアを効率よく注入するためのｎ
型ガイド層３４と、ＩｎＧａＮよりなり、レーザ光を発
生させる活性層３５と、ｐ型ＧａＮよりなり、キャリア
を効率よく注入するためのｐ型ガイド層３６と、ｐ型Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生したレーザ光を
ｎ型クラッド層３３と共に導波するためのｐ型クラッド
層３７と、ｐ型ＧａＮよりなり、電極とオーミック接触
を図るｐ型コンタクト層３８とを順次成長させる。その
後、ｐ型コンタクト層３８の上にｐ型電極３９を形成す
ると共に、ｎ型半導体基板３１のＳｉ面３１ｂにｎ型電
極４０を形成する。
主面として該ｎ型半導体基板３１を反応炉内の加熱用サ
セプタに載置した後、前述した第１の実施形態と同様の
ＭＯＶＰＥ法を用いて、ｎ型半導体基板３１のＣ面３１
ａに各半導体層を順次成長させる。すなわち、図８に示
すように、ｎ型半導体基板３１のＣ面３１ａの上に、該
ｎ型半導体基板３１とその上に成長させる窒化ガリウム
系半導体との格子整合を図るための、厚さが１０ｎｍ以
上且つ２５ｎｍ以下で、ＡｌＮよりなるバッファ層３２
と、ｎ型Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生した
レーザ光を導波するためのｎ型クラッド層３３と、ｎ型
ＧａＮよりなり、キャリアを効率よく注入するためのｎ
型ガイド層３４と、ＩｎＧａＮよりなり、レーザ光を発
生させる活性層３５と、ｐ型ＧａＮよりなり、キャリア
を効率よく注入するためのｐ型ガイド層３６と、ｐ型Ａ
ｌx Ｇａ1-x-y Ｉｎy Ｎよりなり、発生したレーザ光を
ｎ型クラッド層３３と共に導波するためのｐ型クラッド
層３７と、ｐ型ＧａＮよりなり、電極とオーミック接触
を図るｐ型コンタクト層３８とを順次成長させる。その
後、ｐ型コンタクト層３８の上にｐ型電極３９を形成す
ると共に、ｎ型半導体基板３１のＳｉ面３１ｂにｎ型電
極４０を形成する。
【００７０】ＩｎＧａＮよりなる活性層３５のＩｎ組成
は約２０％で、レーザ光の発光波長は４１０ｎｍ〜４２
０ｎｍである。
は約２０％で、レーザ光の発光波長は４１０ｎｍ〜４２
０ｎｍである。
【００７１】以下、ｎ型半導体基板３１におけるＳｉ面
に各半導体結晶層をそれぞれ成長させて比較用の半導体
レーザ素子を作製し、本実施形態の半導体レーザ素子と
比較検討した結果を示す。
に各半導体結晶層をそれぞれ成長させて比較用の半導体
レーザ素子を作製し、本実施形態の半導体レーザ素子と
比較検討した結果を示す。
【００７２】図９は本実施形態に係る半導体レーザ素子
及び比較用の半導体レーザ素子の電流電圧特性を表わ
し、曲線７は本実施形態に係る半導体レーザ素子であ
り、曲線８は比較用の半導体レーザ素子である。曲線７
に示すように、ｎ型半導体基板３１におけるＣ面３１ａ
上に結晶成長をさせると共に該Ｃ面３１ａの反対側の面
であるＳｉ面３１ｂ上にｎ型電極４０を形成する場合の
方が、曲線８に示すように、ｎ型半導体基板３１におけ
るＳｉ面３１ｂ上に結晶成長をさせると共に該Ｓｉ面３
１ｂの反対側の面であるＣ面３１ａ上にｎ型電極４０を
形成する場合に比べて、しきい値電圧及び電気抵抗が小
さくなり特性が向上することがわかる。これは、ｎ型半
導体基板３１の主面の反対側の面がＣ面であると酸化さ
れやすくなり、該Ｃ面に自然に形成される酸化膜により
接触抵抗が増大するためであると考えられる。
及び比較用の半導体レーザ素子の電流電圧特性を表わ
し、曲線７は本実施形態に係る半導体レーザ素子であ
り、曲線８は比較用の半導体レーザ素子である。曲線７
に示すように、ｎ型半導体基板３１におけるＣ面３１ａ
上に結晶成長をさせると共に該Ｃ面３１ａの反対側の面
であるＳｉ面３１ｂ上にｎ型電極４０を形成する場合の
方が、曲線８に示すように、ｎ型半導体基板３１におけ
るＳｉ面３１ｂ上に結晶成長をさせると共に該Ｓｉ面３
１ｂの反対側の面であるＣ面３１ａ上にｎ型電極４０を
形成する場合に比べて、しきい値電圧及び電気抵抗が小
さくなり特性が向上することがわかる。これは、ｎ型半
導体基板３１の主面の反対側の面がＣ面であると酸化さ
れやすくなり、該Ｃ面に自然に形成される酸化膜により
接触抵抗が増大するためであると考えられる。
【００７３】このように、本実施形態によると、ＳｉＣ
よりなるｎ型半導体基板３１を用いて窒化ガリウム系半
導体レーザ素子を作製する際に、結晶成長を行なう主面
をＣ面３１ａとし、電極を形成する面を主面とは反対側
のＳｉ面３１ｂとすることにより、電気的特性を向上さ
せることができる。その結果、室温において４１０ｎｍ
〜４２０ｎｍの紫色で連続的に発振する窒化ガリウム系
半導体レーザ素子を確実に実現することができる。
よりなるｎ型半導体基板３１を用いて窒化ガリウム系半
導体レーザ素子を作製する際に、結晶成長を行なう主面
をＣ面３１ａとし、電極を形成する面を主面とは反対側
のＳｉ面３１ｂとすることにより、電気的特性を向上さ
せることができる。その結果、室温において４１０ｎｍ
〜４２０ｎｍの紫色で連続的に発振する窒化ガリウム系
半導体レーザ素子を確実に実現することができる。
【００７４】また、ＡｌＮよりなるバッファ層３２は、
不純物ドーピングを行なわない方がデバイス構造となる
各単結晶層の表面にはクラックが極めて生じにくくなる
が、該ッファ層３２に不純物ドーピングを行なったとし
ても、本実施形態のように該バッファ層３２の膜厚を１
０ｎｍ以上で２５ｎｍ以下とすることにより、十分にク
ラックを低減する効果がある。
不純物ドーピングを行なわない方がデバイス構造となる
各単結晶層の表面にはクラックが極めて生じにくくなる
が、該ッファ層３２に不純物ドーピングを行なったとし
ても、本実施形態のように該バッファ層３２の膜厚を１
０ｎｍ以上で２５ｎｍ以下とすることにより、十分にク
ラックを低減する効果がある。
【００７５】また、ＳｉＣよりなる半導体基板３１の表
面酸化膜のエッチング除去にバッファードフッ酸を用い
たが、他の酸やアルカリであっても同様の効果が得られ
ることは言うまでもない。
面酸化膜のエッチング除去にバッファードフッ酸を用い
たが、他の酸やアルカリであっても同様の効果が得られ
ることは言うまでもない。
【００７６】また、本実施形態に係る発光素子を半導体
レーザ素子としたがこれに限らず、窒化ガリウム系電気
デバイスの作製に効果があることはいうまでもない。
レーザ素子としたがこれに限らず、窒化ガリウム系電気
デバイスの作製に効果があることはいうまでもない。
【００７７】
【発明の効果】本発明に係る第１の半導体の製造方法に
よると、１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長し
たＡｌＮよりなるバッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層とバッファ層との界面
及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層との界面にそれぞれ転移
が生ずる。この転移によってバッファ層と単結晶層との
格子不整合が緩和されるため、バッファ層上に成長する
単結晶層にクラックが入らないので、表面平坦性に優れ
た良質の単結晶層を得ることができる。
よると、１０ｎｍ以上且つ２５ｎｍ以下の厚さに成長し
たＡｌＮよりなるバッファ層はその結晶性が十分ではな
く、炭化ケイ素よりなる半導体層とバッファ層との界面
及びバッファ層とＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ
は０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実数であ
り、ｘ＋ｙ≦１の実数である。以下、この項において同
様とする。）よりなる単結晶層との界面にそれぞれ転移
が生ずる。この転移によってバッファ層と単結晶層との
格子不整合が緩和されるため、バッファ層上に成長する
単結晶層にクラックが入らないので、表面平坦性に優れ
た良質の単結晶層を得ることができる。
【００７８】第１の半導体の製造方法において、バッフ
ァ層成長工程が、バッファ層を１０００℃以上の温度で
成長させる工程を含むと、ＡｌＮよりなるバッファ層が
単結晶となるため、多結晶状のバッファ層と異なり導伝
性を有するので、半導体基板の主面と反対側の面から電
流を注入できる。このため、デバイスを作製する際に、
半導体基板をｎ型にしたｐ−ｎ接合の構成が容易とな
る。
ァ層成長工程が、バッファ層を１０００℃以上の温度で
成長させる工程を含むと、ＡｌＮよりなるバッファ層が
単結晶となるため、多結晶状のバッファ層と異なり導伝
性を有するので、半導体基板の主面と反対側の面から電
流を注入できる。このため、デバイスを作製する際に、
半導体基板をｎ型にしたｐ−ｎ接合の構成が容易とな
る。
【００７９】第１の半導体の製造方法において、バッフ
ァ層成長工程が、バッファ層を不純物をドープすること
なく成長させる工程を含むと、バッファ層の上に成長す
る単結晶にクラックが極めて生じにくくなる。また、バ
ッファ層がノンドープであっても、該バッファ層の厚さ
が１０ｎｍ〜２５ｎｍであるため、該バッファ層にトン
ネル電流が流れるので、半導体基板のバッファ層側の主
面と反対側の面に電極を形成することができ、構造が簡
単になる。
ァ層成長工程が、バッファ層を不純物をドープすること
なく成長させる工程を含むと、バッファ層の上に成長す
る単結晶にクラックが極めて生じにくくなる。また、バ
ッファ層がノンドープであっても、該バッファ層の厚さ
が１０ｎｍ〜２５ｎｍであるため、該バッファ層にトン
ネル電流が流れるので、半導体基板のバッファ層側の主
面と反対側の面に電極を形成することができ、構造が簡
単になる。
【００８０】本発明に係る第２の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、バッファ層のＡｌＧａＮはその格子定数がＳｉＣ
とＧａＮとの間の値で成長するため、バッファ層の上に
成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の
格子不整合をさらに緩和するので、一層高品質な窒化ガ
リウム系単結晶層を得ることができる。
ると、第１の半導体の製造方法と同様の効果が得られる
上に、バッファ層のＡｌＧａＮはその格子定数がＳｉＣ
とＧａＮとの間の値で成長するため、バッファ層の上に
成長するＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層の
格子不整合をさらに緩和するので、一層高品質な窒化ガ
リウム系単結晶層を得ることができる。
【００８１】本発明に係る第３の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層は、
該単結晶層のＩｎの組成を表わすｙが非零であることか
ら、格子定数が大きくなるＩｎの組成を必須としてお
り、第１のバッファ層のＡｌＮはＳｉＣとの格子不整合
率が約１％と窒化ガリウム系化合物半導体としては最も
小さいため、第２のバッファ層の格子定数を相対的に大
きくしても、半導体基板と単結晶層との格子整合性が向
上するので、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０
≦ｘ＜１の実数であり、ｙは０＜ｙ≦１の実数であり、
ｘ＋ｙ≦１の実数である。）よりなる単結晶層の結晶性
をさらに向上させることができる。
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎよりなる単結晶層は、
該単結晶層のＩｎの組成を表わすｙが非零であることか
ら、格子定数が大きくなるＩｎの組成を必須としてお
り、第１のバッファ層のＡｌＮはＳｉＣとの格子不整合
率が約１％と窒化ガリウム系化合物半導体としては最も
小さいため、第２のバッファ層の格子定数を相対的に大
きくしても、半導体基板と単結晶層との格子整合性が向
上するので、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０
≦ｘ＜１の実数であり、ｙは０＜ｙ≦１の実数であり、
ｘ＋ｙ≦１の実数である。）よりなる単結晶層の結晶性
をさらに向上させることができる。
【００８２】本発明に係る第４の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜
１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ
＜１の実数である。）よりなるバッファ層には不純物が
ドーピングされていないため、該バッファ層の上にデバ
イスの構成要素となる、Ａｌx Ｇａ1-x-y Ｉｎy Ｎより
なる単結晶層を成長させてもクラックが生じない。
ると、第１の半導体の製造方法と同様の効果が得られる
上に、Ａｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜
１の実数であり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ
＜１の実数である。）よりなるバッファ層には不純物が
ドーピングされていないため、該バッファ層の上にデバ
イスの構成要素となる、Ａｌx Ｇａ1-x-y Ｉｎy Ｎより
なる単結晶層を成長させてもクラックが生じない。
【００８３】第４の半導体の製造方法において、バッフ
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むと、バッファ層が基
板と単結晶層との格子不整合を確実に緩和するので、単
結晶層の結晶が良質となる。
ァ層成長工程は、バッファ層を、該バッファ層の格子定
数がＡｌＮの格子定数と単結晶層の格子定数との間の値
となるように成長させる工程を含むと、バッファ層が基
板と単結晶層との格子不整合を確実に緩和するので、単
結晶層の結晶が良質となる。
【００８４】本発明に係る第５の半導体の製造方法によ
ると、第１の半導体の製造方法と同様の効果が得られる
上に、第２のバッファ層のＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１
の実数であり、ｘ＋ｙ＜１の実数である。）は第１のバ
ッファ層のＡｌＮの格子定数とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層の格子定数との間の値をとるように
成長させるため、第１のバッファ層と単結晶層との格子
整合性が高まるので、単結晶層の結晶性をさらに向上さ
せることができる。
ると、第１の半導体の製造方法と同様の効果が得られる
上に、第２のバッファ層のＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１
の実数であり、ｘ＋ｙ＜１の実数である。）は第１のバ
ッファ層のＡｌＮの格子定数とＡｌx Ｇａ1-x-y Ｉｎy
Ｎよりなる単結晶層の格子定数との間の値をとるように
成長させるため、第１のバッファ層と単結晶層との格子
整合性が高まるので、単結晶層の結晶性をさらに向上さ
せることができる。
【００８５】発明に係る第６の半導体の製造方法による
と、ＳｉＣよりなる半導体基板におけるＳｉ面よりも酸
化しやすいＣ面であっても、該Ｃ面上にＡｌx Ｇａ
1-x-y Ｉｎy Ｎよりなる半導体層をクラックが生じない
ように成長させることができるため、該半導体層を活性
層やクラッド層等のデバイス構造として成長させれば、
特性に優れるデバイスを確実に得ることができる。
と、ＳｉＣよりなる半導体基板におけるＳｉ面よりも酸
化しやすいＣ面であっても、該Ｃ面上にＡｌx Ｇａ
1-x-y Ｉｎy Ｎよりなる半導体層をクラックが生じない
ように成長させることができるため、該半導体層を活性
層やクラッド層等のデバイス構造として成長させれば、
特性に優れるデバイスを確実に得ることができる。
【００８６】第６の半導体の製造方法において、ＳｉＣ
よりなる半導体基板におけるＣ面の反対側の面であっ
て、シリコン原子が露出した露出面であるＳｉ面に電極
となる導体膜を形成する導体膜形成工程をさらに備えて
いると、Ｃ面に比べて酸化しにくいＳｉ面に電極を形成
するため、しきい値電圧の低減化等の電気的特性が向上
する。
よりなる半導体基板におけるＣ面の反対側の面であっ
て、シリコン原子が露出した露出面であるＳｉ面に電極
となる導体膜を形成する導体膜形成工程をさらに備えて
いると、Ｃ面に比べて酸化しにくいＳｉ面に電極を形成
するため、しきい値電圧の低減化等の電気的特性が向上
する。
【００８７】本発明に係る第１又は第２の半導体発光素
子によると、バッファ層の上に成長する窒化ガリウム系
の第２の半導体層にはクラックが生じないため、該第２
の半導体層を活性層やクラッド層等のデバイス構造とし
て成長させれば、特性に優れる光デバイスを確実に得る
ことができる。
子によると、バッファ層の上に成長する窒化ガリウム系
の第２の半導体層にはクラックが生じないため、該第２
の半導体層を活性層やクラッド層等のデバイス構造とし
て成長させれば、特性に優れる光デバイスを確実に得る
ことができる。
【００８８】第１の半導体発光素子において、第１の半
導体層は炭化ケイ素よりなる基板であり、該基板におけ
る炭素原子が露出した露出面であるＣ面にバッファ層が
形成され、Ｃ面の反対側の面であって、シリコン原子が
露出した露出面であるＳｉ面に電極が形成されている
と、半導体基板におけるＣ面には、ＡｌＮよりなるバッ
ファ層及びＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半
導体層が確実に成長すると共に、Ｃ面に比べて酸化しに
くいＳｉ面に電極を形成するため、しきい値電圧の低減
化等の電気的特性が向上する。
導体層は炭化ケイ素よりなる基板であり、該基板におけ
る炭素原子が露出した露出面であるＣ面にバッファ層が
形成され、Ｃ面の反対側の面であって、シリコン原子が
露出した露出面であるＳｉ面に電極が形成されている
と、半導体基板におけるＣ面には、ＡｌＮよりなるバッ
ファ層及びＡｌx Ｇａ1-x-y Ｉｎy Ｎよりなる第２の半
導体層が確実に成長すると共に、Ｃ面に比べて酸化しに
くいＳｉ面に電極を形成するため、しきい値電圧の低減
化等の電気的特性が向上する。
【００８９】第１の半導体発光素子において、第１の半
導体層はシリコンよりなる基板の主面が炭化されてなる
と、ＳｉＣよりなる半導体基板に比べて極めて入手しや
すいシリコンよりなる基板を用いて、窒化ガリウム系半
導体発光素子を得ることができる。
導体層はシリコンよりなる基板の主面が炭化されてなる
と、ＳｉＣよりなる半導体基板に比べて極めて入手しや
すいシリコンよりなる基板を用いて、窒化ガリウム系半
導体発光素子を得ることができる。
【００９０】第１の半導体発光素子において、バッファ
層は不純物がドープされていないノンドープ層である
と、デバイスを構成する単結晶層の表面にはクラックが
極めて生じにくくなる。
層は不純物がドープされていないノンドープ層である
と、デバイスを構成する単結晶層の表面にはクラックが
極めて生じにくくなる。
【図１】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる窒化ガリウム系半導体を示す構成断
面図である。
法を用いて得られる窒化ガリウム系半導体を示す構成断
面図である。
【図２】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られるＧａＮ単結晶のクラック密度及び表
面平坦性に対するバッファ層の膜厚の関係を表わす相関
図である。
法を用いて得られるＧａＮ単結晶のクラック密度及び表
面平坦性に対するバッファ層の膜厚の関係を表わす相関
図である。
【図３】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られるＧａＮ単結晶のクラック、Ｘ線解析
結果及び表面平坦性等に対するバッファ層の膜厚の関係
を表わす一覧図である。
法を用いて得られるＧａＮ単結晶のクラック、Ｘ線解析
結果及び表面平坦性等に対するバッファ層の膜厚の関係
を表わす一覧図である。
【図４】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる、ｎ型ＳｉＣよりなる半導体基板の
上に形成されたｐ型ＧａＮ層とｎ型ＧａＮ層とからなる
ｐ−ｎ接合における電流電圧特性を表わし、（ａ）はＡ
ｌＮよりなるバッファ層の膜厚が１５ｎｍの場合を表わ
すグラフであり、（ｂ）はＡｌＮよりなるバッファ層の
膜厚が２００ｎｍの場合を表わすグラフである。
法を用いて得られる、ｎ型ＳｉＣよりなる半導体基板の
上に形成されたｐ型ＧａＮ層とｎ型ＧａＮ層とからなる
ｐ−ｎ接合における電流電圧特性を表わし、（ａ）はＡ
ｌＮよりなるバッファ層の膜厚が１５ｎｍの場合を表わ
すグラフであり、（ｂ）はＡｌＮよりなるバッファ層の
膜厚が２００ｎｍの場合を表わすグラフである。
【図５】（ａ）は本発明の第１の実施形態の第１変形例
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第２変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第２変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。
【図６】（ａ）は本発明の第１の実施形態の第３変形例
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第４変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。
に係る半導体の製造方法を用いて得られる窒化ガリウム
系半導体を示す構成断面図である。（ｂ）は本発明の第
１の実施形態の第４変形例に係る半導体の製造方法を用
いて得られる窒化ガリウム系半導体を示す構成断面図で
ある。
【図７】本発明の第１の実施形態に係る半導体の製造方
法を用いて得られる半導体の表面平坦性を表わし、
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、（ｂ）は該半
導体基板における炭素原子が露出したＣ面にバッファ層
を介在させて成長させたＧａＮ単結晶層の表面平坦性を
表わしている。
法を用いて得られる半導体の表面平坦性を表わし、
（ａ）はＳｉＣよりなる半導体基板におけるシリコン原
子が露出したＳｉ面にバッファ層を介在させて成長させ
たＧａＮ単結晶層の表面平坦性を表わし、（ｂ）は該半
導体基板における炭素原子が露出したＣ面にバッファ層
を介在させて成長させたＧａＮ単結晶層の表面平坦性を
表わしている。
【図８】本発明の第２の実施形態に係る半導体発光素子
を示す構成断面図である。
を示す構成断面図である。
【図９】本発明の第２の実施形態に係る半導体発光素子
及び比較用の半導体発光素子の電流電圧特性を表わすグ
ラフである。
及び比較用の半導体発光素子の電流電圧特性を表わすグ
ラフである。
【図１０】窒化ガリウム系半導体の格子定数とバンドギ
ャップとの関係を示すグラフである。
ャップとの関係を示すグラフである。
１１ 半導体基板 １２ バッファ層 １３ 単結晶層 ２２ バッファ層 ２３ 第１のバッファ層 ２４ 第２のバッファ層 ２５ バッファ層 ２６ 第１のバッファ層 ２７ 第２のバッファ層 ３１ ｎ型半導体基板 ３１ａ Ｃ面 ３１ｂ Ｓｉ面 ３２ バッファ層 ３３ ｎ型クラッド層 ３４ ｎ型ガイド層 ３５ 活性層 ３５ ｐ型ガイド層 ３７ ｐ型クラッド層 ３８ ｐ型コンタクト層 ３９ ｐ型電極 ４０ ｎ型電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 信行 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 粂 雅博 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平８−32113（ＪＰ，Ａ) 特開 平７−235692（ＪＰ，Ａ) 特開 平８−56015（ＪＰ，Ａ) Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ 67（３）（1995）ｐ. 401−403 Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ ｄ Ｐｈｙｓｉｃｓ 64（９）（1988) ｐ．4531−4535 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ 67（３）（1995）ｐ. 410−412 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 3/18 M01L 33/00 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (13)
- 【請求項１】 炭化ケイ素よりなる半導体層の上にＡｌ
Ｎよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ以下
の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備え、 前記単結晶層成長工程は、前記単結晶層を該単結晶層に
格子欠陥を発生させながら成長させることを特徴とする
半導体の製造方法。 - 【請求項２】 前記バッファ層成長工程は、前記バッフ
ァ層を１０００℃以上の温度で成長させる工程を含むこ
とを特徴とする請求項１に記載の半導体の製造方法。 - 【請求項３】 前記バッファ層成長工程は、前記バッフ
ァ層を不純物をドープすることなく成長させる工程を含
むことを特徴とする請求項１に記載の半導体の製造方
法。 - 【請求項４】 炭化ケイ素よりなる半導体層の上にＡｌ
ＧａＮよりなるバッファ層を１０ｎｍ以上且つ２５ｎｍ
以下の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備え、 前記単結晶層成長工程は、前記単結晶層を該単結晶層に
格子欠陥を発生させながら成長させることを特徴とする
半導体の製造方法。 - 【請求項５】 炭化ケイ素よりなる半導体層の上にＡｌ
Ｎよりなる第１のバッファ層を１０ｎｍ以上且つ２５ｎ
ｍ以下の厚さに成長させる第１のバッファ層成長工程
と、 前記第１のバッファ層の上にＡｌＧａＮよりなる第２の
バッファ層を成長させる第２のバッファ層成長工程と、 前記第２のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｘ＜１の実数であり、ｙは０＜ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる単
結晶層を成長させる単結晶層成長工程とを備え、 前記単結晶層成長工程は、前記単結晶層を該単結晶層に
格子欠陥を発生させながら成長させることを特徴とする
半導体の製造方法。 - 【請求項６】 炭化ケイ素よりなる半導体層の上にＡｌ
x Ｇａ1-x-y ＩｎyＮ（但し、ｘは０＜ｘ＜１の実数で
あり、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実数
である。）よりなるバッファ層を１０ｎｍ以上且つ２５
ｎｍ以下の厚さに成長させるバッファ層成長工程と、 前記バッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但
し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１の実
数であり、ｘ＋ｙ≦１の実数である。）よりなる単結晶
層を成長させる単結晶層成長工程とを備え、 前記単結晶層成長工程は、前記単結晶層を該単結晶層に
格子欠陥を発生させながら成長させることを特徴とする
半導体の製造方法。 - 【請求項７】 前記バッファ層成長工程は、前記バッフ
ァ層を、該バッファ層の格子定数がＡｌＮの格子定数と
前記単結晶層の格子定数との間の値となるように成長さ
せる工程を含むことを特徴とする請求項６に記載の半導
体の製造方法。 - 【請求項８】 炭化ケイ素よりなる半導体層の上にＡｌ
Ｎよりなる第１のバッファ層を１０ｎｍ以上且つ２５ｎ
ｍ以下の厚さに成長させる第１のバッファ層成長工程
と、 前記第１のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０＜ｘ＜１の実数であり、ｙは０＜ｙ＜１
の実数であり、ｘ＋ｙ＜１の実数である。）よりなる第
２のバッファ層を成長させる第２のバッファ層成長工程
と、 前記第２のバッファ層の上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｙ≦１の実数であり、ｙは０≦ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる単
結晶層を成長させる単結晶層成長工程とを備え、 前記第２のバッファ層成長工程は、前記第２のバッファ
層を、該第２のバッファ層の格子定数が前記第１のバッ
ファ層の格子定数と前記単結晶層の格子定数との間の値
となるように成長させる工程を含み、 前記単結晶層成長工程は、前記単結晶層を該単結晶層に
格子欠陥を発生させながら成長させる工程を含むことを
特徴とする半導体の製造方法。 - 【請求項９】 炭化ケイ素よりなる半導体基板における
炭素原子が露出した露出面であるＣ面に形成されている
酸化膜を除去するＣ面酸化膜除去工程と、 酸化膜が除去されたＣ面上にＡｌx Ｇａ1-x-y Ｉｎy Ｎ
（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ≦１
の実数であり、ｘ＋ｙ≦１の実数である。）よりなる半
導体層を成長させる半導体層成長工程と、 前記半導体基板における前記Ｃ面の反対側の面であっ
て、シリコン原子が露出した露出面であるＳｉ面に電極
となる導体膜を形成する導体膜形成工程と を備えている
ことを特徴とする半導体の製造方法。 - 【請求項１０】 炭化ケイ素よりなる第１の半導体層
と、 前記第１の半導体層の上に形成され、ＡｌＮよりなり、
厚さが１０ｎｍ以上且つ２５ｎｍ以下のバッファ層と、 前記バッファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎ
y Ｎ（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ
≦１の実数であり、ｘ＋ｙ≦１の実数である。）よりな
る第２の半導体層とを備えた半導体発光素子であって、前記バッファ層は前記第１の半導体層における炭素原子
が露出した露出面であるＣ面に形成され、 前記Ｃ面の反対側の面であって、シリコン原子が露出し
た露出面であるＳｉ面 に電極が形成されていることを特
徴とする半導体発光素子。 - 【請求項１１】 前記第１の半導体層は、シリコンより
なる半導体基板の主面が炭化されてなることを特徴とす
る請求項１０に記載の半導体発光素子。 - 【請求項１２】 前記バッファ層は不純物がドープされ
ていないノンドープ層であることを特徴とする請求項１
０又は１１に記載の半導体発光素子。 - 【請求項１３】 炭化ケイ素よりなる第１の半導体層
と、 前記第１の半導体層の上に形成され、Ａｌx Ｇａ1-x Ｎ
（但し、ｘは０＜ｘ＜１の実数である。）又はＡｌx Ｇ
ａ1-x-y Ｉｎy Ｎ（但し、ｘは０＜ｘ＜１の実数であ
り、ｙは０＜ｙ＜１の実数であり、ｘ＋ｙ＜１の実数で
ある。）よりなり、厚さが１０ｎｍ以上且つ２５ｎｍ以
下のバッファ層と、 前記バッファ層の上に形成され、Ａｌx Ｇａ1-x-y Ｉｎ
y Ｎ（但し、ｘは０≦ｘ≦１の実数であり、ｙは０≦ｙ
≦１の実数であり、ｘ＋ｙ≦１の実数である。）よりな
る第２の半導体層とを備えた半導体発光素子であって、前記バッファ層は前記第１の半導体層における炭素原子
が露出した露出面であるＣ面に形成され、 前記Ｃ面の反対側の面であって、シリコン原子が露出し
た露出面であるＳｉ面 に電極が形成されていることを特
徴とする半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14386897A JP2999435B2 (ja) | 1996-06-14 | 1997-06-02 | 半導体の製造方法及び半導体発光素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-153953 | 1996-06-14 | ||
| JP15395396 | 1996-06-14 | ||
| JP14386897A JP2999435B2 (ja) | 1996-06-14 | 1997-06-02 | 半導体の製造方法及び半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075018A JPH1075018A (ja) | 1998-03-17 |
| JP2999435B2 true JP2999435B2 (ja) | 2000-01-17 |
Family
ID=26475483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14386897A Expired - Fee Related JP2999435B2 (ja) | 1996-06-14 | 1997-06-02 | 半導体の製造方法及び半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999435B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092689A1 (ja) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | 化合物半導体基板の製造方法および化合物半導体基板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1187229A4 (en) * | 2000-02-21 | 2009-06-03 | Sanken Electric Co Ltd | ELECTROLUMINESCENT SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME |
| JP2001338886A (ja) * | 2000-03-24 | 2001-12-07 | Ngk Insulators Ltd | 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板 |
| KR100835136B1 (ko) * | 2008-03-10 | 2008-06-04 | 주식회사 인창이엔지 | 전선케이블용 경완금 연결장치 |
| KR101159995B1 (ko) | 2008-03-13 | 2012-06-25 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프 |
| JP5649005B2 (ja) * | 2009-03-03 | 2015-01-07 | 宇部興産株式会社 | 発光素子形成用複合基板、発光ダイオード素子及びその製造方法 |
| JP6087414B2 (ja) * | 2015-11-05 | 2017-03-01 | 住友化学株式会社 | トランジスタ用窒化物半導体エピタキシャルウエハの製造方法 |
-
1997
- 1997-06-02 JP JP14386897A patent/JP2999435B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ６７（３）（１９９５）ｐ．４０１−４０３ |
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ６７（３）（１９９５）ｐ．４１０−４１２ |
| Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ６４（９）（１９８８）ｐ．４５３１−４５３５ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092689A1 (ja) | 2016-11-18 | 2018-05-24 | エア・ウォーター株式会社 | 化合物半導体基板の製造方法および化合物半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1075018A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
| JP3866540B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP3688843B2 (ja) | 窒化物系半導体素子の製造方法 | |
| US7760785B2 (en) | Group-III nitride semiconductor device | |
| JP4371202B2 (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| JP4890558B2 (ja) | サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法 | |
| KR101365604B1 (ko) | 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨 박막들, 이중 구조들 및 소자들의 제조 | |
| JP3361285B2 (ja) | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| JP2001077476A (ja) | 窒素化合物半導体発光素子およびその製造方法 | |
| Nakamura | InGaN/GaN/AIGaN-based laser diodes with an estimated lifetime of longer than 10,000 hours | |
| JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| JP3729065B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JPH11243253A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 | |
| JP2999435B2 (ja) | 半導体の製造方法及び半導体発光素子 | |
| JP2001291703A (ja) | 半導体装置の製造方法 | |
| JP2925004B2 (ja) | 窒化ガリウムの結晶成長方法 | |
| JP2003133246A (ja) | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 | |
| JP4103309B2 (ja) | ｐ型窒化物半導体の製造方法 | |
| JPH09167857A (ja) | 半導体素子及びその製造方法 | |
| JP2002289914A (ja) | 窒化物半導体素子 | |
| JP3763701B2 (ja) | 窒化ガリウム系半導体発光素子 | |
| JP2007189028A (ja) | ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法 | |
| JP4609917B2 (ja) | 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |