JP2020107626A - 化合物半導体装置及びその製造方法、赤外線検出器 - Google Patents
化合物半導体装置及びその製造方法、赤外線検出器 Download PDFInfo
- Publication number
- JP2020107626A JP2020107626A JP2018242063A JP2018242063A JP2020107626A JP 2020107626 A JP2020107626 A JP 2020107626A JP 2018242063 A JP2018242063 A JP 2018242063A JP 2018242063 A JP2018242063 A JP 2018242063A JP 2020107626 A JP2020107626 A JP 2020107626A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inas
- gasb
- ppm
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
そして、このようなType−II型超格子構造(Type-II Super Lattice;T2SL)を備える化合物半導体装置は、超格子の膜厚・周期を調整することで、中赤外(Mid Wavelength Infrared;MW)から遠赤外(Long Wavelength Infrared;LW)の波長帯に感度を有する赤外線検出器への適用が可能である。
しかしながら、InAs/GaSb超格子構造の最上層となるGaSb層上にコンタクト層としてInAs層を設けると、ピットが形成され、これがキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
本発明は、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することを目的とする。
1つの態様では、化合物半導体装置の製造方法は、半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、半導体層上に設けられた第1InAs層と、第1InAs層上に設けられた第2InAs層とを含み、半導体層から拡散したSb組成が第1InAs層と第2InAs層との界面で500ppm〜1500ppmであり、界面から第2InAs層の反対側の面へ向けて6ppm/nm〜10ppm/nmの割合で低下するコンタクト層を形成する工程とを含む。
本実施形態にかかる化合物半導体装置は、例えばGaSb基板上に設けられたType−II型InAs/GaSb超格子構造を備える化合物半導体装置であって、例えば超格子の膜厚・周期を調整することで中赤外から遠赤外の波長帯に感度を有する赤外線検出器に適用される。
本実施形態では、化合物半導体装置は、図1に示すように、GaSb基板(半導体基板)1と、GaSb基板1の上方に設けられ、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを有する活性層2と、活性層2上に設けられたコンタクト層3とを備える。
また、コンタクト層3は、n型又はp型(ここではn型)にドーピングされている。このため、コンタクト層3を第1導電型コンタクト層ともいう。また、コンタクト層3を上部コンタクト層ともいう。また、コンタクト層3をキャップ層ともいう。
そして、コンタクト層3は、活性層2の最上層を構成するGaSb層上に設けられた第1InAs層4と、第1InAs層4上に設けられた第2InAs層5とを含む。
このように、コンタクト層3に、コンタクト抵抗を低減し、表面の酸化を防止するためにInAsを用いながら、ピットの発生が抑制されるようにしている。
これは、コンタクト層3としての機能を確保するためである。例えば、コンタクト層3上には金属電極6が形成されるが(例えば図14参照)、金属電極6を構成する金属元素がコンタクト層3を介して活性層2に拡散してしまうのを防止するためである。
これは、後述の検討結果に基づくものであり、この範囲であれば、第1成長温度約390℃〜約430℃(好ましくは約400℃又はその近傍)で第1InAs層4を成長させた場合に、第1InAs層4と第2InAs層5との界面で、GaSb層から拡散したSb組成を約500ppm〜約1500ppm(好ましくは約1000ppm又はその近傍)にすることができるからである。
これは、後述の検討結果に基づくものであり、この範囲であればピットが発生することなくInAs層を形成することができるからである。
また、第2InAs層5は、厚さが第1InAs層4よりも厚いことが好ましい。
これは、ピットが発生しないようにするためには第1InAs層4の厚さを薄くする必要がある一方、コンタクト層全体としてはある程度の厚さを確保する必要があるからである。
ところで、上述のような構成を採用しているのは、以下の理由による。
T2SL型赤外線検出器を構成する化合物半導体装置では、Type−II型のInAs/GaSb超格子構造を有する赤外線吸収層(受光層)上に、金属電極とのコンタクト形成のために、キャップ層(コンタクト層)としてInAs層(バルクInAs層)を設けるのが一般的である。
しかしながら、InAs/GaSb超格子構造の最上層となるGaSb層上にコンタクト層としてInAs層を設けると、表面にピットが形成されることがわかった。そして、このInAs層のピットは、キャリアトラップとなり、感度の低下(赤外線検出器の感度低下)を引き起こすため、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
まず、ピットが抑制されたInAs層を得るために、成長シーケンスに着目し、GaSb上のInAs成長を試みた。
ここで、図2は、GaSb上に成長温度約400℃でInAsを約100nm成長(低温1段成長)させて形成したInAs層の表面モフォロジーを示すAFM(Atomic Force Microscope)像を示している。
また、図4は、GaSb上に成長温度約400℃でInAsを約5nm成長させた後、As照射下で約520℃まで昇温し、成長温度約520℃でInAsを約95nm成長(低温/高温2段成長)させて形成したInAs層の表面モフォロジーを示すAFM像を示している。
これに対し、図4に示すように、成長温度約400℃の低温で約5nm成長させた後、成長温度約520℃の高温で残りを成長させる2段成長(低温/高温2段成長)を行なった場合、ピットが抑制され、同時に非常に高い平坦性を有する表面が得られた。
なお、図5中、黒丸は、上述の低温/高温2段成長を適用した試料の分析結果を示しており、白丸は、上述の高温1段成長を適用した試料の分析結果を示している。
これに対し、図5中、黒丸で示すように、上述の低温/高温2段成長を適用した試料では、GaSbから拡散したSb組成が、GaSbとInAsの界面(InAs/GaSb界面)から約5nmのところで、即ち、低温成長させた約5nmのInAs層(第1InAs層4)と高温成長させた約95nmのInAs層(第2InAs層5)との界面で、約1000ppmとなっている。
このように、InAsの成長初期のSb拡散が低く抑えられるため、低温成長させた約5nmのInAs層の表面に発生する歪分布も小さくなる。
また、InAsの成長初期以降、即ち、InAsを約5nm成長させた後の残りのInAsは、上述の低温/高温2段成長を適用した試料も上述の高温1段成長を適用した試料も、約520℃の高温で成長させることになり、Sbが上方へ拡散されやすくなる。
つまり、上述の低温/高温2段成長を適用した試料では、上述の高温1段成長を適用した試料と比較して、InAs/GaSb界面から約5nmのところのGaSbからのSbの拡散が低く抑えられているため、その後のSbの組成勾配は緩やかになり、約8ppm/nmの割合で低下することになる。
なお、ここでは、低温成長の場合の成長温度を約400℃とし、高温成長の場合の成長温度を約520℃とする場合を例に挙げて説明しているが、例えば、低温成長の場合の成長温度を約390℃〜約430℃の範囲とし、高温成長の場合の成長温度を約500℃〜約540℃の範囲とする場合にも同様であると考えられる。
例えばGaSb(001)基板上で、格子定数の異なるGaSb上にInAsを成長した場合、ある一定厚さ(臨界膜厚)になると系の歪エネルギーと表面エネルギーを下げるために(001)面以外の成長が出現し、ピットが形成される。
Inの表面マイグレーションが長くなる高温成長時は、(001)面が主流で成長が進行するため、ピットが形成されにくい(例えば図3、図4参照)。
また、ピット形成はInの表面マイグレーションに加えて、ヘテロ成長初期の表面の状態にも影響を受ける。例えば、ヘテロ成長初期のInAs表面の歪分布は、Sb拡散の小さい低温成長の方が低く抑えられる。
これに対し、上述の低温/高温2段成長を適用すると、低温成長で形成される歪分布が小さいInAsの下地に加えて、高温成長で(001)面主流で成長が安定するため、ピットの形成をさらに抑えることができる(例えば図4参照)。
ここで、図6〜図8は、InAsの膜厚が約5nm、約10nm、約20nmの場合のAFM像を示している。
図6に示すように、InAsの膜厚が約5nmでは、コヒーレント(2次元)成長が保持されており、ピットが発生することなく成長できた。
一方、図8に示すように、InAsの膜厚が約20nmでは、三次元成長となり、多くのピットが発生してしまった。
このように、InAsの膜厚が増加するとピットが発生するが、InAsの膜厚が約10nmまではほとんどピットが発生することなく成長が可能であることがわかった。
このため、成長温度約390℃〜約430℃(好ましくは約400℃又はその近傍)でGaSb上にInAsを成長させる場合、即ち、低温成長の場合、InAs層の膜厚を約10nm以下にすることが好ましいことがわかった。
また、ここでは、InAs/GaSb超格子構造2Aを有する活性層2の最上層を構成するGaSb層上にコンタクト層3としてInAs層を設ける場合の課題を解決するための構成を説明しているが、これに限られるものではない。
例えば、コンタクト層3の下地層がInAsSb層となる場合としては、図10に示すように、活性層2が、InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)2Cを有し、その最上層にInAsSb層を含む場合、図11に示すように、活性層2をInAsSbバルク層2Dとする場合などがある。
また、例えば、コンタクト層3の下地層がAlSb層となる場合としては、図12に示すように、活性層2が、InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)2Eを有し、その最上層にAlSb層を含む場合、図13に示すように、活性層2をAlSbバルク層2Fとする場合などがある。
なお、これらの超格子構造2A、2B、2C、2Eやバルク層2D、2Fを組み合わせて活性層2を構成しても良い。
また、例えば、上述のInAs/GaSb超格子構造2Aを有する活性層2を構成するInAs/GaSb超格子構造2AとInAs/GaSb超格子構造2Aの間にAlSbバルク層2Fを挟んでも良いし、InAs/GaSb超格子構造2A上にAlSbバルク層2Fを設けても良い。つまり、活性層2を、InAs/GaSb超格子構造2AとAlSbバルク層2Fを備えるものとして構成しても良い。
このようにして活性層2を構成する場合、活性層2は、Al、In、Ga、As及びSbの中の少なくとも1種を含む構造を有するものとなる。
また、本実施形態では、化合物半導体装置は、GaSb基板1と活性層2との間に設けられたコンタクト層(下部コンタクト層)7を備える。
ところで、上述のように構成される化合物半導体装置の製造方法は、半導体基板1の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層(2、2A〜2F)を形成する工程と、半導体層(2、2A〜2F)上に第1成長温度約390℃〜約430℃(好ましくは約400℃又はその近傍)で約5nm以上の厚さを有する第1InAs層4を形成し、第1InAs層4上に第2成長温度約500℃〜約540℃(好ましくは約520℃又はその近傍)で第2InAs層5を形成することによって、半導体層(2、2A〜2F)上に設けられた第1InAs層4と、第1InAs層4上に設けられた第2InAs層5とを含むコンタクト層(第1導電型コンタクト層)3を形成する工程とを含むものとすれば良い(例えば図1、図9〜図14参照)。
また、コンタクト層3を形成する工程において、厚さが第1InAs層4よりも厚い第2InAs層5を形成することが好ましい。
また、コンタクト層3を形成する工程において、第1InAs層4を形成した後、第2InAs層5を形成する前に、As照射下で昇温する工程を含むことが好ましい。第1InAs層4からAsが抜けて欠陥が生じてしまうのを防止するためである。
また、コンタクト層3を形成する工程において、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法によってコンタクト層を形成することが好ましい。
例えば、半導体層は、GaSb層、InAsSb層又はAlSb層である。また、コンタクト層3は、20nm以上の厚さを有する。また、第2InAs層5上に第1金属電極6を形成する工程を含む。
以下、具体的構成例を挙げて、より具体的に説明する。
なお、ここでは、エッチングストッパ層として設けられるp型InAsSb層10は、GsSbに格子整合する組成を有するものとしている。また、このエッチングストッパ層にInAs層を用いると、GaSb上にInAsバルク層を成長することになり、ピットが発生することになり、好ましくないため、InAsSb層を用いている。
なお、この化合物半導体装置を適用した赤外線検出器を、T2SL型赤外線検出器ともいう。
まず、図15に示すように、(001)面から約0.35°傾斜(微傾斜)したn型GaSb基板1を固体ソース分子線エピタキシー(MBE)装置に導入し、ヒータ加熱により基板温度を昇温する。
ここでは、基板温度が約400℃に達した時点で、SbをGaSb基板1に照射する。例えば、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。
次に、Sbビーム照射下で基板温度を約520℃に設定し、Gaを照射し、GaSb層(バッファ層)9を形成する。
そして、GaSb層9を約100nm形成した時点で、Beを追加照射する。
次に、Ga及びBeの照射を継続し、p型GaSb層(下部コンタクト層;第2導電型コンタクト層)7を形成する。例えば、キャリア濃度が約5.0×1018cm−3となるようにBeセル温度を調整する。
次に、Be、In、As及びSbを照射し、p型InAs0.91Sb0.09層(エッチングストッパ層)10を約100nm形成する。
まず、Be、Sbの照射を停止し、InとAsを照射する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約7.5×10−7Torr(約1.0×10−4Pa)とする。V/III比は約15とする。この時、例えばInAsの成長速度は約0.30μm/hとなる。
続いて、真空下で約3秒間成長を中断する。
次に、GaとSbを照射する。
例えば、Gaのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。V/III比は約10とする。この時、例えばGaSbの成長速度は約0.30μm/hとなる。
続いて、真空下で約3秒間成長を中断する。
このようなInAsとGaSbの形成を1サイクル(1周期)とし、例えば200サイクル(200周期)繰り返し、トータルの厚さが約800nmのType−II型InAs/GaSb超格子(T2SL)構造(超格子層)2Aを有する活性層2を形成する。
まず、T2SL構造2Aを有する活性層2と同じ成長温度約400℃で、In、As、Siを照射し、n型InAs層(第1導電型InAs層;第1InAs層)4を約5nm形成する。
例えば、Asのビームフラックスは約7.5×10−7Torr(約1.0×10−4Pa)とする。
次に、約520℃で成長温度が安定した後、In、As、Siを照射し、n型InAs層(第1導電型InAs層;第2InAs層)5を形成する。
このようにして、n型InAs層4とn型InAs層5とからなるn型InAsコンタクト層3が形成される。
そして、n型InAsコンタクト層3の厚さは、約400℃で成長したn型InAs層4の約5nmと、約520℃で成長したn型InAs層5の約95nmと合わせて、約100nmとなる。
その後、Asビーム照射下で降温し、基板温度が約400℃になった時点でAsビーム照射を停止する。
このようにして化合物半導体積層構造を形成した後、上述のようにして各半導体層をエピタキシャル成長させたGaSb基板(図15参照)をMBE装置から取り出す。
次に、ドライエッチング装置に導入し、例えばCF4系のガスを用いてエッチングし、図16に示すように、メサ構造を形成する。
そして、電極開口エリアをレジストでパターニングし、再び、ドライエッチング装置に導入し、例えばCF4系のガスでSiNパッシベーション膜11をエッチングし、電極開口エリア12を形成する。
このようにして、本具体的構成例の化合物半導体装置13を製造することができる。
なお、本実施形態では、半導体基板としてGaSb基板1を用いた化合物半導体積層構造に本発明を適用した場合を例に挙げて説明しているが、これに限られるものではなく、半導体基板として例えばGaAs基板を用いても良い。この場合、GaAs基板上に例えばGaInSb傾斜組成層(格子定数差緩和層)を介して上述の化合物半導体積層構造を設ければ良い。
また、本実施形態では、エッチングストッパ層としてp型InAsSb層10を設ける場合を例に挙げて説明しているが、これに限られるものではなく、エッチングストッパ層を備えないものとして構成することもできる。
この場合、赤外線検出器15は、上述のように構成される化合物半導体装置13と、この化合物半導体装置13に接続された読出回路とを備えるものとなる。
このように構成される赤外線検出器15では、化合物半導体装置13に備えられるGaSb基板1の裏面側から入射する赤外線を検出することになる。なお、赤外線検出器15をGaSb系赤外線検出器ともいう。
例えば、上述の実施形態のコンタクト層3を適用することで、T2SL赤外線検出器15のコンタクト層3におけるピットの発生が抑制され、キャリアトラップが抑制され、単体素子の感度増加を実現することができる。また、本実施形態のT2SL赤外線検出器15をFPA(Focal Plane Array)に適用することで、欠陥画素数を低減することができ、歩留まりを向上させることが可能となる。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
半導体基板と、
前記半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、
前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含み、前記半導体層から拡散したSb組成が、前記第1InAs層と前記第2InAs層との界面で500ppm〜1500ppmであり、前記界面から前記第2InAs層の反対側の面へ向けて6ppm/nm〜10ppm/nmの割合で低下するコンタクト層とを備えることを特徴とする化合物半導体装置。
前記コンタクト層は、第1導電型InAsからなる第1InAs層と、第1導電型InAsからなる第2InAs層とを含む第1導電型コンタクト層であることを特徴とする、付記1に記載の化合物半導体装置。
(付記3)
前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、付記1又は2に記載の化合物半導体装置。
前記第1InAs層は、5nm以上の厚さを有することを特徴とする、付記1〜3のいずれか1項に記載の化合物半導体装置。
(付記5)
前記第1InAs層は、10nm以下の厚さを有することを特徴とする、付記1〜4のいずれか1項に記載の化合物半導体装置。
前記第2InAs層は、厚さが前記第1InAs層よりも厚いことを特徴とする、付記1〜5のいずれか1項に記載の化合物半導体装置。
(付記7)
前記コンタクト層は、20nm以上の厚さを有することを特徴とする、付記1〜6のいずれか1項に記載の化合物半導体装置。
前記第2InAs層上に設けられた第1金属電極を備えることを特徴とする、付記1〜7のいずれか1項に記載の化合物半導体装置。
(付記9)
前記半導体層は、活性層を構成することを特徴とする、付記1〜8のいずれか1項に記載の化合物半導体装置。
前記半導体基板は、GaSb基板又はGaAs基板であり、
前記活性層は、InAs層及びGaSb層を含む超格子構造、InAs層及びInAsSb層を含む超格子構造、InAs層及びAlSb層を含む超格子構造、InAsSbバルク層、又は、AlSbバルク層を含むことを特徴とする、付記9に記載の化合物半導体装置。
前記半導体基板と前記活性層との間に設けられ、第2導電型GaSbからなる第2導電型コンタクト層を備えることを特徴とする、付記9又は10に記載の化合物半導体装置。
(付記12)
前記第2導電型コンタクト層上に設けられた第2金属電極を備えることを特徴とする、付記11に記載の化合物半導体装置。
付記1〜12のいずれか1項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。
(付記14)
半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含み、前記半導体層から拡散したSb組成が前記第1InAs層と前記第2InAs層との界面で500ppm〜1500ppmであり、前記界面から前記第2InAs層の反対側の面へ向けて6ppm/nm〜10ppm/nmの割合で低下するコンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第1成長温度390℃〜430℃で5nm以上の厚さを有する第1InAs層を形成し、前記第1InAs層上に第2成長温度500℃〜540℃で第2InAs層を形成することによって、前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含むコンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
前記コンタクト層を形成する工程において、10nm以下の厚さを有する前記第1InAs層を形成することを特徴とする、付記14又は15に記載の化合物半導体装置の製造方法。
(付記17)
前記コンタクト層を形成する工程において、厚さが前記第1InAs層よりも厚い前記第2InAs層を形成することを特徴とする、付記14〜16のいずれか1項に記載の化合物半導体装置の製造方法。
前記コンタクト層を形成する工程において、前記第1InAs層を形成した後、前記第2InAs層を形成する前に、As照射下で昇温する工程を含むことを特徴とする、付記14〜17のいずれか1項に記載の化合物半導体装置の製造方法。
(付記19)
前記コンタクト層を形成する工程において、成長装置から取り出さずに前記第1InAs層及び前記第2InAs層を形成することを特徴とする、付記14〜18のいずれか1項に記載の化合物半導体装置の製造方法。
前記コンタクト層を形成する工程において、分子線エピタキシー法によって前記コンタクト層を形成することを特徴とする、付記14〜19のいずれか1項に記載の化合物半導体装置の製造方法。
2 活性層
2A InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)
2B InAs/InSb/GaSb超格子構造(Type−II型InAs/InSb/GaSb超格子構造)
2C InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)
2D InAsSbバルク層
2E InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)
2F AlSbバルク層
3 コンタクト層(n型コンタクト層;第1導電型コンタクト層;上部コンタクト層)
4 第1InAs層(n型InAs層;第1導電型InAs層)
5 第2InAs層(n型InAs層;第1導電型InAs層)
6 第1金属電極(Ti/Pt/Au電極)
7 コンタクト層(p型コンタクト層;第2導電型コンタクト層;下部コンタクト層)
8 第2金属電極(Ti/Pt/Au電極)
9 GaSb層(バッファ層)
10 p型InAs0.91Sb0.09層(エッチングストッパ層)
11 SiNパッシベーション膜(絶縁膜)
12 電極開口エリア
13 化合物半導体装置
14 読出回路チップ
15 赤外線検出器
16 バンプ電極
17 引き出し電極
18 電極
Claims (10)
- 半導体基板と、
前記半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、
前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含み、前記半導体層から拡散したSb組成が、前記第1InAs層と前記第2InAs層との界面で500ppm〜1500ppmであり、前記界面から前記第2InAs層の反対側の面へ向けて6ppm/nm〜10ppm/nmの割合で低下するコンタクト層とを備えることを特徴とする化合物半導体装置。 - 前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、請求項1に記載の化合物半導体装置。
- 前記第1InAs層は、5nm以上の厚さを有することを特徴とする、請求項1又は2に記載の化合物半導体装置。
- 前記第1InAs層は、10nm以下の厚さを有することを特徴とする、請求項1〜3のいずれか1項に記載の化合物半導体装置。
- 前記半導体層は、活性層を構成することを特徴とする、請求項1〜4のいずれか1項に記載の化合物半導体装置。
- 前記半導体基板は、GaSb基板又はGaAs基板であり、
前記活性層は、InAs層及びGaSb層を含む超格子構造、InAs層及びInAsSb層を含む超格子構造、InAs層及びAlSb層を含む超格子構造、InAsSbバルク層、又は、AlSbバルク層を含むことを特徴とする、請求項5に記載の化合物半導体装置。 - 請求項1〜6のいずれか1項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。 - 半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含み、前記半導体層から拡散したSb組成が前記第1InAs層と前記第2InAs層との界面で500ppm〜1500ppmであり、前記界面から前記第2InAs層の反対側の面へ向けて6ppm/nm〜10ppm/nmの割合で低下するコンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。 - 半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第1成長温度390℃〜430℃で5nm以上の厚さを有する第1InAs層を形成し、前記第1InAs層上に第2成長温度500℃〜540℃で第2InAs層を形成することによって、前記半導体層上に設けられた第1InAs層と、前記第1InAs層上に設けられた第2InAs層とを含むコンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。 - 前記コンタクト層を形成する工程において、前記第1InAs層を形成した後、前記第2InAs層を形成する前に、As照射下で昇温する工程を含むことを特徴とする、請求項8又は9に記載の化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242063A JP7176402B2 (ja) | 2018-12-26 | 2018-12-26 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242063A JP7176402B2 (ja) | 2018-12-26 | 2018-12-26 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107626A true JP2020107626A (ja) | 2020-07-09 |
JP7176402B2 JP7176402B2 (ja) | 2022-11-22 |
Family
ID=71449407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018242063A Active JP7176402B2 (ja) | 2018-12-26 | 2018-12-26 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7176402B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186071A (zh) * | 2020-09-02 | 2021-01-05 | 中国电子科技集团公司第十一研究所 | 一种锑基光电探测器表面漏电流处理方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094760A (ja) * | 2010-10-28 | 2012-05-17 | Sumitomo Electric Ind Ltd | 半導体ウエハ、半導体装置およびセンサアレイ |
JP2014063885A (ja) * | 2012-09-21 | 2014-04-10 | Nec Corp | 赤外線検出器 |
JP2016092037A (ja) * | 2014-10-29 | 2016-05-23 | 住友電気工業株式会社 | 半導体積層体、受光素子およびセンサ |
WO2018042534A1 (ja) * | 2016-08-31 | 2018-03-08 | 富士通株式会社 | 半導体結晶基板、赤外線検出装置、光半導体装置、半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 |
WO2018159531A1 (ja) * | 2017-02-28 | 2018-09-07 | 国立大学法人大阪大学 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
-
2018
- 2018-12-26 JP JP2018242063A patent/JP7176402B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094760A (ja) * | 2010-10-28 | 2012-05-17 | Sumitomo Electric Ind Ltd | 半導体ウエハ、半導体装置およびセンサアレイ |
JP2014063885A (ja) * | 2012-09-21 | 2014-04-10 | Nec Corp | 赤外線検出器 |
JP2016092037A (ja) * | 2014-10-29 | 2016-05-23 | 住友電気工業株式会社 | 半導体積層体、受光素子およびセンサ |
WO2018042534A1 (ja) * | 2016-08-31 | 2018-03-08 | 富士通株式会社 | 半導体結晶基板、赤外線検出装置、光半導体装置、半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 |
WO2018159531A1 (ja) * | 2017-02-28 | 2018-09-07 | 国立大学法人大阪大学 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186071A (zh) * | 2020-09-02 | 2021-01-05 | 中国电子科技集团公司第十一研究所 | 一种锑基光电探测器表面漏电流处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7176402B2 (ja) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755079B2 (en) | Strained-layer superlattice focal plane array having a planar structure | |
US8022390B1 (en) | Lateral conduction infrared photodetector | |
US11043517B2 (en) | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector | |
US20150318418A1 (en) | Minority carrier based hgcdte infrared detectors and arrays | |
US11152210B2 (en) | Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate | |
US20190319143A1 (en) | Semiconductor crystal substrate, device, and method for manufacturing semiconductor crystal substrate | |
JP7176402B2 (ja) | 化合物半導体装置及びその製造方法、赤外線検出器 | |
US20230253522A1 (en) | Methods of fabricating planar infrared photodetectors | |
US10886323B2 (en) | Infrared detector, infrared detection device, and method of manufacturing infrared detector | |
JP6613923B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
US10580916B2 (en) | Infrared detector, imaging device, imaging system, and method of manufacturing infrared detector | |
JP2019057639A (ja) | 赤外線検出器、撮像装置及び撮像システム | |
JP2020096064A (ja) | 化合物半導体装置及びその製造方法、赤外線検出器 | |
TW200830570A (en) | Optical detector, and method of manufacturing optical detector | |
JP7200651B2 (ja) | 半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法 | |
sul Kim | Investigation of InAs/GaSb superlattice based nBn detectors and focal plane arrays | |
JP2017147323A (ja) | 赤外線検出素子、赤外線検出器および赤外線検出素子の製造方法 | |
Krishna et al. | Novel Heterongineered Detectors for Multi-Color Infrared Sensing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7176402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |