JP2020096064A - 化合物半導体装置及びその製造方法、赤外線検出器 - Google Patents

化合物半導体装置及びその製造方法、赤外線検出器 Download PDF

Info

Publication number
JP2020096064A
JP2020096064A JP2018232249A JP2018232249A JP2020096064A JP 2020096064 A JP2020096064 A JP 2020096064A JP 2018232249 A JP2018232249 A JP 2018232249A JP 2018232249 A JP2018232249 A JP 2018232249A JP 2020096064 A JP2020096064 A JP 2020096064A
Authority
JP
Japan
Prior art keywords
layer
inas
conductivity type
inassb
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018232249A
Other languages
English (en)
Inventor
奥村　滋一
Jiichi Okumura
滋一 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018232249A priority Critical patent/JP2020096064A/ja
Priority to US16/691,671 priority patent/US20200194556A1/en
Publication of JP2020096064A publication Critical patent/JP2020096064A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現する。【解決手段】化合物半導体装置を、半導体基板１と、半導体基板の上方に設けられ、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層２と、半導体層上に設けられた第１導電型ＩｎＡｓＳｂ層４及び第１導電型ＩｎＡｓＳｂ層上に設けられた第１導電型ＩｎＡｓ層５を含む第１導電型コンタクト層３とを備えるものとする。【選択図】図１

Description

本発明は、化合物半導体装置及びその製造方法、赤外線検出器に関する。
例えばＧａＳｂ基板上に設けられたＩｎＡｓ／ＧａＳｂ超格子構造は、Ｔｙｐｅ−ＩＩ型のバンドラインナップを有する。
そして、このようなＴｙｐｅ−ＩＩ型超格子構造（Type-II Super Lattice；Ｔ２ＳＬ）を備える化合物半導体装置は、超格子の膜厚・周期を調整することで、中赤外（Mid Wavelength Infrared；ＭＷ）から遠赤外（Long Wavelength Infrared；ＬＷ）の波長帯に感度を有する赤外線検出器への適用が可能である。
このようなＴ２ＳＬ型赤外線検出器は、サブバンド間の光吸収を利用したＱＤＩＰ（Quantum Dot Infrared Photodetector）やＱＷＩＰ（Quantum Well Infrared Photodetector）構造と比較して、少数キャリアの寿命が長く、暗電流の低減、感度の増大が期待される。
特開２０１４−１５７９９４号公報 特開２０１６−００９７１６号公報
ところで、Ｔ２ＳＬ型赤外線検出器を構成する化合物半導体装置では、Ｔｙｐｅ−ＩＩ型のＩｎＡｓ／ＧａＳｂ超格子構造上にキャップ層（コンタクト層）としてＩｎＡｓ層を設けるのが一般的である。
しかしながら、ＩｎＡｓ／ＧａＳｂ超格子構造の最上層となるＧａＳｂ層上にコンタクト層としてＩｎＡｓ層を設けると、ピットが形成され、ピット表面にダングリングボンドが形成されてキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
なお、このほか、例えばＩｎＡｓＳｂ層やＡｌＳｂ層などの半導体層上にコンタクト層としてＩｎＡｓ層を設ける場合も同様の課題がある。つまり、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層上にコンタクト層としてＩｎＡｓ層を設ける場合に上述のような課題がある。
本発明は、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することを目的とする。
１つの態様では、化合物半導体装置は、半導体基板と、半導体基板の上方に設けられ、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層と、半導体層上に設けられた第１導電型ＩｎＡｓＳｂ層及び第１導電型ＩｎＡｓＳｂ層上に設けられた第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層とを備える。
１つの態様では、赤外線検出器は、上述の化合物半導体装置と、化合物半導体装置に接続された読出回路とを備える。
１つの態様では、化合物半導体装置の製造方法は、半導体基板の上方に、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層を形成する工程と、半導体層上に第１導電型ＩｎＡｓＳｂ層を形成し、第１導電型ＩｎＡｓＳｂ層上に第１導電型ＩｎＡｓ層を形成することによって、第１導電型ＩｎＡｓＳｂ層及び第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層を形成する工程とを含む。
１つの側面として、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができるという効果を有する。
本実施形態にかかる化合物半導体装置の構成を示す断面図である。 Ｓｂを添加しながらＩｎＡｓを成長させて形成したＩｎＡｓＳｂ層（ＩｎＡｓＳｂ中Ｓｂ組成０．３５%）のＡＦＭ像を示す図である。 Ｓｂを添加せずにＩｎＡｓを成長させて形成したＩｎＡｓ層（Ｓｂ組成０％）のＡＦＭ像を示す図である。 Ｓｂを添加せずに成長したＩｎＡｓの膜厚が約５ｎｍの場合のＡＦＭ像を示す図である。 Ｓｂを添加せずに成長したＩｎＡｓの膜厚が約１０ｎｍの場合のＡＦＭ像を示す図である。 Ｓｂを添加せずに成長したＩｎＡｓの膜厚が約１５ｎｍの場合のＡＦＭ像を示す図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態の具体的構成例の化合物半導体装置の構成及び製造方法を説明するための断面図である。 本実施形態の具体的構成例の化合物半導体装置の構成及び製造方法を説明するための断面図である。 本実施形態の具体的構成例の化合物半導体装置の構成及び製造方法を説明するための断面図である。 本実施形態の具体的構成例の化合物半導体装置の構成及び製造方法を説明するための断面図である。 本実施形態にかかる赤外線検出器の構成を示す断面図である。 本実施形態にかかる赤外線検出器の構成を示す斜視図である。
以下、図面により、本発明の実施の形態にかかる化合物半導体装置及びその製造方法、赤外線検出器について、図１〜図１８を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、例えばＧａＳｂ基板上に設けられたＴｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造を備える化合物半導体装置であって、例えば超格子の膜厚・周期を調整することで中赤外から遠赤外の波長帯に感度を有する赤外線検出器に適用される。
なお、超格子構造を化合物半導体構造又は化合物半導体積層構造ともいう。また、化合物半導体装置は、超格子構造を含む化合物半導体積層構造からなる。また、化合物半導体積層構造をエピタキシャル構造ともいう。
本実施形態では、化合物半導体装置は、図１に示すように、ＧａＳｂ基板（半導体基板）１と、ＧａＳｂ基板１の上方に設けられ、ＩｎＡｓ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造）２Ａを有する活性層２と、活性層２上に設けられたコンタクト層３とを備える。
ここで、活性層２は、最上層にＧａＳｂ層を含む。
また、コンタクト層３は、ｎ型又はｐ型（ここではｎ型）にドーピングされている。このため、コンタクト層３を第１導電型コンタクト層ともいう。また、コンタクト層３を上部コンタクト層ともいう。
そして、コンタクト層３は、活性層２の最上層を構成するＧａＳｂ層上に設けられたＩｎＡｓＳｂ層（ＩｎＡｓ１−ｘＳｂｘ（０＜ｘ＜１）層）４と、ＩｎＡｓＳｂ層４上に設けられたＩｎＡｓ層５の２層構造（２層コンタクト構造）を有する。つまり、コンタクト層３は、２層ＩｎＡｓＳｂ／ＩｎＡｓコンタクト構造を有する。
このように、コンタクト層３に、ピットの発生が抑制されるＩｎＡｓＳｂ層４を用いながら、その表面の酸化を防止するためにＩｎＡｓ層５で覆うようにしている。
ここでは、コンタクト層３を構成するＩｎＡｓＳｂ層４、ＩｎＡｓ層５は、それぞれ、ｎ型又はｐ型（ここではｎ型）にドーピングされている。このため、ＩｎＡｓＳｂ層４を第１導電型ＩｎＡｓＳｂ層ともいう。また、ＩｎＡｓ層５を第１導電型ＩｎＡｓ層ともいう。
また、コンタクト層３は、約２０ｎｍ以上の厚さを有することが好ましい。また、コンタクト層３は、約３０ｎｍ以上の厚さを有することがより好ましい。
これは、コンタクト層３としての機能を確保するためである。例えば、コンタクト層３上には金属電極６が形成されるが（例えば図１２参照）、金属電極６を構成する金属元素がコンタクト層３を介して活性層２に拡散してしまうのを防止するためである。
また、ＩｎＡｓ層５は、約１０ｎｍ以下の厚さを有することが好ましい。
これは、後述の検討結果に基づくものであり、この範囲であればピットが発生することなくＩｎＡｓ層５を形成することができるからである。
また、ＩｎＡｓＳｂ層４は、約１０ｎｍ以上の厚さを有することが好ましい。
これは、ピットが発生しないようにするためにはＩｎＡｓ層５の厚さを薄くする必要がある一方、コンタクト層全体としてはある程度の厚さを確保する必要があるからである。
また、ＩｎＡｓＳｂ層４は、ＩｎＡｓ１−ｘＳｂｘ層（０．００３５≦ｘ≦０．００６５）であることが好ましい。
ここで、ｘ＝０．００３５は、Ｓｂ組成０．３５％であり、後述の検討結果で示すように、この程度Ｓｂが含まれていればピットが形成されなくなることに基づくものである。また、ｘ＝０．００６５は、Ｓｂ組成０．６５％であり、これはＳｂ組成を大きくしすぎるとＩｎＡｓとの間のバンドオフセットが大きくなり電気伝導に影響が出るためである。また、このような微量のＳｂが添加されるだけであるため、電気伝導にも影響を与えることがなく、コンタクト層としての機能が低下することもない。
このように、Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有する活性層２の最上層を構成するＧａＳｂ層上に、コンタクト層３としてＩｎＡｓ層５を設ける場合に、ＧａＳｂ層とＩｎＡｓ層５の間にＩｎＡｓＳｂ層４を挟み、２層ＩｎＡｓＳｂ／ＩｎＡｓコンタクト構造を有するものとしている。
これにより、ピットの発生が抑制されるＩｎＡｓＳｂ層４によってコンタクト層３として必要な厚さを確保することで、表面側に設けられるＩｎＡｓ層５の厚さを薄くしてＩｎＡｓ層５でのピット（欠陥）の発生を抑制しながら、酸化しやすいＳｂによる表面の酸化を防ぐようにしている。また、ショットキー障壁の低減によるコンタクト抵抗の低減を図ることもできる。
このようにして、コンタクト層３におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大（赤外線検出器の感度の増大）を実現している。
特に、活性層２を、超格子構造を有するものとする場合、低温成長させることになる。また、コンタクト層３でのピットの発生は低い温度で成長させる場合に発生しやすい。このため、活性層２を、超格子構造を有するものとする場合に、上述のように構成されるコンタクト層３を採用することで、ピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができる。
ところで、上述のような構成を採用しているのは、以下の理由による。
Ｔ２ＳＬ型赤外線検出器を構成する化合物半導体装置では、Ｔｙｐｅ−ＩＩ型のＩｎＡｓ／ＧａＳｂ超格子構造上にキャップ層（コンタクト層）としてＩｎＡｓ層を設けるのが一般的である。
これは、ショットキー障壁の低減によるコンタクト抵抗の低減を図るとともに、酸化しやすいＳｂによる表面の酸化を防ぐためである。
しかしながら、ＩｎＡｓ／ＧａＳｂ超格子構造の最上層となるＧａＳｂ層上にコンタクト層としてＩｎＡｓ層を設けると、ピットが形成され、ピット表面にダングリングボンドが形成されてキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
そこで、以下のような検討を行なった。
まず、ＭＢＥ（Molecular Beam Epitaxy）成長によって、ＧａＳｂ上にＳｂを添加しながらＩｎＡｓの成長を試みた。
ここで、図２は、Ｓｂを添加しながらＩｎＡｓを成長させて形成したＩｎＡｓＳｂ層（ここではＩｎＡｓＳｂ中Ｓｂ組成０．３５%；ＩｎＡｓ０．９９６５Ｓｂ０．００３５；厚さ約１００ｎｍ）のＡＦＭ（Atomic Force Microscope）像（約２０μm×約２０μｍ）を示している。
また、図３は、Ｓｂを添加せずにＩｎＡｓを成長させて形成したＩｎＡｓ層（Ｓｂ組成０％；厚さ約１００ｎｍ）のＡＦＭ像（約２０μm×約２０μｍ）を示している。
図３に示すように、ＩｎＡｓ層（Ｓｂ組成０％）では、ピット（図３中、黒点参照）が形成されているのに対し、図２に示すように、ＩｎＡｓＳｂ層（Ｓｂ組成０．３５％）では、ピットが形成されていないことがわかる。
このように、Ｓｂを添加することで表面のピットが抑制されている。
これは、Ｓｂ原子がＩｎＡｓの成長中に表面でサーファクタントとして機能し、３次元的に成長が進行するのを抑制しているためであると考えられる。
次に、Ｓｂを添加せずにＩｎＡｓを成長した場合において、ＧａＳｂ上のＩｎＡｓ成長の膜厚依存性について調べた。
ここで、図４〜図６は、ＩｎＡｓの膜厚が約５ｎｍ、約１０ｎｍ、約１５ｎｍの場合のＡＦＭ像（約２０μｍ×約２０μｍ）を示している。
図４、図５に示すように、ＩｎＡｓの膜厚が約５ｎｍ、約１０ｎｍではピットが発生することなく成長できたのに対し、図６に示すように、ＩｎＡｓの膜厚が約１５ｎｍではピットが発生してしまった。
このように、ＩｎＡｓの膜厚が約１０ｎｍまではピットが発生することなく成長が可能であることがわかった。
このような検討を行なった結果、コンタクト層３を２層構造とし、下層をＩｎＡｓＳｂ層４とし、上層をＩｎＡｓ層５（好ましくは約１０ｎｍ以下のＩｎＡｓ層５）とすることで、ピットの発生を抑制した（好ましくはピットの発生がない）コンタクト層３を実現できることがわかった。
そこで、上述のような構成を採用することとし、これにより、コンタクト層３におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現している。
なお、ここでは、活性層２を、ＩｎＡｓ層とＧａＳｂ層を積層させたＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有するものとしているが、これに限られるものではなく、例えば、歪み補償のために、ＩｎＡｓ層とＧａＳｂ層の間にＩｎＳｂ層が挿入されていても良い。つまり、ＩｎＡｓ／ＧａＳｂ超格子構造２Ａに代えて、図７に示すように、ＩｎＡｓ／ＩｎＳｂ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＩｎＳｂ／ＧａＳｂ超格子構造）２Ｂを有する活性層２としても良い。
また、ここでは、活性層２を、アンドープのＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有するものとしているが、これに限られるものではなく、例えば、ｐ型にドーピングされたＩｎＡｓ／ＧａＳｂ超格子構造、アンドープのＩｎＡｓ／ＧａＳｂ超格子構造、ｎ型にドーピングされたＩｎＡｓ／ＧａＳｂ超格子構造を積層させて、ｐｉｎ構造を有するものとしても良い。
このように活性層２がドーピングされた半導体層を含む場合もあるが、コンタクト層３は高濃度にドーピングされるため、活性層２を構成する半導体層のドーピング濃度よりも、コンタクト層３のドーピング濃度の方が高くなる。
また、ここでは、ＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有する活性層２の最上層を構成するＧａＳｂ層上にコンタクト層３としてＩｎＡｓ層５を設ける場合の課題を解決するための構成を説明しているが、これに限られるものではない。
例えばＩｎＡｓＳｂ層やＡｌＳｂ層などの半導体層上にコンタクト層３としてＩｎＡｓ層５を設ける場合、即ち、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層上にコンタクト層３としてＩｎＡｓ層５を設ける場合にも、同様の課題があり、この課題を解決するための構成として、上述の２層ＩｎＡｓ／ＩｎＡｓＳｂコンタクト構造を有するコンタクト層３を採用することもできる。
つまり、ここでは、コンタクト層３の下地層がＧａＳｂ層となる場合を例に挙げて説明しているが、これに限られるものではなく、コンタクト層３の下地層は、例えばＩｎＡｓＳｂ層、ＡｌＳｂ層などであっても良い。
例えば、コンタクト層３の下地層がＩｎＡｓＳｂ層となる場合としては、図８に示すように、活性層２が、ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造）２Ｃを有し、その最上層にＩｎＡｓＳｂ層を含む場合、図９に示すように、活性層２をＩｎＡｓＳｂバルク層２Ｄとする場合などがある。
つまり、活性層２を、ＩｎＡｓＳｂ層とＩｎＡｓ層を積層させたＩｎＡｓ／ＩｎＡｓＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造）２Ｃを有するものとしても良いし、ＩｎＡｓＳｂバルク層２Ｄとしても良い。なお、ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造２Ｃは、アンドープでも良いし、ｐｉｎ構造でも良い。
また、例えば、コンタクト層３の下地層がＡｌＳｂ層となる場合としては、図１０に示すように、活性層２が、ＩｎＡｓ／ＡｌＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＡｌＳｂ超格子構造）２Ｅを有し、その最上層にＡｌＳｂ層を含む場合、図１１に示すように、活性層２をＡｌＳｂバルク層２Ｆとする場合などがある。
つまり、活性層２を、ＡｌＳｂ層とＩｎＡｓ層を積層させたＩｎＡｓ／ＡｌＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＡｌＳｂ超格子構造）２Ｅを有するものとしても良いし、ＡｌＳｂバルク層２Ｆとしても良い。なお、ＩｎＡｓ／ＡｌＳｂ超格子構造２Ｅは、アンドープでも良いし、ｐｉｎ構造でも良い。
なお、これらの超格子構造２Ａ、２Ｂ、２Ｃ、２Ｅやバルク層２Ｄ、２Ｆを組み合わせて活性層２を構成しても良い。
例えば、上述のＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有する活性層２の一部をＩｎＡｓ／ＡｌＳｂ超格子構造２Ｅで置き換えても良い。つまり、活性層２を、ＩｎＡｓ／ＧａＳｂ超格子構造２ＡとＩｎＡｓ／ＡｌＳｂ超格子構造２Ｅを備えるものとして構成しても良い。
また、例えば、上述のＩｎＡｓ／ＧａＳｂ超格子構造２Ａを有する活性層２を構成するＩｎＡｓ／ＧａＳｂ超格子構造２ＡとＩｎＡｓ／ＧａＳｂ超格子構造２Ａの間にＡｌＳｂバルク層２Ｆを挟んでも良いし、ＩｎＡｓ／ＧａＳｂ超格子構造２Ａ上にＡｌＳｂバルク層２Ｆを設けても良い。つまり、活性層２を、ＩｎＡｓ／ＧａＳｂ超格子構造２ＡとＡｌＳｂバルク層２Ｆを備えるものとして構成しても良い。
また、ここでは、活性層２を、超格子構造（超格子層）２Ａ、２Ｂ、２Ｃ、２Ｅを有するもの、又は、バルク層２Ｄ、２Ｆとして構成しているが、これに限られるものではなく、例えば、量子井戸構造（Ｔｙｐｅ−ＩＩ型量子井戸構造）を有するものとしても良いし、量子ドット構造（Ｔｙｐｅ−ＩＩ型量子ドット構造）を有するものとしても良い。
このようにして活性層２を構成する場合、活性層２は、Ａｌ、Ｉｎ、Ｇａ、Ａｓ及びＳｂの中の少なくとも１種を含む構造を有するものとなる。
上述のように、コンタクト層３の下地層は、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層（２、２Ａ〜２Ｆ）であれば良い。これは、コンタクト層３としてＩｎＡｓ層５を設ける場合の上述の課題は、その下地層に用いられる半導体（半導体材料）とＩｎＡｓとの間に格子定数差があることに起因して生じていると考えられるためである。
この場合、化合物半導体装置は、半導体基板１と、半導体基板１の上方に設けられ、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層（２、２Ａ〜２Ｆ）と、半導体層上に設けられた第１導電型ＩｎＡｓＳｂ層４及び第１導電型ＩｎＡｓＳｂ層４上に設けられた第１導電型ＩｎＡｓ層５を含む第１導電型コンタクト層３とを備えるものとなる。
そして、半導体層は、ＧａＳｂ層、ＩｎＡｓＳｂ層又はＡｌＳｂ層であれば良い。上述の場合、半導体層は、活性層２を構成する。また、活性層２は、ＩｎＡｓ層及びＧａＳｂ層を含む超格子構造２Ａ、ＩｎＡｓ層及びＩｎＡｓＳｂ層を含む超格子構造２Ｃ、ＩｎＡｓ層及びＡｌＳｂ層を含む超格子構造２Ｅ、ＩｎＡｓＳｂバルク層２Ｄ、又は、ＡｌＳｂバルク層２Ｆを含む。なお、半導体層は、活性層を構成する半導体層でなくても良く、例えばコンタクト層３と活性層２の間に挟まれた半導体層であっても良い。
ところで、本実施形態では、化合物半導体装置は、図１２に示すように、コンタクト層（上部コンタクト層）３上に設けられた第１金属電極６を備える。ここでは、コンタクト層３を構成するＩｎＡｓ層５上に設けられた第１金属電極６を備える。
また、本実施形態では、化合物半導体装置は、ＧａＳｂ基板１と活性層２との間に設けられたコンタクト層（下部コンタクト層）７を備える。
ここで、下部コンタクト層７は、ｎ型又はｐ型（ここではｐ型）にドーピングされている。このため、下部コンタクト層７を第２導電型コンタクト層ともいう。また、下部コンタクト層７は、ＧａＳｂからなるＧａＳｂ層であり、ｎ型又はｐ型（ここではｐ型）にドーピングされている。このため、ＧａＳｂを第２導電型ＧａＳｂともいう。また、ＧａＳｂ層７を第２導電型ＧａＳｂ層ともいう。
そして、本実施形態では、下部コンタクト層７上に設けられた第２金属電極８を備える。
ところで、上述のように構成される化合物半導体装置の製造方法は、半導体基板１の上方に、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層（２、２Ａ〜２Ｆ）を形成する工程と、半導体層上に第１導電型ＩｎＡｓＳｂ層４を形成し、第１導電型ＩｎＡｓＳｂ層４上に第１導電型ＩｎＡｓ層５を形成することによって、第１導電型ＩｎＡｓＳｂ層４及び第１導電型ＩｎＡｓ層５を含む第１導電型コンタクト層３を形成する工程とを含むものとすれば良い（例えば図１、図７〜図１２参照）。
この場合、半導体層は、ＧａＳｂ層、ＩｎＡｓＳｂ層又はＡｌＳｂ層である。また、第１導電型コンタクト層３は、２０ｎｍ以上の厚さを有する。また、第１導電型ＩｎＡｓ層５は、１０ｎｍ以下の厚さを有する。また、第１導電型ＩｎＡｓＳｂ層４は、１０ｎｍ以上の厚さを有する。また、第１導電型ＩｎＡｓＳｂ層４は、第１導電型ＩｎＡｓ１−ｘＳｂｘ層（０．００３５≦ｘ≦０．００６５）である。また、１導電型ＩｎＡｓ層５上に第１金属電極６を形成する工程を含む。
また、半導体層は、活性層２を構成する。この場合、上述の半導体層を形成する工程は、活性層２を形成する工程に含まれることになる。そして、活性層２を形成する工程において、例えば、ＩｎＡｓ層及びＧａＳｂ層を含む超格子構造２Ａ、ＩｎＡｓ層及びＩｎＡｓＳｂ層を含む超格子構造２Ｃ、ＩｎＡｓ層及びＡｌＳｂ層を含む超格子構造２Ｅ、ＩｎＡｓＳｂバルク層２Ｄ、又は、ＡｌＳｂバルク層２Ｆを含む活性層２を形成すれば良い（例えば図１、図７〜図１１参照）。また、半導体基板１は、ＧａＳｂ基板とすれば良い。
また、半導体基板１と活性層２との間に、第２導電型ＧａＳｂからなる第２導電型コンタクト層７を形成する工程を含むものとしても良い（例えば図１２参照）。また、第２導電型コンタクト層７上に第２金属電極８を形成する工程を含むものとしても良い（例えば図１２参照）。
以下、具体的構成例を挙げて、より具体的に説明する。
本具体的構成例では、化合物半導体装置は、図１３、図１６に示すように、ｎ型ＧａＳｂ基板１上に、ＧａＳｂ層（バッファ層）９、ｐ型ＧａＳｂ層（下部コンタクト層）７、ｐ型ＩｎＡｓ０．９１Ｓｂ０．０９層（エッチングストッパ層）１０、ＩｎＡｓ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造）２Ａを有する活性層２、ｎ型ＩｎＡｓ０．９９６５Ｓｂ０．００３５層４及びｎ型ＩｎＡｓ層５からなる２層構造の上部コンタクト層３を積層させた化合物半導体積層構造を備える。
なお、ここでは、エッチングストッパ層として設けられるｐ型ＩｎＡｓＳｂ層１０は、ＧｓＳｂに格子整合する組成を有するものとしている。また、このエッチングストッパ層にＩｎＡｓ層を用いると、ＧａＳｂ上にＩｎＡｓバルク層を成長することになり、ピットが発生することになり、好ましくないため、ＩｎＡｓＳｂ層を用いている。
そして、図１６に示すように、表面がＳｉＮパッシベーション膜（絶縁膜）１１で覆われており、上部コンタクト層３を構成するｎ型ＩｎＡｓ層５上に第１金属電極６が設けられており、下部コンタクト層７であるｐ型ＧａＳｂ層上に第２金属電極８が設けられている。
なお、この化合物半導体装置を適用した赤外線検出器を、ｎ型ＩｎＡｓ／ＩｎＡｓＳｂコンタクト層適用Ｔ２ＳＬ型赤外線検出器ともいう。
次に、本具体的構成例の化合物半導体装置の製造方法について、図１３〜図１６を参照しながら説明する。
まず、図１３に示すように、（００１）面から約０．３５°傾斜（微傾斜）したｎ型ＧａＳｂ基板１を固体ソース分子線エピタキシー（ＭＢＥ）装置に導入し、ヒータ加熱により基板温度を昇温する。
なお、Ｉｎ、Ｇａ、Ａｓ、Ｓｂの各材料源は、標準的なセル、又は、Ｖ族のＡｓ、Ｓｂはバルブドクラッカーセルを適用する。
ここでは、基板温度が約４００℃に達した時点で、ＳｂをＧａＳｂ基板１に照射する。例えば、Ｓｂのビームフラックスは約５．０×１０−７Ｔｏｒｒ（約６．７×１０−５Ｐａ）とする。
そして、基板温度の昇温を続けると、約５５０℃に達した付近でＧａＳｂ表面酸化膜が解離する。その後、Ｓｂビーム照射下で基板温度を約５７０℃まで昇温し、約１０分間保持し、表面酸化膜を完全に脱離させる。
次に、Ｓｂビーム照射下で基板温度を約５２０℃に設定し、Ｇａを照射し、ＧａＳｂ層（バッファ層）９を形成する。
例えば、Ｇａのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。Ｖ／ＩＩＩ比は約１０となる。この条件下では例えばＧａＳｂ成長速度は約０．３０μｍ／ｈとなる。
そして、ＧａＳｂ層９を約１００ｎｍ形成した時点で、Ｂｅを追加照射する。
次に、Ｇａ及びＢｅの照射を継続し、ｐ型ＧａＳｂ層（下部コンタクト層；第２導電型コンタクト層）７を形成する。例えば、キャリア濃度が約５．０×１０１８ｃｍ−３となるようにＢｅセル温度を調整する。
続いて、ｐ型ＧａＳｂ層７を約５００ｎｍ形成した時点でＢｅ、Ｇａの照射を停止し、Ｓｂ雰囲気下で成長温度を約４８０℃まで降温し、温度が安定した時点でＳｂの供給を停止し、約３秒間成長を中断する。
次に、Ｂｅ、Ｉｎ、Ａｓ及びＳｂを照射し、ｐ型ＩｎＡｓ０．９１Ｓｂ０．０９層（エッチングストッパ層）１０を形成する。
例えば、Ｉｎのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。また、Ａｓのビームフラックスは約４．０×１０−７Ｔｏｒｒ（約５．３×１０−６Ｐａ）とする。また、Ｓｂのビームフラックスは約１．０×１０−７Ｔｏｒｒ（約１．３×１０−６Ｐａ）とする。Ｖ／ＩＩＩ比は約１０とする。この時、例えばＩｎＡｓＳｂの成長速度は約０．３０μｍ／ｈとなる。また、キャリア濃度が約５．０×１０１８ｃｍ−３となるようにＢｅセル温度を調整する。
そして、ｐ型ＩｎＡｓ０．９１Ｓｂ０．０９層１０を約１００ｎｍ形成した時点でＢｅ、Ｉｎ、Ａｓ及びＳｂの照射を停止し、約４００℃まで降温する。
次に、ＩｎＡｓ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造）２Ａを成長させて活性層２を形成する。
まず、ＩｎとＡｓを照射する。
例えば、Ｉｎのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。また、Ａｓのビームフラックスは約４．０×１０−７Ｔｏｒｒ（約５．３×１０−５Ｐａ）とする。Ｖ／ＩＩＩ比は約８とする。この時、例えばＩｎＡｓの成長速度は約０．３０μｍ／ｈとなる。
そして、ＩｎＡｓを約２ｎｍ形成した時点でＩｎおよびＡｓの供給を停止する。
続いて、真空下で約３秒間成長を中断する。
次に、ＧａとＳｂを照射する。
例えば、Ｇａのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。また、Ｓｂのビームフラックスは約５．０×１０−７Ｔｏｒｒ（約６．７×１０−５Ｐａ）とする。Ｖ／ＩＩＩ比は約１０とする。この時、例えばＧａＳｂの成長速度は約０．３０μｍ／ｈとなる。
そして、ＧａＳｂを約２ｎｍ形成した時点でＧａおよびＳｂの供給を停止する。
続いて、真空下で約３秒間成長を中断する。
このようなＩｎＡｓとＧａＳｂの形成を１サイクル（１周期）とし、例えば２００サイクル（２００周期）繰り返し、トータルの厚さが約８００ｎｍのＴｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子（Ｔ２ＳＬ）構造（超格子層）２Ａを有する活性層２を形成する。
次に、２層構造のコンタクト層（上部コンタクト層；第１導電型コンタクト層）３を形成する。
まず、Ｉｎ、Ａｓ、Ｓｂ、Ｓｉを照射し、ｎ型ＩｎＡｓ０．９９６５Ｓｂ０．００３５層（第１導電型ＩｎＡｓＳｂ層）４を形成する。
例えば、Ｉｎのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。また、Ａｓのビームフラックスは約５．０×１０−７Ｔｏｒｒ（約６．７×１０−５Ｐａ）とする。また、Ｓｂのビームフラックスは約５．０×１０−９Ｔｏｒｒ（約６．７×１０−７Ｐａ）とする。Ｖ／ＩＩＩ比は約１０とする。この時、例えばＩｎＡｓＳｂの成長速度は約０．３０μｍ／ｈとなる。また、キャリア濃度が約５．０×１０１８ｃｍ−３となるようにＳｉセル温度を調整する。
そして、ｎ型ＩｎＡｓ０．９９６５Ｓｂ０．００３５層４を約５０ｎｍ形成した時点でＳｂの供給を停止する。
続いて、Ｉｎ、Ａｓ、Ｓｉを照射し、ｎ型ＩｎＡｓ層（第１導電型ＩｎＡｓ層）５を形成する。
例えば、Ｉｎのビームフラックスは約５．０×１０−８Ｔｏｒｒ（約６．７×１０−６Ｐａ）とする。また、Ａｓのビームフラックスは約５．０×１０−７Ｔｏｒｒ（約６．７×１０−５Ｐａ）とする。Ｖ／ＩＩＩ比は約１０とする。この時、例えばＩｎＡｓの成長速度は０．３０μｍ／ｈとなる。例えばキャリア濃度が５．０×１０１８ｃｍ−３となるようにＳｉセル温度を調整する。
そして、ｎ型ＩｎＡｓ層５を約５ｎｍ形成した時点でＩｎ、Ｓｉの供給を停止する。
その後、Ａｓビーム照射下で降温し、基板温度が約３００℃になった時点でＡｓビーム照射を停止する。
このようにして、ｎ型ＩｎＡｓ０．９９６５Ｓｂ０．００３５層４及びｎ型ＩｎＡｓ層５からなる２層構造の上部コンタクト層３を形成する。
このようにして化合物半導体積層構造を形成した後、上述のようにして各半導体層をエピタキシャル成長させたＧａＳｂ基板（図１３参照）をＭＢＥ装置から取り出す。
そして、各半導体層をエピタキシャル成長させたＧａＳｂ基板（図１３参照）に、例えば約５０μｍ×約５０μｍの領域を残し、周辺部を開口したレジストパターンをパターニングする。ここでは、ピクセル数（画素数）は例えば２５６×２５６とする。また、トータル面積は約１５．３６ｍｍ×約１５．３６ｍｍとなる。
次に、ドライエッチング装置に導入し、例えばＣＦ４系のガスを用いてエッチングし、図１４に示すように、メサ構造を形成する。
次に、プラズマＣＶＤ（chemical vapor deposition）装置に導入し、図１５に示すように、例えばＳｉＨ４及びＮＨ３系のガスを用いてＳｉＮパッシベーション膜（絶縁膜）１１を例えば約１００ｎｍ形成する。
そして、電極開口エリアをレジストでパターニングし、再び、ドライエッチング装置に導入し、例えばＣＦ４系のガスでＳｉＮパッシベーション膜１１をエッチングし、電極開口エリア１２を形成する。
次に、再び、電極開口エリア１２をレジストでパターニングし、スパッタリング法及びリフトオフによって、図１６に示すように、第１金属電極６及び第２金属電極８（ここではＴｉ／Ｐｔ／Ａｕ電極）を形成する。
このようにして、本具体的構成例の化合物半導体装置１３を製造することができる。
なお、本実施形態では、半導体基板としてＧａＳｂ基板１を用いた化合物半導体積層構造に本発明を適用した場合を例に挙げて説明しているが、これに限られるものではなく、半導体基板として例えばＧａＡｓ基板を用いても良い。この場合、ＧａＡｓ基板上に例えばＧａＩｎＳｂ傾斜組成層（格子定数差緩和層）を介して上述の化合物半導体積層構造を設ければ良い。
また、本実施形態では、ｎ型ＧａＳｂ基板（ｎ型半導体基板）１を用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えばｐ型ＧａＳｂ基板（ｐ型半導体基板）を用いることもできる。この場合、例えばＧａＳｂ層９（例えば図１６参照）は設けなくても良い。
また、本実施形態では、エッチングストッパ層としてｐ型ＩｎＡｓＳｂ層１０を設ける場合を例に挙げて説明しているが、これに限られるものではなく、エッチングストッパ層を備えないものとして構成することもできる。
また、本実施形態では、基板側（下側）の導電型をｐ型とし、表面側（上側）の導電型をｎ型としており、例えば下部コンタクト層７をｐ型コンタクト層（第２導電型コンタクト層）とし、上部コンタクト層３をｎ型コンタクト層（第１導電型コンタクト層）としているが、これに限られるものではなく、導電型を上下逆にしても良い。つまり、基板側（下側）の導電型をｎ型とし、表面側（上側）の導電型をｐ型としても良く、例えば下部コンタクト層７をｎ型コンタクト層（第２導電型コンタクト層）とし、上部コンタクト層３をｐ型コンタクト層（第１導電型コンタクト層）としても良い。
ところで、例えば図１７、図１８に示すように、上述のように構成される化合物半導体装置１３に、読出回路チップ１４に含まれる読出回路（信号読出回路）を接続することで、赤外線検出器１５を構成することができる。
この場合、赤外線検出器１５は、上述のように構成される化合物半導体装置１３と、この化合物半導体装置１３に接続された読出回路とを備えるものとなる。
例えば、図１７、図１８に示すように、上述のように構成される化合物半導体装置１３に、読出回路を含む読出回路チップ１４を、バンプ電極１６を介して、フリップチップ接合することで、赤外線検出器１５を構成することができる。なお、図１７中、符号１７は引き出し電極であり、符号１８は電極である。
このように構成される赤外線検出器１５では、化合物半導体装置１３に備えられるＧａＳｂ基板１の裏面側から入射する赤外線を検出することになる。なお、赤外線検出器１５をＧａＳｂ系赤外線検出器ともいう。
したがって、本実施形態にかかる化合物半導体装置及びその製造方法、赤外線検出器は、コンタクト層３におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができるという効果を有する。
例えば、上述の実施形態のＩｎＡｓＳｂ／ＩｎＡｓ２層コンタクト層３を適用することで、Ｔ２ＳＬ赤外線検出器１５のコンタクト層３におけるピットの発生が抑制され、キャリアトラップが抑制され、単体素子の感度増加を実現することができる。また、本実施形態のＴ２ＳＬ赤外線検出器１５をＦＰＡ（Focal Plane Array）に適用することで、欠陥画素数を低減することができ、歩留まりを向上させることが可能となる。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
半導体基板と、
前記半導体基板の上方に設けられ、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層と、
前記半導体層上に設けられた第１導電型ＩｎＡｓＳｂ層及び前記第１導電型ＩｎＡｓＳｂ層上に設けられた第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層とを備えることを特徴とする化合物半導体装置。
（付記２）
前記半導体層は、ＧａＳｂ層、ＩｎＡｓＳｂ層又はＡｌＳｂ層であることを特徴とする、付記１に記載の化合物半導体装置。
（付記３）
前記第１導電型コンタクト層は、２０ｎｍ以上の厚さを有することを特徴とする、付記１又は２に記載の化合物半導体装置。
（付記４）
前記第１導電型ＩｎＡｓ層は、１０ｎｍ以下の厚さを有することを特徴とする、付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記第１導電型ＩｎＡｓＳｂ層は、１０ｎｍ以上の厚さを有することを特徴とする、付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記第１導電型ＩｎＡｓＳｂ層は、第１導電型ＩｎＡｓ１−ｘＳｂｘ層（０．００３５≦ｘ≦０．００６５）であることを特徴とする、付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）
前記第１導電型ＩｎＡｓ層上に設けられた第１金属電極を備えることを特徴とする、付記１〜６のいずれか１項に記載の化合物半導体装置。
（付記８）
前記半導体層は、活性層を構成することを特徴とする、付記１〜７のいずれか１項に記載の化合物半導体装置。
（付記９）
前記半導体基板は、ＧａＳｂ基板又はＧａＡｓ基板であり、
前記活性層は、ＩｎＡｓ層及びＧａＳｂ層を含む超格子構造、ＩｎＡｓ層及びＩｎＡｓＳｂ層を含む超格子構造、ＩｎＡｓ層及びＡｌＳｂ層を含む超格子構造、ＩｎＡｓＳｂバルク層、又は、ＡｌＳｂバルク層を含むことを特徴とする、付記８に記載の化合物半導体装置。
（付記１０）
前記半導体基板と前記活性層との間に設けられ、第２導電型ＧａＳｂからなる第２導電型コンタクト層を備えることを特徴とする、付記８又は９に記載の化合物半導体装置。
（付記１１）
前記第２導電型コンタクト層上に設けられた第２金属電極を備えることを特徴とする、付記１０に記載の化合物半導体装置。
（付記１２）
付記１〜１１のいずれか１項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。
（付記１３）
半導体基板の上方に、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第１導電型ＩｎＡｓＳｂ層を形成し、前記第１導電型ＩｎＡｓＳｂ層上に第１導電型ＩｎＡｓ層を形成することによって、前記第１導電型ＩｎＡｓＳｂ層及び前記第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
（付記１４）
前記半導体層は、ＧａＳｂ層、ＩｎＡｓＳｂ層又はＡｌＳｂ層であることを特徴とする、付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記第１導電型コンタクト層は、２０ｎｍ以上の厚さを有することを特徴とする、付記１３又は１４に記載の化合物半導体装置の製造方法。
（付記１６）
前記第１導電型ＩｎＡｓ層は、１０ｎｍ以下の厚さを有することを特徴とする、付記１３〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）
前記第１導電型ＩｎＡｓＳｂ層は、１０ｎｍ以上の厚さを有することを特徴とする、付記１３〜１６のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）
前記第１導電型ＩｎＡｓＳｂ層は、第１導電型ＩｎＡｓ１−ｘＳｂｘ層（０．００３５≦ｘ≦０．００６５）であることを特徴とする、付記１３〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）
前記第１導電型ＩｎＡｓ層上に第１金属電極を形成する工程を含むことを特徴とする、付記１３〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
１ ＧａＳｂ基板（半導体基板）
２ 活性層
２Ａ ＩｎＡｓ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＧａＳｂ超格子構造）
２Ｂ ＩｎＡｓ／ＩｎＳｂ／ＧａＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＩｎＳｂ／ＧａＳｂ超格子構造）
２Ｃ ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＩｎＡｓＳｂ超格子構造）
２Ｄ ＩｎＡｓＳｂバルク層
２Ｅ ＩｎＡｓ／ＡｌＳｂ超格子構造（Ｔｙｐｅ−ＩＩ型ＩｎＡｓ／ＡｌＳｂ超格子構造）
２Ｆ ＡｌＳｂバルク層
３ コンタクト層（ｎ型コンタクト層；第１導電型コンタクト層；上部コンタクト層）
４ ＩｎＡｓＳｂ層（ＩｎＡｓ１−ｘＳｂｘ（０＜ｘ＜１）層；ｎ型ＩｎＡｓＳｂ層；第１導電型ＩｎＡｓＳｂ層）
５ ＩｎＡｓ層（ｎ型ＩｎＡｓ層；第１導電型ＩｎＡｓ層）
６ 第１金属電極（Ｔｉ／Ｐｔ／Ａｕ電極）
７ コンタクト層（ｐ型コンタクト層；第２導電型コンタクト層；下部コンタクト層）
８ 第２金属電極（Ｔｉ／Ｐｔ／Ａｕ電極）
９ ＧａＳｂ層（バッファ層）
１０ ｐ型ＩｎＡｓ０．９１Ｓｂ０．０９層（エッチングストッパ層）
１１ ＳｉＮパッシベーション膜（絶縁膜）
１２ 電極開口エリア
１３ 化合物半導体装置
１４ 読出回路チップ
１５ 赤外線検出器
１６ バンプ電極
１７ 引き出し電極
１８ 電極

Claims (11)

  1. 半導体基板と、
    前記半導体基板の上方に設けられ、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層と、
    前記半導体層上に設けられた第１導電型ＩｎＡｓＳｂ層及び前記第１導電型ＩｎＡｓＳｂ層上に設けられた第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層とを備えることを特徴とする化合物半導体装置。
  2. 前記半導体層は、ＧａＳｂ層、ＩｎＡｓＳｂ層又はＡｌＳｂ層であることを特徴とする、請求項１に記載の化合物半導体装置。
  3. 前記第１導電型コンタクト層は、２０ｎｍ以上の厚さを有することを特徴とする、請求項１又は２に記載の化合物半導体装置。
  4. 前記第１導電型ＩｎＡｓ層は、１０ｎｍ以下の厚さを有することを特徴とする、請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記第１導電型ＩｎＡｓＳｂ層は、１０ｎｍ以上の厚さを有することを特徴とする、請求項１〜４のいずれか１項に記載の化合物半導体装置。
  6. 前記第１導電型ＩｎＡｓＳｂ層は、第１導電型ＩｎＡｓ１−ｘＳｂｘ層（０．００３５≦ｘ≦０．００６５）であることを特徴とする、請求項１〜５のいずれか１項に記載の化合物半導体装置。
  7. 前記第１導電型ＩｎＡｓ層上に設けられた第１金属電極を備えることを特徴とする、請求項１〜６のいずれか１項に記載の化合物半導体装置。
  8. 前記半導体層は、活性層を構成することを特徴とする、請求項１〜７のいずれか１項に記載の化合物半導体装置。
  9. 前記半導体基板は、ＧａＳｂ基板又はＧａＡｓ基板であり、
    前記活性層は、ＩｎＡｓ層及びＧａＳｂ層を含む超格子構造、ＩｎＡｓ層及びＩｎＡｓＳｂ層を含む超格子構造、ＩｎＡｓ層及びＡｌＳｂ層を含む超格子構造、ＩｎＡｓＳｂバルク層、又は、ＡｌＳｂバルク層を含むことを特徴とする、請求項８に記載の化合物半導体装置。
  10. 請求項１〜９のいずれか１項に記載の化合物半導体装置と、
    前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。
  11. 半導体基板の上方に、ＩｎＡｓと異なる格子定数を有し、Ｓｂを含む半導体からなる半導体層を形成する工程と、
    前記半導体層上に第１導電型ＩｎＡｓＳｂ層を形成し、前記第１導電型ＩｎＡｓＳｂ層上に第１導電型ＩｎＡｓ層を形成することによって、前記第１導電型ＩｎＡｓＳｂ層及び前記第１導電型ＩｎＡｓ層を含む第１導電型コンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
JP2018232249A 2018-12-12 2018-12-12 化合物半導体装置及びその製造方法、赤外線検出器 Pending JP2020096064A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018232249A JP2020096064A (ja) 2018-12-12 2018-12-12 化合物半導体装置及びその製造方法、赤外線検出器
US16/691,671 US20200194556A1 (en) 2018-12-12 2019-11-22 Compound semiconductor device, manufacturing method thereof, and infrared detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018232249A JP2020096064A (ja) 2018-12-12 2018-12-12 化合物半導体装置及びその製造方法、赤外線検出器

Publications (1)

Publication Number Publication Date
JP2020096064A true JP2020096064A (ja) 2020-06-18

Family

ID=71071226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232249A Pending JP2020096064A (ja) 2018-12-12 2018-12-12 化合物半導体装置及びその製造方法、赤外線検出器

Country Status (2)

Country Link
US (1) US20200194556A1 (ja)
JP (1) JP2020096064A (ja)

Also Published As

Publication number Publication date
US20200194556A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US9391229B2 (en) Light receiving element, semiconductor epitaxial wafer, detecting device, and method for manufacturing light receiving element
US7755079B2 (en) Strained-layer superlattice focal plane array having a planar structure
US8022390B1 (en) Lateral conduction infrared photodetector
US9312422B2 (en) Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device
JP5975417B2 (ja) 受光素子の製造方法
US11152210B2 (en) Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate
US11043517B2 (en) Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
JP2009065142A (ja) 量子ドット型赤外線検知器
JP2012191130A (ja) 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
JP2012146806A (ja) 格子不整合赤外化合物半導体受光素子
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP6794840B2 (ja) 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6589662B2 (ja) 半導体積層体および受光素子
JP7176402B2 (ja) 化合物半導体装置及びその製造方法、赤外線検出器
JP2020096064A (ja) 化合物半導体装置及びその製造方法、赤外線検出器
Plis et al. nBn based infrared detectors using type-II InAs/(In, Ga) Sb superlattices
WO2012073934A1 (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
Kim et al. Suppressed Surface Leakage Current Using nBn Infrared Detector Based on Type II InAs/GaSb Strain Layer Superlattices

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607