JP2020096064A - 化合物半導体装置及びその製造方法、赤外線検出器 - Google Patents
化合物半導体装置及びその製造方法、赤外線検出器 Download PDFInfo
- Publication number
- JP2020096064A JP2020096064A JP2018232249A JP2018232249A JP2020096064A JP 2020096064 A JP2020096064 A JP 2020096064A JP 2018232249 A JP2018232249 A JP 2018232249A JP 2018232249 A JP2018232249 A JP 2018232249A JP 2020096064 A JP2020096064 A JP 2020096064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inas
- conductivity type
- inassb
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 150000001875 compounds Chemical class 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title description 17
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 180
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 180
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910005542 GaSb Inorganic materials 0.000 claims description 99
- 229910017115 AlSb Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 abstract description 13
- 230000004907 flux Effects 0.000 description 14
- 229910052787 antimony Inorganic materials 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000000089 atomic force micrograph Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 6
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 5
- 229910052790 beryllium Inorganic materials 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000603 solid-source molecular beam epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02398—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02466—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Light Receiving Elements (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現する。【解決手段】化合物半導体装置を、半導体基板1と、半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層2と、半導体層上に設けられた第1導電型InAsSb層4及び第1導電型InAsSb層上に設けられた第1導電型InAs層5を含む第1導電型コンタクト層3とを備えるものとする。【選択図】図1
Description
本発明は、化合物半導体装置及びその製造方法、赤外線検出器に関する。
例えばGaSb基板上に設けられたInAs/GaSb超格子構造は、Type−II型のバンドラインナップを有する。
そして、このようなType−II型超格子構造(Type-II Super Lattice;T2SL)を備える化合物半導体装置は、超格子の膜厚・周期を調整することで、中赤外(Mid Wavelength Infrared;MW)から遠赤外(Long Wavelength Infrared;LW)の波長帯に感度を有する赤外線検出器への適用が可能である。
そして、このようなType−II型超格子構造(Type-II Super Lattice;T2SL)を備える化合物半導体装置は、超格子の膜厚・周期を調整することで、中赤外(Mid Wavelength Infrared;MW)から遠赤外(Long Wavelength Infrared;LW)の波長帯に感度を有する赤外線検出器への適用が可能である。
このようなT2SL型赤外線検出器は、サブバンド間の光吸収を利用したQDIP(Quantum Dot Infrared Photodetector)やQWIP(Quantum Well Infrared Photodetector)構造と比較して、少数キャリアの寿命が長く、暗電流の低減、感度の増大が期待される。
ところで、T2SL型赤外線検出器を構成する化合物半導体装置では、Type−II型のInAs/GaSb超格子構造上にキャップ層(コンタクト層)としてInAs層を設けるのが一般的である。
しかしながら、InAs/GaSb超格子構造の最上層となるGaSb層上にコンタクト層としてInAs層を設けると、ピットが形成され、ピット表面にダングリングボンドが形成されてキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
しかしながら、InAs/GaSb超格子構造の最上層となるGaSb層上にコンタクト層としてInAs層を設けると、ピットが形成され、ピット表面にダングリングボンドが形成されてキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
なお、このほか、例えばInAsSb層やAlSb層などの半導体層上にコンタクト層としてInAs層を設ける場合も同様の課題がある。つまり、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層上にコンタクト層としてInAs層を設ける場合に上述のような課題がある。
本発明は、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することを目的とする。
本発明は、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することを目的とする。
1つの態様では、化合物半導体装置は、半導体基板と、半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、半導体層上に設けられた第1導電型InAsSb層及び第1導電型InAsSb層上に設けられた第1導電型InAs層を含む第1導電型コンタクト層とを備える。
1つの態様では、赤外線検出器は、上述の化合物半導体装置と、化合物半導体装置に接続された読出回路とを備える。
1つの態様では、赤外線検出器は、上述の化合物半導体装置と、化合物半導体装置に接続された読出回路とを備える。
1つの態様では、化合物半導体装置の製造方法は、半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、半導体層上に第1導電型InAsSb層を形成し、第1導電型InAsSb層上に第1導電型InAs層を形成することによって、第1導電型InAsSb層及び第1導電型InAs層を含む第1導電型コンタクト層を形成する工程とを含む。
1つの側面として、コンタクト層におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができるという効果を有する。
以下、図面により、本発明の実施の形態にかかる化合物半導体装置及びその製造方法、赤外線検出器について、図1〜図18を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、例えばGaSb基板上に設けられたType−II型InAs/GaSb超格子構造を備える化合物半導体装置であって、例えば超格子の膜厚・周期を調整することで中赤外から遠赤外の波長帯に感度を有する赤外線検出器に適用される。
本実施形態にかかる化合物半導体装置は、例えばGaSb基板上に設けられたType−II型InAs/GaSb超格子構造を備える化合物半導体装置であって、例えば超格子の膜厚・周期を調整することで中赤外から遠赤外の波長帯に感度を有する赤外線検出器に適用される。
なお、超格子構造を化合物半導体構造又は化合物半導体積層構造ともいう。また、化合物半導体装置は、超格子構造を含む化合物半導体積層構造からなる。また、化合物半導体積層構造をエピタキシャル構造ともいう。
本実施形態では、化合物半導体装置は、図1に示すように、GaSb基板(半導体基板)1と、GaSb基板1の上方に設けられ、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを有する活性層2と、活性層2上に設けられたコンタクト層3とを備える。
本実施形態では、化合物半導体装置は、図1に示すように、GaSb基板(半導体基板)1と、GaSb基板1の上方に設けられ、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを有する活性層2と、活性層2上に設けられたコンタクト層3とを備える。
ここで、活性層2は、最上層にGaSb層を含む。
また、コンタクト層3は、n型又はp型(ここではn型)にドーピングされている。このため、コンタクト層3を第1導電型コンタクト層ともいう。また、コンタクト層3を上部コンタクト層ともいう。
そして、コンタクト層3は、活性層2の最上層を構成するGaSb層上に設けられたInAsSb層(InAs1−xSbx(0<x<1)層)4と、InAsSb層4上に設けられたInAs層5の2層構造(2層コンタクト構造)を有する。つまり、コンタクト層3は、2層InAsSb/InAsコンタクト構造を有する。
また、コンタクト層3は、n型又はp型(ここではn型)にドーピングされている。このため、コンタクト層3を第1導電型コンタクト層ともいう。また、コンタクト層3を上部コンタクト層ともいう。
そして、コンタクト層3は、活性層2の最上層を構成するGaSb層上に設けられたInAsSb層(InAs1−xSbx(0<x<1)層)4と、InAsSb層4上に設けられたInAs層5の2層構造(2層コンタクト構造)を有する。つまり、コンタクト層3は、2層InAsSb/InAsコンタクト構造を有する。
このように、コンタクト層3に、ピットの発生が抑制されるInAsSb層4を用いながら、その表面の酸化を防止するためにInAs層5で覆うようにしている。
ここでは、コンタクト層3を構成するInAsSb層4、InAs層5は、それぞれ、n型又はp型(ここではn型)にドーピングされている。このため、InAsSb層4を第1導電型InAsSb層ともいう。また、InAs層5を第1導電型InAs層ともいう。
ここでは、コンタクト層3を構成するInAsSb層4、InAs層5は、それぞれ、n型又はp型(ここではn型)にドーピングされている。このため、InAsSb層4を第1導電型InAsSb層ともいう。また、InAs層5を第1導電型InAs層ともいう。
また、コンタクト層3は、約20nm以上の厚さを有することが好ましい。また、コンタクト層3は、約30nm以上の厚さを有することがより好ましい。
これは、コンタクト層3としての機能を確保するためである。例えば、コンタクト層3上には金属電極6が形成されるが(例えば図12参照)、金属電極6を構成する金属元素がコンタクト層3を介して活性層2に拡散してしまうのを防止するためである。
これは、コンタクト層3としての機能を確保するためである。例えば、コンタクト層3上には金属電極6が形成されるが(例えば図12参照)、金属電極6を構成する金属元素がコンタクト層3を介して活性層2に拡散してしまうのを防止するためである。
また、InAs層5は、約10nm以下の厚さを有することが好ましい。
これは、後述の検討結果に基づくものであり、この範囲であればピットが発生することなくInAs層5を形成することができるからである。
また、InAsSb層4は、約10nm以上の厚さを有することが好ましい。
これは、ピットが発生しないようにするためにはInAs層5の厚さを薄くする必要がある一方、コンタクト層全体としてはある程度の厚さを確保する必要があるからである。
これは、後述の検討結果に基づくものであり、この範囲であればピットが発生することなくInAs層5を形成することができるからである。
また、InAsSb層4は、約10nm以上の厚さを有することが好ましい。
これは、ピットが発生しないようにするためにはInAs層5の厚さを薄くする必要がある一方、コンタクト層全体としてはある程度の厚さを確保する必要があるからである。
また、InAsSb層4は、InAs1−xSbx層(0.0035≦x≦0.0065)であることが好ましい。
ここで、x=0.0035は、Sb組成0.35%であり、後述の検討結果で示すように、この程度Sbが含まれていればピットが形成されなくなることに基づくものである。また、x=0.0065は、Sb組成0.65%であり、これはSb組成を大きくしすぎるとInAsとの間のバンドオフセットが大きくなり電気伝導に影響が出るためである。また、このような微量のSbが添加されるだけであるため、電気伝導にも影響を与えることがなく、コンタクト層としての機能が低下することもない。
ここで、x=0.0035は、Sb組成0.35%であり、後述の検討結果で示すように、この程度Sbが含まれていればピットが形成されなくなることに基づくものである。また、x=0.0065は、Sb組成0.65%であり、これはSb組成を大きくしすぎるとInAsとの間のバンドオフセットが大きくなり電気伝導に影響が出るためである。また、このような微量のSbが添加されるだけであるため、電気伝導にも影響を与えることがなく、コンタクト層としての機能が低下することもない。
このように、Type−II型InAs/GaSb超格子構造2Aを有する活性層2の最上層を構成するGaSb層上に、コンタクト層3としてInAs層5を設ける場合に、GaSb層とInAs層5の間にInAsSb層4を挟み、2層InAsSb/InAsコンタクト構造を有するものとしている。
これにより、ピットの発生が抑制されるInAsSb層4によってコンタクト層3として必要な厚さを確保することで、表面側に設けられるInAs層5の厚さを薄くしてInAs層5でのピット(欠陥)の発生を抑制しながら、酸化しやすいSbによる表面の酸化を防ぐようにしている。また、ショットキー障壁の低減によるコンタクト抵抗の低減を図ることもできる。
これにより、ピットの発生が抑制されるInAsSb層4によってコンタクト層3として必要な厚さを確保することで、表面側に設けられるInAs層5の厚さを薄くしてInAs層5でのピット(欠陥)の発生を抑制しながら、酸化しやすいSbによる表面の酸化を防ぐようにしている。また、ショットキー障壁の低減によるコンタクト抵抗の低減を図ることもできる。
このようにして、コンタクト層3におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大(赤外線検出器の感度の増大)を実現している。
特に、活性層2を、超格子構造を有するものとする場合、低温成長させることになる。また、コンタクト層3でのピットの発生は低い温度で成長させる場合に発生しやすい。このため、活性層2を、超格子構造を有するものとする場合に、上述のように構成されるコンタクト層3を採用することで、ピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができる。
特に、活性層2を、超格子構造を有するものとする場合、低温成長させることになる。また、コンタクト層3でのピットの発生は低い温度で成長させる場合に発生しやすい。このため、活性層2を、超格子構造を有するものとする場合に、上述のように構成されるコンタクト層3を採用することで、ピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができる。
ところで、上述のような構成を採用しているのは、以下の理由による。
T2SL型赤外線検出器を構成する化合物半導体装置では、Type−II型のInAs/GaSb超格子構造上にキャップ層(コンタクト層)としてInAs層を設けるのが一般的である。
これは、ショットキー障壁の低減によるコンタクト抵抗の低減を図るとともに、酸化しやすいSbによる表面の酸化を防ぐためである。
T2SL型赤外線検出器を構成する化合物半導体装置では、Type−II型のInAs/GaSb超格子構造上にキャップ層(コンタクト層)としてInAs層を設けるのが一般的である。
これは、ショットキー障壁の低減によるコンタクト抵抗の低減を図るとともに、酸化しやすいSbによる表面の酸化を防ぐためである。
しかしながら、InAs/GaSb超格子構造の最上層となるGaSb層上にコンタクト層としてInAs層を設けると、ピットが形成され、ピット表面にダングリングボンドが形成されてキャリアトラップとなり、暗電流の低減、感度の増大を実現するのが難しいことがわかった。
そこで、以下のような検討を行なった。
そこで、以下のような検討を行なった。
まず、MBE(Molecular Beam Epitaxy)成長によって、GaSb上にSbを添加しながらInAsの成長を試みた。
ここで、図2は、Sbを添加しながらInAsを成長させて形成したInAsSb層(ここではInAsSb中Sb組成0.35%;InAs0.9965Sb0.0035;厚さ約100nm)のAFM(Atomic Force Microscope)像(約20μm×約20μm)を示している。
ここで、図2は、Sbを添加しながらInAsを成長させて形成したInAsSb層(ここではInAsSb中Sb組成0.35%;InAs0.9965Sb0.0035;厚さ約100nm)のAFM(Atomic Force Microscope)像(約20μm×約20μm)を示している。
また、図3は、Sbを添加せずにInAsを成長させて形成したInAs層(Sb組成0%;厚さ約100nm)のAFM像(約20μm×約20μm)を示している。
図3に示すように、InAs層(Sb組成0%)では、ピット(図3中、黒点参照)が形成されているのに対し、図2に示すように、InAsSb層(Sb組成0.35%)では、ピットが形成されていないことがわかる。
図3に示すように、InAs層(Sb組成0%)では、ピット(図3中、黒点参照)が形成されているのに対し、図2に示すように、InAsSb層(Sb組成0.35%)では、ピットが形成されていないことがわかる。
このように、Sbを添加することで表面のピットが抑制されている。
これは、Sb原子がInAsの成長中に表面でサーファクタントとして機能し、3次元的に成長が進行するのを抑制しているためであると考えられる。
次に、Sbを添加せずにInAsを成長した場合において、GaSb上のInAs成長の膜厚依存性について調べた。
これは、Sb原子がInAsの成長中に表面でサーファクタントとして機能し、3次元的に成長が進行するのを抑制しているためであると考えられる。
次に、Sbを添加せずにInAsを成長した場合において、GaSb上のInAs成長の膜厚依存性について調べた。
ここで、図4〜図6は、InAsの膜厚が約5nm、約10nm、約15nmの場合のAFM像(約20μm×約20μm)を示している。
図4、図5に示すように、InAsの膜厚が約5nm、約10nmではピットが発生することなく成長できたのに対し、図6に示すように、InAsの膜厚が約15nmではピットが発生してしまった。
図4、図5に示すように、InAsの膜厚が約5nm、約10nmではピットが発生することなく成長できたのに対し、図6に示すように、InAsの膜厚が約15nmではピットが発生してしまった。
このように、InAsの膜厚が約10nmまではピットが発生することなく成長が可能であることがわかった。
このような検討を行なった結果、コンタクト層3を2層構造とし、下層をInAsSb層4とし、上層をInAs層5(好ましくは約10nm以下のInAs層5)とすることで、ピットの発生を抑制した(好ましくはピットの発生がない)コンタクト層3を実現できることがわかった。
このような検討を行なった結果、コンタクト層3を2層構造とし、下層をInAsSb層4とし、上層をInAs層5(好ましくは約10nm以下のInAs層5)とすることで、ピットの発生を抑制した(好ましくはピットの発生がない)コンタクト層3を実現できることがわかった。
そこで、上述のような構成を採用することとし、これにより、コンタクト層3におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現している。
なお、ここでは、活性層2を、InAs層とGaSb層を積層させたInAs/GaSb超格子構造2Aを有するものとしているが、これに限られるものではなく、例えば、歪み補償のために、InAs層とGaSb層の間にInSb層が挿入されていても良い。つまり、InAs/GaSb超格子構造2Aに代えて、図7に示すように、InAs/InSb/GaSb超格子構造(Type−II型InAs/InSb/GaSb超格子構造)2Bを有する活性層2としても良い。
なお、ここでは、活性層2を、InAs層とGaSb層を積層させたInAs/GaSb超格子構造2Aを有するものとしているが、これに限られるものではなく、例えば、歪み補償のために、InAs層とGaSb層の間にInSb層が挿入されていても良い。つまり、InAs/GaSb超格子構造2Aに代えて、図7に示すように、InAs/InSb/GaSb超格子構造(Type−II型InAs/InSb/GaSb超格子構造)2Bを有する活性層2としても良い。
また、ここでは、活性層2を、アンドープのInAs/GaSb超格子構造2Aを有するものとしているが、これに限られるものではなく、例えば、p型にドーピングされたInAs/GaSb超格子構造、アンドープのInAs/GaSb超格子構造、n型にドーピングされたInAs/GaSb超格子構造を積層させて、pin構造を有するものとしても良い。
このように活性層2がドーピングされた半導体層を含む場合もあるが、コンタクト層3は高濃度にドーピングされるため、活性層2を構成する半導体層のドーピング濃度よりも、コンタクト層3のドーピング濃度の方が高くなる。
また、ここでは、InAs/GaSb超格子構造2Aを有する活性層2の最上層を構成するGaSb層上にコンタクト層3としてInAs層5を設ける場合の課題を解決するための構成を説明しているが、これに限られるものではない。
また、ここでは、InAs/GaSb超格子構造2Aを有する活性層2の最上層を構成するGaSb層上にコンタクト層3としてInAs層5を設ける場合の課題を解決するための構成を説明しているが、これに限られるものではない。
例えばInAsSb層やAlSb層などの半導体層上にコンタクト層3としてInAs層5を設ける場合、即ち、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層上にコンタクト層3としてInAs層5を設ける場合にも、同様の課題があり、この課題を解決するための構成として、上述の2層InAs/InAsSbコンタクト構造を有するコンタクト層3を採用することもできる。
つまり、ここでは、コンタクト層3の下地層がGaSb層となる場合を例に挙げて説明しているが、これに限られるものではなく、コンタクト層3の下地層は、例えばInAsSb層、AlSb層などであっても良い。
例えば、コンタクト層3の下地層がInAsSb層となる場合としては、図8に示すように、活性層2が、InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)2Cを有し、その最上層にInAsSb層を含む場合、図9に示すように、活性層2をInAsSbバルク層2Dとする場合などがある。
例えば、コンタクト層3の下地層がInAsSb層となる場合としては、図8に示すように、活性層2が、InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)2Cを有し、その最上層にInAsSb層を含む場合、図9に示すように、活性層2をInAsSbバルク層2Dとする場合などがある。
つまり、活性層2を、InAsSb層とInAs層を積層させたInAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)2Cを有するものとしても良いし、InAsSbバルク層2Dとしても良い。なお、InAs/InAsSb超格子構造2Cは、アンドープでも良いし、pin構造でも良い。
また、例えば、コンタクト層3の下地層がAlSb層となる場合としては、図10に示すように、活性層2が、InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)2Eを有し、その最上層にAlSb層を含む場合、図11に示すように、活性層2をAlSbバルク層2Fとする場合などがある。
また、例えば、コンタクト層3の下地層がAlSb層となる場合としては、図10に示すように、活性層2が、InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)2Eを有し、その最上層にAlSb層を含む場合、図11に示すように、活性層2をAlSbバルク層2Fとする場合などがある。
つまり、活性層2を、AlSb層とInAs層を積層させたInAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)2Eを有するものとしても良いし、AlSbバルク層2Fとしても良い。なお、InAs/AlSb超格子構造2Eは、アンドープでも良いし、pin構造でも良い。
なお、これらの超格子構造2A、2B、2C、2Eやバルク層2D、2Fを組み合わせて活性層2を構成しても良い。
なお、これらの超格子構造2A、2B、2C、2Eやバルク層2D、2Fを組み合わせて活性層2を構成しても良い。
例えば、上述のInAs/GaSb超格子構造2Aを有する活性層2の一部をInAs/AlSb超格子構造2Eで置き換えても良い。つまり、活性層2を、InAs/GaSb超格子構造2AとInAs/AlSb超格子構造2Eを備えるものとして構成しても良い。
また、例えば、上述のInAs/GaSb超格子構造2Aを有する活性層2を構成するInAs/GaSb超格子構造2AとInAs/GaSb超格子構造2Aの間にAlSbバルク層2Fを挟んでも良いし、InAs/GaSb超格子構造2A上にAlSbバルク層2Fを設けても良い。つまり、活性層2を、InAs/GaSb超格子構造2AとAlSbバルク層2Fを備えるものとして構成しても良い。
また、例えば、上述のInAs/GaSb超格子構造2Aを有する活性層2を構成するInAs/GaSb超格子構造2AとInAs/GaSb超格子構造2Aの間にAlSbバルク層2Fを挟んでも良いし、InAs/GaSb超格子構造2A上にAlSbバルク層2Fを設けても良い。つまり、活性層2を、InAs/GaSb超格子構造2AとAlSbバルク層2Fを備えるものとして構成しても良い。
また、ここでは、活性層2を、超格子構造(超格子層)2A、2B、2C、2Eを有するもの、又は、バルク層2D、2Fとして構成しているが、これに限られるものではなく、例えば、量子井戸構造(Type−II型量子井戸構造)を有するものとしても良いし、量子ドット構造(Type−II型量子ドット構造)を有するものとしても良い。
このようにして活性層2を構成する場合、活性層2は、Al、In、Ga、As及びSbの中の少なくとも1種を含む構造を有するものとなる。
このようにして活性層2を構成する場合、活性層2は、Al、In、Ga、As及びSbの中の少なくとも1種を含む構造を有するものとなる。
上述のように、コンタクト層3の下地層は、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層(2、2A〜2F)であれば良い。これは、コンタクト層3としてInAs層5を設ける場合の上述の課題は、その下地層に用いられる半導体(半導体材料)とInAsとの間に格子定数差があることに起因して生じていると考えられるためである。
この場合、化合物半導体装置は、半導体基板1と、半導体基板1の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層(2、2A〜2F)と、半導体層上に設けられた第1導電型InAsSb層4及び第1導電型InAsSb層4上に設けられた第1導電型InAs層5を含む第1導電型コンタクト層3とを備えるものとなる。
そして、半導体層は、GaSb層、InAsSb層又はAlSb層であれば良い。上述の場合、半導体層は、活性層2を構成する。また、活性層2は、InAs層及びGaSb層を含む超格子構造2A、InAs層及びInAsSb層を含む超格子構造2C、InAs層及びAlSb層を含む超格子構造2E、InAsSbバルク層2D、又は、AlSbバルク層2Fを含む。なお、半導体層は、活性層を構成する半導体層でなくても良く、例えばコンタクト層3と活性層2の間に挟まれた半導体層であっても良い。
ところで、本実施形態では、化合物半導体装置は、図12に示すように、コンタクト層(上部コンタクト層)3上に設けられた第1金属電極6を備える。ここでは、コンタクト層3を構成するInAs層5上に設けられた第1金属電極6を備える。
また、本実施形態では、化合物半導体装置は、GaSb基板1と活性層2との間に設けられたコンタクト層(下部コンタクト層)7を備える。
また、本実施形態では、化合物半導体装置は、GaSb基板1と活性層2との間に設けられたコンタクト層(下部コンタクト層)7を備える。
ここで、下部コンタクト層7は、n型又はp型(ここではp型)にドーピングされている。このため、下部コンタクト層7を第2導電型コンタクト層ともいう。また、下部コンタクト層7は、GaSbからなるGaSb層であり、n型又はp型(ここではp型)にドーピングされている。このため、GaSbを第2導電型GaSbともいう。また、GaSb層7を第2導電型GaSb層ともいう。
そして、本実施形態では、下部コンタクト層7上に設けられた第2金属電極8を備える。
ところで、上述のように構成される化合物半導体装置の製造方法は、半導体基板1の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層(2、2A〜2F)を形成する工程と、半導体層上に第1導電型InAsSb層4を形成し、第1導電型InAsSb層4上に第1導電型InAs層5を形成することによって、第1導電型InAsSb層4及び第1導電型InAs層5を含む第1導電型コンタクト層3を形成する工程とを含むものとすれば良い(例えば図1、図7〜図12参照)。
ところで、上述のように構成される化合物半導体装置の製造方法は、半導体基板1の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層(2、2A〜2F)を形成する工程と、半導体層上に第1導電型InAsSb層4を形成し、第1導電型InAsSb層4上に第1導電型InAs層5を形成することによって、第1導電型InAsSb層4及び第1導電型InAs層5を含む第1導電型コンタクト層3を形成する工程とを含むものとすれば良い(例えば図1、図7〜図12参照)。
この場合、半導体層は、GaSb層、InAsSb層又はAlSb層である。また、第1導電型コンタクト層3は、20nm以上の厚さを有する。また、第1導電型InAs層5は、10nm以下の厚さを有する。また、第1導電型InAsSb層4は、10nm以上の厚さを有する。また、第1導電型InAsSb層4は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)である。また、1導電型InAs層5上に第1金属電極6を形成する工程を含む。
また、半導体層は、活性層2を構成する。この場合、上述の半導体層を形成する工程は、活性層2を形成する工程に含まれることになる。そして、活性層2を形成する工程において、例えば、InAs層及びGaSb層を含む超格子構造2A、InAs層及びInAsSb層を含む超格子構造2C、InAs層及びAlSb層を含む超格子構造2E、InAsSbバルク層2D、又は、AlSbバルク層2Fを含む活性層2を形成すれば良い(例えば図1、図7〜図11参照)。また、半導体基板1は、GaSb基板とすれば良い。
また、半導体基板1と活性層2との間に、第2導電型GaSbからなる第2導電型コンタクト層7を形成する工程を含むものとしても良い(例えば図12参照)。また、第2導電型コンタクト層7上に第2金属電極8を形成する工程を含むものとしても良い(例えば図12参照)。
以下、具体的構成例を挙げて、より具体的に説明する。
以下、具体的構成例を挙げて、より具体的に説明する。
本具体的構成例では、化合物半導体装置は、図13、図16に示すように、n型GaSb基板1上に、GaSb層(バッファ層)9、p型GaSb層(下部コンタクト層)7、p型InAs0.91Sb0.09層(エッチングストッパ層)10、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを有する活性層2、n型InAs0.9965Sb0.0035層4及びn型InAs層5からなる2層構造の上部コンタクト層3を積層させた化合物半導体積層構造を備える。
なお、ここでは、エッチングストッパ層として設けられるp型InAsSb層10は、GsSbに格子整合する組成を有するものとしている。また、このエッチングストッパ層にInAs層を用いると、GaSb上にInAsバルク層を成長することになり、ピットが発生することになり、好ましくないため、InAsSb層を用いている。
そして、図16に示すように、表面がSiNパッシベーション膜(絶縁膜)11で覆われており、上部コンタクト層3を構成するn型InAs層5上に第1金属電極6が設けられており、下部コンタクト層7であるp型GaSb層上に第2金属電極8が設けられている。
そして、図16に示すように、表面がSiNパッシベーション膜(絶縁膜)11で覆われており、上部コンタクト層3を構成するn型InAs層5上に第1金属電極6が設けられており、下部コンタクト層7であるp型GaSb層上に第2金属電極8が設けられている。
なお、この化合物半導体装置を適用した赤外線検出器を、n型InAs/InAsSbコンタクト層適用T2SL型赤外線検出器ともいう。
次に、本具体的構成例の化合物半導体装置の製造方法について、図13〜図16を参照しながら説明する。
まず、図13に示すように、(001)面から約0.35°傾斜(微傾斜)したn型GaSb基板1を固体ソース分子線エピタキシー(MBE)装置に導入し、ヒータ加熱により基板温度を昇温する。
次に、本具体的構成例の化合物半導体装置の製造方法について、図13〜図16を参照しながら説明する。
まず、図13に示すように、(001)面から約0.35°傾斜(微傾斜)したn型GaSb基板1を固体ソース分子線エピタキシー(MBE)装置に導入し、ヒータ加熱により基板温度を昇温する。
なお、In、Ga、As、Sbの各材料源は、標準的なセル、又は、V族のAs、Sbはバルブドクラッカーセルを適用する。
ここでは、基板温度が約400℃に達した時点で、SbをGaSb基板1に照射する。例えば、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。
ここでは、基板温度が約400℃に達した時点で、SbをGaSb基板1に照射する。例えば、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。
そして、基板温度の昇温を続けると、約550℃に達した付近でGaSb表面酸化膜が解離する。その後、Sbビーム照射下で基板温度を約570℃まで昇温し、約10分間保持し、表面酸化膜を完全に脱離させる。
次に、Sbビーム照射下で基板温度を約520℃に設定し、Gaを照射し、GaSb層(バッファ層)9を形成する。
次に、Sbビーム照射下で基板温度を約520℃に設定し、Gaを照射し、GaSb層(バッファ層)9を形成する。
例えば、Gaのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。V/III比は約10となる。この条件下では例えばGaSb成長速度は約0.30μm/hとなる。
そして、GaSb層9を約100nm形成した時点で、Beを追加照射する。
次に、Ga及びBeの照射を継続し、p型GaSb層(下部コンタクト層;第2導電型コンタクト層)7を形成する。例えば、キャリア濃度が約5.0×1018cm−3となるようにBeセル温度を調整する。
そして、GaSb層9を約100nm形成した時点で、Beを追加照射する。
次に、Ga及びBeの照射を継続し、p型GaSb層(下部コンタクト層;第2導電型コンタクト層)7を形成する。例えば、キャリア濃度が約5.0×1018cm−3となるようにBeセル温度を調整する。
続いて、p型GaSb層7を約500nm形成した時点でBe、Gaの照射を停止し、Sb雰囲気下で成長温度を約480℃まで降温し、温度が安定した時点でSbの供給を停止し、約3秒間成長を中断する。
次に、Be、In、As及びSbを照射し、p型InAs0.91Sb0.09層(エッチングストッパ層)10を形成する。
次に、Be、In、As及びSbを照射し、p型InAs0.91Sb0.09層(エッチングストッパ層)10を形成する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約4.0×10−7Torr(約5.3×10−6Pa)とする。また、Sbのビームフラックスは約1.0×10−7Torr(約1.3×10−6Pa)とする。V/III比は約10とする。この時、例えばInAsSbの成長速度は約0.30μm/hとなる。また、キャリア濃度が約5.0×1018cm−3となるようにBeセル温度を調整する。
そして、p型InAs0.91Sb0.09層10を約100nm形成した時点でBe、In、As及びSbの照射を停止し、約400℃まで降温する。
次に、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを成長させて活性層2を形成する。
まず、InとAsを照射する。
次に、InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)2Aを成長させて活性層2を形成する。
まず、InとAsを照射する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約4.0×10−7Torr(約5.3×10−5Pa)とする。V/III比は約8とする。この時、例えばInAsの成長速度は約0.30μm/hとなる。
そして、InAsを約2nm形成した時点でInおよびAsの供給を停止する。
そして、InAsを約2nm形成した時点でInおよびAsの供給を停止する。
続いて、真空下で約3秒間成長を中断する。
次に、GaとSbを照射する。
例えば、Gaのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。V/III比は約10とする。この時、例えばGaSbの成長速度は約0.30μm/hとなる。
次に、GaとSbを照射する。
例えば、Gaのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Sbのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。V/III比は約10とする。この時、例えばGaSbの成長速度は約0.30μm/hとなる。
そして、GaSbを約2nm形成した時点でGaおよびSbの供給を停止する。
続いて、真空下で約3秒間成長を中断する。
このようなInAsとGaSbの形成を1サイクル(1周期)とし、例えば200サイクル(200周期)繰り返し、トータルの厚さが約800nmのType−II型InAs/GaSb超格子(T2SL)構造(超格子層)2Aを有する活性層2を形成する。
続いて、真空下で約3秒間成長を中断する。
このようなInAsとGaSbの形成を1サイクル(1周期)とし、例えば200サイクル(200周期)繰り返し、トータルの厚さが約800nmのType−II型InAs/GaSb超格子(T2SL)構造(超格子層)2Aを有する活性層2を形成する。
次に、2層構造のコンタクト層(上部コンタクト層;第1導電型コンタクト層)3を形成する。
まず、In、As、Sb、Siを照射し、n型InAs0.9965Sb0.0035層(第1導電型InAsSb層)4を形成する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。また、Sbのビームフラックスは約5.0×10−9Torr(約6.7×10−7Pa)とする。V/III比は約10とする。この時、例えばInAsSbの成長速度は約0.30μm/hとなる。また、キャリア濃度が約5.0×1018cm−3となるようにSiセル温度を調整する。
まず、In、As、Sb、Siを照射し、n型InAs0.9965Sb0.0035層(第1導電型InAsSb層)4を形成する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。また、Sbのビームフラックスは約5.0×10−9Torr(約6.7×10−7Pa)とする。V/III比は約10とする。この時、例えばInAsSbの成長速度は約0.30μm/hとなる。また、キャリア濃度が約5.0×1018cm−3となるようにSiセル温度を調整する。
そして、n型InAs0.9965Sb0.0035層4を約50nm形成した時点でSbの供給を停止する。
続いて、In、As、Siを照射し、n型InAs層(第1導電型InAs層)5を形成する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。V/III比は約10とする。この時、例えばInAsの成長速度は0.30μm/hとなる。例えばキャリア濃度が5.0×1018cm−3となるようにSiセル温度を調整する。
続いて、In、As、Siを照射し、n型InAs層(第1導電型InAs層)5を形成する。
例えば、Inのビームフラックスは約5.0×10−8Torr(約6.7×10−6Pa)とする。また、Asのビームフラックスは約5.0×10−7Torr(約6.7×10−5Pa)とする。V/III比は約10とする。この時、例えばInAsの成長速度は0.30μm/hとなる。例えばキャリア濃度が5.0×1018cm−3となるようにSiセル温度を調整する。
そして、n型InAs層5を約5nm形成した時点でIn、Siの供給を停止する。
その後、Asビーム照射下で降温し、基板温度が約300℃になった時点でAsビーム照射を停止する。
このようにして、n型InAs0.9965Sb0.0035層4及びn型InAs層5からなる2層構造の上部コンタクト層3を形成する。
その後、Asビーム照射下で降温し、基板温度が約300℃になった時点でAsビーム照射を停止する。
このようにして、n型InAs0.9965Sb0.0035層4及びn型InAs層5からなる2層構造の上部コンタクト層3を形成する。
このようにして化合物半導体積層構造を形成した後、上述のようにして各半導体層をエピタキシャル成長させたGaSb基板(図13参照)をMBE装置から取り出す。
そして、各半導体層をエピタキシャル成長させたGaSb基板(図13参照)に、例えば約50μm×約50μmの領域を残し、周辺部を開口したレジストパターンをパターニングする。ここでは、ピクセル数(画素数)は例えば256×256とする。また、トータル面積は約15.36mm×約15.36mmとなる。
そして、各半導体層をエピタキシャル成長させたGaSb基板(図13参照)に、例えば約50μm×約50μmの領域を残し、周辺部を開口したレジストパターンをパターニングする。ここでは、ピクセル数(画素数)は例えば256×256とする。また、トータル面積は約15.36mm×約15.36mmとなる。
次に、ドライエッチング装置に導入し、例えばCF4系のガスを用いてエッチングし、図14に示すように、メサ構造を形成する。
次に、プラズマCVD(chemical vapor deposition)装置に導入し、図15に示すように、例えばSiH4及びNH3系のガスを用いてSiNパッシベーション膜(絶縁膜)11を例えば約100nm形成する。
次に、プラズマCVD(chemical vapor deposition)装置に導入し、図15に示すように、例えばSiH4及びNH3系のガスを用いてSiNパッシベーション膜(絶縁膜)11を例えば約100nm形成する。
そして、電極開口エリアをレジストでパターニングし、再び、ドライエッチング装置に導入し、例えばCF4系のガスでSiNパッシベーション膜11をエッチングし、電極開口エリア12を形成する。
次に、再び、電極開口エリア12をレジストでパターニングし、スパッタリング法及びリフトオフによって、図16に示すように、第1金属電極6及び第2金属電極8(ここではTi/Pt/Au電極)を形成する。
次に、再び、電極開口エリア12をレジストでパターニングし、スパッタリング法及びリフトオフによって、図16に示すように、第1金属電極6及び第2金属電極8(ここではTi/Pt/Au電極)を形成する。
このようにして、本具体的構成例の化合物半導体装置13を製造することができる。
なお、本実施形態では、半導体基板としてGaSb基板1を用いた化合物半導体積層構造に本発明を適用した場合を例に挙げて説明しているが、これに限られるものではなく、半導体基板として例えばGaAs基板を用いても良い。この場合、GaAs基板上に例えばGaInSb傾斜組成層(格子定数差緩和層)を介して上述の化合物半導体積層構造を設ければ良い。
なお、本実施形態では、半導体基板としてGaSb基板1を用いた化合物半導体積層構造に本発明を適用した場合を例に挙げて説明しているが、これに限られるものではなく、半導体基板として例えばGaAs基板を用いても良い。この場合、GaAs基板上に例えばGaInSb傾斜組成層(格子定数差緩和層)を介して上述の化合物半導体積層構造を設ければ良い。
また、本実施形態では、n型GaSb基板(n型半導体基板)1を用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えばp型GaSb基板(p型半導体基板)を用いることもできる。この場合、例えばGaSb層9(例えば図16参照)は設けなくても良い。
また、本実施形態では、エッチングストッパ層としてp型InAsSb層10を設ける場合を例に挙げて説明しているが、これに限られるものではなく、エッチングストッパ層を備えないものとして構成することもできる。
また、本実施形態では、エッチングストッパ層としてp型InAsSb層10を設ける場合を例に挙げて説明しているが、これに限られるものではなく、エッチングストッパ層を備えないものとして構成することもできる。
また、本実施形態では、基板側(下側)の導電型をp型とし、表面側(上側)の導電型をn型としており、例えば下部コンタクト層7をp型コンタクト層(第2導電型コンタクト層)とし、上部コンタクト層3をn型コンタクト層(第1導電型コンタクト層)としているが、これに限られるものではなく、導電型を上下逆にしても良い。つまり、基板側(下側)の導電型をn型とし、表面側(上側)の導電型をp型としても良く、例えば下部コンタクト層7をn型コンタクト層(第2導電型コンタクト層)とし、上部コンタクト層3をp型コンタクト層(第1導電型コンタクト層)としても良い。
ところで、例えば図17、図18に示すように、上述のように構成される化合物半導体装置13に、読出回路チップ14に含まれる読出回路(信号読出回路)を接続することで、赤外線検出器15を構成することができる。
この場合、赤外線検出器15は、上述のように構成される化合物半導体装置13と、この化合物半導体装置13に接続された読出回路とを備えるものとなる。
この場合、赤外線検出器15は、上述のように構成される化合物半導体装置13と、この化合物半導体装置13に接続された読出回路とを備えるものとなる。
例えば、図17、図18に示すように、上述のように構成される化合物半導体装置13に、読出回路を含む読出回路チップ14を、バンプ電極16を介して、フリップチップ接合することで、赤外線検出器15を構成することができる。なお、図17中、符号17は引き出し電極であり、符号18は電極である。
このように構成される赤外線検出器15では、化合物半導体装置13に備えられるGaSb基板1の裏面側から入射する赤外線を検出することになる。なお、赤外線検出器15をGaSb系赤外線検出器ともいう。
このように構成される赤外線検出器15では、化合物半導体装置13に備えられるGaSb基板1の裏面側から入射する赤外線を検出することになる。なお、赤外線検出器15をGaSb系赤外線検出器ともいう。
したがって、本実施形態にかかる化合物半導体装置及びその製造方法、赤外線検出器は、コンタクト層3におけるピットの発生を抑制し、キャリアトラップを抑制し、暗電流の低減、感度の増大を実現することができるという効果を有する。
例えば、上述の実施形態のInAsSb/InAs2層コンタクト層3を適用することで、T2SL赤外線検出器15のコンタクト層3におけるピットの発生が抑制され、キャリアトラップが抑制され、単体素子の感度増加を実現することができる。また、本実施形態のT2SL赤外線検出器15をFPA(Focal Plane Array)に適用することで、欠陥画素数を低減することができ、歩留まりを向上させることが可能となる。
例えば、上述の実施形態のInAsSb/InAs2層コンタクト層3を適用することで、T2SL赤外線検出器15のコンタクト層3におけるピットの発生が抑制され、キャリアトラップが抑制され、単体素子の感度増加を実現することができる。また、本実施形態のT2SL赤外線検出器15をFPA(Focal Plane Array)に適用することで、欠陥画素数を低減することができ、歩留まりを向上させることが可能となる。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
半導体基板と、
前記半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、
前記半導体層上に設けられた第1導電型InAsSb層及び前記第1導電型InAsSb層上に設けられた第1導電型InAs層を含む第1導電型コンタクト層とを備えることを特徴とする化合物半導体装置。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
半導体基板と、
前記半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、
前記半導体層上に設けられた第1導電型InAsSb層及び前記第1導電型InAsSb層上に設けられた第1導電型InAs層を含む第1導電型コンタクト層とを備えることを特徴とする化合物半導体装置。
(付記2)
前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、付記1に記載の化合物半導体装置。
(付記3)
前記第1導電型コンタクト層は、20nm以上の厚さを有することを特徴とする、付記1又は2に記載の化合物半導体装置。
前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、付記1に記載の化合物半導体装置。
(付記3)
前記第1導電型コンタクト層は、20nm以上の厚さを有することを特徴とする、付記1又は2に記載の化合物半導体装置。
(付記4)
前記第1導電型InAs層は、10nm以下の厚さを有することを特徴とする、付記1〜3のいずれか1項に記載の化合物半導体装置。
(付記5)
前記第1導電型InAsSb層は、10nm以上の厚さを有することを特徴とする、付記1〜4のいずれか1項に記載の化合物半導体装置。
前記第1導電型InAs層は、10nm以下の厚さを有することを特徴とする、付記1〜3のいずれか1項に記載の化合物半導体装置。
(付記5)
前記第1導電型InAsSb層は、10nm以上の厚さを有することを特徴とする、付記1〜4のいずれか1項に記載の化合物半導体装置。
(付記6)
前記第1導電型InAsSb層は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)であることを特徴とする、付記1〜5のいずれか1項に記載の化合物半導体装置。
(付記7)
前記第1導電型InAs層上に設けられた第1金属電極を備えることを特徴とする、付記1〜6のいずれか1項に記載の化合物半導体装置。
前記第1導電型InAsSb層は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)であることを特徴とする、付記1〜5のいずれか1項に記載の化合物半導体装置。
(付記7)
前記第1導電型InAs層上に設けられた第1金属電極を備えることを特徴とする、付記1〜6のいずれか1項に記載の化合物半導体装置。
(付記8)
前記半導体層は、活性層を構成することを特徴とする、付記1〜7のいずれか1項に記載の化合物半導体装置。
(付記9)
前記半導体基板は、GaSb基板又はGaAs基板であり、
前記活性層は、InAs層及びGaSb層を含む超格子構造、InAs層及びInAsSb層を含む超格子構造、InAs層及びAlSb層を含む超格子構造、InAsSbバルク層、又は、AlSbバルク層を含むことを特徴とする、付記8に記載の化合物半導体装置。
前記半導体層は、活性層を構成することを特徴とする、付記1〜7のいずれか1項に記載の化合物半導体装置。
(付記9)
前記半導体基板は、GaSb基板又はGaAs基板であり、
前記活性層は、InAs層及びGaSb層を含む超格子構造、InAs層及びInAsSb層を含む超格子構造、InAs層及びAlSb層を含む超格子構造、InAsSbバルク層、又は、AlSbバルク層を含むことを特徴とする、付記8に記載の化合物半導体装置。
(付記10)
前記半導体基板と前記活性層との間に設けられ、第2導電型GaSbからなる第2導電型コンタクト層を備えることを特徴とする、付記8又は9に記載の化合物半導体装置。
(付記11)
前記第2導電型コンタクト層上に設けられた第2金属電極を備えることを特徴とする、付記10に記載の化合物半導体装置。
前記半導体基板と前記活性層との間に設けられ、第2導電型GaSbからなる第2導電型コンタクト層を備えることを特徴とする、付記8又は9に記載の化合物半導体装置。
(付記11)
前記第2導電型コンタクト層上に設けられた第2金属電極を備えることを特徴とする、付記10に記載の化合物半導体装置。
(付記12)
付記1〜11のいずれか1項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。
(付記13)
半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第1導電型InAsSb層を形成し、前記第1導電型InAsSb層上に第1導電型InAs層を形成することによって、前記第1導電型InAsSb層及び前記第1導電型InAs層を含む第1導電型コンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
付記1〜11のいずれか1項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。
(付記13)
半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第1導電型InAsSb層を形成し、前記第1導電型InAsSb層上に第1導電型InAs層を形成することによって、前記第1導電型InAsSb層及び前記第1導電型InAs層を含む第1導電型コンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
(付記14)
前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、付記13に記載の化合物半導体装置の製造方法。
(付記15)
前記第1導電型コンタクト層は、20nm以上の厚さを有することを特徴とする、付記13又は14に記載の化合物半導体装置の製造方法。
前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、付記13に記載の化合物半導体装置の製造方法。
(付記15)
前記第1導電型コンタクト層は、20nm以上の厚さを有することを特徴とする、付記13又は14に記載の化合物半導体装置の製造方法。
(付記16)
前記第1導電型InAs層は、10nm以下の厚さを有することを特徴とする、付記13〜15のいずれか1項に記載の化合物半導体装置の製造方法。
(付記17)
前記第1導電型InAsSb層は、10nm以上の厚さを有することを特徴とする、付記13〜16のいずれか1項に記載の化合物半導体装置の製造方法。
前記第1導電型InAs層は、10nm以下の厚さを有することを特徴とする、付記13〜15のいずれか1項に記載の化合物半導体装置の製造方法。
(付記17)
前記第1導電型InAsSb層は、10nm以上の厚さを有することを特徴とする、付記13〜16のいずれか1項に記載の化合物半導体装置の製造方法。
(付記18)
前記第1導電型InAsSb層は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)であることを特徴とする、付記13〜17のいずれか1項に記載の化合物半導体装置の製造方法。
(付記19)
前記第1導電型InAs層上に第1金属電極を形成する工程を含むことを特徴とする、付記13〜18のいずれか1項に記載の化合物半導体装置の製造方法。
前記第1導電型InAsSb層は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)であることを特徴とする、付記13〜17のいずれか1項に記載の化合物半導体装置の製造方法。
(付記19)
前記第1導電型InAs層上に第1金属電極を形成する工程を含むことを特徴とする、付記13〜18のいずれか1項に記載の化合物半導体装置の製造方法。
1 GaSb基板(半導体基板)
2 活性層
2A InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)
2B InAs/InSb/GaSb超格子構造(Type−II型InAs/InSb/GaSb超格子構造)
2C InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)
2D InAsSbバルク層
2E InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)
2F AlSbバルク層
3 コンタクト層(n型コンタクト層;第1導電型コンタクト層;上部コンタクト層)
4 InAsSb層(InAs1−xSbx(0<x<1)層;n型InAsSb層;第1導電型InAsSb層)
5 InAs層(n型InAs層;第1導電型InAs層)
6 第1金属電極(Ti/Pt/Au電極)
7 コンタクト層(p型コンタクト層;第2導電型コンタクト層;下部コンタクト層)
8 第2金属電極(Ti/Pt/Au電極)
9 GaSb層(バッファ層)
10 p型InAs0.91Sb0.09層(エッチングストッパ層)
11 SiNパッシベーション膜(絶縁膜)
12 電極開口エリア
13 化合物半導体装置
14 読出回路チップ
15 赤外線検出器
16 バンプ電極
17 引き出し電極
18 電極
2 活性層
2A InAs/GaSb超格子構造(Type−II型InAs/GaSb超格子構造)
2B InAs/InSb/GaSb超格子構造(Type−II型InAs/InSb/GaSb超格子構造)
2C InAs/InAsSb超格子構造(Type−II型InAs/InAsSb超格子構造)
2D InAsSbバルク層
2E InAs/AlSb超格子構造(Type−II型InAs/AlSb超格子構造)
2F AlSbバルク層
3 コンタクト層(n型コンタクト層;第1導電型コンタクト層;上部コンタクト層)
4 InAsSb層(InAs1−xSbx(0<x<1)層;n型InAsSb層;第1導電型InAsSb層)
5 InAs層(n型InAs層;第1導電型InAs層)
6 第1金属電極(Ti/Pt/Au電極)
7 コンタクト層(p型コンタクト層;第2導電型コンタクト層;下部コンタクト層)
8 第2金属電極(Ti/Pt/Au電極)
9 GaSb層(バッファ層)
10 p型InAs0.91Sb0.09層(エッチングストッパ層)
11 SiNパッシベーション膜(絶縁膜)
12 電極開口エリア
13 化合物半導体装置
14 読出回路チップ
15 赤外線検出器
16 バンプ電極
17 引き出し電極
18 電極
Claims (11)
- 半導体基板と、
前記半導体基板の上方に設けられ、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層と、
前記半導体層上に設けられた第1導電型InAsSb層及び前記第1導電型InAsSb層上に設けられた第1導電型InAs層を含む第1導電型コンタクト層とを備えることを特徴とする化合物半導体装置。 - 前記半導体層は、GaSb層、InAsSb層又はAlSb層であることを特徴とする、請求項1に記載の化合物半導体装置。
- 前記第1導電型コンタクト層は、20nm以上の厚さを有することを特徴とする、請求項1又は2に記載の化合物半導体装置。
- 前記第1導電型InAs層は、10nm以下の厚さを有することを特徴とする、請求項1〜3のいずれか1項に記載の化合物半導体装置。
- 前記第1導電型InAsSb層は、10nm以上の厚さを有することを特徴とする、請求項1〜4のいずれか1項に記載の化合物半導体装置。
- 前記第1導電型InAsSb層は、第1導電型InAs1−xSbx層(0.0035≦x≦0.0065)であることを特徴とする、請求項1〜5のいずれか1項に記載の化合物半導体装置。
- 前記第1導電型InAs層上に設けられた第1金属電極を備えることを特徴とする、請求項1〜6のいずれか1項に記載の化合物半導体装置。
- 前記半導体層は、活性層を構成することを特徴とする、請求項1〜7のいずれか1項に記載の化合物半導体装置。
- 前記半導体基板は、GaSb基板又はGaAs基板であり、
前記活性層は、InAs層及びGaSb層を含む超格子構造、InAs層及びInAsSb層を含む超格子構造、InAs層及びAlSb層を含む超格子構造、InAsSbバルク層、又は、AlSbバルク層を含むことを特徴とする、請求項8に記載の化合物半導体装置。 - 請求項1〜9のいずれか1項に記載の化合物半導体装置と、
前記化合物半導体装置に接続された読出回路とを備えることを特徴とする赤外線検出器。 - 半導体基板の上方に、InAsと異なる格子定数を有し、Sbを含む半導体からなる半導体層を形成する工程と、
前記半導体層上に第1導電型InAsSb層を形成し、前記第1導電型InAsSb層上に第1導電型InAs層を形成することによって、前記第1導電型InAsSb層及び前記第1導電型InAs層を含む第1導電型コンタクト層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018232249A JP2020096064A (ja) | 2018-12-12 | 2018-12-12 | 化合物半導体装置及びその製造方法、赤外線検出器 |
US16/691,671 US20200194556A1 (en) | 2018-12-12 | 2019-11-22 | Compound semiconductor device, manufacturing method thereof, and infrared detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018232249A JP2020096064A (ja) | 2018-12-12 | 2018-12-12 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020096064A true JP2020096064A (ja) | 2020-06-18 |
Family
ID=71071226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018232249A Pending JP2020096064A (ja) | 2018-12-12 | 2018-12-12 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200194556A1 (ja) |
JP (1) | JP2020096064A (ja) |
-
2018
- 2018-12-12 JP JP2018232249A patent/JP2020096064A/ja active Pending
-
2019
- 2019-11-22 US US16/691,671 patent/US20200194556A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20200194556A1 (en) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391229B2 (en) | Light receiving element, semiconductor epitaxial wafer, detecting device, and method for manufacturing light receiving element | |
US7755079B2 (en) | Strained-layer superlattice focal plane array having a planar structure | |
US8022390B1 (en) | Lateral conduction infrared photodetector | |
US9312422B2 (en) | Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device | |
JP5975417B2 (ja) | 受光素子の製造方法 | |
US11152210B2 (en) | Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate | |
US11043517B2 (en) | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector | |
JP2009065142A (ja) | 量子ドット型赤外線検知器 | |
JP2012191130A (ja) | 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置 | |
JP2012146806A (ja) | 格子不整合赤外化合物半導体受光素子 | |
JP2016092037A (ja) | 半導体積層体、受光素子およびセンサ | |
JP6794840B2 (ja) | 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 | |
JP6613923B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
JP6589662B2 (ja) | 半導体積層体および受光素子 | |
JP7176402B2 (ja) | 化合物半導体装置及びその製造方法、赤外線検出器 | |
JP2020096064A (ja) | 化合物半導体装置及びその製造方法、赤外線検出器 | |
Plis et al. | nBn based infrared detectors using type-II InAs/(In, Ga) Sb superlattices | |
WO2012073934A1 (ja) | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 | |
Kim et al. | Suppressed Surface Leakage Current Using nBn Infrared Detector Based on Type II InAs/GaSb Strain Layer Superlattices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |