JP6794840B2 - 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 - Google Patents

光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 Download PDF

Info

Publication number
JP6794840B2
JP6794840B2 JP2017004360A JP2017004360A JP6794840B2 JP 6794840 B2 JP6794840 B2 JP 6794840B2 JP 2017004360 A JP2017004360 A JP 2017004360A JP 2017004360 A JP2017004360 A JP 2017004360A JP 6794840 B2 JP6794840 B2 JP 6794840B2
Authority
JP
Japan
Prior art keywords
layer
superlattice
gasb
standard deviation
forming layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017004360A
Other languages
English (en)
Other versions
JP2018113407A (ja
Inventor
奥村　滋一
滋一 奥村
秀一 苫米地
秀一 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017004360A priority Critical patent/JP6794840B2/ja
Priority to PCT/JP2017/047068 priority patent/WO2018131494A1/ja
Publication of JP2018113407A publication Critical patent/JP2018113407A/ja
Priority to US16/454,662 priority patent/US20190319143A1/en
Application granted granted Critical
Publication of JP6794840B2 publication Critical patent/JP6794840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3422—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising type-II quantum wells or superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/853—Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本開示は、半導体結晶基板、赤外線検出装置、光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法に関するものである。
赤外線を検出する装置として半導体材料により形成された赤外線検出装置がある。このような赤外線検出装置の１つとして、ＧａＳｂ基板の上に、ＩｎＡｓ／ＧａＳｂ超格子構造により赤外線吸収層を形成した構造の赤外線検出装置がある。赤外線吸収層となるＩｎＡｓ／ＧａＳｂ超格子構造は、type-II型超格子（Ｔ２ＳＬ）構造であり、type-II型のバンドラインナップを有している。従って、ＩｎＡｓ／ＧａＳｂ超格子構造の超格子における膜厚や周期を調整することにより、波長が３〜５μｍの中赤外（ＭＷ：Middle WaVe）から、波長が８〜１０μｍの遠赤外（ＬＷ：Long WaVe）の波長帯に感度を有する赤外線検出装置を得ることができる。
このようなＴ２ＳＬ構造のＰＩＮ型の赤外線検出装置は、バンド間の光吸収を利用するものである。このため、サブバンド間の光吸収を利用したＱＤＩＰ（Quantum Dot Infrared Photodetector）、ＱＷＩＰ（Quantum Well Infrared Photodetector）に比べて、温度特性が向上することが期待されている。このような、Ｔ２ＳＬ構造のＰＩＮ型の赤外線検出装置では、上記温度特性の向上に加えて、高受光感度、低暗電流であることが求められる。
特開２０１２−９７７７号公報
O．Klin et al．，Journal of Crystal Growth 425 (2015) 54 S．Okumura et al．，Abstract of IC-MBE2016，Tu-P-64
Ｔ２ＳＬ構造のＰＩＮ型の赤外線検出装置において、高受光感度、低暗電流にするためには、赤外線吸収層において高品質なＩｎＡｓ／ＧａＳｂ超格子構造、即ち、転位や格子欠陥の少ないＩｎＡｓ／ＧａＳｂ超格子構造を形成する必要がある。
このため、転位や格子欠陥の少ないＩｎＡｓ／ＧａＳｂ超格子構造を有する半導体結晶基板が求められている。
本実施の形態の一観点によれば、主面が（００１）面より傾斜している結晶基板と、前記結晶基板の主面の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、を有し、前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする。
開示の半導体結晶基板によれば、転位や格子欠陥の少ないＩｎＡｓ／ＧａＳｂ超格子構造を有する半導体結晶基板を提供することができる。
ＧａＳｂ基板の上にＧａＳｂ層を成膜した半導体結晶基板の構造図 ＧａＳｂ基板の上に基板温度４４０℃で成膜したＧａＳｂ層の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度４１０℃で成膜したＧａＳｂ層の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度３８０℃で成膜したＧａＳｂ層の表面のＡＦＭ像 ＧａＳｂ基板の上にＩｎＡｓ層を成膜した半導体結晶基板の構造図 ＧａＳｂ基板の上に基板温度４４０℃で成膜したＩｎＡｓ層の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度４１０℃で成膜したＩｎＡｓ層の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度３８０℃で成膜したＩｎＡｓ層の表面のＡＦＭ像 ＧａＳｂ層とＩｎＡｓ層により超格子構造層が形成されている試料の構造図 図９に示す試料のＴＥＭ像 図９に示す試料の超格子構造層の最上層の表面のＡＦＭ像 第１の実施の形態における半導体結晶基板の構造図 第１の実施の形態における半導体結晶基板の製造方法の工程図（１） 第１の実施の形態における半導体結晶基板の製造方法の工程図（２） 第２の実施の形態における赤外線検出装置の構造図 第２の実施の形態における赤外線検出装置の要部の構造図 第２の実施の形態における赤外線検出装置の斜視図 第２の実施の形態における赤外線検出装置の製造方法の工程図（１） 第２の実施の形態における赤外線検出装置の製造方法の工程図（２） 第２の実施の形態における赤外線検出装置の製造方法の工程図（３） 第２の実施の形態における赤外線検出装置の製造方法の工程図（４） 第３の実施の形態における半導体レーザの構造図 第４の実施の形態における発光ダイオードの構造図 第５の実施の形態における熱電変換素子の説明図（１） 第５の実施の形態における熱電変換素子の説明図（２）
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。尚、本願の図面に示される各々の層の膜厚については、説明の便宜上、正確な膜厚が反映されていない場合がある。
〔第１の実施の形態〕
（ＧａＳｂ）
最初に、ＧａＳｂについて成膜条件と平坦性との関係について検討を行った。具体的には、図１に示すように、ＧａＳｂ基板１１の上に、成膜条件の異なるＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂ、ＧａＳｂ層１２ｃを各々成膜し、ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂ、ＧａＳｂ層１２ｃの表面の平坦性を調べた。ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂ、ＧａＳｂ層１２ｃの表面の平坦性は、ＡＦＭ（Atomic Force Microscope）により調べた。尚、ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂ、ＧａＳｂ層１２ｃは、固体ソースを用いたＭＢＥにより形成されており、Ｖ／III比は約１０である。
ＧａＳｂ基板１１は、主面が（００１）面から０．３５°傾斜した基板を用いた。ＧａＳｂ基板１１は、表面が酸化され酸化膜が形成されているため、真空中で約５００℃で加熱することにより、ＧａＳｂ基板１１の表面に形成されている酸化膜を除去した。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度４４０℃の条件で、ＭＢＥにより膜厚が約５００ｎｍのＧａＳｂ層１２ａを成膜した。このように成膜されたＧａＳｂ層１２ａの表面のＡＦＭ像を図２に示す。図２に示されるように、この条件で成膜されたＧａＳｂ層１２ａの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップが現れる。このＧａＳｂ層１２ａの表面粗さ（ＲＭＳ）は、０．１０ｎｍであり、［１−１０］方向におけるステップ幅の平均値は、５２．５ｎｍであり、ステップ幅の標準偏差は、７．７ｎｍであり、標準偏差／平均値の値は、０．１４であった。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度４１０℃の条件で、ＭＢＥにより膜厚が約５００ｎｍのＧａＳｂ層１２ｂを成膜した。このように成膜されたＧａＳｂ層１２ｂの表面のＡＦＭ像を図３に示す。図３に示されるように、この条件で成膜されたＧａＳｂ層１２ｂの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップが現れる。このＧａＳｂ層１２ｂの表面粗さ（ＲＭＳ）は、０．１３ｎｍであり、［１−１０］方向におけるステップ幅の平均値は、４７．４５ｎｍであり、ステップ幅の標準偏差は、１８．７０ｎｍであり、標準偏差／平均値の値は、０．３９であった。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度３８０℃の条件で、ＭＢＥにより膜厚が約５００ｎｍのＧａＳｂ層１２ｃを成膜した。このように成膜されたＧａＳｂ層１２ｃの表面のＡＦＭ像を図４に示す。図４に示されるように、この条件で成膜されたＧａＳｂ層１２ｃの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップは確認されず、このＧａＳｂ層１２ｃの表面粗さ（ＲＭＳ）は、０．１４ｎｍであった。
以上より、ＧａＳｂ層を基板温度４４０℃で成膜すると、表面が平坦な膜が得られるが、基板温度が４１０℃で成膜すると、表面の平坦性が悪くなる。表面における標準偏差／平均値の値が小さい方が平坦性が良好となる傾向にある。従って、平坦性の良好なＧａＳｂ層を得るためには、ＧａＳｂ層の表面における標準偏差／平均値の値が、０以上、０．２０以下となるように形成されているものが好ましい。
（ＩｎＡｓ）
次に、ＩｎＡｓについて成膜条件と平坦性との関係について検討を行った。具体的には、図５に示すように、ＧａＳｂ基板１１の上に、成膜条件の異なるＩｎＡｓ層２２ａ、ＩｎＡｓ層２２ｂ、ＩｎＡｓ層２２ｃを各々成膜し、ＩｎＡｓ層２２ａ、ＩｎＡｓ層２２ｂ、ＩｎＡｓ層２２ｃの表面の平坦性を調べた。ＩｎＡｓ層２２ａ、ＩｎＡｓ層２２ｂ、ＩｎＡｓ層２２ｃの表面の平坦性は、ＡＦＭにより調べた。尚、ＩｎＡｓ層２２ａ、ＩｎＡｓ層２２ｂ、ＩｎＡｓ層２２ｃは、固体ソースを用いたＭＢＥにより形成されており、成長速度は０．２μｍ／ｈ、Ｖ／III比は約５である。
ＧａＳｂ基板１１は、主面が（００１）面から０．３５°傾斜した基板を用いた。ＧａＳｂ基板１１は、表面が酸化され酸化膜が形成されているため、真空中で約５００℃で加熱することにより、ＧａＳｂ基板１１の表面に形成されている酸化膜を除去した。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度４４０℃の条件で、ＭＢＥにより膜厚が約１００ｎｍのＩｎＡｓ層２２ａを成膜した。このように成膜されたＩｎＡｓ層２２ａの表面のＡＦＭ像を図６に示す。図６に示されるように、この条件で成膜されたＩｎＡｓ層２２ａの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップが現れる。このＩｎＡｓ層２２ａの表面粗さ（ＲＭＳ）は、０．１０ｎｍであり、［１−１０］方向におけるステップ幅の平均値は、５１．６ｎｍであり、ステップ幅の標準偏差は、１５．１ｎｍであり、標準偏差／平均値の値は、０．２９であった。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度４１０℃の条件で、ＭＢＥにより膜厚が約１００ｎｍのＩｎＡｓ層２２ｂを成膜した。このように成膜されたＩｎＡｓ層２２ｂの表面のＡＦＭ像を図７に示す。図７に示されるように、この条件で成膜されたＩｎＡｓ層２２ｂの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップが現れる。このＩｎＡｓ層２２ｂの表面粗さ（ＲＭＳ）は、０．１０ｎｍであり、［１−１０］方向におけるステップ幅の平均値は、４９．４９ｎｍであり、ステップ幅の標準偏差は、１３．６１ｎｍであり、標準偏差／平均値の値は、０．２７であった。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度３８０℃の条件で、ＭＢＥにより膜厚が約１００ｎｍのＩｎＡｓ層２２ｃを成膜した。このように成膜されたＩｎＡｓ層２２ｃの表面のＡＦＭ像を図８に示す。図８に示されるように、この条件で成膜されたＩｎＡｓ層２２ｃの表面には、ＧａＳｂ基板１１の主面における傾斜を反映したステップは確認されず、このＩｎＡｓ層２２ｃの表面粗さ（ＲＭＳ）は、１０．５４ｎｍであった。
以上より、ＩｎＡｓ層を基板温度４４０℃や４１０℃で成膜すると、表面が平坦な膜が得られるが、基板温度が３８０℃で成膜すると、表面の平坦性が悪くなる。表面における標準偏差／平均値の値が小さい方が平坦性が良好となる傾向にある。従って、平坦性の良好なＩｎＡｓ層を得るためには、ＩｎＡｓ層の表面における標準偏差／平均値の値が、０以上、０．４０以下となるように形成されているものが好ましい。
ところで、化合物半導体を用いた赤外線検出装置や光半導体装置には、組成等の異なる膜を交互に積層形成した超格子構造を有するものがある。このような超格子構造は、超格子構造を形成している各々の膜の平坦性が良好ではないと、所望の特性を得ることができないため、各々の膜は、できるだけ平坦であることが求められている。
（超格子構造）
次に、図９に示されるように、上記実験結果より得られた平坦なＧａＳｂ層と平坦なＩｎＡｓ層とを交互に積層することにより形成された超格子構造を有する半導体結晶基板となる試料を作製した。具体的には、ＧａＳｂ基板１１の上に、ＧａＳｂバッファ層３０、超格子構造層５０、ｉ−ＩｎＡｓキャップ層６０が順に形成されてる半導体結晶基板を作製した。
ＧａＳｂ基板１１は、ｎ−ＧａＳｂにより形成されており、主面が（００１）面から０．３５°傾斜している。ＧａＳｂバッファ層３０は、不純物元素がドープされていないｉ−ＧａＳｂにより形成されている。
超格子構造層５０は、基板温度が４４０℃で成膜されたＧａＳｂ層１２ａと基板温度が４４０℃で成膜されたＩｎＡｓ層２２ａとを交互に２０ペア積層することにより形成されている。超格子構造層５０を形成しているＧａＳｂ層１２ａの膜厚は、２．８ｎｍ〜３．６ｎｍ、ＩｎＡｓ層２２ａの膜厚は、１．４ｎｍ〜２．１ｎｍである。
ｉ−ＩｎＡｓキャップ層６０は、不純物元素がドープされていないＩｎＡｓにより形成されている。
図１０は、このように形成された半導体結晶基板の超格子構造層５０の断面ＴＥＭ（Transmission Electron Microscope）像を示す。図１０における５０−１〜５０−２０は、超格子構造層５０において２０ペア形成されているＧａＳｂ層とＩｎＡｓ層とのペアを示す。図１０に示されるように、ＧａＳｂ層とＩｎＡｓ層とを交互に積層することにより形成されている超格子構造層５０では、転位や格子欠陥は確認されず、良好な超格子構造が得られている。また、図１１は、超格子構造層５０の最上層の表面、即ち、図１０に示される５０−２０のＩｎＡｓ層の表面のＡＦＭ像である。図１１に示されるように、表面粗さ（ＲＭＳ）は０．１１ｎｍであり、平坦性も良好である。
従って、平坦性の良好なＧａＳｂ層と平坦性の良好なＩｎＡｓ層とを交互に積層して超格子構造層５０を形成することにより、転位や格子欠陥のない良好な超格子構造を得ることができる。
（半導体結晶基板）
次に、第１の実施の形態における半導体結晶基板について説明する。本実施の形態における半導体結晶基板は、図１２に示すように、結晶基板であるＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０が順に積層して形成されている。尚、本実施の形態における半導体結晶基板は、ｎ−ＩｎＡｓ層１５０が形成されていない半導体結晶基板や、ｐ−ＧａＳｂ層１３０が形成されていない半導体結晶基板であってもよい。具体的には、本実施の形態における半導体結晶基板は、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０が順に積層して形成されているものであってもよい。また、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０が順に積層して形成されているものであってもよい。
ＧａＳｂ基板１１０は、ｎ−ＧａＳｂにより形成されており、主面１１０ａが（００１）面から０．３５°傾斜している。尚、本実施の形態においては、ＧａＳｂ基板１１０は、主面が（００１）面から０．１°以上、１０°以下の傾斜角度で傾斜している基板が用いられる。主面が傾斜していないＧａＳｂ基板の場合、膜成長モードが２次元核成長（２次元の島状成長）モードであるため、表面の平坦性の良好な膜は得られにくい。これに対し、主面が傾斜しているＧａＳｂ基板を用いることにより、膜成長モードがステップフロー成長モードとなるため、平坦性の良好な膜を得ることができる。この場合、傾斜角度が、０．１°未満のＧａＳｂ基板では、主面が傾斜していない基板に近いため、膜成長モードがステップフロー成長モードではなく、２次元核成長モードになりやすい。また、傾斜角度が１０°を超えると、ステップ幅を正確に測定することが困難である。尚、本実施の形態においては、ＧａＳｂ基板１１０に代えて、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、Ｓｉにより形成されている基板を用いてもよい。
ＧａＳｂバッファ層１２０は、不純物元素がドープされていない膜厚が１００ｍｍのｉ−ＧａＳｂ膜により形成されている。
ｐ−ＧａＳｂ層１３０は、ｐ型となる不純物元素としてＢｅがドープされている膜厚が５００ｎｍのＧａＳｂ膜により形成されている。
超格子構造層１４０は、基板温度が４４０℃で成膜されたＧａＳｂ層１２ａと基板温度が４４０℃で成膜されたＩｎＡｓ層２２ａとを交互に２００ペア積層することにより形成されている。超格子構造層１４０を形成しているＧａＳｂ層１２ａの膜厚は、約２ｎｍであり、ＩｎＡｓ層２２ａの膜厚は約２ｎｍであり、全体の膜厚が約８００ｎｍとなっている。本願においては、超格子構造層１４０を形成している２つの層を第１の超格子形成層及び第２の超格子形成層と記載する場合がある。
尚、超格子構造層１４０を形成しているＧａＳｂ層１２ａは、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）であってもよい。この範囲であれば、ＧａＳｂと同様の傾向にあるからである。また、ＩｎＡｓ層２２ａは、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）であってもよい。この範囲であれば、ＩｎＡｓと同様の傾向にあるからである。
また、本実施の形態においては、超格子構造層１４０のＧａＳｂ層１２ａの表面における標準偏差／平均値の値が、０以上、０．２０以下となるように形成されている。また、超格子構造層１４０のＩｎＡｓ層の表面における標準偏差／平均値の値が、０以上、０．４０以下となるように形成されている。
ｎ−ＩｎＡｓ層１５０は、ｎ型となる不純物元素としてＳｉがドープされている膜厚が１００ｎｍのＩｎＡｓ膜により形成されている。
（半導体結晶基板の製造方法）
次に、本実施の形態における半導体結晶基板の製造方法について図１３及び図１４に基づき説明する。最初に、図１３（ａ）に示すように、ＧａＳｂ基板１１０を固体ソース分子線エピタキシー（ＳＳ−ＭＢＥ：solid source molecular beam epitaxy）装置の真空チャンバー内に設置する。このＧａＳｂ基板１１０は、主面１１０ａが（００１）面より０．３５°傾斜しているＧａＳｂ基板である。この後、ヒータ加熱によりＧａＳｂ基板１１０を加熱し、ＧａＳｂ基板１１０の基板温度が４００℃に達した時点で、ＳｂビームをＧａＳｂ基板１１０の表面に照射する。このときのＳｂのビームフラックスは、例えば、５．０×１０−７Torrである。この後、更にＧａＳｂ基板１１０を加熱すると、基板温度が５００℃近辺において、ＧａＳｂ基板１１０の表面に形成されているＧａＳｂの酸化膜が脱離する。この後、Ｓｂビームを照射した状態で、ＧａＳｂ基板１１０の基板温度が５３０℃になるまで加熱し、その状態を２０分間維持することにより、ＧａＳｂ基板１１０の表面に形成されているＧａＳｂの酸化膜を完全に脱離させる。
次に、図１３（ｂ）に示すように、Ｓｂビームを照射した状態で、ＧａＳｂ基板１１０の基板温度が５２０℃になるまで降下させた後、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０を形成する。具体的には、ＧａＳｂ基板１１０の基板温度が５２０℃で、Ｓｂビームを照射した状態で、更に、Ｇａビームを照射し、ＧａＳｂバッファ層１２０を形成する。このときのＧａのビームフラックスは、例えば、５．０×１０−８Torrであり、Ｖ／III比は、１０となる。この条件におけるＧａＳｂバッファ層１２０の成長速度は、０．３０μｍ／ｈであり、ＧａＳｂバッファ層１２０の膜厚が１００μｍとなるまで、約２０分間成膜する。
次に、図１３（ｃ）に示すように、ＧａＳｂバッファ層１２０の上に、ｐ−ＧａＳｂ層１３０を形成する。具体的には、ＧａＳｂバッファ層１２０を成膜後、Ｓｂビーム及びＧａビームを照射した状態で、Ｂｅビームを照射することにより、ｐ−ＧａＳｂ層１３０を形成する。この際、ｐ−ＧａＳｂ層１３０におけるＢｅの不純物元素の濃度が、５．０×１０−１８ｃｍ−３となるように、Ｂｅセルの温度を調整する。この条件におけるｐ−ＧａＳｂ層１３０の成長速度は、０．３０μｍ／ｈであり、ｐ−ＧａＳｂ層１３０の膜厚が５００μｍとなるまで、約１００分間成膜した後、Ｂｅビーム及びＧａビームの照射を停止する。
次に、図１４（ａ）に示すように、ｐ型コンタクト層となるｐ−ＧａＳｂ層１３０の上に、ＩｎＡｓ／ＧａＳｂの超格子構造を有する超格子構造層１４０を形成する。具体的には、Ｓｂビームを照射した状態で、ＧａＳｂ基板１１０の基板温度が４４０℃になるまで降下させた後、Ｓｂビームの照射を停止し、Ｉｎ及びＡｓのビームを照射する。このときのＩｎのビームフラックスは、５．０×１０−８Torrであり、Ａｓのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、５となる。この条件におけるＩｎＡｓの成長速度は、０．２０μｍ／ｈであり、ＩｎＡｓの膜厚が２μｍとなるまで、約５４秒間成膜した後、Ｉｎ及びＡｓのビームの照射を停止する。この後、Ｇａ及びＳｂのビームを照射する。このときのＧａのビームフラックスは、５．０×１０−８Torrであり、Ｓｂのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、１０となる。この条件におけるＧａＳｂの成長速度は、０．３０μｍ／ｈであり、ＧａＳｂの膜厚が２μｍとなるまで、約３６秒間成膜した後、Ｇａ及びＳｂのビームの照射を停止する。この後、上記のＩｎＡｓの成膜及びＧａＳｂの成膜を１サイクルとし、２００サイクル繰り返すことにより、トータルの膜厚が約８００ｎｍの超格子構造層１４０を形成する。
次に、図１４（ｂ）に示すように、超格子構造層１４０の上に、ｎ−ＩｎＡｓ層１５０を形成する。具体的には、超格子構造層１４０を成膜後、Ｉｎ、Ａｓ及びＳｉのビームを照射することにより、ｎ−ＩｎＡｓ層１５０を形成する。この際、ｎ−ＩｎＡｓ層１５０にドープされる不純物元素であるＳｉの濃度が、５．０×１０１８ｃｍ−３となるように、Ｓｉセルの温度を調整する。このときのＩｎのビームフラックスは、５．０×１０−８Torrであり、Ａｓのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、５となる。この条件におけるＩｎＡｓの成長速度は、０．２０μｍ／ｈであり、ＩｎＡｓの膜厚が３０μｍとなるまで、約９分間成膜した後、Ｉｎ及びＳｉのビームの照射を停止する。
この後、Ａｓビームを照射した状態で、基板温度が４００℃になるまで降温した後、Ａｓビームの照射を停止し、ＧａＳｂ基板１１０にエピタキシャル膜が形成されたものをＭＢＥ装置の真空チャンバー内より取り出す。
以上により、本実施の形態における半導体結晶基板を作製することができる。本実施の形態における説明では、ＧａＳｂ基板１１０はｎ−ＧａＳｂ基板を用いた場合について説明したが、ＧａＳｂ基板１１０に代えて、ＩｎＡｓ基板等を用いてもよい。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した赤外線検出装置である。図１５は、本実施の形態における赤外線検出装置の全体の構造を示し、図１６は、赤外線検出装置の画素の１つを拡大した構造を示す。尚、図１５、図１６においては、超格子構造層１４０における多層構造の様子は省略されている。
本実施の形態における赤外線検出装置は、図１５及び図１６に示すように、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０が積層されている。ＧａＳｂ基板１１０は、ｎ−ＧａＳｂ（００１）基板であり、ＧａＳｂバッファ層１２０は膜厚が約１００ｎｍである。ｐ−ＧａＳｂ層１３０は、不純物元素としてＢｅがドープされた膜厚が５００ｎｍのｐ−ＧａＳｂにより形成されている。超格子構造層１４０は、本実施の形態においては、赤外線吸収層となる層であり、ＩｎＡｓ／ＧａＳｂ超格子（Ｔ２ＳＬ）構造により形成されている。本実施の形態においては、超格子構造層１４０を赤外線吸収層と記載する場合がある。
具体的には、超格子構造層１４０は、膜厚が約２ｎｍのＩｎＡｓと膜厚が約２ｎｍのＧａＳｂとを交互に２００周期積層することにより形成されており、形成された超格子構造層１４０の膜厚は、約８００ｎｍである。ｎ−ＩｎＡｓ層１５０は、不純物元素としてＳｉがドープされた膜厚が約３０ｎｍのｎ−ＩｎＡｓにより形成されている。本実施の形態においては、ｐ−ＧａＳｂ層１３０を第１のコンタクト層と記載し、ｎ−ＩｎＡｓ層１５０を第２のコンタクト層と記載する場合がある。
また、ｎ−ＩｎＡｓ層１５０、超格子構造層１４０には、画素を分離するための画素分離溝１６０が形成されており、画素分離溝１６０の側面及び底面には、ＳｉＮによりパッシベーション膜１７０が形成されている。本実施の形態における赤外線検出装置においては、画素分離溝１６０により分離された複数の画素が２次元状に配列されている。画素分離溝１６０により分離された各々の画素のｎ−ＩｎＡｓ層１５０の上には、電極１７１が形成されており、ｐ−ＧａＳｂ層１３０の上には、電極１７２が形成されている。電極１７２の近傍には、超格子構造層１４０及びｎ−ＩｎＡｓ層１５０により配線支持部１７３が形成されており、電極１７２から配線支持部１７３の側面を介し、配線支持部１７３の上面に至る配線層１７４が形成されている。従って、配線支持部１７３における超格子構造層１４０及びｎ−ＩｎＡｓ層１５０は、赤外線検出として機能するものではない。電極１７１及び１７２は、Ｔｉ／Ｐｔ／Ａｕの金属積層膜により形成されている。本実施の形態においては、このように形成されたものを赤外線検出装置または赤外線検出素子１００と記載する場合がある。本実施の形態における赤外線検出装置においては、ＧａＳｂ基板１１０の裏面より入射した赤外線を検出することができる。
本実施の形態における赤外線検出装置は、図１５に示されるように、赤外線検出素子１００に信号読み出し回路素子１８０が接続されている。このため、赤外線検出素子１００における電極１７１の上には、バンプ１７５が形成されており、配線層１７４の上には、バンプ１７６が形成されている。また、信号読み出し回路素子１８０は、表面に信号読み出し回路が形成されている回路基板１８１を有しており、回路基板１８１の上には電極１８２が形成されており、電極１８２の上にはバンプ１８３が形成されている。バンプ１７５及び１７６と、バンプ１８３とは対応して形成されており、対応するバンプ１７５及び１７６とバンプ１８３とを接続することにより、赤外線検出素子１００と信号読み出し回路素子１８０とが接続される。尚、図１７は、本実施の形態における赤外線検出装置の斜視図である。
（赤外線検出装置の製造方法）
次に、本実施の形態における赤外線検出装置の製造方法について図１８〜図２１に基づき説明する。本実施の形態における赤外線検出装置は、第１の実施の形態における半導体結晶基板を用いて作製することが可能である。尚、図１８（ａ）〜図２１（ａ）は、各々の工程における全体の様子を示し、図１８（ｂ）〜図２１（ｂ）は、各々の工程における１つの画素に相当する部分を拡大した図である。尚、図１８〜図２１においては、超格子構造層１４０における多層構造の様子は省略されている。
最初に、図１８に示すように、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０を順に積層形成された半導体結晶基板を準備する。この半導体結晶基板は、第１の実施の形態における半導体結晶基板に相当する。よって、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０の詳細については、説明を省略する。
次に、図１９に示すように、ｎ−ＩｎＡｓ層１５０及び超格子構造層１４０の一部を除去し、画素分離溝１６０を形成する。具体的には、ｎ−ＩｎＡｓ層１５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、画素分離溝１６０が形成されている領域に開口部を有する不図示のレジストパターンを形成する。この後、ＣＦ４系のガスを用いたドライエッチングにより、レジストパターンが形成されていない領域のｎ−ＩｎＡｓ層１５０及び超格子構造層１４０を除去することにより、画素分離溝１６０を形成する。このように画素分離溝１６０を形成することにより、画素分離溝１６０により分離されたメサ構造の画素が形成される。本実施の形態においては、形成される１つの画素の大きさは、５０μｍ×５０μｍであり、赤外線検出装置には、２５６×２５６の画素が形成される。
次に、図２０に示すように、各々の画素におけるｎ−ＩｎＡｓ層１５０の上、ｎ−ＩｎＡｓ層１５０及び超格子構造層１４０の側面、画素と画素との間のｐ−ＧａＳｂ層１３０の上に、パッシベーション膜１７０を形成する。パッシベーション膜１７０は、ＳｉＨ４及びＮＨ３系のガスを用いて、プラズマＣＶＤ（chemical Vapor deposition）により、膜厚が１００ｎｍのＳｉＮ膜を成膜することにより形成する。
この後、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、電極１７１及び１７２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＣＦ４系のエッチングガスを用いたドライエッチングにより、レジストパターンが形成されていない領域のパッシベーション膜１７０を除去し、この領域におけるｎ−ＩｎＡｓ層１５０、ｐ−ＧａＳｂ層１３０を露出させる。
次に、図２１に示すように、露出しているｎ−ＩｎＡｓ層１５０の上に電極１７１を形成し、ｐ−ＧａＳｂ層１３０の上に電極１７２を形成する。具体的には、電極１７１及び電極１７２が形成される領域に開口を有する不図示のレジストパターンを形成した後、真空蒸着やスパッタリング等により、Ｔｉ／Ｐｔ／Ａｕにより形成される金属積層膜を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより残存する金属積層膜により、ｎ−ＩｎＡｓ層１５０の上に電極１７１が形成され、ｐ−ＧａＳｂ層１３０の上には電極１７２が形成される。
この後、図１５に示すように、電極１７２の上、配線支持部１７３の側面及び上面に配線層１７４を形成し、電極１７１の上にバンプ１７５を形成するとともに、配線支持部１７３の上の配線層１７４の上にバンプ１７６を形成する。このように形成されたバンプ１７５及びバンプ１７６と、信号読み出し回路素子１８０に形成されたバンプ１８３とをフィリップチップ接合することにより、赤外線検出素子１００と信号読み出し回路素子１８０とを接続する。これにより、本実施の形態における赤外線検出装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した光半導体装置であるＧａＳｂ系半導体レーザである。図２２は、本実施の形態における半導体レーザの構造を示す。尚、図２２においては、超格子構造層１４０における多層構造の様子は省略されている。
本実施の形態における半導体レーザは、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０、ｎ−ＧａＳｂ層２５０、ｎ−ＩｎＡｓ層２６０が積層されている。従って、本実施の形態における半導体レーザは、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、ｐ−ＧａＳｂ層１３０、超格子構造層１４０が順に積層されている半導体結晶基板が用いられている。本実施の形態においては、ｐ−ＧａＳｂ層１３０を第１のクラッド層と記載し、ｎ−ＧａＳｂ層２５０を第２のクラッド層と記載し、超格子構造層１４０をＭＱＷ（Multi-quantum Well）層と記載する場合がある。
本実施の形態においては、第１の実施の形態における半導体結晶基板の超格子構造層１４０の上に、ＭＢＥにより、ｎ−ＧａＳｂ層２５０、ｎ−ＩｎＡｓ層２６０を順に形成する。形成されるｎ−ＧａＳｂ層２５０は、膜厚が約１００ｎｍであり、不純物元素としてＳｉがドープされており、ｎ−ＩｎＡｓ層２６０は、膜厚が約３０ｎｍであり、不純物元素としてＳｉがドープされている。
次に、ｎ−ＩｎＡｓ層２６０、ｎ−ＧａＳｂ層２５０、超格子構造層１４０の一部を除去することによりメサ構造２７０を形成する。具体的には、エッチングガスとしてＣＦ４系のガスを用いたドライエッチングにより、ｎ−ＩｎＡｓ層２６０、ｎ−ＧａＳｂ層２５０、超格子構造層１４０の一部を除去し、ｐ−ＧａＳｂ層１３０を露出させることにより、メサ構造２７０を形成する。
次に、メサ構造２７０を形成することにより露出したｐ−ＧａＳｂ層１３０の上に、下部電極２８１を形成し、ｎ−ＩｎＡｓ層２６０の上に上部電極２８２を形成する。下部電極２８１及び上部電極２８２は、例えば、Ｔｉ／Ｐｔ／Ａｕ等の金属積層膜により形成されている。
この後、ＧａＳｂ基板１１０を幅２０μｍ、長さ５０μｍのストライプ状に劈開することにより、本実施の形態における半導体レーザを作製することができる。この半導体レーザは、波長が３．０μｍの端面発光レーザである。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した光半導体装置であるＧａＳｂ系発光ダイオード（ＬＥＤ：light emitting diode）である。図２３は、本実施の形態における発光ダイオードの構造を示す。尚、図２３においては、超格子構造層１４０における多層構造の様子は省略されている。
本実施の形態における発光ダイオードは、第１の実施の形態における半導体結晶基板を用いたものであり、第３の実施の形態と同様の膜をＭＢＥによりエピタキシャル成長させた後、下部電極２８１及び上部電極２８２を形成する。
この後、５０μｍ×５０μｍのチップ形状に劈開することにより、本実施の形態における発光ダイオードを作製することができる。この発光ダイオードは、ｎ−ＩｎＡｓ層２６０が形成されている側より光が出射されるため、ｎ−ＩｎＡｓ層２６０の上の上部電極２８２が形成されていない領域は広い方が好ましい。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した熱電変換素子である。本実施の形態における熱電変換素子について、図２４及び図２５に基づき説明する。尚、図２４及び図２５においては、超格子構造層１４０における多層構造の様子は省略されている。
本実施の形態における熱電変換素子は、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０が順に積層されている半導体結晶基板が用いられている。具体的には、本実施の形態における熱電変換素子は、ＧａＳｂ基板１１０の上に、ＧａＳｂバッファ層１２０、超格子構造層１４０、ｎ−ＩｎＡｓ層１５０が形成されている。本実施の形態においては、超格子構造層１４０は、膜厚が約５ｎｍのＧａＳｂと膜厚が約５ｎｍのＩｎＡｓとを交互に形成したものであり、このＧａＳｂとＩｎＡｓのペアが、５００ペア形成している。ｎ−ＩｎＡｓ層１５０は、膜厚が３０ｎｍのｎ−ＩｎＡｓ膜により形成されている。
次に、ｎ−ＩｎＡｓ層１５０、超格子構造層１４０、ＧａＳｂバッファ層１２０を除去することにより、メサ構造３６０を形成する。具体的には、エッチングガスとしてＣＦ４系のガスを用いたドライエッチングにより、ｎ−ＩｎＡｓ層１５０、超格子構造層１４０、ＧａＳｂバッファ層１２０を除去することにより、メサ構造３６０を形成する。この状態を図２４に示す。
次に、ＣＶＤによりＳｉＯ２膜３７０を成膜し、メサ構造３６０の隙間をＳｉＯ２膜３７０により埋め込む。この後、ＣＭＰ（Chemical Mechanical Polishing）により、ＧａＳｂ基板１１０の裏面を研磨し、ＧａＳｂ基板１１０の厚さを３μｍ程度まで薄くする。この後、イオンインプラテーション法により、ｎ型、ｐ型のドーパントとなる不純物イオンを各々イオン注入し、活性化アニールを施すことにより、ｎ型領域、ｐ型領域を形成する。この後、一方の側及び他方の側に、各々の素子が直列に接続されるように電極３８０を形成する。電極３８０は、例えば、Ｔｉ／Ｐｔ／Ａｕの金属積層膜により形成されている。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
主面が（００１）面より傾斜している結晶基板と、
前記結晶基板の主面の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする半導体結晶基板。
（付記２）
前記結晶基板において、前記主面が（００１）面より傾斜している角度は、０．１°以上、１０°以下であることを特徴とする付記１に記載の半導体結晶基板。
（付記３）
前記結晶基板は、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、Ｓｉ、ＧａＳｂのうちのいずれかを含むものにより形成されていることを特徴とする付記１または２に記載の半導体結晶基板。
（付記４）
前記第１の超格子形成層は、ＧａＳｂ層により形成されており、
前記第２の超格子形成層は、ＩｎＡｓ層により形成されていることを特徴とする付記１から３のいずれかに記載の半導体結晶基板。
（付記５）
前記結晶基板と、前記超格子構造層との間には、バッファ層が形成されており、
前記バッファ層は、ＧａＳｂを含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の半導体結晶基板。
（付記６）
主面が（００１）面より傾斜している結晶基板と、
前記結晶基板の主面の上に化合物半導体により形成された第１のコンタクト層と、
前記第１のコンタクト層の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
前記超格子構造層の上に化合物半導体により形成された第２のコンタクト層と、
を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする赤外線検出装置。
（付記７）
前記結晶基板において、前記主面が（００１）面より傾斜している角度は、０．１°以上、１０°以下であることを特徴とする付記６に記載の赤外線検出装置。
（付記８）
前記結晶基板は、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、Ｓｉ、ＧａＳｂのうちのいずれかを含むものにより形成されていることを特徴とする付記６または７に記載の赤外線検出装置。
（付記９）
前記第１の超格子形成層は、ＧａＳｂ層により形成されており、
前記第２の超格子形成層は、ＩｎＡｓ層により形成されていることを特徴とする付記６から８のいずれかに記載の赤外線検出装置。
（付記１０）
前記第１のコンタクト層の導電型は第１の導電型であって、ＧａＳｂを含む材料により形成されており、
前記第２のコンタクト層の導電型は第２の導電型であって、ＩｎＡｓを含む材料により形成されていることを特徴とする付記６から９のいずれかに記載の赤外線検出装置。
（付記１１）
前記結晶基板と、前記超格子構造層との間には、バッファ層が形成されており、
前記バッファ層は、ＧａＳｂを含む材料により形成されていることを特徴とする付記６から１０のいずれかに記載の赤外線検出装置。
（付記１２）
前記第２のコンタクト層及び前記超格子構造層には、画素ごとに分離する画素分離溝が形成されていることを特徴とする付記６から１１のいずれかに記載の赤外線検出装置。
（付記１３）
主面が（００１）面より傾斜している結晶基板と、
前記結晶基板の主面の上に化合物半導体により形成された第１のクラッド層と、
前記第１のクラッド層の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
前記超格子構造層の上に化合物半導体により形成された第２のクラッド層と、
を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする光半導体装置。
（付記１４）
前記第１のコンタクト層の導電型は第１の導電型であって、ＧａＳｂを含む材料により形成されており、
前記第２のコンタクト層の導電型は第２の導電型であって、ＧａＳｂを含む材料により形成されていることを特徴とする付記１３に記載の光半導体装置。
（付記１５）
主面が（００１）面より傾斜している結晶基板と、
前記結晶基板の主面の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であって、
前記超格子構造層に、不純物イオンを注入することにより形成されたメサ構造のｎ型領域とメサ構造のｐ型領域と、
前記メサ構造のｎ型領域と前記メサ構造のｐ型領域とを接続する電極と、
を有することを特徴とする熱電変換素子。
（付記１６）
主面が（００１）面より傾斜している結晶基板の上に、エピタキシャル成長により、第１の超格子形成層と第２の超格子形成層とを交互に積層し、超格子構造層を形成する工程を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする半導体結晶基板の製造方法。
（付記１７）
超格子構造層は、分子線エピタキシーにより形成されることを特徴とする付記１６に記載の半導体結晶基板の製造方法。
（付記１８）
主面が（００１）面より傾斜している結晶基板の上に、化合物半導体のエピタキシャル成長により、第１のコンタクト層を形成する工程と、
前記第１のコンタクト層の上に、エピタキシャル成長により、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより超格子構造層を形成する工程と、
前記超格子構造層の上に、化合物半導体のエピタキシャル成長により、第２のコンタクト層を形成する工程と、
を有し、
前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする赤外線検出装置の製造方法。
（付記１９）
超格子構造層は、分子線エピタキシーにより形成されることを特徴とする付記１８に記載の赤外線検出装置の製造方法。
１００ 赤外線検出素子
１１０ ＧａＳｂ基板（結晶基板）
１１０ａ 主面
１２０ ＧａＳｂバッファ層
１３０ ｐ−ＧａＳｂ層
１４０ 超格子構造層
１５０ ｎ−ＩｎＡｓ層
１６０ 画素分離溝
１７０ パッシベーション膜
１７１ 電極
１７２ 電極
１７３ 配線支持部
１７４ 配線層
１７５ バンプ
１７６ バンプ
１８０ 信号読み出し回路素子
１８１ 回路基板
１８２ 電極
１８３ バンプ

Claims (4)

  1. 主面が（００１）面より傾斜している結晶基板と、
    前記結晶基板の主面の上に化合物半導体により形成された第１のクラッド層と、
    前記第１のクラッド層の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
    前記超格子構造層の上に化合物半導体により形成された第２のクラッド層と、
    を有し、
    前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
    前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であることを特徴とする光半導体装置。
  2. 主面が（００１）面より傾斜している結晶基板と、
    前記結晶基板の主面の上に、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより形成された超格子構造層と、
    を有し、
    前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
    前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であって、
    前記超格子構造層に、不純物イオンを注入することにより形成されたメサ構造のｎ型領域とメサ構造のｐ型領域と、
    前記メサ構造のｎ型領域と前記メサ構造のｐ型領域とを接続する電極と、
    を有することを特徴とする熱電変換素子。
  3. 主面が（００１）面より傾斜している結晶基板の上に、エピタキシャル成長により、第１の超格子形成層と第２の超格子形成層とを交互に積層し、超格子構造層を形成する工程を有し、
    前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
    前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であり、
    前記第１の超格子形成層の成長温度は４１０℃より高く４４０℃以下、前記第２の超格子形成層の成長温度は３８０℃より高く４４０℃以下である、
    半導体結晶基板の製造方法。
  4. 主面が（００１）面より傾斜している結晶基板の上に、化合物半導体のエピタキシャル成長により、第１のコンタクト層を形成する工程と、
    前記第１のコンタクト層の上に、エピタキシャル成長により、第１の超格子形成層と第２の超格子形成層とを交互に積層することにより超格子構造層を形成する工程と、
    前記超格子構造層の上に、化合物半導体のエピタキシャル成長により、第２のコンタクト層を形成する工程と、
    を有し、
    前記第１の超格子形成層は、Ｇａ１−ｘ１Ｉｎｘ１Ａｓｙ１Ｓｂ１−ｙ１（０≦ｘ１≦０．１、０≦ｙ１≦０．１）層により形成されており、前記第１の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．２０以下であり、
    前記第２の超格子形成層は、Ｇａ１−ｘ２Ｉｎｘ２Ａｓｙ２Ｓｂ１−ｙ２（０．９≦ｘ２≦１、０．９≦ｙ２≦１）層により形成されており、前記第２の超格子形成層の表面の傾斜方向における原子ステップ幅の平均値に対する標準偏差の値（標準偏差／平均値の値）が、０以上、０．４０以下であり、
    前記第１の超格子形成層の成長温度は４１０℃より高く４４０℃以下、前記第２の超格子形成層の成長温度は３８０℃より高く４４０℃以下である、
    赤外線検出装置の製造方法。
JP2017004360A 2017-01-13 2017-01-13 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 Active JP6794840B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017004360A JP6794840B2 (ja) 2017-01-13 2017-01-13 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
PCT/JP2017/047068 WO2018131494A1 (ja) 2017-01-13 2017-12-27 半導体結晶基板、赤外線検出装置、光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
US16/454,662 US20190319143A1 (en) 2017-01-13 2019-06-27 Semiconductor crystal substrate, device, and method for manufacturing semiconductor crystal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004360A JP6794840B2 (ja) 2017-01-13 2017-01-13 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018113407A JP2018113407A (ja) 2018-07-19
JP6794840B2 true JP6794840B2 (ja) 2020-12-02

Family

ID=62839553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004360A Active JP6794840B2 (ja) 2017-01-13 2017-01-13 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法

Country Status (3)

Country Link
US (1) US20190319143A1 (ja)
JP (1) JP6794840B2 (ja)
WO (1) WO2018131494A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7200651B2 (ja) * 2018-12-17 2023-01-10 富士通株式会社 半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法
CN113646906A (zh) * 2019-04-09 2021-11-12 杜鹏 用于探测器的超晶格吸收体
CN117293229B (zh) * 2023-11-23 2024-01-26 苏州焜原光电有限公司 一种超晶格材料生长界面控制方法、加工设备及探测器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2911546B2 (ja) * 1990-06-06 1999-06-23 富士通株式会社 光半導体装置及びその製造方法
US5160993A (en) * 1990-06-06 1992-11-03 Fujitsu Limited High speed optosemiconductor device having multiple quantum wells
JPH0864901A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 半導体レーザダイオードの構造
US6813296B2 (en) * 2002-04-25 2004-11-02 Massachusetts Institute Of Technology GaSb-clad mid-infrared semiconductor laser
JP2006253414A (ja) * 2005-03-10 2006-09-21 National Institute Of Information & Communication Technology Ｓｉ基板上への半導体薄膜形成方法及びその構造物
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP2012009777A (ja) * 2010-06-28 2012-01-12 Sumitomo Electric Ind Ltd 半導体ウエハおよび半導体装置
JP2012119567A (ja) * 2010-12-02 2012-06-21 Sumitomo Electric Ind Ltd 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
JP5512583B2 (ja) * 2011-03-29 2014-06-04 旭化成エレクトロニクス株式会社 量子型赤外線センサ
US9276159B2 (en) * 2012-12-21 2016-03-01 Teledyne Scientific & Imaging, Llc Superlattice structure
JP2016111294A (ja) * 2014-12-10 2016-06-20 住友電気工業株式会社 半導体受光素子を作製する方法
IL238368B (en) * 2015-04-19 2019-08-29 Semi Conductor Devices An Elbit Systems Rafael Partnership light sensor
JP6572640B2 (ja) * 2015-06-24 2019-09-11 住友電気工業株式会社 半導体受光素子を作製する方法

Also Published As

Publication number Publication date
US20190319143A1 (en) 2019-10-17
JP2018113407A (ja) 2018-07-19
WO2018131494A1 (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6080092B2 (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
US11043517B2 (en) Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
JP5975417B2 (ja) 受光素子の製造方法
WO2012073539A1 (ja) 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法
US6734452B2 (en) Infrared radiation-detecting device
US11152210B2 (en) Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate
JPH081949B2 (ja) 赤外線撮像装置及びその製造方法
JP6794840B2 (ja) 光半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
JP2012191130A (ja) 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
JP7073948B2 (ja) 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法
Seo et al. GaN metal–semiconductor–metal photodetectors grown on lithium gallate substrates by molecular-beam epitaxy
Colace et al. Waveguide photodetectors for the near-infrared in polycrystalline germanium on silicon
JP6056249B2 (ja) 光検出器、これを用いた撮像装置、及び光検出器の製造方法
JP7176402B2 (ja) 化合物半導体装置及びその製造方法、赤外線検出器
JP2011071306A (ja) 光検知器及びその製造方法
JP2009278003A (ja) フォトダイオード
US20180308999A1 (en) Semiconductor light receiving device
JP7200651B2 (ja) 半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法
JP2020096064A (ja) 化合物半導体装置及びその製造方法、赤外線検出器
US10741714B2 (en) Infrared detection device, infrared detection apparatus, and manufacturing method of infrared detection device
WO2012073934A1 (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
JP2014110399A (ja) 受光デバイス、半導体ウエハ、その製造方法、およびセンシング装置
KR20180019269A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6794840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150