TWI539572B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI539572B
TWI539572B TW102118253A TW102118253A TWI539572B TW I539572 B TWI539572 B TW I539572B TW 102118253 A TW102118253 A TW 102118253A TW 102118253 A TW102118253 A TW 102118253A TW I539572 B TWI539572 B TW I539572B
Authority
TW
Taiwan
Prior art keywords
interposer substrate
conductive
substrate
pattern layer
conductive pattern
Prior art date
Application number
TW102118253A
Other languages
English (en)
Other versions
TW201445692A (zh
Inventor
陳尙駿
林哲歆
顧子琨
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW102118253A priority Critical patent/TWI539572B/zh
Priority to US14/019,548 priority patent/US9093312B2/en
Publication of TW201445692A publication Critical patent/TW201445692A/zh
Priority to US14/749,644 priority patent/US9368475B2/en
Application granted granted Critical
Publication of TWI539572B publication Critical patent/TWI539572B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本揭露是有關於一種半導體裝置及其製造方法，且特別是有關於一種以模具製作而成的半導體裝置及其製造方法。
近年來，半導體產業發展利用3D堆疊技術來縮短晶片之間的導線、縮小元件尺寸及幫助建構完整立體堆疊晶片架構，而基板通孔(Through-Substrate Vias，TSV)是3D堆疊技術中用以連結垂直堆疊晶片的重要構件。
在其中，矽中介層(interposer)可作為異質晶片之間的導通平台，來取代以打線封裝方式來互相電性連接。隨著3D堆疊技術發展漸趨成熟，矽中介層雖可以達到較佳尺寸比的矽穿孔(Through-Silicon Vias，TSV)以及重佈局層(Redistribution Layer，RDL)，然而，若要達到上述較佳尺寸比的矽穿孔以及重佈局層，則需要進行許多昂貴以及多次的半導體製程步驟，使得製造成本無法有效地隨著技術突破而降低。
本揭露提供一種半導體裝置的製造方法。上述半導體裝置包括以下的步驟。首先，提供模具。模具具有腔室，且腔室內具有多個突出部。接著，注入熱固性材料於腔室內。接著，固化熱固性材料。接著，使已固化的熱固性材料與模具分離而形成中介層基板，以進行脫膜步驟。中介層基板於對應於該些突出部之處形成有多個盲孔。接著，填入導電材料於盲孔中以形成多個導電柱。接著，形成導電圖案層於中介層基板的第一表面上。第一導電圖案層與導電柱電性連接。
本揭露另提供一種半導體裝置的製造方法。上述半導體裝置包括以下的步驟。首先，提供模具與金屬膜。模具具有一蓋體與一腔室，且蓋體具有多個穿孔。接著，將金屬膜加熱加壓至蓋體，以使金屬膜通過蓋體的穿孔而於腔室內形成多個導電柱。接著，注入熱固性材料於模具的腔室內，以使熱固性材料包覆導電柱。接著，固化熱固性材料。使已固化的熱固性材料與模具分離而形成中介層基板，以進行脫膜步驟。中介層基板內具有導電柱。接著，形成第一導電圖案層於中介層基板的第一表面上。第一導電圖案層與導電柱電性連接。
本揭露另提供一種半導體裝置。上述半導體裝置包括中介層基板、多個導電柱以及第一導電圖案層。中介層基板的材料為絕緣體。中介層基板具有一第一表面。中介層基板的第一表面 上具有多個盲孔與多個凹槽。多個導電柱位於中介層基板之盲孔內。第一導電圖案層配置於凹槽中。第一導電圖案層的表面與中介層基板的第一表面共平面。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
20‧‧‧金屬膜
50、60、70、80、90‧‧‧模具
50a、50c、60a、70a、80a‧‧‧上蓋
50b、60b、70b、80b‧‧‧下蓋
52、62、72、82、94‧‧‧腔室
54、54a、64、74、84‧‧‧突出部
66‧‧‧圖樣
92‧‧‧蓋體
92a‧‧‧穿孔
96‧‧‧底蓋
100、200、300、400、500、600‧‧‧半導體裝置
110、210、310、410、510、610‧‧‧中介層基板
110a、210b、310a、410a、510a、510b、610a‧‧‧導電柱
120、220、320、420、520、620‧‧‧第一導電圖案層
130、230、330、430、530、630‧‧‧第一凸塊
140、240、340、440、540、640‧‧‧第二導電圖案層
150、250、350、450、550、650‧‧‧第二凸塊
160、260、360、460、560、660‧‧‧晶片
170、270、370、470、570、670‧‧‧基板
210a、610b‧‧‧凹槽
380、480‧‧‧承載基板
490‧‧‧緩衝層
C1‧‧‧導電材料
D1‧‧‧間距
D2、D3‧‧‧長度
H1‧‧‧盲孔
H2‧‧‧貫孔
M1、M2‧‧‧熱固性材料
S1‧‧‧第一表面
S2‧‧‧第二表面
S3‧‧‧表面
S110~S160、S710~S760‧‧‧步驟
圖1為本揭露一實施例的半導體裝置的製造方法的文字流程圖。
圖2A至圖2L為圖1的半導體裝置的製造方法的製造流程示意圖。
圖3為圖2A的模具的另一實施例的示意圖。
圖4A至圖4H為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。
圖5A至圖5I為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。
圖6A至圖6I為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。
圖7為本揭露另一實施例的半導體裝置的製造方法的文字流程圖。
圖8A至圖8L為圖7的半導體裝置的製造方法的製造流程示 意圖。
圖9為本揭露一實施例的半導體裝置的示意圖。
圖1為本揭露一實施例的半導體裝置的製造方法的文字流程圖。圖2A至圖2L為圖1的半導體裝置的製造方法的製造流程示意圖。圖3為圖2A的模具的另一實施例的示意圖。請先參照圖1及圖2A，提供一模具50，其中模具50具有一腔室52，且腔室52內具有多個突出部54(步驟S110)。詳細而言，腔室52由上蓋50a與下蓋50b構成，且腔室52的間距如圖2B所示為D1。在本實施例中，腔室52的間距為D1且例如約小於5mm。
在本實施例中，模具50與突出部54是一體成形且由同一種材料所製成，舉例來說，模具50與突出部54是採用例如鎢合金之金屬材料所製成。在其他實施例中，如圖3所示，模具50與突出部54a是由不同材料所製成，舉例來說，此時的突出部54a是採用矽或鎢合金所製成且形成於模具50的上蓋50c，而模具50則採用例如為不同於突出部54a的金屬材料所製成。
此外，突出部54的長度如圖2B所示為D2，但本揭露不限制此腔室的間距與突出部的長度且可視實際產品所需來調整腔室的間距與突出部的長度。並且，本實施例的突出部54的長度D2會小於腔室52的間距D1。
請繼續參照圖2B，注入熱固性材料M1於腔室52內(步 驟S120)。在本實施例中，熱固性材料M1為絕緣體，熱固性材料M1例如為環氧樹脂成形塑料(Epoxy Molding Compound,EMC)、聚亞醯胺、矽樹脂、或聚氨脂，又或是上述材料其一與填充物(filler)、硬化劑(hardener)、偶合劑(coupling agent)或其他添加劑之合成物。接著，請參照圖2C，固化熱固性材料M1(步驟S130)，使得熱固性材料M1受熱固化成已固化的熱固性材料M2。
接著，請參照圖2D，使已固化的熱固性材料M2與模具50分離而形成中介層基板110，以進行脫膜步驟。中介層基板110於對應於所述突出部54之處形成有多個盲孔H1(步驟S140)。
請繼續參照圖2E，填入導電材料C1於盲孔H1中以形成多個導電柱110a(步驟S150)。具體而言，導電材料C1包括銅、鈦、鉭、鎢或多層上述金屬與金屬化合物組成等，但不限於此，製程方式例如是進行電鍍或沉積製程，以將上述導電材料C1填入盲孔H1中，其中導電材料C1可完全填滿金屬或部份填滿金屬至盲孔H1中，只要達到電性連通即可，再經研磨或蝕刻移除表面S1金屬，以形成所述導電柱110a。
由此可知，本實施例是採用熱固性材料M1(例如環氧樹脂成形塑料)來製作出中介層基板110，並可視實際設計需求且透過上述模具50來定義出中介層基板110的形狀與其厚度以及盲孔H1的位置與其深度。詳言之，本實施例設計出如圖2A所示具有的突出部54(或如圖3所示的突出部54a)的模具50，並將熱固性材料M1置於腔室52中受熱固化並脫膜後便形成具有盲孔H1的 中介層基板110，而製作出來的中介層基板110的形狀與其厚度以及盲孔H1的位置與其深度即對應於腔室52的形狀與其厚度與突出部54的形狀與其厚度，進而再以如上述電鍍或沉積方式填入盲孔H1搭配研磨或蝕刻製程而形成所述導電柱110a。需說明的是，如圖2B所示的腔室52的間距D1與突出部54的長度D2可決定如圖2D所示的中介層基板110的厚度與盲孔H1的深度，故可簡化製作流程。此外，本實施例的半導體裝置的製造方法不需要經由如蝕刻或雷射的方式製作出上述盲孔，進而降低製作所述中介層基板110的成本。
接著，請參照圖2F，形成第一導電圖案層120於中介層基板110的第一表面S1上，其中第一導電圖案層120例如為導線結構且與導電柱110a電性連接(步驟S160)。請參照圖2G，形成多個第一凸塊130於第一導電圖案層120上，其中該些第一凸塊130與第一導電圖案層120電性連接。請繼續參照圖2H，對中介層基板110之第二表面S2進行處理步驟，以使該些盲孔H1形成多個貫孔H2。具體而言，上述處理步驟例如是對中介層基板110的第二表面S2進行研磨、切割或蝕刻步驟以露出盲孔H1而形成貫孔H2。
接著，請參照圖2I，形成一第二導電圖案層140於中介層基板110的第二表面S2上，其中第二導電圖案層140例如為導線結構且與所述導電柱110a電性連接。請參照圖2J，形成多個第二凸塊150於第二導電圖案層140上，其中所述第二凸塊150與 第二導電圖案層140電性連接。
接著，請參照圖2K，堆疊晶片160於中介層基板110上，且晶片160藉由所述第一凸塊130與中介層基板110上之第一導電圖案層120電性連接。請繼續參照圖2L，堆疊晶片160與中介層基板110於基板170上，且基板170藉由所述第二凸塊150與中介層基板110之第二導電圖案層140電性連接。在本實施例中，基板170例如為以有機材料作為材質之有機基板(organic substrate)，但本揭露不限制於此。如此，便完成了半導體裝置100的大致流程。
另需說明的是，本實施例可視實際設計需求且透過上述模具50來定義出中介層基板110的形狀與其厚度以及盲孔H1的位置與其深度。在本實施例中，如圖2B所示，腔室52的間距D1且例如約小於5mm，而突出部54的長度為D2且會小於腔室52的間距D1。據此，藉由上述步驟S110~S140的模具50所製作出來的中介層基板110的厚度約小於5mm(即對應於圖2B中的腔室52的間距D1)，其中盲孔H1的位置則對應於圖2B中的突出部54的位置，且盲孔H1的深度便為突出部54的長度D2且會小於腔室52的間距D1。此外，晶片160的厚度約為0.7mm(視需求可能為已磨薄晶片，會小於此厚度)，而基板170的厚度則約為1~2mm。
圖4A至圖4H為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。請先參照圖1及圖4A，提供一模具60， 其中模具60具有一腔室62，且腔室62內具有多個突出部64(步驟S110)。需說明的是，圖4A所示的膜具60相似於圖2A所示的膜具50，其不同之處在於膜具60的腔室62更包括多個圖樣66，其中部分該些突出部64與該些圖樣66連接在一起。在其他實施例中，圖樣可以是獨立地存在於腔室中。詳細而言，腔室62由上蓋60a與下蓋60b構成，且腔室62的間距如圖4B所示為D1。在本實施例中，腔室62的間距為D1且例如約小於5mm。
在本實施例中，膜具60、突出部64與圖樣66是一體成形且由同一種材料所製成，舉例來說，膜具60、突出部64與圖樣66是採用例如鎢合金之金屬材料所製成。當然，膜具60也可採用如圖3所示的模具50的方式製成，即此時的模具60、突出部64與圖樣66是由不同材料所製成，舉例來說，此時的突出部64與圖樣66是採用矽或鎢合金所製成且形成於模具60的上蓋60a，而模具60則採用例如為不同於突出部64的金屬材料所製成。
在本實施例中，突出部64的長度如圖4B所示為D2，而圖樣66的長度為D3，但本揭露不限制此腔室的間距、突出部的長度與圖樣的長度且可視實際產品所需來調整腔室的間距、突出部的長度與圖樣的長度。圖樣66之功效為依設計需求作為連接突出部64的互連層。此外，本實施例的圖樣66的長度D3會小於突出部64的長度，且突出部64的長度D2會小於腔室52的間距D1。
請繼續參照圖4B，注入熱固性材料M1於腔室62內(步驟S120)。在本實施例中，熱固性材料M1為絕緣體，熱固性材料 M1例如為環氧樹脂成形塑料(Epoxy Molding Compound,EMC)、聚亞醯胺、矽樹脂、或聚氨脂，又或是上述材料其一與填充物(filler)、硬化劑(hardener)、偶合劑(coupling agent)或其他添加劑之合成物。請繼續參照圖4C，固化熱固性材料M1(步驟S130)，使得熱固性材料M1受熱固化成已固化的熱固性材料M2。
接著，請參照圖4D，使已固化的熱固性材料M2與模具60分離而形成中介層基板210，以進行脫膜步驟，其中中介層基板210於對應於該些突出部64之處形成有多個盲孔H1(步驟S140)。此外，於進行脫膜步驟S140之後，中介層基板210上對應該些圖樣66之處形成有多個凹槽210a，其中部分該些盲孔H1與該些凹槽210a連通。
請繼續參照圖4E，填入導電材料C1於盲孔H1中以形成多個導電柱210b(步驟S150)。與此同時，填入導電材料C1於該些凹槽210a中以形成與該些導電柱210b電性連接的第一導電圖案層220，其中第一導電圖案層220例如為導線結構且第一導電圖案層220的表面S3與中介層基板210的第一表面S1共平面。具體而言，導電材料C1包括銅、鈦、鉭、鎢或多層上述金屬與金屬化合物組成等，但不限於此，製程方式例如是進行電鍍或沉積製程，其中導電材料C1可完全填滿金屬或部份填滿金屬至盲孔H1與凹槽210a中，只要達到電性連通即可，再經研磨或蝕刻移除表面S1金屬，而分別形成所述導電柱210a與第一導電圖案層220。
由此可知，本實施例是採用熱固性材料M1(例如環氧樹 脂成形塑料)來製作出中介層基板210，並可視實際設計需求且透過上述模具60來定義出中介層基板210的形狀與其厚度、盲孔H1的位置與其深度以及凹槽210a的位置與其深度。詳言之，本實施例設計出如圖4A所示具有突出部64及圖樣66的模具60，且將熱固性材料M1置於腔室62中受熱固化並脫膜後便同時形成具有盲孔H1及凹槽210a的中介層基板210，而製作出來的中介層基板210的形狀與其厚度、盲孔H1的位置與其深度以及凹槽210a的位置與其深度分別對應於腔室62的形狀與其厚度、突出部64的形狀與其厚度以及圖樣66的形狀與其厚度，進而再以如上述電鍍或沉積方式填入盲孔H1與凹槽210a以形成所述導電柱210b與第一導電圖案層220。
需說明的是，如圖4B所示的腔室62的間距D1、突出部64的長度D2以及圖樣66的長度D3可決定如圖4D所示的中介層基板210的厚度、盲孔H1的深度以及凹槽210a的深度。詳言之，如圖4B所示，腔室62的間距D1且例如約小於5mm。此外，圖樣66的長度D3小於突出部64的長度D2，且突出部64的長度D2小於腔室52的間距D1。據此，藉由上述模具60所製作出來的中介層基板210的厚度約小於5mm(即對應於圖4B中的腔室62的間距D1)，其中盲孔H1的位置與凹槽210a的位置則分別對應於圖4B中的突出部64的位置與圖樣66的位置，且盲孔H1的深度對應於突出部64的長度D2，而凹槽210a的深度對應於圖樣66的長度D3。如此一來，本實施例的製造方法可以同時製作出具 有盲孔H1及凹槽210a的中介層基板210，且中介層基板210的形狀與其厚度、盲孔H1的深度以及凹槽210a的深度可視實際設計需求且透過上述模具60來定義出。此外，本實施例的半導體裝置的製造方法不需要經由如蝕刻或雷射的方式製作出上述盲孔與凹槽，更不需要經由電鍍或沉積方式填入盲孔H1以形成所述導電柱210b與第一導電圖案層220，故可簡化製作流程，進而降低製作所述中介層基板210的成本。
接著，請參照圖4F，形成多個第一凸塊230於第一導電圖案層220上，其中該些第一凸塊230與第一導電圖案層220電性連接。請參照圖4G，對中介層基板210之第二表面S2進行一處理步驟，以使該些盲孔H1形成多個貫孔H2。具體而言，上述處理步驟例如是對中介層基板210的第二表面S2進行研磨、切割或蝕刻步驟以露出盲孔H1而形成貫孔H2。
請繼續參照圖4H，形成第二導電圖案層240於中介層基板210的第二表面S2上且形成與第二導電圖案層240電性連接的多個第二凸塊250於第二導電圖案層240上，其中第二導電圖案層240例如為導線結構且與所述導電柱210b電性連接。
此外，堆疊晶片260與中介層基板210於基板270上，其中基板270例如為以有機材料作為材質之有機基板，且晶片260與基板270分別藉由第一凸塊230與第二凸塊250來與中介層基板210上之第一導電圖案層220與第二導電圖案層240電性連接。如此，便完成了半導體裝置200的大致流程。另需說明的是，圖 4H所示的半導體裝置的製造方法的步驟也可參照圖2I至圖2L的步驟來依序製造出第二導電圖案層240、第二凸塊250、晶片260以及基板270。
圖5A至圖5I為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。請先參照圖1及圖5A，提供模具70。模具70具有腔室72，且腔室72內具有多個突出部74(步驟S110)。詳細而言，腔室72由上蓋70a與下蓋70b構成，且腔室72的間距如圖5B所示為D1(此間距D1不包括如圖5B所示的承載基板380)。在本實施例中，腔室72的間距為D1且例如約小於5mm。
在本實施例中，模具70與突出部74是一體成形且由同一種材料所製成，舉例來說，膜具70與突出部74是採用例如鎢合金之金屬材料所製成。當然，膜具70也可採用如圖3所示的模具50，即此時的模具70與突出部74是由不同材料所製成，舉例來說，此時的突出部74是採用矽或鎢合金所製成且形成於模具70的上蓋70a，而模具70則採用例如為不同於突出部74的金屬材料所製成。
此外，突出部74的長度如圖5B所示為D2，但本揭露不限制此腔室的間距與突出部的長度且可視實際產品所需來調整腔室的間距與突出部的長度。並且，本實施例的突出部74的長度D2會小於腔室72的間距D1。
在步驟S110中，如圖5A所示的半導體裝置的製造方法的步驟相似於如圖2A所示的半導體裝置的製造方法的步驟，其差 異在於本實施例將承載基板380設置於腔室72內且承靠於下蓋70b上，其中承載基板380的材料包括矽、玻璃等，可為晶圓或其他符合於後續製程的形態。
請繼續參照圖5B，注入熱固性材料M1於腔室52內(步驟S120)。在本實施例中，熱固性材料M1為絕緣體，熱固性材料M1例如為環氧樹脂成形塑料(Epoxy Molding Compound,EMC)、聚亞醯胺、矽樹脂、或聚氨脂，又或是上述材料其一與填充物(filler)、硬化劑(hardener)、偶合劑(coupling agent)或其他添加劑之合成物。接著，請參照圖5C，固化熱固性材料M1(步驟S130)，使得熱固性材料M1受熱固化成已固化的熱固性材料M2。
接著，請參照圖5D，使已固化的熱固性材料M2與模具70分離而形成中介層基板310，以進行脫膜步驟，其中中介層基板310於對應於該些突出部74之處形成有多個盲孔H1(步驟S140)。此外，於進行脫膜步驟S140之後，中介層基板310承載在承載基板380上。
請繼續參照圖5E，填入導電材料C1於盲孔H1中以形成多個導電柱310a(步驟S150)。具體而言，導電材料C1包括銅、鈦、鉭、鎢或多層上述金屬與金屬化合物組成等，但不限於此，製程方式例如是進行電鍍或沉積製程，其中導電材料C1可完全填滿金屬或部份填滿金屬盲孔H1中，只要達到電性連通即可，再經研磨或蝕刻移除表面S1金屬，以形成所述導電柱310a。
由此可知，本實施例是採用熱固性材料M1(例如環氧樹 脂成形塑料)來製作出中介層基板310，並可視實際設計需求且透過上述模具70來定義出中介層基板310的形狀與其厚度以及盲孔H1的位置與其深度。詳言之，本實施例設計出具有如圖5A所示的突出部74的模具70，並將承載基板380設置於腔室72內，以在承載基板380上製作出所述中介層基板310。據此，熱固性材料M1於腔室72中受熱固化並脫膜後便形成具有盲孔H1的中介層基板310，進而再以如上述電鍍或沉積方式填入盲孔H1以形成所述導電柱310a。需說明的是，如圖5B所示的腔室72的間距D1與突出部74的長度D2可決定中介層基板310的厚度與盲孔H1的深度，故可簡化製作流程。此外，本實施例的半導體裝置的製造方法不需要經由如蝕刻或雷射的方式製作出上述盲孔H1，進而降低製作所述中介層基板310的成本。
接著，請參照圖5F，形成第一導電圖案層320於中介層基板310的第一表面S1上，其中第一導電圖案層320例如為導線結構且與導電柱310電性連接(步驟S160)。請參照圖5G，形成多個第一凸塊330於第一導電圖案層320上，其中所述第一凸塊330與第一導電圖案320層電性連接。請參照圖5H，移除承載基板380，且對中介層基板310之第二表面S2進行一處理步驟，以使所述盲孔H1形成多個貫孔H2。具體而言，上述處理步驟例如是對中介層基板310的第二表面S2進行研磨、切割或蝕刻步驟以露出盲孔H1而形成貫孔H2。
請繼續參照圖5I，形成第二導電圖案層340於中介層基 板310的第二表面S2上且形成與第二導電圖案層340電性連接的多個第二凸塊350於第二導電圖案層340上，其中第二導電圖案層340例如為導線結構且與所述導電柱310電性連接。
此外，堆疊晶片360與中介層基板310於基板370上，其中基板370例如為以有機材料作為材質之有機基板，且晶片360與基板370分別藉由第一凸塊330與第二凸塊350來與中介層基板310上之第一導電圖案層320與第二導電圖案層340電性連接。如此，便完成了半導體裝置300的大致流程。另需說明的是，圖5I所示的半導體裝置的製造方法的步驟也可參照圖2I至圖2L的步驟來依序製造出第二導電圖案層340、第二凸塊350、晶片360以及基板370。
圖6A至圖6I為圖1的半導體裝置的製造方法的另一實施例的製造流程示意圖。請先參照圖1及圖6A，提供模具80。模具80具有腔室82，且腔室82內具有多個突出部84(步驟S110)。詳細而言，腔室82由上蓋80a與下蓋80b構成，且腔室82的間距如圖6B所示為D1(此間距D1不包括如圖6B所示的承載基板480與緩衝層490)。在本實施例中，腔室82的間距為D1且例如約小於5mm。
需說明的是，如圖6A所示的模具80相似於如圖5A所示的模具70。據此，模具80與突出部84可以是一體成形且由同一種材料所製成，舉例來說，膜具80與突出部84是採用例如鎢合金之金屬材料所製成。當然，膜具80也可採用如圖3所示的模 具50，即此時的模具80與突出部84是由不同材料所製成，舉例來說，此時的突出部84是採用矽或鎢合金所製成且形成於模具80的上蓋80a，而模具80則採用例如為不同於突出部84的金屬材料所製成。
此外，突出部84的長度如圖6B所示為D2，但本揭露不限制此腔室的間距與突出部的長度且可視實際產品所需來調整腔室的間距與突出部的長度。
在步驟S110中，如圖6A所示的半導體裝置的製造方法的步驟相似於如圖5A所示的半導體裝置的製造方法的步驟，其差異在於本實施例形成緩衝層490於承載基板480上，其中模具80的突出部84插入於緩衝層490內，其中緩衝層490的材料包括苯並環丁烯(benzocyclobutene，BCB)、二氧化矽、聚合物等，而承載基板480的材料可參照圖5A所示的承載基板380，在此不多贅述。
請繼續參照圖6B，注入熱固性材料M1於腔室82內(步驟S120)。在本實施例中，熱固性材料M1為絕緣體，熱固性材料M1例如為環氧樹脂成形塑料(Epoxy Molding Compound,EMC)、聚亞醯胺、矽樹脂、或聚氨脂，又或是上述材料其一與填充物(filler)、硬化劑(hardener)、偶合劑(coupling agent)或其他添加劑之合成物。請繼續參照圖6C，固化熱固性材料M1步驟S130)，使得熱固性材料M1受熱固化成已固化的熱固性材料M2。
接著，請參照圖6D，使已固化的熱固性材料M2與模具 80分離而形成中介層基板410，以進行脫膜步驟，其中中介層基板410於對應於該些突出部84之處形成有多個盲孔H1(步驟S140)。此外，中介層基板410承載在承載基板480上，且該些盲孔H1穿入緩衝層490中。
請繼續參照圖6E，填入導電材料C1於盲孔H1中以形成多個導電柱410a(步驟S150)，且所述導電柱410a插入緩衝層490中。具體而言，導電材料C1包括銅、鈦、鉭、鎢或多層上述金屬與金屬化合物組成等，但不限於此，製程方式例如是進行電鍍或沉積製程，其中導電材料C1可完全填滿金屬或部份填滿金屬盲孔H1中，只要達到電性連通即可，再經研磨或蝕刻移除表面S1金屬，以形成所述導電柱410a且盲孔與導電柱410a穿入緩衝層490中。
接著，請參照圖6F，形成第一導電圖案層420於中介層基板410的第一表面S1上，其中第一導電圖案層420例如為導線結構且與導電柱410a電性連接(步驟S160)。請參照圖6G，形成多個第一凸塊430於第一導電圖案層420上，其中所述第一凸塊430與第一導電圖案420層電性連接。請繼續參照圖6H，移除承載基板480與緩衝層490，以使所述導電柱410a突出於中介層基板410。具體而言，上述處理步驟例如是不需進行研磨、切割或蝕刻步驟即可露出中介層基板410的第二表面S2以及盲孔H1而形成貫孔H2。
由此可知，本實施例是採用熱固性材料M1(例如環氧樹 脂成形塑料)來製作出中介層基板410，並可視實際設計需求且透過上述模具80來定義出中介層基板410的形狀與其厚度以及盲孔H1的位置與其深度。詳言之，本實施例設計出具有如圖6A所示的突出部84的模具80，並將承載基板480與緩衝層490依序設置於腔室82內，以在承載基板480與緩衝層490上製作出所述具有盲孔H1的中介層基板310，且此盲孔H1穿入緩衝層490中，進而再以如上述電鍍或沉積方式填入盲孔H1而形成所述導電柱410a。接著，於移除承載基板480與緩衝層490後，導電柱410a會突出於中介層基板410，以作為電性連接的凸塊。當然，與前述實施例(如圖5A至圖5I)類似，如圖6B所示的腔室82的間距D1與突出部84的長度D2可決定中介層基板410的厚度與盲孔H1的深度，故可簡化製作流程。此外，本實施例的半導體裝置的製造方法不需要經由如蝕刻或雷射的方式製作出上述盲孔H1，進而降低製作所述中介層基板410的成本。
請繼續參照圖6I，形成第二導電圖案層440於中介層基板410的第二表面S2上且形成與第二導電圖案層440電性連接的多個第二凸塊450於第二導電圖案層440上，其中第二導電圖案層440例如為導線結構且與該些導電柱410a電性連接。
此外，堆疊晶片460與中介層基板410於基板470上，其中基板470例如為以有機材料作為材質之有機基板，且晶片460與基板470分別藉由第一凸塊430與第二凸塊450來與中介層基板410上之第一導電圖案層420與第二導電圖案層440電性連接。 如此，便完成了半導體裝置400的大致流程。
圖7為本揭露另一實施例的半導體裝置的製造方法的文字流程圖。圖8A至圖8L為圖7的半導體裝置的製造方法的製造流程示意圖。請先參照圖7及圖8A，提供一模具90與一金屬膜20，其中模具90具有一蓋體92與一腔室94，且蓋體92具有多個穿孔92a(步驟S710)。詳細而言，腔室94由蓋體92與底蓋96構成。在本實施例中，腔室94的間距為D1(如圖8C所示)且例如約小於5mm。金屬膜20的材料例如為鋁、銅或金。
請繼續參照圖8B，將金屬膜20加熱加壓至蓋體92，以使金屬膜通過蓋體92的所述穿孔92a而於腔室94內形成多個導電柱510a(步驟S720)，其中導電柱510a的長度為D2(此指導電柱510a突出於蓋體92的長度)。之後再降溫釋壓使導電柱510a固化形成導電柱510b。
接著，請參照圖8C，注入熱固性材料M1於模具90的腔室94內，以使熱固性材料M1包覆所述導電柱510b(步驟S730)。在本實施例中，熱固性材料M1為絕緣體，熱固性材料M1例如為環氧樹脂成形塑料(Epoxy Molding Compound,EMC)、聚亞醯胺、矽樹脂、或聚氨脂，又或是上述材料其一與填充物(filler)、硬化劑(hardener)、偶合劑(coupling agent)或其他添加劑之合成物。請參照圖8D，固化熱固性材料M1(步驟S740)，使得熱固性材料M1受熱固化成已固化的熱固性材料M2。
接著，請參照圖8E，使已固化的熱固性材料M2與模具 90分離而形成中介層基板510，以進行脫膜步驟，其中中介層基板510內具有所述導電柱510b(步驟S750)。需說明的是，於進行脫膜步驟S750時，中介層基板510會連同導電柱510a自蓋體92移除，換言之，本實施例設計出如圖8C所示具有導電柱510b的模具90，並將熱固性材料M1置於腔室94中受熱固化並脫膜後便形成如圖8E所示具有導電柱510b的中介層基板510，故不需要先形成盲孔並進行後續電鍍或沉積之製程來形成導電柱510b，如此便能夠簡化製作中介層基板510流程，進而降低製作所述中介層基板510的成本。
接著，請參照圖8F，形成第一導電圖案層520於中介層基板510的第一表面S1上，其中第一導電圖案層520例如為導線結構且與該些導電柱510b電性連接(步驟S760)。請參照圖8G，形成多個第一凸塊530於第一導電圖案層520上，其中所述第一凸塊電性530連接於第一導電圖案層520。請繼續參照圖8H，對中介層基板510之第二表面S2進行一處理步驟，以使所述盲孔H1形成多個貫孔H2。具體而言，上述處理步驟例如是對中介層基板510的第二表面S2進行研磨、切割或蝕刻步驟以露出盲孔H1而形成貫孔H2。
接著，請參照圖8I，形成一第二導電圖案層540於中介層基板510的第二表面S2上，其中第二導電圖案層540例如為導線結構且與所述導電柱510b電性連接。請參照圖8J，形成多個第二凸塊550於第二導電圖案層540上，其中所述第二凸塊550與 第二導電圖案層540電性連接。
接著，請參照圖8K，堆疊晶片560於中介層基板510上，且晶片560藉由所述第一凸塊530與中介層基板510上之第一導電圖案層520電性連接。請繼續參照圖8L，堆疊晶片560與中介層基板510於基板570上，且基板570藉由所述第二凸塊550與中介層基板510之第二導電圖案層540電性連接。在本實施例中，基板570例如為以有機材料作為材質之有機基板(organic substrate)，但本揭露不限制於此。如此，便完成了半導體裝置500的大致流程。
另需說明的是，本實施例可視實際設計需求且透過上述模具90來定義出中介層基板510的形狀與其厚度以及導電柱510a的位置與其深度。在本實施例中，如圖8C所示，腔室94的間距D1且例如約小於5mm，而由如圖8B所示的步驟所形成的導電柱510a的長度為D2且會小於腔室94的間距D1。據此，藉由上述模具90所製作出來的中介層基板510的厚度約小於5mm(即對應於圖8C中的腔室94的間距D1)，其中如圖8B中所示的導電柱510a的位置與深度對應到如圖8E所示的中介層基板510內的導電柱510a的位置與深度。此外，晶片560的厚度約為0.7mm，而基板570的厚度則約為1~2mm。
圖9為本揭露一實施例的半導體裝置的示意圖。請參照圖9。本實施例的半導體裝置600包括中介層基板610、多個導電柱610a以及第一導電圖案層620。中介層基板610具有一第一表 面S1。中介層基板610的第一表面S1上具有多個盲孔H1與多個凹槽610b。凹槽610b與部分的盲孔H1連通。多個導電柱610a位於中介層基板610之盲孔H1內。第一導電圖案層620例如為導線結構且配置於凹槽610b中。
需說明的是，本實施例可藉由圖4A至圖4E所示的半導體裝置的製造方法，來製作出上述圖9所示具有第一導電圖案層620的半導體裝置600。如此，本實施例的半導體裝置600的第一導電圖案層620的表面S3與中介層基板610的第一表面S1共平面，即第一導電圖案層620不會突出於中介層基板610的第一表面S1，故可節省整體半導體裝置600的尺寸。
在本實施例中，半導體裝置600更包括多個第一凸塊630，其配置於第一導電圖案層620上。進一步地，所述盲孔H1更貫穿中介層基板610的第二表面S2以形成多個貫孔H2，且所述導電柱510a位於所述貫孔H2中。半導體裝置600更包括一第二導電圖案層640與多個第二凸塊650。第二導電圖案層640例如為導線結構且配置於中介層基板610的第二表面S2上，且與所述導電柱510a電性連接，其中第二凸塊650配置於所述第二導電圖案層640上。
除此之外，半導體裝置更包括一晶片660與一基板670。晶片660配置於基板670上，其中中介層基板610位於基板670與晶片660之間，晶片660藉由所述第一凸塊630與中介層基板610上之第一導電圖案層620電性連接，且基板670藉由所述第二 凸塊650與中介層基板610上之第二導電圖案層640電性連接。當然，上述第一凸塊630、第二導電圖案層640、多個第二凸塊650、以及晶片660與基板670的堆疊也可藉由圖4F至圖4H所示的半導體裝置的製造方法來製作出。
綜上所述，本揭露之半導體裝置及其製造方法即採用電性絕緣的熱固性材料來製作出中介層基板，並可視實際設計需求且透過上述模具來定義出中介層基板的形狀與其厚度以及導電柱的位置與其深度。詳言之，本實施例即設計出具有突出部(或導電柱)的模具，且熱固性材料於腔室中受熱固化並脫膜後便形成具有盲孔(或導電柱)的中介層基板，而中介層基板的厚度與突出部(或導電柱)的尺寸可依照模具來定義出，故可簡化製作流程，而不需要經由如蝕刻或雷射的方式製作出上述盲孔並利用如電鍍或沉積方式形成導電柱，進而降低製作所述中介層基板的成本。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S160‧‧‧步驟

Claims (10)

  1. 一種半導體裝置的製造方法，包括：提供一模具，其中該模具具有一腔室，且該腔室內具有多個突出部；注入一熱固性材料於該腔室內；固化該熱固性材料，使已固化的該熱固性材料與該模具分離而形成一中介層基板，以進行一脫膜步驟，其中該中介層基板於對應於該些突出部之處形成有多個盲孔；填入一導電材料於該些盲孔中以形成多個導電柱；以及形成一第一導電圖案層於該中介層基板的一第一表面上，其中該第一導電圖案層與該些導電柱電性連接。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，更包括：形成多個第一凸塊於該第一導電圖案層上，其中該些第一凸塊與該第一導電圖案層電性連接。
  3. 如申請專利範圍第2項所述的半導體裝置的製造方法，更包括：形成一第二導電圖案層於該中介層基板的一第二表面上，其中該第二導電圖案層與該些導電柱電性連接；以及形成多個第二凸塊於該第二導電圖案層上，其中該些第二凸塊與該第二導電圖案層電性連接。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，更包括：堆疊一晶片於該中介層基板上，且該晶片藉由該些第一凸塊與該中介層基板上之該第一導電圖案層電性連接；以及堆疊該晶片與該中介層基板於一基板上，且該基板藉由該些第二凸塊與該中介層基板上之該第二導電圖案層電性連接。
  5. 如申請專利範圍第1項所述的半導體裝置的製造方法，更包括對該中介層基板之一第二表面進行一處理步驟，以使該些盲孔形成多個貫孔。
  6. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該腔室更包含多個圖樣，在該脫膜步驟之後，該中介層基板上對應該些圖樣之處形成有多個凹槽，其中部分該些盲孔與該些凹槽連通。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，其中填入該導電材料於該些盲孔中以形成該些導電柱時，同時填入該導電材料於該些凹槽中，以形成與該些導電柱電性連接的該第一導電圖案層。
  8. 如申請專利範圍第1項所述的半導體裝置的製造方法，更包含：於注入該熱固性材料於該腔室內之前，將一承載基板設置於該腔室內；於進行該脫膜步驟之後，該中介層基板承載在該承載基板 上；以及於該中介層基板的該第一表面上形成該第一導電圖案層之後，移除該承載基板。
  9. 如申請專利範圍第8項所述的半導體裝置的製造方法，更包含：形成一緩衝層於該承載基板上，其中該模具的該些突出部插入於該緩衝層內，該些盲孔與該些導電柱穿入該緩衝層中；以及移除該承載基板與該緩衝層，以使該些導電柱突出於該中介層基板。
  10. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該熱固性材料為絕緣體。
TW102118253A 2013-05-23 2013-05-23 半導體裝置及其製造方法 TWI539572B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102118253A TWI539572B (zh) 2013-05-23 2013-05-23 半導體裝置及其製造方法
US14/019,548 US9093312B2 (en) 2013-05-23 2013-09-06 Semiconductor device and manufacturing method thereof
US14/749,644 US9368475B2 (en) 2013-05-23 2015-06-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102118253A TWI539572B (zh) 2013-05-23 2013-05-23 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201445692A TW201445692A (zh) 2014-12-01
TWI539572B true TWI539572B (zh) 2016-06-21

Family

ID=51934859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118253A TWI539572B (zh) 2013-05-23 2013-05-23 半導體裝置及其製造方法

Country Status (2)

Country Link
US (1) US9093312B2 (zh)
TW (1) TWI539572B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503928B (zh) * 2012-09-10 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法與中介板結構
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616968B2 (ja) 2000-06-05 2011-01-19 新日本無線株式会社 インターポーザを使用した高周波用半導体装置
US7083436B2 (en) 2001-03-06 2006-08-01 International Business Machines Corporation Particle distribution interposer and method of manufacture thereof
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP4558413B2 (ja) 2004-08-25 2010-10-06 新光電気工業株式会社 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
CN101996979B (zh) 2009-08-07 2013-03-06 索尼公司 中介层、包括该中介层的模块及电子装置
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
JP2012174791A (ja) 2011-02-18 2012-09-10 Furukawa Electric Co Ltd:The 配線基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US20140346666A1 (en) 2014-11-27
US9093312B2 (en) 2015-07-28
TW201445692A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
US20210287966A1 (en) Semiconductor package and method of making
KR101997487B1 (ko) Ic 패키지용 고밀도 필름
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
CN107871718A (zh) 半导体封装件及其形成方法
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
TW201709455A (zh) 具有空腔的微電子組件及製造方法
US8766456B2 (en) Method of fabricating a semiconductor package
KR20140050507A (ko) 팬 아웃 웨이퍼 레벨 패키지 구조
CN102324418A (zh) 半导体元件封装结构与其制造方法
TWI637467B (zh) 中介基材及其製作方法
US9368475B2 (en) Semiconductor device and manufacturing method thereof
US20160284676A1 (en) Molded Underfilling for Package on Package Devices
KR20040090493A (ko) 반도체 패키지 및 그 제조 방법
TWI539572B (zh) 半導體裝置及其製造方法
TWI565020B (zh) 半導體裝置及其製造方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
TWI602277B (zh) 封裝基板及其製作方法
US11276660B2 (en) Semiconductor device package having a core substrate and an embedded component in the core substrate
CN107958844A (zh) 封装结构及其制作方法
KR102647098B1 (ko) 반도체 패키지 구조, 방법, 소자 및 전자 제품
WO2022206748A1 (zh) 半导体封装方法及半导体封装结构
CN104952738A (zh) 有机转接板的制作方法及基于转接板的封装结构
TWI593073B (zh) 用於形成半導體封裝的方法、封裝設備以及晶片系統
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
US20160071789A1 (en) Molded interposer for packaged semiconductor device