DE69837840T2 - Verfahren zur herstellung einer gedruckten leiterplatte - Google Patents

Verfahren zur herstellung einer gedruckten leiterplatte Download PDF

Info

Publication number
DE69837840T2
DE69837840T2 DE69837840T DE69837840T DE69837840T2 DE 69837840 T2 DE69837840 T2 DE 69837840T2 DE 69837840 T DE69837840 T DE 69837840T DE 69837840 T DE69837840 T DE 69837840T DE 69837840 T2 DE69837840 T2 DE 69837840T2
Authority
DE
Germany
Prior art keywords
hole
conductivity
copper foil
metallization
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69837840T
Other languages
English (en)
Other versions
DE69837840D1 (de
Inventor
Masaru Ogaki-shi TAKADA
Hiroyuki Ogaki-shi KOBAYASHI
Kenji Ogaki-shi CHIHARA
Hisashi Ogaki-shi MINOURA
Kiyotaka Ogaki-shi TSUKADA
Mitsuhiro Ogaki-shi KONDO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP36196197A external-priority patent/JP3633252B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of DE69837840D1 publication Critical patent/DE69837840D1/de
Publication of DE69837840T2 publication Critical patent/DE69837840T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

  • Technischer Bereich der Erfindung
  • Die vorliegende Erfindung betrifft eine gedruckte Leiterplatte und ihr Herstellungsverfahren und betrifft insbesondere eine gedruckte Leiterplatte, die fähig ist, einen sehr kleinen Öffnungsabschnitt und ein Loch für die Leitfähigkeit auszubilden, und die mit einer hohen Dichte montiert werden kann, ein elektronisches Leitungsverfahren zwischen oberen und unteren Seiten eines Isoliersubstrats, die elektrische Verbindung eines Kontaktflecks für den externen Anschluß und des Lochs für die Leitfähigkeit und einen Metallisierungsanschlußdraht, der bei der elektrischen Metallisierung verwendet wird.
  • Hintergrund der Erfindung
  • Wie in 28 und 29 gezeigt, gibt es herkömmlicherweise eine gedruckte Leiterplatte mit einem Montageabschnitt 970 zum Montieren elektronischer Teile an einem Isoliersubstrat 97 und einer um diesen Montageabschnitt 970 herum angeordneten Leiterschaltung 96. Ein Verbindungskontaktfleckenabschnitt 969 zum Bilden einer Endspitze der Leiterschaltung 96 ist in der Nähe des Montageabschnitts 970 ausgebildet. Ein Kontaktfleckenabschnitt 961 zum Verbinden mit einer Lötkugel, etc. ist in der Leiterschaltung 96 ausgebildet.
  • Der Montageabschnitt 970 ist aufgebaut aus einem konkaven Abschnitt, der von einem in dem Isoliersubstrat 97 ausgebildeten Montageloch 971 umgeben ist, und einer Wärmeabstrahlplatte 98, die ein Ende des Montagelochs 971 bedeckt.
  • Wie in 29 gezeigt, ist eine Oberfläche des Isoliersubstrats 97, abgesehen von dem Kontaktfleckenabschnitt 961 und dem Verbindungskontaktfleckenabschnitt 969, mit einer Isolierschicht 91 bedeckt. Mit anderen Worten legt diese Iso lierschicht 91 den Kontaktfleckenabschnitt 961 und den Verbindungskontaktfleckenabschnitt 969 frei, indem ein öffnungsabschnitt 910 über dem Kontaktfleckenabschnitt 961 und dem Verbindungskontaktfleckenabschnitt 969 angeordnet wird.
  • Ein Herstellungsverfahren für die obige gedruckte Leiterplatte wird als nächstes erklärt.
  • Zuerst wird, wie in 30 gezeigt, ein Montageloch 971 in ein Isoliersubstrat 97 gebohrt, welches eine daran klebende Kupferfolie hat. Dann wird die Kupferfolie geätzt, so daß eine Leiterschaltung 96 mit einem Kontaktfleckenabschnitt 961 und einem Verbindungskontaktfleckenabschnitt 969 ausgebildet wird.
  • Dann wird, wie in 28 gezeigt, ein Lötstopplack, der aus einem wärmeaushärtenden Harz aufgebaut wird, auf eine Oberfläche des Isoliersubstrats 97 gedruckt. Zu dieser Zeit sind die Oberflächen des obigen Kontaktfleckenabschnitts 961 und des Verbindungskontaktfleckenabschnitts 962 freiliegend, da sie ohne den Lötstopplackaufdruck sind.
  • Dann wird der Lötstopplack thermisch ausgehärtet und zu einer Isolierschicht 91 gehärtet.
  • Danach wird unter Verwendung eines Klebstoffs 981 eine Wärmeabstrahlplatte 98 an die Oberfläche das Isoliersubstrats 97 geklebt, um ein Ende des Montagelochs 971 zu bedecken.
  • Auf diese Weise wird eine gedruckte Leiterplatte 9 erhalten.
  • Das obige herkömmliche Herstellungsverfahren für die gedruckte Leiterplatte 9 hat jedoch die folgenden Probleme.
  • Insbesondere kann in einem Verfahren zum teilweisen Aufdrucken des obigen Lötstopplacks, wie in 31 gezeigt, abgesehen von einem Abschnitt des Kontaktfleckenabschnitts 961, kein sehr kleiner öffnungsabschnitt 910 in der Isolierschicht 91 ausgebildet werden. Daher ist es unmöglich, nur einen sehr kleinen Abschnitt in der Leiterschaltung 96 freizulegen. Als ein Ergebnis kann die Montage mit hoher Dichte nicht verbessert werden.
  • Im Gegensatz dazu wird ein Herstellungsverfahren, wie in 32 gezeigt, vorgeschlagen. In diesem Verfahren wird eine gesamte Oberfläche des Isoliersubstrats 97, das die Leiterschaltung 96 darin ausbildet, mit einem Lötstopplack 912 beschichtet, der aus einem lichtaushärtenden Harz aufgebaut ist. Der Lötstopplack 912 wird in einem Zustand belichtet, in dem über einem Abschnitt, der einen Öffnungsabschnitt bildet, eine lichtunterbrechende Maske 94 angeordnet ist.
  • In diesem Verfahren wird der Lötstopplack 912 in einem Abschnitt 940, in dem das Licht durch die Maske 94 unterbrochen wird, nicht ausgehärtet und bleibt wie er ist. In diesem Zustand wird der Lötstopplack in einem belichteten Abschnitt ausgehärtet und bildet eine Isolierschicht. Dann wird das Isoliersubstrat 97 in eine Entwicklungsflüssigkeit getaucht, und der Lötstopplack in einem ungehärteten Abschnitt wird von dem Isoliersubstrat 97 entfernt. Auf diese Weise wird in der gehärteten Isolierschicht 91 ein Öffnungsabschnitt 910 gebildet, und ein Abschnitt der Leiterschaltung 96 liegt frei.
  • Da das in diesem Verfahren als Lötstopplack verwendete lichtaushärtende Harz eine Eigenschaft hat, Feuchtigkeit zu absorbieren, ist kein Lötstopplack als die Isolierschicht geeignet.
  • Da das obige Licht Streulicht hat, kann das obige Licht ferner nicht hinreichend unterbrochen werden, so daß kein Öffnungsabschnitt 910 mit einem scharfen Zustand ausgebildet werden kann. Daher ist es zum Beispiel fast unmöglich, einen sehr kleinen Öffnungsabschnitt mit einer Größe gleich oder kleiner als 0,60 mm auszubilden. Daher kann die Montage mit hoher Dichte nicht verbessert werden.
  • Durch Verwendung eines Bohrers gibt es auch die Möglichkeit zum Bohren eines Lochs für die Leitfähigkeit. In diesem Fall ist es jedoch ebenfalls schwierig, ein sehr kleines Loch für die Leitfähigkeit auszubilden.
  • Ferner gibt es einen Fall, in dem um das Loch für die Leitfähigkeit herum verschiedene Arten von leitenden Elementen ausgebildet werden. Derartige leitenden Elemente werden greifbar durch einen Kontaktrand, der den Umfangsabschnitt des Lochs für die Leitfähigkeit umgibt, einen Kontaktflecken zum externen Verbinden mit einer Lötkugel, einen Metallisierungs anschlußdraht zum Bilden der elektrischen Metallisierung, etc. aufgebaut. Die hohe Dichte ist auch wünschenswert, wenn diese leitenden Elemente ausgebildet werden.
  • Mit der Berücksichtigung derartiger herkömmlicher Probleme stellt die vorliegende Erfindung eine gedruckte Leiterplatte, die fähig ist, eine Isolierschicht mit einem sehr kleinen Öffnungsabschnitt zu bilden, und mit einer hohen Dichte montiert zu werden, und ein Herstellungsverfahren für die gedruckte Leiterplatte zur Verfügung.
  • DE 34 30.290 A1 offenbart ein Verfahren zur selektiven Metallisierung für die Herstellung von gedruckten Leiterplatten, wobei elektrische Leiterspuren zunächst unter Verwendung von Hilfsstrukturen elektrisch verbunden werden, um die nachfolgende galvanische Verstärkung der Leiterspuren zu ermöglichen.
  • US-A-5 567 295 offenbart ein Verfahren und eine Vorrichtung zur Herstellung von Stufenmesserschneidensteckern für eine Leiterplatte. In dem offenbarten Verfahren wird auf den Stufenmessern ein Metallisierungsbus ausgebildet, indem ein Goldmetallisierungsbus mit einem der Kontaktflecken verbunden wird und dann die Signalleitungen über einen Kurzschlußbus kurzgeschlossen oder verbunden werden. Der Kurzschlußbus wird abschließend mit der innersten Schneide des Schneidensteckers gut außerhalb des tatsächlichen Schiebebereichs der Stecker angeordnet. Die Platine wird dann einem semi-additiven Prozeß ebenso wie einer Abschlußätzung und einer nachfolgenden Goldmetallisierung ausgesetzt.
  • FR-A-2 498 873 offenbart ein Herstellungsverfahren für eine gedruckte Leiterplatte auf einem Substrat, das einen Isolierträger aufweist, der auf einer Seite mit einer Kupferfolie bedeckt ist. In dem Verfahren werden in dem Substrat Löcher ausgebildet, die Folie wird geätzt, um ein leitendes Muster einschließlich Metallisierungsanschlußdrähten zu bilden, Kupfer wird zuerst chemisch und dann elektrolytisch auf dem leitenden Muster und in den Löchern abgeschieden, und die Metallisierungsanschlußdrähte werden gekürzt, um das letztendliche Leitungsmuster zu erhalten.
  • Offenbarung der Erfindung
  • Die Aufgabe der Erfindung wird durch die Verfahren, die in den Patenansprüchen 1–4 definiert sind, gelöst.
  • Eine gedruckte Leiterplatte gemäß der Erfindung hat ein Isoliersubstrat, das durch eine, zwei oder mehr Isolierschichten, einen Kontaktflecken für den externen Anschluß, der in einer äußersten Schicht des Isoliersubstrats angeordnet ist, ein Leitermuster, das in einer anderen Schicht als der äußersten Schicht angeordnet ist, und ein Loch für die Leitfähigkeit, um den Kontaktfleck für den externen Anschluß und das Leitermuster elektrisch zu verbinden, aufgebaut ist; wobei die gedruckte Leiterplatte dadurch gekennzeichnet ist, daß der Kontaktfleck für die externe Verbindung einen Öffnungsabschnitt des Lochs für die Leitfähigkeit auf seiner äußersten Schicht schließt, welche einen Bodenabschnitt des Lochs für die Leitfähigkeit bildet, und eine Metallisierungsschicht zum zusammenhängenden Beschichten einer Innenwand und des Bodenabschnitts des Lochs für die Leitfähigkeit in dem Loch für die Leitfähigkeit ausgebildet ist.
  • Eine Funktion und die Ergebnisse der Erfindung werden erklärt.
  • Der Kontaktfleck für den externen Anschluß ist derart angeordnet, daß er den Bodenabschnitt des Lochs für die Leitfähigkeit bildet. Daher ist es nicht notwendig, ein Leitermuster zum Verbinden des Lochs für die Leitfähigkeit und des Kontaktflecks für den externen Anschluß auszubilden. Folglich wird auf einer Oberfläche des Isoliersubstrats ein Mehrbereich ausgebildet, und ein anderes Leitermuster, etc. kann ferner in diesem Mehrbereich ausgebildet werden, so daß eine Oberflächenmontage mit hoher Dichte erhalten werden kann. Ferner kann der Abstand zwischen jeweiligen Löchern für die Leitfähigkeit verringert werden, so daß die Löcher für die Leitfähigkeit mit einer hohen Dichte ausgebildet werden können.
  • Der Kontaktfleck für den externen Anschluß schließt den Öffnungsabschnitt des Lochs für die Leitfähigkeit auf seiner äußersten Schichtseite und bildet den Bodenabschnitt des Lochs für die Leitfähigkeit. Daher hat der Kontaktfleck für den externen Anschluß mindestens einen Bereich des Öffnungsabschnitts des Lochs für die Leitfähigkeit. Folglich kann der Kontaktfleck für den externen Anschluß eine ausreichende Verbindungsfläche zum Verbinden eines externen Verbindungsanschlusses sicherstellen und hat eine hervorragende Verbindungsfestigkeit mit dem externen Verbindungsanschluß.
  • Die Metallisierungsschicht zum zusammenhängenden Beschichten der Innenwand und des Bodenabschnitts des Lochs für die Leitfähigkeit ist innerhalb des Lochs für die Leitfähigkeit angeordnet. Daher ist der Bodenabschnitt des Kontaktflecks für den externen Anschluß fest mit der Metallisierungsschicht verbunden, so daß die Verbindungsfestigkeit mit dem Loch für die Leitfähigkeit verbessert wird. Folglich kann der Kontaktfleck für den externen Anschluß für die Leitfähigkeit auf eine Größe verringert werden, die nahe an der des öffnungsabschnitts des Lochs ist.
  • Folglich ist es möglich, eine Montage des Kontaktflecks für den externen Anschluß mit hoher Dichte zu realisieren und die Dichte der Oberflächenmontage des Isoliersubstrats zu erhöhen.
  • Zum Beispiel ist das obige Leitermuster alle leitenden Muster, die auf der Oberfläche des Isoliersubstrats ausgebildet werden können, wie etwa eine Verdrahtungsschaltung, ein Kontaktfleck, ein Anschluß, ein Kontaktrand, etc. Zum Beispiel wird das Leitermuster durch Ätzen einer Metallfolie, Metallisieren, etc. ausgebildet.
  • Die obige Isolierschicht wird aus einem einfachen synthetischen Harzmaterial, einem Harzgrundmaterial, das aus synthetischem Harz und einem anorganischen Füllstoff aufgebaut ist, einem Gewebegrundmaterial, das aus synthetischem Harz und einem anorganischen Gewebe aufgebaut ist, einer Faserplatte, etc. aufgebaut. Das obige synthetische Harz wird aus Epoxidharz, Phenolharz, Polyimidharz, Polybutadienharz, Fluorharz, etc. aufgebaut.
  • Die Erfindung kann in einer mehrschichtigen gedruckten Leiterplatte verwendet werden, die eine hohe Verbindungszu verlässigkeit erfordert, wie etwa einem Speichermodul, einem Multichipmodul, einer Hauptplatine, einer Aufsteckplatine, einer Kunststoffbaugruppe, etc.
  • Ein externer Verbindungsanschluß wird bevorzugt mit einer Oberfläche des obigen Kontaktflecks für den externen Anschluß in einer mittleren Position des Lochs für die Leitfähigkeit verbunden. In diesem Fall kann der externe Verbindungsanschluß stabil mit der Oberfläche des Kontaktflecks für den externen Anschluß verbunden werden.
  • Der obige externe Verbindungsanschluß wird bevorzugt durch eine Lotkugel, eine Prüfspitze, eine leitfähige Paste oder einen leitenden Draht aufgebaut. Dies liegt daran, daß diese externen Verbindungsanschlüsse elektrische Information, die an den Kontaktfleck für den externen Anschluß übertragen wurden, genau eingeben und ausgeben können.
  • Wenn die gedruckte Leiterplatte der Erfindung hergestellt wird, gibt es ein Herstellungsverfahren für eine gedruckte Leiterplatte, in der ein Leitermuster auf einer Oberseite einer Isolierschicht ausgebildet wird und ein Kontaktfleck für den externen Anschluß auf einer Unterseite der Isolierschicht ausgebildet wird, und das Leitermuster und der Kontaktfleck für den externen Anschluß durch ein Loch für die Leitfähigkeit elektrisch miteinander verbunden werden; wobei das Herstellungsverfahren dadurch gekennzeichnet ist, daß: eine Kupferfolie auf der Oberseite und eine Kupferfolie auf der Unterseite, welche jeweils zuerst an die Ober- und Unterseiten der Isolierschicht geklebt werden; dann ein Öffnungsloch ausgebildet wird, indem ein Abschnitt in der Kupferfolie auf der Oberseite durch Ätzen entfernt wird, der einem Ausbildungsabschnitt des Lochs für die Leitfähigkeit entspricht; das Loch für die Leitfähigkeit dann in der von dem öffnungsloch der Kupferfolie auf der Oberseite freiliegenden Isolierschicht ausgebildet wird und ein Bodenabschnitt des Lochs für die Leitfähigkeit derart eingestellt wird, daß der die Kupferfolie auf der Unterseite erreicht; dann eine chemische Metallisierungsschicht in einer Innenwand des Lochs für die Leitfähigkeit ausgebildet wird; eine elektrische Metallisierungsschicht zum zusammenhängenden Beschichten der Innenwand und des Bodenabschnitts des Lochs für die Leitfähigkeit in dem Loch für die Leitfähigkeit ausgebildet wird; dann durch Ätzen der Kupferfolie auf der Oberseite und der Kupferfolie auf der Unterseite ein elektrisch mit dem Loch für die Leitfähigkeit verbundenes Leitermuster aus der Kupferfolie auf der Oberseite ausgebildet wird und ein Kontaktfleck für den externen Anschluß zum Schließen eines öffnungsabschnitts des Lochs für die Leitfähigkeit aus der Kupferfolie auf der Unterseite ausgebildet wird.
  • In diesem Herstellungsverfahren ist besonders beachtlich, daß der Kontaktfleck für den externen Anschluß durch Ätzen der Kupferfolie auf der Unterseite, die den Bodenabschnitt des Lochs für die Leitfähigkeit bildet, ausgebildet wird, nachdem das Loch für die Leitfähigkeit ausgebildet ist und die Innenwand und der Bodenabschnitt des Lochs für die Leitfähigkeit mit der Metallisierungsschicht beschichtet sind.
  • Nachdem der Bodenabschnitt des Lochs für die Leitfähigkeit ausgebildet wird, um die Kupferfolie auf der Unterseite zu erreichen, wird in dem Loch für die Leitfähigkeit die elektrische Metallisierungsschicht zum zusammenhängenden Beschichten der Innenwand und des Bodenabschnitts des Lochs für die Leitfähigkeit ausgebildet. Die elektrische Metallisierungsschicht wird dicht an der Kupferfolie auf der Unterseite als der Bodenabschnitt des Lochs für die Leitfähigkeit befestigt. Daher kann der Kontaktfleck für den externen Anschluß sicher an der elektrischen Metallisierungsschicht in dem Loch für die Leitfähigkeit befestigt werden, selbst wenn der Kontaktfleck für den externen Anschluß durch Ätzen der Kupferfolie auf der Unterseite auf eine Größe verkleinert wird, die ungefähr ähnlich der des Lochs für die Leitfähigkeit ist.
  • Daher wird auf der Unterseite der Isolierschicht ein Mehrbereich ausgebildet, indem die Größe des Kontaktflecks für den externen Anschluß verringert wird. Ein anderer Kontaktfleck für den externen Anschluß, eine leitende Schicht, etc. können ferner mit einer hohen Dichte auf diesen Mehrbereich montiert werden.
  • Zum Beispiel gibt es ein Verfahren zum Strahlen eines Laserstrahls auf den Ausbildungsabschnitt des Lochs für die Leitfähigkeit in der Isolierschicht als ein Verfahren zum Ausbilden des Lochs für die Leitfähigkeit in der obigen Isolierschicht.
  • Der Laserstrahl bohrt nacheinander ein Loch in die Isolierschicht, indem er eine hohe Energie an die Isolierschicht weitergibt. Der Laserstrahl wird an der Kupferfolie auf der Unterseite reflektiert, wenn eine Endspitze des Laserstrahls die Kupferfolie auf der Unterseite erreicht. Wenn die Strahlung des Laserstrahls hier gestoppt wird, wird daher ein Nichtdurchgangsloch für die Leitfähigkeit, bei dem ein öffnungsabschnitt mit der Kupferfolie auf der Unterseite bedeckt ist, ausgebildet.
  • Es ist hier beachtenswert, daß das Nichtdurchgangsloch, das die Kupferfolie auf der Unterseite erreicht, ausgebildet werden kann, indem mit dem Laserstrahl bestrahlt wird. Herkömmlicherweise ist es notwendig, daß mit einem Bohrer und einer Oberfräse ein Loch in die Isolierschicht gebohrt wird und ein öffnungsabschnitt dieses Lochs wird dann mit einer Kupferfolie bedeckt, um ein derartiges Nichtdurchgangsloch zu bilden. Das Nichtdurchgangsloch, das die Kupferfolie auf der Unterseite erreicht, kann jedoch durch Bestrahlen mit einem Laserstrahl derart ausgebildet werden, daß nach dem Bohren kein Beschichtungsaufwand für den öffnungsabschnitt erforderlich ist. Daher wird die Anzahl der Herstellungsprozesse verringert, und die Herstellungskosten können verringert werden.
  • Das auf der oberen Oberfläche der Isolierschicht ausgebildete Leitermuster und der auf der Unterseite der Isolierschicht ausgebildete Kontaktfleck für den externen Anschluß können gleichzeitig durch Ätzen der Kupferfolie auf der Oberseite und der Kupferfolie auf der Unterseite ausgebildet werden. Folglich kann die gedruckte Leiterplatte effizient und leicht hergestellt werden.
  • Nachdem das obige Leitermuster und der Kontaktfleck für den externen Anschluß ausgebildet sind, werden in einem Zustand, in dem der obige Kontaktfleck für den externen Anschluß auf einer äußersten Schicht angeordnet ist, vorzugsweise eine, zwei oder mehr andere Isolierschichten) auf die obige Isolierschicht mit dem Kontaktfleck für den externen Anschluß laminiert. In diesem Fall kann eine Montage der gedruckten Leiterplatte mit hoher Dichte erzielt werden.
  • Ein externer Verbindungsanschluß wird bevorzugt in einer Mittelposition des Lochs für die Leitfähigkeit mit einer Oberfläche des obigen Kontaktflecks für den externen Anschluß verbunden. Der externe Verbindungsanschluß kann in einem stabilen Zustand mit dem Kontaktfleck für den externen Anschluß verbunden werden.
  • Das Herstellungsverfahren für eine gedruckte Leiterplatte, die auf der Oberfläche eines Isoliersubstrats mit einer elektrischen Metallisierungsschicht beschichtet ist, ist dadurch gekennzeichnet, daß das Herstellungsverfahren aufweist: einen Prozeß zum Ausbilden des Leitermusters auf der Oberfläche des Isoliersubstrats und Ausbilden eines elektrisch mit dem Leitermuster verbundenen Metallisierungsanschlußdrahts; einen Prozeß zum Beschichten einer Oberfläche des Leitermusters mit der elektrischen Metallisierungsschicht, indem ein elektrischer Strom durch den Metallisierungsanschlußdraht in das Leitermuster fließt; und einen Prozeß zum Schmelzen und Kürzen des Metallisierungsdrahts durch Strahlen eines Laserstrahls auf den Metallisierungsanschlußdraht.
  • Es ist äußerst beachtenswert, daß der Metallisierungsanschlußdraht von dem Laserstrahl geschmolzen und gekürzt wird, nachdem die elektrische Metallisierungsschicht unter Verwendung des Metallisierungsanschlußdrahts auf der Oberfläche des Leitermusters ausgebildet wurde.
  • Eine Funktion und die Ergebnisse der Erfindung werden erklärt.
  • Durch den Laserstrahl wird kohärentes Licht mit ausgerichteten Phasen erhalten, so daß die Richtwirkung gut ist. Daher kann durch Bestrahlen mit dem Laserstrahl eine hohe Energie an einen sehr kleinen Abschnitt zugeführt werden. Folglich kann nur der Metallisierungsanschlußdraht geschmolzen und gekürzt werden, ohne das um den Metallisierungsanschluß draht angeordnete Leitermuster zu beschädigen, selbst wenn der Metallisierungsanschlußdraht fein aufgebaut ist. Folglich kann der Metallisierungsanschlußdraht in einem sehr kleinen Muster ausgebildet werden, so daß der Abstand zwischen Leitermustern im Minimum auf 0,3 mm verringert werden kann. Folglich kann gemäß der vorliegenden Erfindung eine Montage der Leitermuster mit hoher Dichte realisiert werden.
  • Der obige Laserstrahl wird bevorzugt unter Verwendung eines Excimerlasers, eines Kohlenstoffdioxidgaslasers, etc. aufgebaut.
  • Der Laserstrahl hat vorzugsweise eine Energieintensität, die derart eingestellt wird, daß der Metallisierungsanschlußdraht ausreichend geschmolzen und gekürzt wird und kein Isoliersubstrat unter dem Metallisierungsdraht beschädigt wird. Zum Beispiel wird eine derartige Energieintensität derart eingestellt, daß eine Wellenlänge von 20 nm bis 10 μm reicht und die Ausgangsleistung von 30 bis 300 W reicht und eine Bestrahlungsdauer von 0,1 bis 1,0 Sekunden reicht.
  • Ein Schmelz- und Kürzungszustand des Metallisierungsanschlußdrahts unter Verwendung des Laserstrahls wird durch die Energieintensität des Laserstrahls, die Bestrahlungsdauer, etc. eingestellt.
  • Die obige elektrische Metallisierungsschicht kann mit einem gewöhnlichen elektrischen Metallisierungsverfahren ausgebildet werden. Zum Beispiel kann die elektrische Metallisierungsschicht in einem Zustand, in dem das Isoliersubstrat in einen elektrischen Metallisierungsbehälter getaucht wird, durch Abscheiden eines Metalls auf der Oberfläche des Leitermusters ausgebildet werden, indem ein elektrischer Strom durch den Metallisierungsanschlußdraht in das Leitungsmuster fließt.
  • Zum Beispiel ist das obige Leitermuster sämtliche leitende Muster, die auf der Oberfläche des Isoliersubstrats ausgebildet werden können, wie etwa eine Verdrahtungsschaltung, ein Kontaktfleck, ein Anschluß, ein Kontaktrand, etc. Zum Beispiel wird das Leitermuster durch Ätzen einer Metallfolie, Metallisieren, etc. ausgebildet.
  • Das obige Isoliersubstrat wird aus einem einfachen synthetischen Harzmaterial, einem Harzgrundmaterial, das aus einem synthetischen Harz und einem anorganischen Füllstoff aufgebaut ist, einem Gewebegrundmaterial, das aus synthetischem Harz und einem anorganischen Gewebe aufgebaut ist, etc. aufgebaut. Das obige synthetische Harz wird aus Epoxidharz, Phenolharz, Polyimidharz, Polybutadienharz, Fluorharz, etc. aufgebaut. Diese Isoliersubstrate können durch Einfügen eines Klebstoffs, wie etwa einer Faserplatte, etc. mit anderen Isoliersubstraten laminiert werden, so daß eine mehrschichtige Verdrahtungsplatte aufgebaut werden kann.
  • Es gibt ein Herstellungsverfahren für die gedruckte Leiterplatte zum Ausbilden der elektrischen Metallisierungsschicht in einer Innenwand des Durchgangslochs zusätzlich zu der Oberfläche des Leitermusters unter Verwendung der Erfindung. Dieses Herstellungsverfahren ist ein Herstellungsverfahren für eine gedruckte Leiterplatte, in dem die gedruckte Leiterplatte ein Leitermuster hat, das auf der Oberfläche eines Isoliersubstrats ausgebildet wird und auch ein Durchgangsloch hat, das sich durch das Isoliersubstrat erstreckt, und eine Oberfläche des Leitermusters und eine Innenwand des Durchgangslochs mit einer elektrischen Metallisierungsschicht beschichtet sind; wobei das Herstellungsverfahren dadurch gekennzeichnet ist, daß das Herstellungsverfahren aufweist: einen Prozeß zum Bohren des Durchgangslochs in dem Isoliersubstrat; einen Prozeß zum Ausbilden einer chemischen Metallisierungsschicht in der Innenwand des Durchgangslochs; einen Prozeß zum Ausbilden des Leitermusters auf der Oberfläche des Isoliersubstrats und Ausbilden eines Metallisierungsanschlußdrahts zum elektrischen Verbinden des Leitermusters und der chemischen Metallisierungsschicht in dem Durchgangsloch; einen Prozeß zum Beschichten von Oberflächen des Leitermusters und der chemischeri Metallisierungsschicht mit der elektrischen Metallisierungsschicht, indem ein elektrischer Strom durch den Metallisierungsanschlußdraht in das Leitermuster und die chemische Metallisierungsschicht fließt; und einen Prozeß zum Schmelzen und Kürzen des Metallisierungsanschlußdrahts durch Strahlen eines Laserstrahls auf den Metallisierungsanschlußdraht.
  • Wenn die elektrische Metallisierungsschicht in der Innenwand des Durchgangslochs ausgebildet wird, wird die chemische Metallisierungsschicht durch das chemische Metallisierungsverfahren auf dieser Innenwand ausgebildet, nachdem das Durchgangsloch gebohrt wurde. Auf diese Weise wird der Innenwand des Durchgangslochs eine Leitfähigkeit verliehen. Ein elektrischer Strom fließt in einem Zustand, in dem das Isoliersubstrat in einen elektrischen Metallisierungsbehälter eingetaucht wird, durch den Metallisierungsanschlußdraht in die chemische Metallisierungsschicht, welche die Innenwand des Durchgangslochs bedeckt. Auf diese Weise wird ein Metall auf der Oberfläche der chemischen Metallisierungsschicht abgeschieden, so daß die elektrische Metallisierungsschicht ausgebildet wird.
  • Der mit dem Durchgangsloch und dem Leitermuster verbundene Metallisierungsanschlußdraht wird in diesem Herstellungsverfahren durch Bestrahlen mit dem Laserstrahl ebenfalls geschmolzen und gekürzt, nachdem die elektrische Metallisierungsschicht ausgebildet wurde. Daher kann der Metallisierungsanschlußdraht auf einen sehr kleinen Abschnitt festgelegt werden, so daß sowohl die Abstände zwischen Durchgangslöchern als auch zwischen den Leitermustern im Minimum auf etwa 0,3 mm verringert werden können. Folglich kann eine Montage der Durchgangslöcher und der Leitermuster mit hoher Dichte verwirklicht werden.
  • Das obige Durchgangsloch ist ein Durchgangsloch, das sich durch das Isoliersubstrat erstreckt, oder ein Nichtdurchgangsloch, das sich nicht durch das Isoliersubstrat erstreckt.
  • Die obige chemische Metallisierungsschicht kann durch das gewöhnliche chemische Metallisierungsverfahren ausgebildet werden.
  • Ferner kann die elektrische Metallisierungsschicht ähnlich dem obigen Fall mit dem gewöhnlichen elektrischen Metallisierungsverfahren auf der Oberfläche des Leitermusters ausgebildet werden.
  • Der obige Laserstrahl kann unter Verwendung eines Excimerlasers, eines Kohlendioxidgaslasers, etc. aufgebaut werden.
  • Der Prozeß zum Ausbilden des obigen Leitermusters und des Metallisierungsanschlußdrahts kann vor oder nach dem Bohrprozeß des Durchgangslochs durchgeführt werden. Andernfalls kann der Prozeß zum Ausbilden des obigen Leitermusters und des Metallisierungsanschlußdrahts auch vor oder nach dem Ausbildungsprozeß der obigen chemischen Metallisierungsschicht durchgeführt werden.
  • Die gedruckte Leiterplatte der Erfindung kann in einer mehrschichtigen gedruckten Leiterplatte verwendet werden, die eine hohe Verbindungszuverlässigkeit erfordert, wie etwa einem Speichermodul, einem Multichipmodul, einer Hauptplatine, einer Aufsteckplatine, einer Kunststoffbaugruppe, etc.
  • Kurzbeschreibung der Zeichnungen
  • 1(a) ist eine Querschnittansicht eines Isoliersubstrats, das in Beispiel 1 mit einer Isolierschicht bedeckt ist, und 1(b) ist eine Querschnittansicht des Isoliersubstrats, die ein Verfahren zum Ausbilden eines öffnungsabschnitts in der Isolierschicht zeigt.
  • 2 ist eine Querschnittansicht des Isoliersubstrats, in dem auf der Oberfläche der Leiterschaltung in Beispiel 1 eine Metallisierungsschicht ausgebildet ist.
  • 3(a) ist eine Querschnittansicht des Isoliersubstrats, um einen öffnungsabschnitt zu zeigen, der etwa in der gleichen Form geöffnet ist wie die Leiterschaltung in Beispiel 1, und 3(b) ist eine Querschnittansicht des Isoliersubstrats, um einen öffnungsabschnitt zu zeigen, der bis zu einem Umfangsrand der Leiterschaltung geöffnet ist.
  • 4 ist eine Querschnittansicht einer gedruckten Leiterplatte in Beispiel 2.
  • 5 ist eine erläuternde Ansicht, die einen Umfangsabschnitt eines oberen Endes eines Lochs für die Leitfähigkeit in Beispiel 2 zeigt.
  • 6 ist eine erläuternde Ansicht, die ein Ausbildungsverfahren des Lochs für die Leitfähigkeit in Beispiel 2 zeigt.
  • 7 ist eine erläuternde Ansicht des Isoliersubstrats, in dem in Beispiel 2 das Loch für die Leitfähigkeit ausgebildet ist.
  • 8 ist eine Querschnittansicht einer gedruckten Leiterplatte in Beispiel 4.
  • 9 ist eine Querschnittansicht eines Hauptabschnitts der dedruckten Leiterplatte in Beispiel 4.
  • 10 ist eine erläuternde Ansicht, um ein Herstellungsverfahren der gedruckten Leiterplatte in Beispiel 4 und eine Isolierschicht, an der eine Kupferfolie klebt, zu zeigen.
  • 11 ist eine erläuternde Ansicht der Isolierschicht, die 10 fortsetzt und ein Ausbildungsverfahren für ein Loch für die Leitfähigkeit zeigt.
  • 12 ist eine von 11 fortgesetzte erläuternde Ansicht, welche die Isolierschicht zeigt, die das Loch für die Leitfähigkeit darin ausbildet.
  • 13 ist eine von 12 fortgesetzte erläuternde Ansicht, welche die Isolierschicht zeigt, wobei in dem Loch für die Leitfähigkeit eine Metallisierungsschicht ausgebildet wird.
  • 14 ist eine von 13 fortgesetzte erläuternde Ansicht, welche die Isolierschicht zeigt, wobei ein Leitermuster und ein Kontaktfleck für den externen Anschluß ausgebildet werden.
  • 15 ist eine erläuternde Rückansicht des Isoliersubstrats, die eine Anordnungsposition des Kontaktflecks für den externen Anschluß in Beispiel 4 zeigt.
  • 16 ist eine Querschnittansicht der gedruckten Leiterplatte, die als eine Baugruppe mit Chipgröße in Beispiel 4 verwendet wird.
  • 17 ist eine Querschnittansicht einer gedruckten Leiterplatte in Beispiel 5.
  • 18 ist eine Querschnittansicht einer gedruckten Leiterplatte in dem Ausführungsformbeispiel 6.
  • 19 ist ein Grundriß der gedruckten Leiterplatte in dem Ausführungsformbeispiel 6.
  • 20 ist eine Rückansicht der gedruckten Leiterplatte in dem Ausführungsformbeispiel 6.
  • 21 ist eine erläuternde Schnittansicht eines Isoliersubstrats, an dem eine Kupferfolie klebt, in einem Herstellungsverfahren der gedruckten Leiterplatte in dem Ausführungsformbeispiel 6.
  • 22 ist eine von 21 fortgesetzte erläuternde Schnittansicht, welche das Isoliersubstrat zeigt, wobei ein Leitermuster und ein Metallisierungsanschlußdraht ausgebildet werden.
  • 23 ist eine von 22 fortgesetzte erläuternde Schnittansicht, welche das Isoliersubstrat zeigt, wobei ein Durchgangsloch und eine chemische Metallisierungsschicht ausgebildet werden.
  • 24 ist eine von 23 fortgesetzte erläuternde Schnittansicht, welche das Isoliersubstrat zeigt, in dem eine elektrische Metallisierungsschicht ausgebildet wird.
  • 25 ist eine von 23 fortgesetzte erläuternde Grundrißansicht, welche das Isoliersubstrat zeigt, wobei die elektrische Metallisierungsschicht darin ausgebildet wird.
  • 26 ist eine von 25 fortgesetzte erläuternde Schnittansicht, die ein Schmelz- und Kürzungsverfahren des Metallisierungsanschlußdrahts zeigt.
  • 27 ist eine von 26 fortgesetzte erläuternde Ansicht, welche das Isoliersubstrat zeigt, wobei der Metallisierungsanschlußdraht davon entfernt wird.
  • 28 ist eine Querschnittansicht einer gedruckten Leiterplatte in einem herkömmlichen Beispiel.
  • 29 ist ein teilweiser Grundriß der gedruckten Leiterplatte in dem herkömmlichen Beispiel.
  • 30 ist eine Querschnittansicht eines Isoliersubstrats, wobei in dem herkömmlichen Beispiel eine Leiterschaltung darin ausgebildet ist.
  • 31 ist eine Querschnittansicht des Isoliersubstrats, wobei in dem herkömmlichen Beispiel ein Lötstopplack aufgedruckt wird.
  • 32 ist eine Querschnittansicht eines Isoliersubstrats, das ein Verfahren zum Ausbilden eines Öffnungsabschnitts in der Isolierschicht in einem anderen herkömmlichen Beispiel zeigt.
  • 33 ist eine Querschnittansicht des Isoliersubstrats, wobei einem anderen herkömmlichen Beispiel der Öffnungsabschnitt in der Isolierschicht in ausgebildet wird.
  • Erläuterung der Bezugszeichen
    • 101
    Isolierschicht,
    110
    öffnungsabschnitt,
    102
    Laserstrahl,
    106
    Leiterschaltung,
    107
    Isoliersubstrat,
    201
    Muster auf der Oberseite,
    202
    Muster auf der Unterseite,
    203
    Loch für die Leitfähigkeit,
    205
    metallischer Füllstoff,
    261, 262
    Resistschicht,
    207
    Isoliersubstrat,
    208
    gedruckte Leiterplatte,
    301
    Kontaktfleck für externen Anschluß,
    310
    externer Verbindungsanschluß,
    321
    Kupferfolie auf der Oberseite,
    322
    Kupferfolie auf der Unterseite,
    323
    Metallisierungsschicht,
    325, 326
    Leitermuster,
    327
    Verbindungskontaktfleck,
    331, 332
    Loch für die Leitfähigkeit,
    341, 342
    gedruckte Leiterplatte,
    305
    Isoliersubstrat,
    351, 352
    Isolierschicht,
    306
    Lötstopplack,
    307
    elektronisches Teil,
    370
    Montageabschnitt
    308
    Gegenelement
    401
    Leitermuster
    402
    Metalliesierungsanschlußdraht
    403
    gedruckte Leiterplatte
    404
    elektrischer Strom
    405
    Durchgangsloch
    406
    Montageabschnitt
    407
    Isoliersubstrat
    408
    Laserstrahl
  • Beispiel 1
  • Ein Herstellungsverfahren für eine gedruckte Leiterplatte in einem Beispiel wird unter Verwendung von 1 bis 3 erklärt.
  • Zuerst wird eine Zusammenfassung dieses Herstellungsverfahrens erklärt. Das heißt, ein Lötstopplack, der aus einem wärmeaushärtenden Harz aufgebaut ist, wird auf die Oberfläche eines Isoliersubstrats 107, das eine Leiterschaltung 106 hat und eine Oberfläche dieser Leiterschaltung 106 umfaßt, gedruckt. Der Lötstopplack wird thermisch ausgehärtet, so daß eine Isolierschicht 101 mit einem niedrigen Wärmeausdehnungskoeffizienten ausgebildet wird (1(a)). Dann wird ein Laserstrahl 102 auf einen Abschnitt in der Isolierschicht 101 gestrahlt, der einen Öffnungsabschnitt bildet, und dieser Öffnungsabschnitt 110 wird ausgebrannt, und ein Öffnungsabschnitt 110 wird ausgebildet, und ein Abschnitt der Leiterschaltung 106 wird belichtet (1(b)).
  • Ein Herstellungsverfahren für die obige gedruckte Leiterplatte wird dann im Detail beschrieben.
  • Zuerst wird eine Kupferfolie mit 18 μm Dicke an ein Isoliersubstrat geklebt, das aus einem Harz aufgebaut ist, welches Glasepoxid enthält. Dann wird ein Loch zum Montieren elektronischer Teile (siehe 28) in das Isoliersubstrat 107 gebohrt. Dann wird die Kupferfolie, wie in 1(a) gezeigt, geätzt, und auf einer Oberfläche des Isoliersubstrats 107 wird eine Leiterschaltung 106 ausgebildet.
  • Dann wird ein Lötstopplack, der aus einem wärmeaushärtenden Harz aufgebaut ist, auf die gesamte Oberfläche des Isoliersubstrats 107 gedruckt. Epoxid-enthaltendes Harz, das mit einem Füllstoff imprägniert ist, wird als das wärmeaushärtende Harz verwendet. Der gedruckte Lötstopplack ist 40 μm dick.
  • Dann wird das Isoliersubstrat 107 in einen Heizofen gelegt, und der Lötstopplack wird thermisch ausgehärtet und zu einer Isolierschicht 101 gehärtet (1(a)). Diese Isolierschicht 101 hat einen niedrigen Wärmeausdehnungskoeffizienten von 50 ppm/°C.
  • Dann wird ein Laserstrahl 102 auf einen Abschnitt in der Isolierschicht 101, der einen Öffnungsabschnitt bildet, gestrahlt, und dieser den Öffnungsabschnitt bildende Abschnitt wird ausgebrannt. Wie in 1(b) gezeigt, wird auf diese Weise ein Öffnungsabschnitt 110 in der Isolierschicht 101 ausgebildet. Der Laser wird unter Verwendung eines gewöhnlichen CO2-Lasers aufgebaut.
  • Auf diese Weise wird eine Leiterschaltung 106 durch den Öffnungsabschnitt 110 belichtet.
  • Dann wird unter Bezug auf die Leiterschaltung 106 unter Verwendung eines Präparats, in dem Permanganat oder Bichromat in einer starken Lösung, wie etwa konzentrierter Schwefelsäure, etc., gelöst ist, eine Reinigungsverarbeitung durchgeführt.
  • Wie in 2 gezeigt, wird dann mit einem elektrischen Metallisierungsverfahren auf einer Oberfläche der belichteten Leiterschaltung 106 eine Ni-Au-Metallisierungsschicht 131 ausgebildet. Dann wird durch das elektrische Metallisierungsverfahren auf einer Oberfläche der Ni-Au-Metallisierungsschicht 131 eine Au-Metallisierungsschicht 132 ausgebildet.
  • Danach wird unter Verwendung eines Klebstoffs eine Wärmeabstrahlungsplatte an eine Oberfläche des Isoliersubstrats 107 geklebt, so daß eine gedruckte Leiterplatte erhalten wird (siehe 28).
  • Wie in 1(b) gezeigt, kann der Öffnungsabschnitt 110, der durch Bestrahlen mit dem Laserstrahl ausgebildet wird, derart aufgebaut werden, daß nur ein Abschnitt einer Oberseite der Leiterschaltung 106 belichtet wird. Wie in 3 gezeigt, kann der öffnungsabschnitt 110 jedoch auch derart aufgebaut werden, daß ein Abschnitt (3(a)) der Oberseite und eine Seitenfläche der Leiterschaltung 106 oder die Leiterschaltung 106 und das Isoliersubstrat 107 an einem Umfangsrand dieser Leiterschaltung 106 belichtet werden.
  • Eine Funktion und die Ergebnisse dieses Beispiels werden als nächstes beschrieben.
  • In diesem Beispiel wird, wie in 1(b) gezeigt, die gesamte Oberfläche des Isoliersubstrats 107 mit der Isolierschicht 101 bedeckt, und der Laserstrahl 102 strahlt auf einen Abschnitt zum Ausbilden des Öffnungsabschnitts. Von dem Laserstrahl 102 wird eine hohe Energie an den Bestrahlungsabschnitt des Laserstrahls 102 weitergegeben, so daß der Bestrahlungsabschnitt eine sehr hohe Temperatur hat und ausgebrannt wird. Daher kann in der Isolierschicht 101 ein sehr kleiner öffnungsabschnitt 110 ausgebildet werden.
  • Ferner wird kein Licht gestreut, da der abgestrahlte Laserstrahl paralleles Licht ist. Daher kann ein sehr kleiner öffnungsabschnitt mit etwa 0,05 bis 0,60 mm Größe mit einer wünschenswerten Position und Größe ausgebildet werden.
  • Folglich können in einem kleinen Raum viele Öffnungsabschnitte ausgebildet werden, und eine Montage mit hoher Dichte kann erzielt werden.
  • Die Isolierschicht 101 wird aus wärmeaushärtendem Epoxidharz aufgebaut. Daher wird die Isolierschicht 101, wie in 1(b) gezeigt, an einem Umfangsrand 108 des Öffnungsabschnitts 110 durch die Reinigungsverarbeitung nicht von dem Isoliersubstrat 107 getrennt.
  • Beispiel 2
  • Eine gedruckte Leiterplatte in einem anderen Beispiel wird unter Verwendung der 4 bis 7 erklärt.
  • Wie in 4 gezeigt, hat die gedruckte Leiterplatte 208 in diesem Beispiel ein oberseitiges Muster 201 auf einer Oberseite eines Isoliersubstrats 207 ausgebildet, ein unterseitiges Muster 202 auf einer Unterseite des Isoliersubstrats 207 ausgebildet und ein Loch 203 für die Leitfähigkeit, welches sich durch das Isoliersubstrat 207 erstreckt und bis zu einer Oberseite 228 des unterseitigen Musters 202 reicht. Ein metallischer Füllstoff 205 ist in dem Loch 203 für die Leitfähigkeit angeordnet und mit Lot gefüllt, um das Muster 201 auf der Oberseite und das Muster 202 auf der Unterseite elektrisch zueinander zu führen. Das Muster 201 auf der Oberseite wird, abgesehen von einem Umfangsabschnitt des Lochs 203 für die Leitfähigkeit, mit einer Lötstopplackschicht 261 beschichtet.
  • Das Isoliersubstrat wird derart eingestellt, daß es 0,1 mm dick ist. Wie in 5 gezeigt, hat das Loch 203 für die Leitfähigkeit einen Durchmesser A von 0,3 mm. Ein oberer Endabschnitt 231 des Lochs 203 für die Leitfähigkeit ist von dem Muster 201 auf der Oberseite mit einer Breite B von 0,025 mm umgeben. Im Gegensatz dazu ist ein unterer Endabschnitt 232 des Lochs 203 für die Leitfähigkeit mit dem Muster 202 auf der Unterseite beschichtet, um einen unteren Abschnitt des unteren Endabschnitts 232 zu bedecken.
  • Ein Montageabschnitt zum Montieren elektronischer Teile ist in einem mittleren Abschnitt der gedruckten Leiterplatte 208 ausgebildet (in den Zeichnungen weggelassen).
  • Ein Herstellungsverfahren für die obige gedruckte Leiterplatte wird als nächstes erklärt.
  • Zuerst wird ein Isoliersubstrat, das aus Glasepoxid aufgebaut ist, hergestellt. Eine Kupferfolie wird an Ober- und Unterseiten des Isoliersubstrats geklebt. Dann wird ein unnötiger Abschnitt der Kupferfolie geätzt und von der Kupferfolie entfernt. Auf diese Weise werden, wie in 6 gezeigt, ein Muster 201 auf der Oberseite und ein Muster 202 auf der Unterseite ausgebildet. Das Muster 201 auf der Oberseite wird um einen Ausbildungsabschnitt 230 eines Lochs für die Leitfähigkeit auf einer Oberseite des Isoliersubstrats 207 ausgebildet. Das Muster 202 auf der Unterseite wird auf einer Unterseite des Isoliersubstrats 207 ausgebildet, um den Ausbildungsabschnitt 230 des Lochs für die Leitfähigkeit zu bedecken.
  • Dann wird die Oberseite des Isoliersubstrats 207 mit einer Resistschicht 261 beschichtet. Die auf dieser Oberseite ausgebildete Resistschicht 261 bildet ein Öffnungsloch 263 zum Öffnen des Isoliersubstrats 207 in dem Öffnungsabschnitt 230 des Lochs für die Leitfähigkeit.
  • Ferner wird die Unterseite des Isoliersubstrats 207 mit einer Resistschicht 262 beschichtet. Die auf dieser Unterseite ausgebildete Resistschicht 262 bedeckt die Unterseite des Isoliersubstrats 207 einschließlich des Ausbildungsabschnitts 230 für das Loch für die Leitfähigkeit.
  • Dann wird ein Laserstrahl 204 auf den Ausbildungsabschnitt 230 des Lochs für die Leitfähigkeit gestrahlt. Ein Kohlendioxidgaslaser wird als ein Laser des Laserstrahls 204 verwendet. Auf diese Weise wird, wie in 7 gezeigt, in einem Zustand, in dem das Muster 202 auf der Unterseite übrig ist, ein Loch 203 für die Leitfähigkeit, das sich durch das Isoliersubstrat 207 in dem Ausbildungsabschnitt 230 des Lochs für die Leitfähigkeit erstreckt und bis zu einer Oberseite des Musters 202 auf der Unterseite reicht, ausgebildet.
  • Dann wird ein elektrisches Metallisierungsverfahren, bei dem Elektrizität zu dem Muster 202 auf der Unterseite fließt, in einem Zustand, in dem das Isoliersubstrat 207 in einen Lotmetallisierungsbehälter eingetaucht ist, ausgeführt. Auf diese Weise wird, wie in 4 gezeigt, Lot von der Oberseite des Musters 202 auf der Unterseite in dem Loch 203 für die Leitfähigkeit abgeschieden und füllt das gesamte Innere des Lochs 203 für die Leitfähigkeit, so daß ein metallischer Füllstoff 205 ausgebildet wird.
  • Auf diese Weise wird die obige gedruckte Leiterplatte 208 erhalten.
  • Eine Funktion und die Ergebnisse dieses Beispiels werden als nächstes erklärt.
  • Wie in 4 gezeigt, wird das Loch 203 für die Leitfähigkeit derart ausgebildet, daß es sich durch das Isoliersubstrat 207 erstreckt, und der metallische Füllstoff 205 wird in dem Loch 203 für die Leitfähigkeit ausgebildet. Ein unterer Endabschnitt 232 des Lochs 203 für die Leitfähigkeit wird mit dem Muster 202 auf der Unterseite beschichtet. Im Gegensatz dazu wird das Muster 201 auf der Oberseite um einen oberen Endabschnitt 31 des Lochs 203 für die Leitfähigkeit ausgebildet. Daher können das Muster 201 auf der Oberseite und das Muster 202 auf der Unterseite durch den metallischen Füllstoff 205 in dem Loch 203 für die Leitfähigkeit elektrisch zueinander geführt werden.
  • Ferner wird der metallische Füllstoff 205, der in dem Loch 203 für die Leitfähigkeit ausgebildet ist, auf einer Seitenfläche eines oberen Endabschnitts 231 dieses metallischen Füllstoffs 205 mit dem Muster 201 auf der Oberseite verbunden. Daher kann das Muster 201 auf der Oberseite, ungeachtet dessen, ob das Muster 201 auf der Oberseite einen großen oder kleinen Breitenwert hat, mit dem metallischen Füllstoff 205 verbunden werden, so daß das Muster 201 auf der Oberseite und der metallische Füllstoff 205 zuverlässig elektrisch zueinander geführt werden können. Folglich ist es wie im herkömmlichen Fall nicht notwendig, daß die Breite eines Metallisierungshaftungsbereichs zum Ausbilden einer Metallisierungsschicht in dem Loch 203 für die Leitfähigkeit in dem Muster 201 auf der Oberseite ausgebildet wird.
  • Gemäß diesem Beispiel kann die Breite des Musters 201 auf der Oberseite, das um das Loch 203 für die Leitfähigkeit ausgebildet ist, im Vergleich zu dem herkömmlichen Fall schmaler gemacht werden. Ferner wird auf einer Oberfläche des Isoliersubstrats 207 um einen verschmälerten Betrag der Breite des Musters 201 auf der Oberseite ein Mehrbereich ausgebildet. Folglich kann ferner in diesem Mehrbereich ein anderes Muster auf der Oberseite, ein Montageabschnitt für elektronische Teile, etc. ausgebildet werden, so daß die Montage mit hoher Dichte erzielt werden kann.
  • Beispiel 3
  • Dieses Beispiel unterscheidet sich von dem Beispiel 2 in der Hinsicht, daß das Innere des Lochs für die Leitfähigkeit durch ein Druckverfahren mit einem Metall gefüllt wird.
  • Insbesondere wird, nachdem das Loch für die Leitfähigkeit ausgebildet wurde, ähnlich dem obigen Beispiel 2 eine Druckmaske mit einem Öffnungsloch in einem Abschnitt, der dem Loch für die Leitfähigkeit entspricht, auf einer Oberseite des Isoliersubstrats angeordnet. Dann wird Lötpaste auf der Maske angeordnet und von einer Walze gepreßt. Auf diese Weise wird die Lötpaste von dem öffnungsloch der Maske in das Loch für die Leitfähigkeit bewegt. Folglich wird das Innere des Lochs für die Leitfähigkeit mit dem Lot gefüllt, so daß ein metallischer Füllstoff ausgebildet wird.
  • Die Anderen sind ähnlich wie in Beispiel 2.
  • In diesem Beispiel können auch ähnliche Ergebnisse wie in Beispiel 2 erhalten werden.
  • Beispiel 4
  • Als nächstes wird unter Verwendung von 8 bis 16 eine gedruckte Leiterplatte gemäß einem anderen Beispiel erklärt.
  • Wie in 8 gezeigt, hat die gedruckte Leiterplatte 341 in diesem Beispiel ein Isoliersubstrat 305, das aus zwei Isolierschichten 351, 352 aufgebaut ist, einen Kontaktfleck 301 für den externen Anschluß, der in einer äußersten Schicht des Isoliersubstrats 305 angeordnet ist, Leitermuster 325, 326, die in einer anderen Schicht als der äußersten Schicht angeordnet sind, und Löcher 331, 332 für die Leitfähigkeit, welche den Kontaktfleck 301 für den externen Anschluß und die Leitermuster 325, 326 elektrisch verbinden.
  • Wie in 9 gezeigt, schließt der Kontaktfleck 301 für den externen Anschluß einen öffnungsabschnitt 339 auf einer äußersten Schichtseite des Lochs 331 für die Leitfähigkeit und bildet einen Bodenabschnitt des Lochs 331 für die Leitfähigkeit. Eine Innenwand und der Bodenabschnitt des Lochs 331 für die Leitfähigkeit werden mit einer Metallisierungsschicht 323 beschichtet.
  • Wie in 15 gezeigt, wird ein externer Verbindungsanschluß 310 mit einer Oberfläche des Kontaktflecks 301 für den externen Anschluß an einer mittleren Position des Lochs 331 für die Leitfähigkeit verbunden. Der externe Verbindungsanschluß 310 ist eine Lötkugel zum Verbinden der gedruckten Leiterplatte 341 mit einem Gegenelement 308, wie etwa einer Hauptplatine, etc.
  • Der Kontaktfleck 301 für den externen Anschluß hat einen Durchmesser A von 0,2 bis 0,4 mm. Ein Öffnungsdurchmesser B des Lochs 331 für die Leitfähigkeit ist etwa gleich einem Durchmesser von 0,1 bis 0,3 mm.
  • In dem Isoliersubstrat 305 ist in einer äußersten Schicht auf einer Seite entgegengesetzt zur Anordnungsseite des Kontaktflecks 301 für den externen Anschluß ein Montageabschnitt 370 zum Montieren eines elektronischen Teils 307 angeordnet. Der Montageabschnitt 370 ist ungefähr auf der gesamten Oberfläche eines unteren Abschnitts des elektronischen Teils 370 angeordnet. Das elektronische Teil 307 wird mit einem Klebstoff 372, wie etwa einer Silberpaste, etc., an den Montageabschnitt 370 geklebt. Viele Kontaktflecken 327 zum Verbinden des Kontaktierungsdrahts 371 sind um den Montageabschnitt 370 herum angeordnet.
  • Oberflächen der jeweiligen Isolierschichten 351, 352 werden mit einem Lötstopplack 306 beschichtet. Innenwände und Bodenabschnitte der Löcher 331, 332 für die Leitfähigkeit werden mit der Metallisierungsschicht 323 beschichtet. Ein Teil des Lötstopplacks 306 tritt ins Innere der Löcher 331, 332 für die Leitfähigkeit ein.
  • Ein Herstellungsverfahren für die obige gedruckte Leiterplatte wird als nächstes erklärt.
  • Zuerst wird eine aus einem Glasepoxidsubstrat aufgebaute Isolierschicht hergestellt. Dann werden, wie in 10 gezeigt, eine Kupferfolie 321 auf der Oberseite und eine Kupferfolie 322 auf der Unterseite jeweils an Ober- und Unterseiten der Isolierschicht 351 geklebt.
  • Dann wird, wie in 11 gezeigt, ein Abschnitt der Kupferfolie 321 auf der Oberseite, der einem Ausbildungsabschnitt 338 für ein Loch für die Leitfähigkeit entspricht, durch Ätzen von der Kupferfolie 321 auf der Oberseite entfernt, so daß ein Öffnungsloch 328 ausgebildet wird.
  • Dann wird von oberhalb der Kupferfolie 321 auf der Oberseite ein Laserstrahl 388 auf den Ausbildungsabschnitt 338 des Lochs für die Leitfähigkeit gestrahlt. Auf diese Weise wird, wie in 12 gezeigt, in der Isolierschicht 351, die durch das Öffnungsloch 328 der Kupferfolie 321 auf der Oberseite belichtet wird, das Loch 331 für die Leitfähigkeit ausgebildet, und ein Bodenabschnitt des Lochs 331 für die Leitfähigkeit wird derart eingestellt, daß er bis zu der Kupferfolie 322 auf der Unterseite reicht.
  • Dann wird, wie in 13 gezeigt, mit einem chemischen Metallisierungsverfahren und einem elektrischen Metallisierungsverfahren auf einer Innenwand und dem Bodenabschnitt des Lochs 331 für die Leitfähigkeit eine Metallisierungsschicht 323 ausgebildet.
  • Wie in 9 gezeigt, wird diese Metallisierungsschicht 323 auch auf einer Oberfläche der Kupferfolie 322 auf der Unterseite ausgebildet.
  • Dann werden die Kupferfolie 321 auf der Oberseite und die Kupferfolie 322 auf der Unterseite geätzt, und, wie in 14 gezeigt, wird aus der Kupferfolie 321 auf der Oberseite ein Leitermuster 325 ausgebildet, das mit dem Loch 331 für die Leitfähigkeit elektrisch verbunden ist. Ferner wird aus der Kupferfolie 322 auf der Unterseite ein Kontaktfleck 301 für den externen Anschluß zum Schließen eines Öffnungsabschnitts des Lochs 331 für die Leitfähigkeit ausgebildet.
  • Dann wird, wie in 9 gezeigt, eine Oberfläche der Isolierschicht 351 mit einem Lötstopplack 306 beschichtet, und ein Teil des Lötstopplacks 306 tritt ins Innere des Lochs 331 für die Leitfähigkeit ein und füllt dieses Innere.
  • Dann wird, wie in 8 gezeigt, eine andere Isolierschicht 352 an eine Oberseite der Isolierschicht 351 laminiert, so daß ein Isoliersubstrat 305 erhalten wird. Insbesondere werden eine Faserplatte und eine Kupferfolie laminiert und durch Druck an der Oberseite der Isolierschicht 351 befestigt. Dann wird die Kupferfolie geätzt, so daß ein Leitermuster 326, ein Verbindungskontaktfleck 327 und ein Montageabschnitt 370 ausgebildet werden. Dann wird die Isolierschicht 352 mit einem Laserstrahl bestrahlt, so daß ein Loch 332 für die Leitfähigkeit ausgebildet wird. Zu diesem Zeitpunkt wird ein Bodenabschnitt des Lochs 332 für die Leitfähigkeit derart eingestellt, daß er bis zu dem inneren Leitermuster 325 reicht. Dann wird mit dem chemischen Metallisierungsverfahren und dem elektrischen Metallisierungsverfahren auf einer Innenwand und dem Bodenabschnitt des Lochs 332 für die Leitfähigkeit eine Metallisierungsschicht 323 ausgebildet.
  • Dann wird eine Oberfläche der Isolierschicht 352 mit einem Lötstopplack 306 beschichtet, und ein Teil des Lötstopplacks 306 tritt ins Innere des Lochs 332 für die Leitfähigkeit ein und füllt dieses Loch. Zu diesem Zeitpunkt wird der Verbindungskontaktfleck 327 wie er ist belichtet.
  • Auf diese Weise wird eine gedruckte Leiterplatte 341 erhalten.
  • Als nächstes werden eine Funktion und die Ergebnisse der gedruckten Leiterplatte in diesem Beispiel erklärt.
  • Wie in 8 gezeigt, ist der Kontaktfleck 301 für den externen Anschluß derart angeordnet, daß er einen Bodenabschnitt des Lochs 331 für die Leitfähigkeit bildet. Daher ist es unnötig, ein Leitermuster auszubilden, um das Loch 331 für die Leitfähigkeit und den Kontaktfleck 301 für den externen Anschluß zu verbinden. Folglich wird auf einer Oberfläche des Isoliersubstrats 305 ein Mehrbereich gebildet, und ein anderes Leitermuster, etc., kann in diesem Mehrbereich angeordnet werden, so daß eine Oberflächenmontage mit hoher Dichte verwirklicht werden kann. Wie in 15 gezeigt, kann ferner der Abstand zwischen den jeweiligen Löchern 331 für die Leitfähigkeit verringert werden, so daß die Löcher 331 für die Leitfähigkeit im Vergleich zu den herkömmlichen Löchern für die Leitfähigkeit mit einer hohen Dichte angeordnet werden können.
  • Wie in 9 gezeigt, schließt der Kontaktfleck 301 für den externen Anschluß einen Öffnungsabschnitt des Lochs 331 für die Leitfähigkeit auf dessen äußerster Schichtseite und bildet den Bodenabschnitt des Lochs 331 für die Leitfähigkeit. Daher hat der Kontaktfleck 301 für den externen Anschluß mindestens eine Fläche des Öffnungsabschnitts des Lochs 331 für die Leitfähigkeit. Folglich kann der Kontaktfleck 301 für den externen Anschluß eine ausreichende Verbindungsfläche zum Verbinden eines externen Verbindungsanschlusses 310 sicherstellen und hat eine hervorragende Verbindungsfestigkeit mit dem externen Verbindungsanschluß 310.
  • Ferner wird in dem Loch 331 für die Leitfähigkeit eine Metallisierungsschicht 323 zum zusammenhängenden Beschichten einer Innenwand und eines Bodenabschnitts des Lochs 331 für die Leitfähigkeit ausgebildet. Daher wird der Kontaktfleck 301 als der untere Teil für die externe Verbindung fest mit der Metallisierungsschicht 323 verbunden, so daß die Verbindungsfestigkeit mit dem Loch 331 für die Leitfähigkeit verbessert wird. Folglich kann der Kontaktfleck 301 für den externen Anschluß auf eine Größe verringert werden, die nahe der des Öffnungsabschnitts des Lochs 331 für die Leitfähigkeit ist. Folglich ist es möglich, eine Montage des Kontaktflecks 301 für den externen Anschluß mit hoher Dichte zu erhalten und die Dichte der Oberflächenmontage des Isoliersubstrats 305 zu erhöhen.
  • In dem Herstellungsverfahren der obigen gedruckten Leiterplatte wird, wie in 13 und 14 gezeigt, nachdem die Metallisierungsschicht 323 auf der Innenwand und dem Bodenabschnitt des Lochs 331 für die Leitfähigkeit ausgebildet wurde, der Kontaktfleck 301 für den externen Anschluß durch Ätzen der Kupferfolie 322 auf der Unterseite ausgebildet.
  • Daher wird die Kupferfolie 322 auf der Unterseite dicht und fest an der Metallisierungsschicht 323 in dem Bodenteil des Lochs 331 für die Leitfähigkeit befestigt. Folglich kann der Kontaktfleck 301 für den externen Anschluß auf eine Größe verringert werden, die etwa gleich der des Lochs 331 für die Leitfähigkeit ist, so daß die Montage mit hoher Dichte erzielt werden kann.
  • Wie in 11 gezeigt, wird ein Ausbildungsabschnitt 338 für das Loch für die Leitfähigkeit in einer Isolierschicht 351 mit einem Laserstrahl 388 bestrahlt. Zu diesem Zeitpunkt gibt der Laserstrahl 388 eine hohe Energie an die Isolierschicht 351 weiter, so daß nachfolgend ein Loch in die Isolierschicht 351 gebohrt wird. Wenn eine Endspitze des Laser strahls 388 die Kupferfolie 322 auf der Unterseite erreicht, wird der Laserstrahl 388 auf der Kupferfolie 322 auf der Unterseite reflektiert. Wenn die Strahlung des Laserstrahls 388 hier gestoppt wird, wird daher, wie in 12 gezeigt, ein Nichtdurchgangsloch 331 für die Leitfähigkeit ausgebildet. In diesem Nichtdurchgangsloch 331 für die Leitfähigkeit wird ein Öffnungsabschnitt 339 mit der Kupferfolie 332 auf der Unterseite bedeckt, und durch die Kupferfolie 322 auf der Unterseite erstreckt sich kein Loch 331.
  • Es ist hier beachtenswert, daß das Nichtdurchgangsloch durch Bestrahlen mit dem Laserstrahl 388 ausgebildet werden kann. Es ist herkömmlicherweise notwendig, daß ein Loch von einem Bohrer in die Isolierschicht gebohrt wird, und ein Öffnungsabschnitt dieses Lochs wird dann mit einer Kupferfolie bedeckt, um ein derartiges Nichtdurchgangsloch auszubilden. Das Nichtdurchgangsloch, das bis zu der Kupferfolie 322 auf der Unterseite reicht, kann jedoch durch Bestrahlen mit dem Laserstrahl ausgebildet werden, so daß nach dem Bohren kein Beschichtungsaufwand für den Öffnungsabschnitt erforderlich ist. Daher wird die Anzahl der Herstellungsprozesse verringert, und die Herstellungskosten können verringert werden.
  • Der Laserstrahl wird auch verwendet, wenn das Loch 332 für die Leitfähigkeit in einer anderen Isolierschicht 352 ausgebildet wird. Daher ist es möglich, das Loch 332 für die Leitfähigkeit, in dem der Bodenabschnitt des Lochs 332 für die Leitfähigkeit bis zu dem inneren Leitermuster 325 reicht, leicht auszubilden.
  • Das Leitermuster 325, das auf einer Oberseite der Isolierschicht 351 ausgebildet ist, und der auf einer Unterseite der Isolierschicht 351 ausgebildete Kontaktfleck 301 für den externen Anschluß können gleichzeitig ausgebildet werden, indem die Kupferfolie 321 auf der Oberseite und die Kupferfolie 322 auf der Unterseite geätzt werden. Daher kann die gedruckte Leiterplatte 341 leicht und effizient hergestellt werden.
  • Wie weiter oben erwähnt, ist es möglich, die Montage mit hoher Dichte des Lochs 331 für die Leitfähigkeit und des Kontaktflecks 301 für den externen Anschluß zu beherrschen.
  • Daher wird, wie in 16 gezeigt, das mit dem Verbindungskontaktfleck 327 verbundene Leitermuster 326 um das Innere des Montageabschnitts 370 herum geführt, so daß eine Baugruppe mit Chipgröße mit etwa der gleichen Größe wie das elektronische Teil 307 erhalten werden kann. In diesem Fall ist es notwendig, eine Isoliereigenschaft bezüglich des Montageabschnitts 370 in dem Leitermuster 326, das in den Montageabschnitt 370 eingeführt wird, sicherzustellen. Der Montageabschnitt 370 wird in einem Einführungszustand des Leitermusters 326 etwa auf der gesamten Seite eines unteren Abschnitts des elektronischen Teils 307 angeordnet.
  • Beispiel 5
  • In einer gedruckten Leiterplatte 342 in diesem Beispiel wird das Isoliersubstrat 305, wie in 17 gezeigt, durch eine einzige Isolierschicht 351 aufgebaut.
  • Eine Oberfläche der Isolierschicht 351 bildet eine äußerste Schicht des Isoliersubstrats 305. Ein elektronisches Teil 307 wird auf eine Seite der Isolierschicht 351 montiert, und eine Lötkugel 310 wird mit der anderen Seite der Isolierschicht 351 verbunden.
  • Die anderen Aufbauten sind ähnlich denen in dem Beispiel 4.
  • In diesem Beispiel können ebenfalls ähnliche Ergebnisse erzielt werden wie in dem Beispiel 4.
  • Ausführungsformbeispiel 6
  • Ein Herstellungsverfahren für eine gedruckte Leiterplatte in einem Ausführungsformbeispiel der Erfindung wird unter Verwendung von 18 bis 27 erklärt.
  • Wie in 18 bis 20 gezeigt, hat die in diesem Beispiel hergestellte gedruckte Leiterplatte 403 einen Montageabschnitt 406 zum Montieren elektronischer Teile und ein Leitermuster 401 auf der Oberfläche eines Isoliersubstrats 407. Ferner wird ein Durchgangsloch 405 zum Ausführen der elektrischen Leitung zwischen oberen und unteren Abschnitten der gedruckten Leiterplatte ausgebildet.
  • Das Leitermuster 401 wird durch einen Kontaktrand 411 des Durchgangslochs 405, einen Anschluß 413 zum Verbinden eines Kontaktdrahts 461, der mit einem elektronischen Teil 60 verbunden ist, einer Verdrahtungsschaltung 412 zum elektrischen Verbinden des Kontaktrands 411 und des Anschlusses 413 miteinander, und einen Kontaktfleck 414 zum Verbinden mit einer Lötkugel 4 gebildet.
  • Viele Durchgangslöcher 405 werden in einem Umfangsabschnitt des Isoliersubstrats 407 ausgebildet.
  • Das Herstellungsverfahren für die gedruckte Leiterplatte in diesem Beispiel wird als nächstes erklärt.
  • Zuerst wird, wie in 21 gezeigt, ein aus einem Glasepoxidsubstrat aufgebautes Isoliersubstrat 407 hergestellt, und eine Kupferfolie 415 wird an beide Seiten des Isoliersubstrats 407 geklebt. Dann wird, wie in 22 gezeigt, durch Ätzen ein unnötiger Teil der Kupferfolie 415 von ihr entfernt, und ein Leitungsmuster 401 wird ausgebildet. Ferner wird ein Metallisierungsanschlußdraht 402 zum elektrischen Verbinden jedes Leitungsmusters 401 ausgebildet. Ein minimaler Zwischenraum der Leitermuster 401, zwischen welche der Metallisierungsanschlußdraht 402 eingefügt ist, wird auf 0,3 mm festgelegt.
  • Dann wird, wie in 23 gezeigt, unter Verwendung eines Bohrers, einer Oberfräse, etc. ein Ausbildungsabschnitt 450 für das Durchgangsloch der Isolierschicht 407 gebohrt.
  • Dann wird eine chemische Metallisierungsschicht 416 auf einer Oberfläche des Leitermusters 401 ausgebildet und wird auch auf einer Innenwand des Durchgangslochs 405 ausgebildet. Die chemische Metallisierungsschicht 461 besteht aus Kupfer und hat eine Dicke von 2 μm. Dann fließt, wie in 24 und 25 gezeigt, in einem Zustand, in dem das Isoliersubstrat 407 in einen elektrischen Metallisierungsbehälter eingetaucht wird, ein elektrischer Strom 404 durch den Metallisierungsanschlußdraht 402 in das Leitermuster 401 und die chemische Metallisierungsschicht 416. Auf diese Weise werden Oberflächen des Leitermusters 401 und der chemischen Metallisierungsschicht 416 mit einer elektrischen Metallisierungsschicht 417 be schichtet. Die elektrische Metallisierungsschicht 417 besteht aus Kupfer und hat 10 μm Dicke.
  • Dann wird der Metallisierungsanschlußdraht 402, wie in 26 gezeigt, mit einem Laserstrahl 408 bestrahlt, so daß der Metallisierungsanschlußdraht 402 geschmolzen und gekürzt wird. Der Laserstrahl 408 wird unter Verwendung eines Excimerlasers mit 248 nm Wellenlänge und 50 W Ausgangsleistung abgestrahlt. Auf diese Weise werden die Leitermuster 401, wie in 27 gezeigt, gegeneinander isoliert.
  • Auf diese Weise wird eine in 18 bis 20 gezeigte gedruckte Leiterplatte 403 erhalten.
  • Eine Funktion und die Ergebnisse dieses Beispiels werden als nächstes erklärt.
  • Der Laserstrahl ist kohärentes Licht mit ausgerichteten Phasen, so daß die Richtwirkung hoch ist. Folglich kann, wie in 26 gezeigt, durch Bestrahlen mit dem Laserstrahl 408 eine hohe Energie an einen sehr kleinen Abschnitt weitergegeben werden. Daher kann, selbst wenn der Metallisierungsanschlußdraht 402 fein aufgebaut ist, nur der Metallisierungsanschlußdraht 402 geschmolzen und gekürzt werden, ohne das Leitermuster 401 zu beschädigen. Folglich kann der Metallisierungsanschlußdraht 402 in einem sehr kleinen Muster ausgebildet werden, so daß der Abstand zwischen Leitermustern 401 und der Abstand zwischen Durchgangslöchern 405 verringert werden kann. Folglich kann gemäß diesem Beispiel eine Montage der Leitermuster 401 mit hoher Dichte realisiert werden.
  • Industrielle Anwendbarkeit Wie weiter oben erwähnt, ist es gemäß der vorliegenden Erfindung möglich, eine gedruckte Leiterplatte, bei der eine Isolierschicht mit einem sehr kleinen Öffnungsabschnitt ausgebildet werden kann, und ein Herstellungsverfahren für die gedruckte Leiterplatte zur Verfügung zu stellen.

Claims (4)

  1. Herstellungsverfahren für eine gedruckte Leiterplatte (408) mit einem Leitermuster (401), das mit einer elektrischen Metallisierungsschicht (417) auf der Oberfläche eines Isoliersubstrats (407) beschichtet ist; wobei das Herstellungsverfahren aufweist: einen Prozeß zum Ausbilden des Leitermusters (401) auf der Oberfläche des Isoliersubstrats (407) und Ausbilden eines Metallisierungsanschlußdrahts (402), der elektrisch mit dem Leitermuster (401) verbunden ist; einen Prozeß zum Beschichten einer Oberfläche des Leitermusters (401) mit der elektrischen Metallisierungsschicht (417), indem ein elektrischer Strom durch den Metallisierungsanschlußdraht (402) in das Leitermuster fließt; und einen Prozeß zum Schmelzen und Kürzen des Metallisierungsdrahts (402) durch Bestrahlen des Metallisierungsanschlußdrahts (402) mit einem Laserstrahl, wobei auf einer Oberseite einer Isolierschicht des Isoliersubstrats (407) das Leitermuster (401) ausgebildet wird und auf einer Unterseite der Isolierschicht ein Kontaktfleck für den externen Anschluß ausgebildet wird und das Leitermuster und der Kontaktfleck (414) für den externen Anschluß durch ein Loch für die Leitfähigkeit elektrisch miteinander verbunden werden; wobei das Isoliersubstrat aus einem einfachen synthetischen Harzmaterial, einem Harzgrundmaterial, das aus einem synthetischen Harz und einem anorganischen Füllstoff aufgebaut ist, einem Gewebegrundmaterial, das aus einem synthetischen Harz und einem anorganischen Gewebe aufgebaut ist, und einer Faserplatte ausgewählt wird; wobei das Herstellungsverfahren dadurch gekennzeichnet ist, daß: zuerst jeweils eine Kupferfolie (415) auf der Oberseite und eine Kupferfolie (415) auf der Unterseite an die Ober- und Unterseiten der Isolierschicht geklebt werden; dann durch Entfernen eines Teils, der einem Abschnitt für das Ausbilden des Lochs für die Leitfähigkeit entspricht, mittels Ätzen ein Öffnungsloch in der Kupferfolie auf der Oberseite ausgebildet wird; dann das Loch für die Leitfähigkeit in der Isolierschicht ausgebildet wird, die durch das Öffnungsloch der Kupferfolie auf der Oberseite mit einem Laser belichtet wird, und ein Bodenabschnitt des Lochs für die Leitfähigkeit derart eingestellt wird, daß er bis zu der Kupferfolie auf der Unterseite reicht; dann eine chemische Metallisierungsschicht (416) auf einer Innenwand des Lochs für die Leitfähigkeit ausgebildet wird; dann in dem Loch für die Leitfähigkeit eine elektrische Metallisierungsschicht (417) zum zusammenhängenden Beschichten der Innenwand und des Bodenabschnitts des Lochs für die Leitfähigkeit ausgebildet wird; dann ein Leitermuster (401), das elektrisch mit dem Loch für die Leitfähigkeit verbunden ist, aus der Kupferfolie auf der Oberseite ausgebildet wird, indem die Kupferfolie auf der Oberseite und die Kupferfolie auf der Unterseite geätzt werden, und ein Kontaktfleck (414) für den externen Anschluß zum Schließen eines Öffnungsabschnitts des Lochs für die Leitfähigkeit aus der Kupferfolie auf der Unterseite ausgebildet wird.
  2. Herstellungsverfahren nach Anspruch 1, wobei in einem Zustand, in dem der Kontaktfleck für den externen Anschluß in einer äußersten Schicht angeordnet ist, ein, zwei oder mehr Isolierschichten mit der Isolierschicht mit dem Kontaktfleck (414) für den externen Anschluß zusammenlaminiert werden, nachdem das Leitermuster und der Kontaktfleck für den externen Anschluß ausgebildet sind.
  3. Herstellungsverfahren für die gedruckte Leiterplatte nach Anspruch 1 oder 2, wobei ein externer Verbindungsanschluß mit einer Oberfläche des Kontaktflecks (414) für den externen Anschluß in einem mittleren Position des Lochs für die Leitfähigkeit verbunden wird.
  4. Herstellungsverfahren nach Anspruch 3, wobei der externe Verbindungsanschluß eine Lötkugel (404), eine Sonde oder ein leitender Klebstoff oder ein leitender Draht, etc. ist.
DE69837840T 1997-02-28 1998-01-05 Verfahren zur herstellung einer gedruckten leiterplatte Expired - Lifetime DE69837840T2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP6213197 1997-02-28
JP6213197 1997-02-28
JP6550997 1997-03-03
JP6550997 1997-03-03
JP36196197A JP3633252B2 (ja) 1997-01-10 1997-12-09 プリント配線板及びその製造方法
JP36196197 1997-12-09
PCT/JP1998/000007 WO1998031204A1 (en) 1997-01-10 1998-01-05 Printed wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE69837840D1 DE69837840D1 (de) 2007-07-12
DE69837840T2 true DE69837840T2 (de) 2008-01-24

Family

ID=27297747

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837840T Expired - Lifetime DE69837840T2 (de) 1997-02-28 1998-01-05 Verfahren zur herstellung einer gedruckten leiterplatte

Country Status (3)

Country Link
EP (2) EP1667502B1 (de)
KR (2) KR100691297B1 (de)
DE (1) DE69837840T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070086862A (ko) 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
KR100791353B1 (ko) * 2005-05-20 2008-01-07 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
CN106856651A (zh) * 2016-12-20 2017-06-16 太仓市天丝利塑化有限公司 一种环保型高上粉性液晶显示器金属外壳及静电喷涂工艺
CN112911819A (zh) * 2019-11-19 2021-06-04 同扬光电（江苏）有限公司 线路板及其制作方法、发光装置及其制作方法
CN112055458A (zh) * 2020-10-13 2020-12-08 深圳光富照明有限公司 一种led电路板制造方法
CN113660790B (zh) * 2021-08-13 2022-09-13 博敏电子股份有限公司 一种采用激光烧蚀返工阻焊显影不良的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3385773A (en) * 1965-05-28 1968-05-28 Buckbee Mears Co Process for making solid electrical connection through a double-sided printed circuitboard
US4290195A (en) * 1978-09-01 1981-09-22 Rippere Ralph E Methods and articles for making electrical circuit connections employing composition material
FR2498873A1 (fr) * 1981-01-23 1982-07-30 Sev Alternateurs Procede de fabrication de circuits imprimes
DE3430290A1 (de) * 1984-08-17 1986-02-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur selektiven metallisierung
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JPH03173497A (ja) * 1989-12-01 1991-07-26 Hitachi Cable Ltd 多層配線基板およびその製造方法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
JPH05152750A (ja) * 1991-09-26 1993-06-18 Nec Corp 多層配線基板の製造方法
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
EP0568313A2 (de) * 1992-05-01 1993-11-03 Nippon CMK Corp. Verfahren zur Herstellung einer Mehrschichtleiterplatte
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5567295A (en) * 1994-01-11 1996-10-22 Dell Usa L.P. Method and apparatus for making staggered blade edge connectors
GB9401869D0 (en) * 1994-02-01 1994-03-30 Heinze Dyconex Patente Improvements in and relating to printed circuit boards
JP3400067B2 (ja) * 1994-03-16 2003-04-28 富士通株式会社 印刷配線板の導体切断方法及び装置
JPH08279678A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
KR100873835B1 (ko) 2008-12-15
EP0966185B1 (de) 2007-05-30
EP1667502B1 (de) 2013-03-13
EP0966185A1 (de) 1999-12-22
EP1667502A2 (de) 2006-06-07
KR100691297B1 (ko) 2007-03-12
DE69837840D1 (de) 2007-07-12
KR20060103351A (ko) 2006-09-28
EP0966185A4 (de) 2004-08-25
EP1667502A3 (de) 2007-07-25
KR20000069984A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE3635800C2 (de)
DE4006063C2 (de) Verfahren zur Herstellung einer Leiterplatte
DE69125333T2 (de) Herstellen von Metallmustern auf einem Substrat
DE60217023T2 (de) Mehrschichtige Leiterplatte und Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE3639420A1 (de) Elektrisches verbindungsbauteil und verfahren zu dessen herstellung
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
JPH10308576A (ja) プリント配線板及びその製造方法
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE3211025C2 (de)
DE3502744C2 (de)
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE3635799C2 (de)
DE4113231A1 (de) Verfahren zur herstellung einer printplatine
DE69837840T2 (de) Verfahren zur herstellung einer gedruckten leiterplatte
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
DE4010899A1 (de) Mehrschicht-leiterplatte
DE10335805A1 (de) Leiterplatte und Verfahren zu ihrer Herstellung
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE60034937T2 (de) Flexible gedruckte leiterplatte und ihre herstellungsmethode
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition