JP2001168527A - 多層配線基板の製造方法及び多層配線基板 - Google Patents

多層配線基板の製造方法及び多層配線基板

Info

Publication number
JP2001168527A
JP2001168527A JP34814599A JP34814599A JP2001168527A JP 2001168527 A JP2001168527 A JP 2001168527A JP 34814599 A JP34814599 A JP 34814599A JP 34814599 A JP34814599 A JP 34814599A JP 2001168527 A JP2001168527 A JP 2001168527A
Authority
JP
Japan
Prior art keywords
hole
insulating substrate
film adhesive
film
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34814599A
Other languages
English (en)
Inventor
Masanori Iijima
真紀 飯島
Masaru Kanwa
大 貫和
Seiji Ueno
清治 上野
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34814599A priority Critical patent/JP2001168527A/ja
Publication of JP2001168527A publication Critical patent/JP2001168527A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】本発明は基板上に半導体素子等の電子素子が搭
載される多層配線基板の製造方法及び多層配線基板に関
し、空隙（ボイド）の発生を抑制することにより信頼性
の向上を図ることを課題とする。 【解決手段】絶縁基板１５Ａ，１５Ｂに層間接続を行な
うビア１８Ａ，１８Ｂを形成する工程と、絶縁基板１５
Ａ，１５Ｂに配線パターン１７Ａ，１７Ｂを形成する工
程と、絶縁基板１５Ａ，１５Ｂをフィルム状接着剤１６
Ｂを用いて複数枚張り合わせて多層化する工程とを有す
る多層配線基板の製造方法において、接着工程を実施す
る前に絶縁基板１５Ａ，１５Ｂに貫通孔２０Ｂを形成す
る。そして、フィルム状接着剤１６Ｂを絶縁基板１５Ｂ
に配設する際、両者間に発生するボイド２７内の空気を
貫通孔２０Ｂを介して外部に排出し、フィルム状接着剤
１６Ｂと絶縁基板１５Ｂとを密着させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層配線基板の製造
方法及び多層配線基板に係り、特に基板上に半導体素子
等の電子素子が搭載される多層配線基板の製造方法及び
多層配線基板に関する。近年、半導体素子は高密度化が
急速な勢いで進み、これに伴い半導体素子に設けられる
端子数も増大する傾向にある。また、ＢＧＡ（ボール・
グリッド・アレイ）タイプの半導体装置に代表されるよ
うに、半導体素子を基板上に搭載する構造を有した半導
体装置が広く利用されるようになってきている。
【０００２】よって、半導体素子を搭載する基板におい
ても、半導体素子の端子数の増大に対応できるよう高密
度化を図る必要がある。
【０００３】
【従来の技術】一般に、半導体装置に用いられる多層配
線基板としては、セラミツク多層基板、或いはプリント
配線基板上にビルドアップ工法を使用してビルドアップ
層を形成した多層基板等、種々の構成を有したものが知
られている。例えば、接着剤を用いた多層配線基板とし
ては、特開平９−２７５２７３公報に開示されたものが
ある。同公報に開示された多層配線基板は、片面銅張積
層板の絶縁層表面に接着剤層とその接着剤層の表面に引
き剥がし可能な有機フィルムを設けた構成とされてい
る。
【０００４】また、この多層配線基板を製造するには、
先ず多層板用材料の有機フィルムの面側で層間の電気的
接続を行う場所に、レーザを照射して銅箔に到達する非
貫通孔を形成する。そして、この非貫通孔に導電性ペー
ストを充填し、続いてこの導電性ペーストを半硬化状態
にした上で、有機フィルムを引き剥がす。次に、内層回
路を形成した配線基板の表面に上記工程で得た材料の銅
箔が外側になるように位置合わせして重ね、加圧加熱し
て一体化する。その後、エッチングにより外側の銅箔に
導体パターンを形成し、更に多層化する場合に上記工程
を繰り返して実施することにより多層配線板を製造す
る。
【０００５】また、特開平１１−５４９３４号公報に
も、半導体装置用の多層配線基板が開されている。同公
報に開示された多層配線基板は、スルーホールが形成さ
れたコア基板の上下両面それぞれに、フィルム状の片面
回路基板を複数積層した構造とされている。この各片面
回路基板は、絶縁基材とその上面に形成される接着剤層
とにより構成されている。絶縁基材にはバイアホール及
びこれと接続された配線層が形成されており、またバイ
アホールの上部にはバイアホールと別構成とされたバン
プが絶縁基材から突出するよう、かつバイアホールと電
気的に接続されるよう形成される。
【０００６】接着剤層は上記構成とされた絶縁基材上に
配設され、よってバンプは接着剤層内に位置する構成と
なる。そして、上記構成とされた片面回路基板を積層
し、加圧加熱することにより、各片面回路基板は積層さ
れ、各バンプは配線層と接続することにより層間接続を
行なう構成とされている。
【０００７】
【発明が解決しようとする課題】しかし、上記の各多層
配線基板及びその製造方法では、導体パターン上に接着
剤層を被着させる際、導体パターンの凸凹に起因して接
着剤がうまく基板上に充填できず、この凹凸の形成位置
に空気が残存して空隙（ボイド）が形成されてしまうと
いう問題点があった。
【０００８】このように、導体パターンの凸凹部分にボ
イドが残存した状態の基板を積層して多層積層基板を製
造した場合、多層積層基板の層間部分に多数のボイドが
存在することとなる。このように層間にボイドが存在す
ると、例えばこの多層配線基板を半導体装置の基板とし
て用いた場合には、半導体装置を実装基板に実装する際
印加される熱に起因して層間に存在するボイドが膨張
し、いわゆるポップコーン現象が発生してしまう。この
ため、多層積層基板の層間で剥離等が発生し、多層配線
基板の信頼性が低下してしまう。
【０００９】本発明は上記の点に鑑みてなされたもので
あり、ボイドの発生を抑制することにより信頼性の向上
を図りうる多層配線基板の製造方法及び多層配線基板を
提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じた事を特徴と
するものである。請求項１記載の発明は、絶縁基板に層
間接続を行なうビアを形成するビア形成工程と、前記絶
縁基板の少なくとも一方面に配線パターンを形成する配
線パターン形成工程と、前記配線パターン及び前記ビア
が形成された前記絶縁基板をフィルム状接着剤を用いて
複数枚張り合わせて多層化する接着工程とを有する多層
配線基板の製造方法において、前記接着工程を実施する
前に、前記絶縁基板に貫通孔を形成する貫通孔形成工程
を実施することを特徴とするものである。
【００１１】また、請求項２記載の発明は、請求項１記
載の多層配線基板の製造方法において、前記貫通孔形成
工程で形成される前記貫通孔の形成位置を、前記配線パ
ターンまたは前記ビアの形成位置近傍に設定したことを
特徴とするものである。また、請求項３記載の発明は、
請求項１または２記載の多層配線基板の製造方法におい
て、前記接着工程で前記フィルム状接着剤を配設する
際、該フィルム状接着剤が前記貫通孔内にも充填される
構成としたことを特徴とするものである。
【００１２】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の多層配線基板の製造方法におい
て、前記貫通孔形成工程で前記貫通孔をレーザ加工法を
用いて形成したことを特徴とするものである。更に、請
求項５記載の発明は、少なくとも一方面に形成された配
線パターンと層間接続を行なうビアとを有する絶縁基板
を、フィルム状接着剤を介して複数枚張り合わせること
により多層化された構成を有する多層配線基板におい
て、前記絶縁基板の前記ビアが形成されている位置と異
なる位置に貫通孔を形成すると共に、該貫通孔内にも前
記フィルム状接着剤が充填された構成としたことを特徴
とするものである。
【００１３】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、接着工程を実施する前に
貫通孔形成工程を実施し、絶縁基板に貫通孔を形成して
おくことにより、絶縁基板とフィルム状接着剤との間に
空隙が形成されることを防止することができる。
【００１４】即ち、接着工程において配線パターン及び
ビアが形成された絶縁基板をフィルム状接着剤を用いて
張り合わせる際、絶縁基板とフィルム状接着剤との間に
空隙が形成されたとしても、この空隙内の空気は貫通孔
を介して外部に排出される。よって、絶縁基板とフィル
ム状接着剤とは密着し、両者の間に空隙が形成されるこ
とを防止することができる。よって、多層配線基板が加
熱されたとしても、層間剥離が発生するようなことはな
く、信頼性の向上を図ることができる。
【００１５】また、請求項２記載の発明によれば、貫通
孔形成工程で形成される貫通孔を、絶縁基板をフィルム
状接着剤を用いて張り合わせる際に空隙が発生し易い配
線パターンまたはビアの形成位置近傍に設定したことに
より、絶縁基板とフィルム状接着剤との間に形成される
空隙内の空気を貫通孔を介して確実に外部に排出するこ
とができる。
【００１６】また、請求項３記載の発明によれば、接着
工程でフィルム状接着剤を配設する際、フィルム状接着
剤が貫通孔内に充填される構成としたことにより、貫通
孔はフィルム状接着剤で埋められる。このため、貫通孔
内に空隙が発生することはなく、これによっても多層配
線基板の加熱時に、層間剥離が発生することを防止する
ことができる。
【００１７】また、請求項４記載の発明によれば、貫通
孔をレーザを用いて形成することにより、機械加工で貫
通孔を形成する方法に比べ、任意径の貫通孔を容易に形
成することができる。更に、請求項５記載の発明によれ
ば、絶縁基板のビアが形成されている位置と異なる位置
に貫通孔を形成すると共に、この貫通孔内にもフィルム
状接着剤が充填された構成としたことにより、貫通孔内
のフィルム状接着剤は積層された絶縁基板を直接固定す
るアンカー効果を奏する。このため、積層された各絶縁
基板間の接合力は増大し、多層配線基板の信頼性を向上
させることができる。
【００１８】
【発明の実施の形態】次に、本発明の実施例の形態につ
いて図面と共に説明する。図１は、本発明の一実施例で
ある多層フレキシブル基板１２を用いた半導体装置１０
Ａを示している。同図に示すように、半導体装置１０Ａ
はＢＧＡ（ボール・グリッド・アレイ）構造を有してお
り、大略すると半導体素子１１，多層フレキシブル基板
１２Ａ，及びはんだボール１９等よりなる構成とされて
いる。
【００１９】半導体素子１１は高密度化された素子であ
り、よって多数の端子が形成されている。また、この各
端子には、予めはんだよりなるバンプ１３が形成されて
いる。この半導体装置１０Ａは、多層フレキシブル基板
１２Ａの上面にフリップチップボンディングにより搭載
されている。また、半導体素子１１と多層フレキシブル
基板１２Ａとの間には、アンダーフィルレジン１４が介
装されており、よって半導体素子１１と多層フレキシブ
ル基板１２Ａの熱膨張差に起因して発生する応力がバン
プ１３に集中印加されることを防止している。
【００２０】多層フレキシブル基板１２Ａは、絶縁基板
１５Ａ〜１５Ｃ，フィルム状接着剤１６Ａ〜１６Ｃ，配
線パターン１７Ａ〜１７Ｃ，及びビア１８Ａ〜１８Ｃ等
により構成されている。絶縁基板１５Ａ〜１５Ｃは、エ
ポキシ樹脂，ポリイミド樹脂等の有機系樹脂よりなる可
撓性を有した薄いフィルム状の基板層であり、その誘電
率は２〜６のものが選定されている。このように、絶縁
基板１５Ａ〜１５Ｃとして低誘電率を有する薄い樹脂フ
ィルムを用いることにより、多層フレキシブル基板１２
Ａの電気的特性（特に、高周波特性）を良好とすること
ができる。
【００２１】この絶縁基板１５Ａ〜１５Ｃには、複数の
貫通孔２０Ａ〜２０Ｃが形成されている。この各貫通孔
２０Ａ〜２０Ｃの内部にはフィルム状接着剤１６Ａ〜１
６Ｃが充填されている。即ち、各貫通孔２０Ａ〜２０Ｃ
は、フィルム状接着剤１６Ａ〜１６Ｃにより埋められた
構成となっている。また、各絶縁基板１５Ａ〜１５Ｃの
下面には配線パターン１７Ａ〜１７Ｃが形成されてい
る。
【００２２】一方、フィルム状接着剤１６Ａ〜１６Ｃ
は、絶縁基板１５Ａ〜１５Ｃと同様に薄いフィルム状と
されており、熱硬化型または光硬化型のエポキシ樹脂，
ポリイミド樹脂，シリコーン樹脂，或いはサイアネート
エステル樹脂により形成されている。このフィルム状接
着剤１６Ａ〜１６Ｃは、積層された状態において各絶縁
基板１５Ａ〜１５Ｃを接着する機能を奏している。
【００２３】上記の絶縁基板１５Ａ〜１５Ｃとフィルム
状接着剤１６Ａ〜１６Ｃは交互に積層された構成とされ
ており、絶縁基板１５Ａとフィルム状接着剤１６Ａ、絶
縁基板１５Ｂとフィルム状接着剤１６Ｂ、絶縁基板１５
Ｃとフィルム状接着剤１６Ｃがそれぞれ対を成す構成と
されている。ビア１８Ａ〜１８Ｃは、絶縁基板１５Ａ〜
１５Ｃ及びフィルム状接着剤１６Ａ〜１６Ｃを貫通して
形成されたビア孔２３（前記した貫通孔２０Ａ〜２０Ｃ
とは別個の孔）と、このビア孔２３内に配設された金属
ビア材２６とにより構成されている（図３，図６参
照）。この金属ビア材２６の材質としては、Ｃｕ，Ｎ
ｉ，はんだ等の導電性金属が選定されている。この金属
ビア材２６は、例えばメッキ法を用いてビア孔２３内に
形成される。
【００２４】ビア１８Ａは絶縁基板１５Ａ及びフィルム
状接着剤１６Ａを貫通するよう形成されており、ビア１
８Ｂは絶縁基板１５Ｂ及びフィルム状接着剤１６Ｂを貫
通するよう形成されており、更にビア１８Ｃは絶縁基板
１５Ｃ及びフィルム状接着剤１６Ｃを貫通するよう形成
されている。また、ビア１８Ａの下端部は配線パターン
１７Ａに接続されており、また上端部には多層フレキシ
ブル基板１２Ａに搭載される半導体素子１１のバンプ１
３が接合される。ビア１８Ｂの下端部は配線パターン１
７Ｂに接続されており、また上端部は配線パターン１７
Ａに接続されている。ビア１８Ｃの下端部は配線パター
ン１７Ｃに接続されており、また上端部は配線パターン
１７Ｂに接続されている。よって、各配線パターン１７
Ａ〜１７Ｃは、各ビア１８Ａ〜１８Ｃにより層間接続さ
れた構成となっている。
【００２５】一方、多層フレキシブル基板１２Ａの最下
部に位置する配線パターン１７Ｃには、外部接続端子と
なるはんだボール１９が配設されている。これにより、
半導体素子１１は、バンプ１３，各配線パターン１７Ａ
〜１７Ｃ，各ビア１８Ａ〜１８Ｃを介してはんだボール
１９と電気的に接続された構成となる。ここで、各絶縁
基板１５Ａ〜１５Ｃに形成された貫通孔２０Ａ〜２０Ｃ
に注目する。
【００２６】前記したように、貫通孔２０Ａ〜２０Ｃ
は、絶縁基板１５Ａ〜１５Ｃのビア１８Ａ〜１８Ｃが形
成されている位置と異なる位置に形成されている。ま
た、各貫通孔２０Ａ〜２０Ｃは、各絶縁基板１５Ａ〜１
５Ｃを貫通するよう形成されており、その内部にはフィ
ルム状接着剤１６Ａ〜１６Ｃが充填された構成となって
いる。
【００２７】即ち、絶縁基板（例えば、絶縁基板１５
Ｂ）の上面上に位置するフィルム状接着剤１６Ｂと、下
面の下に位置するフィルム状接着剤１６Ｃは、貫通孔２
０Ｂに充填されたフィルム状接着剤により連結された構
成となっている。 このように、各貫通孔２０Ａ〜２０
Ｃ内にフィルム状接着剤１６Ａ〜１６Ｃが充填された構
成としたことにより、貫通孔２０Ａ〜２０Ｃ内のフィル
ム状接着剤１６Ａ〜１６Ｃは積層された絶縁基板１５Ａ
〜１５Ｃを直接固定するアンカー効果を奏する。これに
より、積層された各絶縁基板１５Ａ〜１５Ｃ間の接合力
は増大し、多層フレキシブル基板１２Ａの信頼性を向上
させることができる。
【００２８】図２は、本発明の一実施例である多層フレ
キシブル基板１２を用いた他の半導体装置１０Ｂを示し
ている。同図に示すように、半導体装置１０ＢもＢＧＡ
構造を有している。しかしながら、図１に示した半導体
装置１０Ａは半導体素子１１をフェイスダウンで多層フ
レキシブル基板１２Ａに実装していたのに対し、図２に
示す半導体装置１０Ａは半導体素子１１をフェイスアッ
プで多層フレキシブル基板１２Ａに実装し、半導体素子
１１と多層フレキシブル基板１２Ａとをワイヤ２２で電
気的に接続した構成としている。また、半導体素子１１
の回路形成面を保護するため、ポッティング樹脂２１に
より半導体素子１１を封止した構成とされている。
【００２９】このように、本実施例に係る多層フレキシ
ブル基板１２は、種々のタイプの半導体装置１０Ａ，１
０Ｂに対し適用できるものである。また、図示しない
が、ＢＧＡ構造以外の半導体装置に対しても適用可能で
ある。尚、上記した各半導体装置１０Ａ，１０Ｂでは配
設されていなが、多層フレキシブル基板１２Ａの半導体
素子１１が搭載される面に枠材を配設した構成としても
よい。枠材を設けることにより、可撓性を有する多層フ
レキシブル基板１２Ａを枠材により支持することができ
機械的強度の向上を図ることができる。
【００３０】続いて、本実施例で用いている多層フレキ
シブル基板の製造方法について説明する。図３乃至図５
は、本発明の第１実施例である多層フレキシブル基板の
製造方法を示している。尚、以下の説明では、説明の便
宜上、二層構造の多層フレキシブル基板１２Ｂの製造方
法を例に挙げて説明するものとする。また、図３乃至図
５において、先の説明に用いた図１及び図２に示した構
成と同一構成については同一符合を付して、その説明を
省略するものとする。
【００３１】多層フレキシブル基板１２Ｂを製造するに
は、図３（Ａ）に示すように、金属膜２５が下面に形成
された絶縁基板１５Ａを用意する。この金属膜２５は、
後に配線パターン１７Ａとなるものである。この金属膜
２５が形成された絶縁基板１５Ａは、レーザ加工装置に
装着され、絶縁基板１５Ａ側から所定のビア形成位置に
向けレーザ光が照射される。これにより、図３（Ｂ）に
示されるように、絶縁基板１５Ａのみを貫通するビア孔
２３が形成される。
【００３２】この時用いるレーザとしては、発振波長が
短く大出力で微細加工に適したエキシマレーザー，炭酸
レーザーが適している。このレーザ加工を行なうことに
より、機械加工によりビア孔を形成する構成に比べ、微
細直径（Ｒ＝２０μｍ〜７０μｍ）のビア孔２３を効率
よくかつ簡単に形成することができる。続いて、ビア孔
２３が形成された絶縁基板１５Ａは、図示しないメッキ
槽に浸漬され、金属層２５を電極として電界メッキが実
施される。これにより、図３（Ｃ）に示されるように、
ビア孔２３内には金属ビア材２６が形成される。このよ
うに、金属ビア材２６をメッキ法を用いてビア孔２３内
に形成することにより、ビア孔２３が微小直径であって
も確実かつ簡単ににビア孔２３内に金属ビア材２６を形
成することができる。
【００３３】上記のようにビア孔２３の内部に金属ビア
材２６が形成されると、続いてこの金属ビア材２６が形
成された絶縁基板１５Ａはレーザ加工装置に装着され、
絶縁基板１５Ａ側から所定の貫通孔形成位置に向けレー
ザ光が照射される。これにより、図３（Ｄ）に示される
ように、絶縁基板１５Ａのみを貫通する貫通孔２０Ａが
形成される。この貫通孔２０Ａの形成に用いるレーザ
は、前記したビア孔２３を形成するのに用いたと同様の
エキシマレーザー，炭酸レーザーを用いることができる
ため、設備の共用化を図ることができる。
【００３４】続いて図３（Ｅ）に示すように、例えばエ
ッチング法を用いることにより不要な金属膜２５が除去
される。これにより、絶縁基板１５Ａにはビア１８Ａ及
び配線パターン１７Ａが形成される。この配線パターン
１７Ａは所定の厚さｔを有しており、従って配線パター
ン１７Ａは絶縁基板１５Ａの下面から突出した構成とな
っている。
【００３５】上記のように配線パターン１７Ａの形成工
程が終了すると、続いて図４（Ｆ）に示すように、絶縁
基板１５Ａの配線パターン１７Ａが形成されている下面
にフィルム状接着剤１６Ａを配設する。前記したよう
に、フィルム状接着剤１６Ａはフィルム状とされてお
り、熱硬化型または光硬化型（本実施例では、熱硬化型
を用いている）のエポキシ樹脂，ポリイミド樹脂，シリ
コーン樹脂，或いはサイアネートエステル樹脂により形
成されている。従って、絶縁基板１５Ａ配設する際、フ
ィルム状接着剤１６Ａは硬化していない状態である。
【００３６】ここで、絶縁基板１５Ａにフィルム状接着
剤１６Ａを配設した状態を図５に拡大して示す。図５
（Ａ）は、本実施例の貫通孔２０Ａを有した絶縁基板１
５Ａにフィルム状接着剤１６Ａを配設した状態を示して
いる。また、図５（Ｂ）は、参考のために従来の貫通孔
２０Ａが設けられていない絶縁基板１５Ａにフィルム状
接着剤１６Ａを配設した状態を示している。
【００３７】絶縁基板１５Ａにフィルム状接着剤１６Ａ
を配設することにより、絶縁基板１５Ａの配線パターン
１７Ａが形成された面は、フィルム状接着剤１６Ａに覆
われた構成となる。この際、配線パターン１７Ａの凸凹
に起因してフィルム状接着剤１６Ａがうまく絶縁基板１
５Ａに配設されず、この凹凸の形成位置に空気が残存し
て空隙２７（以下、ボイドという）が形成されてしま
う。 図５（Ｂ）に示すように、貫通孔２０Ａを設けて
ない構成では、ボイド２７内の空気は逃げる場所がな
く、そのまま絶縁基板１５Ａとフィルム状接着剤１６Ａ
との間に残存してしまう。よって、このボイド２７が残
存した絶縁基板１５Ａ及びフィルム状接着剤１６Ａを積
層して多層フレキシブル基板を製造すると、この多層フ
レキシブル基板に後に加熱処理が行なわれた際、ボイド
２７が膨張してポップコーン現象が発生し、層間剥離が
発生することは前述した通りである。
【００３８】これに対し、図５（Ａ）に示す本実施例の
構成では、絶縁基板１５Ａに貫通孔２０Ａが形成されて
いるため、絶縁基板１５Ａにフィルム状接着剤１６Ａを
配設する際、配線パターン１７Ａの凸凹に起因して絶縁
基板１５Ａとフィルム状接着剤１６Ａとの間にボイド２
７が形成されても、ボイド２７内の空気は貫通孔２０Ａ
を介して外部に排出される（図５（Ａ）に排出される空
気の流れを矢印で示す）。
【００３９】これにより、配線パターン１７Ａの凸凹が
存在しても、フィルム状接着剤１６Ａを絶縁基板１５Ａ
に密着させることができ、両者１５Ａ，１６Ａの間にボ
イド２７が形成されることを防止することができる。ま
た本実施例では、貫通孔２０Ａの形成位置をボイド２７
が発生し易い位置に設けている。具体的には、本実施例
では貫通孔２０Ａを配線パターン１７Ａの形成位置近傍
に設定している。この構成とすることにより、ボイド２
７内の空気を貫通孔２０Ａを介して確実に外部に排出す
ることができ、ボイド２７の発生をより確実に防止する
ことができる。
【００４０】上記のようにボイド２７を埋めるようにフ
ィルム状接着剤１６Ａが絶縁基板１５Ａに密着される
と、続いてフィルム状接着剤１６Ａは貫通孔２０Ａ内に
も充填される。従って、図４（Ｇ）に示すように、フィ
ルム状接着剤１６Ａを絶縁基板１５Ａに配設する工程が
終了した状態において、貫通孔２０Ａはフィルム状接着
剤１６Ａにより埋められた状態となり、貫通孔２０Ａ内
にボイドが発生することもない。
【００４１】上記のように貫通孔２０Ａにフィルム状接
着剤１６Ａが充填されると、続いて先に説明した図３
（Ａ）〜（Ｅ），図４（Ｆ），（Ｇ）に示した処理を繰
り返し実施することにより、絶縁基板１５Ｂにビア１８
Ｂ，貫通孔２０Ｂ，及び配線パターン１７Ｂを形成する
と共にフィルム状接着剤１６Ｂを配設し、これを図４
（Ｇ）に示すフィルム状接着剤１６Ａの下面に接着す
る。
【００４２】これにより、図４（Ｈ）に示す二層積層構
造の多層フレキシブル基板１２Ｂが製造される。このよ
うに製造された多層フレキシブル基板１２Ｂは、先に説
明したように各層間にボイド２７が存在していないた
め、熱印加がされても各層間に層間剥離が発生すること
を防止することができる。また、この多層フレキシブル
基板１２Ｂを、例えば図１及び図２に示す半導体装置１
０Ａ，１０Ｂに適用した場合には、半導体装置１０Ａ，
１０Ｂの実装時等に熱印加がされた場合でも、多層フレ
キシブル基板１２Ｂが破損するようなことはなく、半導
体装置１０Ａ，１０Ｂの信頼性を向上させることができ
る。
【００４３】尚、上記した実施例では二層構造の多層フ
レキシブル基板１２Ｂの製造方法を例に挙げて説明した
が、三層以上の多層フレキシブル基板も図３（Ａ）〜
（Ｅ），図４（Ｆ），（Ｇ）に示した処理を繰り返し実
施することにより製造することができる。続いて、図６
及び図７を用いて、本発明の第２実施例である多層配線
基板の製造方法について説明する。尚、本実施例の説明
においても、説明の便宜上、二層構造の多層フレキシブ
ル基板１２Ｃの製造方法を例に挙げて説明するものとす
る。また、図６及び図７において、先の説明に用いた図
１乃至図５に示した構成と同一構成については同一符合
を付して、その説明を省略するものとする。
【００４４】多層フレキシブル基板１２Ｃを製造するに
は、図６（Ａ）に示すように、絶縁基板１５Ｂと接着性
を有するテープ材２８を用意し、図６（Ｂ）に示すよう
に、テープ材２８を絶縁基板１５Ｂに接着する。続い
て、レーザ加工装置を用い、絶縁基板１５Ｂとテープ材
２８を貫通するビア孔２３を形成する。この時用いるレ
ーザとしては、前記したと同様の理由によりエキシマレ
ーザー，炭酸レーザーが適している。
【００４５】上記のようにビア孔２３が形成されると、
続いてビア孔２３内に導電性材料を充填することにより
ビア１８Ｂを形成する。図６（Ｄ）は、ビア孔２３内に
ビア１８Ｂが形成された状態を示している。上記のよう
にビア孔２３の内部にビア１８Ｂが形成されると、続い
てこの金属ビア材２６が形成された絶縁基板１５Ｂはレ
ーザ加工装置に装着され、絶縁基板１５Ｂ側から所定の
貫通孔形成位置に向けレーザ光が照射される。これによ
り、図６（Ｅ）に示されるように、絶縁基板１５Ｂのみ
を貫通する貫通孔２０Ｂが形成される。この貫通孔２０
Ｂの形成に用いるレーザは、前記したビア孔２３を形成
するのに用いたと同様のエキシマレーザー，炭酸レーザ
ーを用いることができる。
【００４６】貫通孔２０Ｂが形成されると、続いて図６
（Ｆ）に示すように、絶縁基板１５Ｂの下面に所定のパ
ターンで配線パターン１７Ｂが形成される。この配線パ
ターン１７Ｂは、ビア１８Ｂに接続される。この配線パ
ターン１７Ｂを形成する方法としては、サブトラクティ
ブ法，セミアディティブ法，或いはアディティブ法を用
いることができる。
【００４７】配線パターン１７Ｂの形成が終了すると、
続いて絶縁基板１５Ｂの上面に配設されていたテープ材
２８を除去する。これにより、図６（Ｇ）に示すよう
に、各ビア１８Ｂは絶縁基板１５Ｂの上面から突出した
構成となる。テープ材２８を除去されると、続いて図７
（Ｈ）に示すように、絶縁基板１５Ｂのビア１８Ｂが突
出した上面にフィルム状接着剤１６Ｂを配設する。前記
したように、フィルム状接着剤１６Ｂはフィルム状とさ
れており、熱硬化型または光硬化型（本実施例では、熱
硬化型を用いている）のエポキシ樹脂，ポリイミド樹
脂，シリコーン樹脂，或いはサイアネートエステル樹脂
により形成されている。従って、絶縁基板１５Ｂ配設す
る際、フィルム状接着剤１６Ｂは硬化していない状態で
ある。
【００４８】図７（Ｉ）は、貫通孔２０Ｂを有した絶縁
基板１５Ｂにフィルム状接着剤１６Ｂを配設した状態を
示している。絶縁基板１５Ｂにフィルム状接着剤１６Ｂ
を配設することにより、絶縁基板１５Ｂの上面はフィル
ム状接着剤１６Ｂに覆われた構成となる。この際、絶縁
基板１５Ｂの上面のビア１８Ｂの凸凹に起因してフィル
ム状接着剤１６Ｂがうまく絶縁基板１５Ｂに密着せず、
絶縁基板１５Ｂにフィルム状接着剤１６Ｂを配設した直
後においては、ビア１８Ｂの形成位置に空気が残存して
ボイド２７が形成されてしまう。
【００４９】しかしながら、本実施例の構成では絶縁基
板１５Ｂに貫通孔２０Ｂが形成されているため、ボイド
２７内の空気は貫通孔２０Ｂを介して外部に排出される
（図７（Ｉ）に排出される空気の流れを矢印で示す）。
これにより、絶縁基板１５Ｂの上面にビア１８Ｂによる
凸凹が存在しても、フィルム状接着剤１６Ｂを絶縁基板
１５Ｂに密着させることができ、両者１５Ｂ，１６Ｂの
間にボイド２７が形成されることを防止することができ
る。
【００５０】また本実施例においても、貫通孔２０Ｂの
形成位置をボイド２７が発生し易い位置に設けている。
具体的には、本実施例では貫通孔２０Ｂをビア１８Ｂの
形成位置近傍に設定している。この構成とすることによ
り、ボイド２７内の空気を貫通孔２０Ｂを介して確実に
外部に排出することができ、ボイド２７の発生をより確
実に防止することができる。
【００５１】上記のようにボイド２７を埋めるようにフ
ィルム状接着剤１６Ｂが絶縁基板１５Ｂに密着される
と、続いてフィルム状接着剤１６Ｂは貫通孔２０Ｂ内に
も充填される。従って、図７（Ｊ）に示すように、フィ
ルム状接着剤１６Ｂを絶縁基板１５Ｂに配設する工程が
終了した状態において、貫通孔２０Ｂはフィルム状接着
剤１６Ｂにより埋められた状態となり、貫通孔２０Ｂ内
にボイドが発生することもない。
【００５２】このように、貫通孔２０Ｂにフィルム状接
着剤１６Ｂが充填されると、続いて先に説明した図６
（Ａ）〜（Ｇ），図７（Ｈ）〜（Ｊ）に示した処理を繰
り返し実施することにより、絶縁基板１５Ａにビア１８
Ａ，貫通孔２０Ａ，及び配線パターン１７Ａを形成する
と共にフィルム状接着剤１６Ａを配設し、これを図７
（Ｊ）に示すフィルム状接着剤１６Ｂの上面に接着す
る。
【００５３】これにより、図７（Ｋ）に示す二層積層構
造の多層フレキシブル基板１２Ｃが製造される。このよ
うに製造された多層フレキシブル基板１２Ｃは、先に説
明したように各層間にボイド２７が存在していないた
め、熱印加がされても各層間に層間剥離が発生すること
を防止することができる。また、この多層フレキシブル
基板１２Ｃを、例えば図１及び図２に示す半導体装置１
０Ａ，１０Ｂに適用した場合には、半導体装置１０Ａ，
１０Ｂの実装時等に熱印加がされた場合でも、多層フレ
キシブル基板１２Ｃが破損するようなことはなく、半導
体装置１０Ａ，１０Ｂの信頼性を向上させることができ
る。
【００５４】尚、上記した実施例では二層構造の多層フ
レキシブル基板１２Ｃの製造方法を例に挙げて説明した
が、三層以上の多層フレキシブル基板も図６（Ａ）〜
（Ｇ），図７（Ｈ）〜（Ｊ）に示した処理を繰り返し実
施することにより製造することができる。また、上記し
た実施例で説明した絶縁基板としては、テープ基板を用
いることも可能である。
【００５５】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、接着工程において配線パターン及びビアが
形成された絶縁基板をフィルム状接着剤を用いて張り合
わせる際、絶縁基板とフィルム状接着剤との間に形成さ
れる空隙内の空気は貫通孔を介して外部に排出されるた
め、絶縁基板とフィルム状接着剤の間に空隙が形成され
ることを防止することができる。よって、多層配線基板
が加熱されたとしても、層間剥離が発生するようなこと
はなく、信頼性の向上を図ることができる。
【００５６】また、請求項２記載の発明によれば、空隙
が発生し易い配線パターンまたはビアの形成位置近傍に
貫通孔を設定したことにより、絶縁基板とフィルム状接
着剤との間に形成される空隙内の空気を貫通孔を介して
確実に外部に排出することができ、層間剥離をより確実
に防止することができる。また、請求項３記載の発明に
よれば、貫通孔はフィルム状接着剤で埋められるため、
貫通孔内に空隙が発生することはなく、これによっても
多層配線基板の加熱時に、層間剥離が発生することを防
止することができる。
【００５７】また、請求項４記載の発明によれば、貫通
孔をレーザを用いて形成することにより、機械加工で貫
通孔を形成する方法に比べて任意径の貫通孔を容易に形
成することができる。更に、請求項５記載の発明によれ
ば、貫通孔内のフィルム状接着剤は積層された絶縁基板
を直接固定するアンカー効果を奏するため、積層された
各絶縁基板間の接合力は増大し、多層配線基板の信頼性
を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である多層フレキシブル基板
を用いた半導体装置の断面図である（その１）。
【図２】本発明の一実施例である多層フレキシブル基板
を用いた半導体装置の断面図である（その２）。
【図３】本発明の第１実施例である多層フレキシブル基
板の製造方法を説明するための図である（その１）。
【図４】本発明の第１実施例である多層フレキシブル基
板の製造方法を説明するための図である（その２）。
【図５】貫通孔を介してボイド内の空気が排出されるこ
とを説明するため図である。
【図６】本発明の第２実施例である多層フレキシブル基
板の製造方法を説明するための図である（その１）。
【図７】本発明の第２実施例である多層フレキシブル基
板の製造方法を説明するための図である（その２）。
【符号の説明】
１０Ａ，１０Ｂ 半導体装置 １１ 半導体素子 １２Ａ〜１２Ｃ 多層フレキシブル基板 １４ アンダーフィルレジン １５Ａ〜１５Ｃ 絶縁基板 １６Ａ〜１６Ｃ フィルム状接着 １７Ａ〜１７Ｃ 配線パターン １８Ａ〜１８Ｃ ビア ２０Ａ〜２０Ｃ 貫通孔 ２３ ビア孔 ２５ 金属膜 ２６ 金属ビア材 ２７ ボイド ２８ テープ材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 清治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E346 AA43 CC08 CC09 CC41 EE12 EE18 EE42 FF23 FF24 GG13 GG15 GG28 HH07 HH31

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板に層間接続を行なうビアを形成
    するビア形成工程と、 前記絶縁基板の少なくとも一方面に配線パターンを形成
    する配線パターン形成工程と、 前記配線パターン及び前記ビアが形成された前記絶縁基
    板をフィルム状接着剤を用いて複数枚張り合わせて多層
    化する接着工程とを有する多層配線基板の製造方法にお
    いて、 前記接着工程を実施する前に、前記絶縁基板に貫通孔を
    形成する貫通孔形成工程を実施することを特徴とする多
    層配線基板の製造方法。
  2. 【請求項２】 請求項１記載の多層配線基板の製造方法
    において、 前記貫通孔形成工程で形成される前記貫通孔の形成位置
    を、前記配線パターンまたは前記ビアの形成位置近傍に
    設定したことを特徴とする多層配線基板の製造方法。
  3. 【請求項３】 請求項１または２記載の多層配線基板の
    製造方法において、 前記接着工程で前記フィルム状接着剤を配設する際、該
    フィルム状接着剤が前記貫通孔内に充填される構成とし
    たことを特徴とする多層配線基板の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の多層
    配線基板の製造方法において、 前記貫通孔形成工程で前記貫通孔をレーザ加工法を用い
    て形成したことを特徴とする多層配線基板の製造方法。
  5. 【請求項５】 少なくとも一方面に形成された配線パタ
    ーンと層間接続を行なうビアとを有する絶縁基板を、フ
    ィルム状接着剤を介して複数枚張り合わせることにより
    多層化された構成を有する多層配線基板において、 前記絶縁基板の前記ビアが形成されている位置と異なる
    位置に貫通孔を形成すると共に、該貫通孔内にも前記フ
    ィルム状接着剤が充填された構成としたことを特徴とす
    る多層配線基板。
JP34814599A 1999-12-07 1999-12-07 多層配線基板の製造方法及び多層配線基板 Pending JP2001168527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34814599A JP2001168527A (ja) 1999-12-07 1999-12-07 多層配線基板の製造方法及び多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34814599A JP2001168527A (ja) 1999-12-07 1999-12-07 多層配線基板の製造方法及び多層配線基板

Publications (1)

Publication Number Publication Date
JP2001168527A true JP2001168527A (ja) 2001-06-22

Family

ID=18395060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34814599A Pending JP2001168527A (ja) 1999-12-07 1999-12-07 多層配線基板の製造方法及び多層配線基板

Country Status (1)

Country Link
JP (1) JP2001168527A (ja)

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP4876272B2 (ja) 印刷回路基板及びその製造方法
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
JPH1174651A (ja) プリント配線板及びその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP2002016173A (ja) 半導体装置
JP4592891B2 (ja) 多層回路基板および半導体装置
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2006237637A (ja) プリント配線板及びその製造方法
JP2008263188A (ja) 回路基板の製造方法
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2004134424A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004031710A (ja) 配線基板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2002009440A (ja) 複合配線基板
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2001168527A (ja) 多層配線基板の製造方法及び多層配線基板
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526