CN116053223A - 一种高散热基板结构及其制作方法、一种封装结构 - Google Patents

一种高散热基板结构及其制作方法、一种封装结构 Download PDF

Info

Publication number
CN116053223A
CN116053223A CN202211564750.2A CN202211564750A CN116053223A CN 116053223 A CN116053223 A CN 116053223A CN 202211564750 A CN202211564750 A CN 202211564750A CN 116053223 A CN116053223 A CN 116053223A
Authority
CN
China
Prior art keywords
layer
heat dissipation
conductive
heat
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211564750.2A
Other languages
English (en)
Inventor
谷新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongshan Xincheng Semiconductor Co ltd
Original Assignee
Zhongshan Xincheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongshan Xincheng Semiconductor Co ltd filed Critical Zhongshan Xincheng Semiconductor Co ltd
Priority to CN202211564750.2A priority Critical patent/CN116053223A/zh
Publication of CN116053223A publication Critical patent/CN116053223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明公开了一种高散热基板结构及其制作方法、一种封装结构，本案高散热基板结构的散热芯板的设置，能够起到支撑和散热的作用，以便于能够对后续封装在其顶部的大功率元器件起到良好的散热作用，有利于保证大功率部件的正常使用。散热芯板的导电通孔的设置，一方面以便于形成从顶部到底部的散热通道，有利于提高散热效果；另一方面以便于减小基板与底部基板的互连距离，从而减小后续基于高散热基板结构形成的堆叠器件的封装厚度；导电通孔设置在散热芯板内，具有良好的散热效果。本案封装结构的设置，便于利用高散热基板结构，其封装较方便，散热效果好，可适用于带有大功率芯片的顶部封装体的封装。

Description

一种高散热基板结构及其制作方法、一种封装结构
技术领域
本发明涉及一种高散热基板结构及其制作方法、一种封装结构。
背景技术
堆叠封装(Package on Package，简称PoP)为代表的三维封装的方式也已经成为目前的主流封装方式，并被广泛地应用在各类高端便携式电子产品中，尤其是应用在移动通讯芯片和存储芯片封装中，以满足其对高速数字信号处理和存储响应时间的要求。
中国专利公开号CN103354225B公开了一种堆叠封装器件，其第一封装元件与第二封装元件通过焊接球电性连接在一起，并在第三封装元件放置于第一封装元件、第二封装元件和焊接球围成的空间中，充分利用了缝隙降低了多层堆叠封装器件的厚度。但是，第一封装元件和第二封装元件之间靠焊接球互连，若位于顶部的第一封装元件安装有大功率芯片，由于堆叠封装器件顶部向底部的散热通道有限，散热效果较差，会影响大功率芯片的使用寿命。另，由于焊接球在高温熔融下会坍塌，为了保证焊接球之间不短路，需要设置较大的焊球节距，如大于500微米，不利于减小封装器件的体积；而且第一封装元件和第二封装元件之间的焊接球的大小需要按第三封装元件的高度来选择，虽然利用了缝隙减小了一定的厚度，但其能降低的堆叠厚度较小。此外，其第一封装元件和第二封装元件的基板是分开设置的两个基板，封装时需要准备两种基板分别备板和封装，加工步骤较多。
因此，如何克服上述存在的缺陷，已成为本领域技术人员亟待解决的重要课题。
发明内容
本发明克服了上述技术的不足，提供了一种高散热基板结构及其制作方法、一种封装结构。
为实现上述目的，本发明采用了下列技术方案：
一种高散热基板结构，包括有：
散热芯板，其内部设有上下延伸的若干个导电通孔；
顶部基板，包括至少两层线路，其最底层线路与导电通孔的顶部连接，其最顶层线路为第一外线路层；
底部基板，包括至少两层线路，其最顶层线路与导电通孔的底部连接，其最底层线路为第二外线路层。
优选的，所述散热芯板由铜制作而成，所述导电通孔内部填充的导电材料为铜，所述散热芯板和导电通孔之间设有树脂层，所述第一外线路层、第二外线路层覆盖有阻焊层。
优选的，所述顶部基板的中部设有第一通槽，所述散热芯板呈凸字形，所述散热芯板包括有凸起部和支撑部，所述凸起部的上端面与第一通槽两侧壁形成供芯片放置的凹槽。
优选的，所述第一外线路层与导电通孔的顶部之间、导电通孔的底部与第二外线路层之间设有一层或多层内线路层，相邻内线路层之间、第一外线路层与内线路层之间、第二外线路层与内线路层之间、最靠近导电通孔顶部的内线路层与导电通孔的顶部之间、最靠近导电通孔底部的内线路层与导电通孔的顶部之间设有介质层。
一种高散热基板结构的制作方法，包括如下步骤：
A、提供一散热芯板，将半固化片、顶部基板依次层叠在散热芯板上表面并进行真空压合，所述顶部基板上表面设有基材铜箔层；
B、在散热芯板下表面开设若干个与顶部基板的图形层焊盘位置对应并连通的上下延伸的第一盲孔，在第一盲孔内填充树脂，在固化后的树脂内开设若干个小于第一盲孔的第二盲孔并在其中填充铜，形成若干个上下延伸的导电通孔；
C、将介质层、铜箔层依次层叠在散热芯板下表面和导电通孔底部并进行真空压合,在介质层和铜箔层之间开设若干个第三盲孔并在其中填铜,在已填铜的第三盲孔上进行金属化形成线路图形，所述已填铜的第三盲孔与所述线路图形组成一层线路，至少形成一层线路；
D、将基材铜箔层和步骤C中位于最下层的铜箔层蚀刻去除，形成第一外线路层和第二外线路层；
E、在第一外线路层、第二外线路层需要外接电路的部分的表面镀镍金层，其余无需外接电路部分的表面覆盖阻焊层。
优选的，步骤A之前还包括有如下步骤:
在所述顶部基板中部形成第一通槽，在所述半固化片形成与第一通槽位置对应的第二通槽，在所述散热芯板形成与所述第一通槽配合设置的凸起部。
优选的，所述第二外线路层的部分线路做露铜处理，露铜处理部分无需镀镍金层。
一种封装结构，包括：
高散热基板结构；
一个或多个顶部元器件，堆叠连接在所述高散热基板结构上表面，其中一个顶部元器件为大功率芯片；
塑封层，覆盖在高散热基板结构上表面，用于将一个或多个顶部元器件塑封起来；
外接焊球，连接在高散热基板结构的下表面；
底部元器件，连接在高散热基板结构的下表面并封装于所述外接焊球之间。
优选的，所述底部元器件为倒装芯片，所述外接焊球能够避让所述倒装芯片并与底部基板下表面形成供底部元器件放置其中的空间。
优选的，所述大功率芯片贴装在所述散热芯板上并通过引线与所述顶部基板上表面连接。
与现有技术相比，本发明的有益效果是：
1、本案高散热基板结构的散热芯板的设置，能够起到支撑和散热的作用，以便于能够对后续封装在其顶部的大功率元器件起到良好的散热作用，有利于保证大功率元器件的正常使用。所述散热芯板的导电通孔的设置，一方面以便于形成从顶部到底部的散热通道，有利于提高散热效果；另一方面便于实现顶部基板与底部基板的互连，与现有技术相比，其顶部基板和底部基板之间不安放芯片，散热芯板厚度最小可以做到30微米，大大降低了互连的厚度，有利于减小后续基于高散热基板结构形成的堆叠封装体的封装厚度；而且导电通孔在高温熔融下变形较小，使其可以设计较小的节距也不会造成短路，以便于减小互连节距，有利于减小高散热基板结构/所述堆叠封装体的体积。所述顶部基板、底部基板的设置，以便于后续封装时能够堆叠连接有顶部元器件和底部元器件，有利于实现堆叠封装结构。
2、所述散热芯板材料为铜的设置，以便于具有良好的导热能力，使高散热基板结构具有良好的散热效果。所述导电通孔内部填充铜的设置，以便于利用铜良好的导电和导热能力，保证导电的同时还能够散热。所述树脂层的设置，以便于起到绝缘作用。所述阻焊层的设置，以便于对同层线路起到绝缘保护的作用，防止不该被焊接的部分被焊锡连接。
3、所述散热芯板呈凸字形的设置，一方面便于形成上短下长的结构，以便于使底部具有较大的散热体积而使顶部产生热量能够更容易向底部散出，有利于满足顶部封装大功率元器件的需求。所述凸起部的设置，便于与第一通槽形成供芯片放置的凹槽，以便于能够充分利用第一通槽的空间，减少堆叠厚度。所述支撑部的设置，以便于起到支撑作用。所述凹槽的设置，一方面以便于后续放置其中的芯片能够与散热芯板贴合，有利于芯片散热；另一方面以便于与后续放置其中的芯片的大小配合设置，可以降低封装高度。
4、本案高散热基板结构的制作方法的步骤A的设置，便于形成包含有散热芯板的基板结构，以便于后续放置在高散热基板上的顶部元器件能够更好的将热量散出，散热效果好，可放置大功率的元器件在其上。所述步骤B的设置，便于形成导电通孔，一方面以便于将放置在散热芯板上方的元器件和放置在散热芯板下方的元器件进行互连，其相对于设置焊球的互连距离较短，有利于减少基板本身厚度；另一方面以便于形成上下延伸的散热通道,有利于顶部元器件向底部散热。所述步骤C的设置，便于形成底部基板的线路结构，可根据要求设计多层结构，实现线路层之间的互连。步骤D的设置，便于蚀刻去除铜箔层,以便于形成线路层。步骤E的设置,便于形成阻焊层和镍金层，以便于该被焊接的部分能够被焊锡连接，对不该被焊接的部分起到绝缘保护的作用。
5、本案封装结构的高散热基板结构是一个整体，封装时只需要准备一种基板，即可在基板结构上直接封装顶部元器件或者底部元器件，减小加工步骤，其封装较方便。所述的高散热基板结构的设置，一方面便于利用设置在其中的散热芯板的性能，便于堆叠连接在其上表面的大功率芯片的散热，其具有良好的散热效果，使大功率芯片产生的热量能够及时散出，有利于保证大功率芯片的正常使用；另一方面便于利用设置在其中的上下延伸的若干个导电通孔，形成上下延伸的散热通道，有利于提高散热效果；且导电通孔还可以实现顶部元器件与底部元器件的互连，替代焊接球互连，有利于减小互连距离和互连节距，可减小堆叠厚度和封装体积。所述塑封层的设置，便于对顶部元器件起到绝缘保护的作用。所述外接焊球的设置，以便于与外部元器件/外部装置连接。
附图说明
图1是本案高散热基板结构的剖面示意图。
图2A是包括有散热芯板、顶部基板、半固化片的结构示意图。
图2B至图2L是形成本案高散热基板结构的过程剖面示意图。
图3是本案的一种高散热基板结构的制作方法的流程图。
图4是本案的一种封装结构的剖面示意图。
具体实施方式
以下通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：
如图1和图2B所示，一种高散热基板结构，包括有：
散热芯板000，其内部设有上下延伸的若干个导电通孔1；
顶部基板100，包括有三层线路，其最底层线路与导电通孔1的顶部连接，其最顶层线路为第一外线路层101；
底部基板200，包括有两层线路，其最顶层线路与导电通孔1的底部连接，其最底层线路为第二外线路层201。
如上所述，本案高散热基板结构的所述散热芯板000的设置，能够起到支撑和散热的作用，以便于能够对后续封装在其顶部的大功率元器件起到良好的散热作用，有利于保证大功率元器件的正常使用。所述散热芯板000的导电通孔1的设置，一方面以便于形成从顶部到底部的散热通道，有利于提高散热效果；另一方面便于实现顶部基板100与底部基板200的互连，与现有技术相比，其顶部基板100和底部基板200之间不安放芯片，散热芯板000厚度最小可以做到30微米，大大降低了互连的厚度，有利于减小后续基于高散热基板结构形成的堆叠封装体的封装厚度；而且导电通孔1在高温熔融下变形较小，使其可以设计较小的节距也不会造成短路，以便于减小互连节距，有利于减小高散热基板结构/所述堆叠封装体的体积。所述顶部基板100、底部基板200的设置，以便于后续封装时能够堆叠连接有顶部元器件和底部元器件，有利于实现堆叠封装结构。
由上所述，所述散热芯板000由铜制作而成，所述导电通孔1内部填充的导电材料为铜；如图1所示，所述散热芯板000和导电通孔1之间设有树脂层120；所述第一外线路层101覆盖有第一阻焊层1010，所述第二外线路层201覆盖有第二阻焊层2010。具体实施时，所述散热芯板000也可以由镍或其他具有较好导热能力的材料制作而成；所述导电通孔1的形成过程如下：在散热芯板000上机械加工形成较大的第一盲孔11(如图2D)，再在内部填充树脂12(如图2E)并固化，然后在树脂12内加工形成较小的第二盲孔13(如图2F)，最后在较小的第二盲孔13中填铜，使得第二盲孔13内壁覆盖有一层树脂层120且使顶部的铜和底部的铜裸露在外，形成所述导电通孔1。
如上所述，所述散热芯板000材料为铜的设置，以便于具有良好的导热能力，使高散热基板结构具有良好的散热效果。所述导电通孔1内部填充铜的设置，以便于利用铜良好的导电和导热能力，保证导电的同时还能够散热。所述树脂层120的设置，以便于起到绝缘作用。所述阻焊层的设置，以便于对同层线路起到绝缘保护的作用，防止不该被焊接的部分被焊锡连接。
如图1、图2A所示，具体实施时，所述顶部基板100中部设有第一通槽21，所述散热芯板000呈凸字形，所述散热芯板000包括有凸起部001和支撑部002，凸起部001的上端面与所述第一通槽21两侧壁形成供芯片放置的凹槽3。
如上所述，所述散热芯板000呈凸字形的设置，一方面便于形成上短下长的结构，以便于使底部具有较大的散热体积而使顶部产生热量能够更容易向底部散出，有利于满足顶部封装大功率元器件的需求。所述凸起部001的设置，便于与第一通槽21形成供芯片放置的凹槽3，以便于能够充分利用第一通槽21的空间，减少堆叠厚度。所述支撑部002的设置，以便于起到支撑作用。所述凹槽3的设置，一方面以便于后续放置其中的芯片能够与散热芯板000贴合，有利于芯片散热；另一方面以便于与后续放置其中的芯片的大小配合设置，可以降低封装高度。具体实施时，所述凸起部001和支撑部002可以根据芯片的厚度来选择，使所述第一通槽21的高度大于凸起部001的高度，形成与芯片大小匹配的凹槽3。
如图1所示，所述第一外线路层101与导电通孔1的顶部之间从上往下依次设有第一内线路层102、第二内线路层103，导电通孔1的底部与第二外线路层201之间设有第三内线路层202，第一内线路层102与第二内线路层103之间设有第一介质层104，第一外线路层101与第一内线路层102之间设有第二介质层105，第二外线路层201与第三内线路层202设有第三介质层203，导电通孔1的顶部与第二内线路层103之间设有第四介质层301，导电通孔1的底部与第三内线路层202之间设有第五介质层204。如此，以便于保持线路及各层之间的绝缘性。
如图2B至图2L以及图3所示，一种高散热基板结构的制作方法，包括如下步骤：
A、提供一散热芯板000，将半固化片300、顶部基板100依次层叠在散热芯板000上表面并进行真空压合，所述顶部基板100上表面设有基材铜箔层5；
B、在散热芯板000下表面开设若干个与顶部基板100的图形层焊盘位置对应并连通的上下延伸的第一盲孔11，在第一盲孔11内填充树脂12，在固化后的树脂12内开设若干个小于第一盲孔11的第二盲孔13并在其中填充铜，使得第二盲孔13内壁覆盖有一层树脂层120且使顶部的铜和底部的铜裸露在外，形成若干个上下延伸的导电通孔1，裸露在外的导电通孔1顶部供后续安装在顶部的元器件连接、裸露在外的导电通孔1底部供后续安装在底部的元器件连接；
C、将第五介质层204、第一铜箔层111依次层叠在散热芯板000下表面和导电通孔1底部并进行真空压合,在第五介质层204和第一铜箔层111之间开设若干个第三盲孔14并在其中填铜,在已填铜的第三盲孔14上进行金属化形成第三内线路图形2021，已填铜的第三盲孔14与第三内线路图形2021组成第三内线路层202；将第三介质层203、第二铜箔层112依次层叠在第三内线路层202下表面并进行真空压合,在第三介质层203和第二铜箔层112之间开设若干个第四盲孔15并在其中填铜,在已填铜的第四盲孔15上进行金属化形成第二外线路图形2012，已填铜的第四盲孔15与第二外线路图形2012组成第二外线路层201。
D、将基材铜箔层5和第二铜箔层112蚀刻去除，形成第一外线路层101和第二外线路层201；
E、在第一外线路层101需要外接电路的部分的表面镀第一镍金层1011，其余无需外接电路部分的表面覆盖第一阻焊层1010；在第二外线路层201需要外接电路的部分的表面镀第二镍金层2011，其余无需外接电路部分的表面覆盖第二阻焊层2010。
如上所述，本案高散热基板结构的制作方法的步骤A的设置，便于形成包含有散热芯板000的基板结构，以便于后续放置在高散热基板上的顶部元器件能够更好的将热量散出，散热效果好，可放置大功率的元器件在其上。所述步骤B的设置，便于形成导电通孔1，一方面以便于将放置在散热芯板000上方的元器件和放置在散热芯板000下方的元器件进行互连，其相对于设置焊球的互连距离较短，有利于减少基板本身厚度；另一方面以便于形成上下延伸的散热通道,有利于顶部元器件向底部散热。所述步骤C的设置，便于形成底部基板200的线路结构，可根据要求设计多层结构，实现线路层之间的互连。步骤D的设置，便于蚀刻去除铜箔层,以便于形成线路层。步骤E的设置,便于形成阻焊层和镍金层，以便于该被焊接的部分能够被焊锡连接，对不该被焊接的部分起到绝缘保护的作用。具体实施时，整个基板采用差分蚀刻方法进行蚀刻；所述树脂层120的厚度大于20微米。
如图2A所示，具体实施时，在步骤A之前还包括有如下步骤：
在所述顶部基板100中部形成第一通槽21，在所述半固化片300形成与第一通槽21位置对应的第二通槽22，在所述散热芯板000形成与所述第一通槽21配合设置的凸起部001。如此，以便于形成供芯片放置的凹槽3。
如图2L所示，具体实施时，所述第二外线路层201的部分线路做露铜处理，露铜处理部分无需镀第二镍金层2011。如此，以便于在第二外线路层201形成外露的导电部，有利于后续与底部元器件/芯片互连，可实现底部堆叠。
如图1、图4所示，一种封装结构，包括有高散热基板结构、分别堆叠连接在所述高散热基板结构上表面的三个顶部元器件、覆盖在高散热基板结构上表面的塑封层400、连接在高散热基板结构的下表面的外接焊球600、连接在高散热基板结构的下表面并封装于所述外接焊球之间的底部元器件，所述塑封层400用于将三个顶部元器件塑封起来；其中，三个顶部元器件分别为堆叠连接在所述高散热基板结构上表面的大功率芯片401、第一倒装芯片402、第二倒装芯片403。
本案封装结构的高散热基板结构是一个整体，封装时只需要准备一种基板，即可在基板结构上直接封装顶部元器件或者底部元器件，减小加工步骤，其封装较方便。所述的高散热基板结构的设置，一方面便于利用设置在其中的散热芯板000的性能，便于堆叠连接在其上表面的大功率芯片401的散热，其具有良好的散热效果，使大功率芯片401产生的热量能够及时散出，有利于保证大功率芯片401的正常使用；另一方面便于利用设置在其中的上下延伸的若干个导电通孔1，形成上下延伸的散热通道，有利于提高散热效果；且导电通孔1还可以实现顶部元器件与底部元器件的互连，替代焊接球互连，有利于减小互连距离和互连节距，可减小堆叠厚度和封装体积。所述塑封层400的设置，便于对顶部元器件起到绝缘保护的作用。所述外接焊球600的设置，以便于与外部元器件/外部装置连接。
如图4所示，所述底部元器件为第三倒装芯片500，所述外接焊球600能够避让所述第三倒装芯片500并与底部基板200下表面形成供第三倒装芯片500放置其中的空间。如此，便于根据底部元器件的形状来设置外接焊球600，以便于充分利用底部的空间，减少堆叠厚度。具体实施时，外接焊球600高度高于底部元器件的厚度。
如图4所示，具体实施时，所述大功率芯片401贴装在所述散热芯板上并通过引线404与所述顶部基板100上表面连接。如此，一方面便于与高散热基板结构的散热芯板000贴合，以便于大功率芯片401能够充分散热；另一方面便于通过引线404与顶部基板100互连。
如上所述，本案实施例所描述的顶部基板100具有3层导电线路，底部基板200具有2层导电线路。本发明可以制作的堆叠封装基板可以按照芯片封装的实际需求设计成任意导电线路层结构。本案实施例所描述的的第一倒装芯片402、第二倒装芯片403、第三倒装芯片500的底部以及封装结构中的其余小间隙都设有填充胶层700，能够起到良好的密封作用。
如上所述，本案保护的是一种高散热基板结构及其制作方法、一种封装结构，一切与本案相同或相近似的技术方案都应示为落入本案的保护范围内。

Claims (10)

1.一种高散热基板结构，其特征在于包括有：
散热芯板，其内部设有上下延伸的若干个导电通孔；
顶部基板，包括至少两层线路，其最底层线路与导电通孔的顶部连接，其最顶层线路为第一外线路层；
底部基板，包括至少两层线路，其最顶层线路与导电通孔的底部连接，其最底层线路为第二外线路层。
2.根据权利要求1所述的一种高散热基板结构，其特征在于所述散热芯板由铜制作而成，所述导电通孔内部填充的导电材料为铜，所述散热芯板和导电通孔之间设有树脂层，所述第一外线路层、第二外线路层覆盖有阻焊层。
3.根据权利要求1或2所述的一种高散热基板结构，其特征在于所述顶部基板的中部设有第一通槽，所述散热芯板呈凸字形，所述散热芯板包括有凸起部和支撑部，所述凸起部的上端面与第一通槽两侧壁形成供芯片放置的凹槽。
4.根据权利要求1所述的一种高散热基板结构，其特征在于所述第一外线路层与导电通孔的顶部之间、导电通孔的底部与第二外线路层之间设有一层或多层内线路层，相邻内线路层之间、第一外线路层与内线路层之间、第二外线路层与内线路层之间、最靠近导电通孔顶部的内线路层与导电通孔的顶部之间、最靠近导电通孔底部的内线路层与导电通孔的顶部之间设有介质层。
5.一种高散热基板结构的制作方法，其特征在于包括如下步骤：
A、提供一散热芯板，将半固化片、顶部基板依次层叠在散热芯板上表面并进行真空压合，所述顶部基板上表面设有基材铜箔层；
B、在散热芯板下表面开设若干个与顶部基板的图形层焊盘位置对应并连通的上下延伸的第一盲孔，在第一盲孔内填充树脂，在固化后的树脂内开设若干个小于第一盲孔的第二盲孔并在其中填充铜，形成若干个上下延伸的导电通孔；
C、将介质层、铜箔层依次层叠在散热芯板下表面和导电通孔底部并进行真空压合，在介质层和铜箔层之间开设若干个第三盲孔并在其中填铜，在已填铜的第三盲孔上进行金属化形成线路图形，所述已填铜的第三盲孔与所述线路图形组成一层线路，至少形成一层线路；
D、将基材铜箔层和步骤C中位于最下层的铜箔层蚀刻去除，形成第一外线路层和第二外线路层；
E、在第一外线路层、第二外线路层需要外接电路的部分的表面镀镍金层，其余无需外接电路部分的表面覆盖阻焊层。
6.根据权利要求5所述的一种高散热基板结构的制作方法，其特征在于在步骤A之前还包括有如下步骤:
在所述顶部基板中部形成第一通槽，在所述半固化片形成与第一通槽位置对应的第二通槽，在所述散热芯板形成与所述第一通槽配合设置的凸起部。
7.根据权利要求5所述的一种高散热基板结构的制作方法，其特征在于所述第二外线路层的部分线路做露铜处理，露铜处理部分无需镀镍金层。
8.一种封装结构，其特征在于包括：
权利要求1-4中任一项权利要求所述的高散热基板结构；
一个或多个顶部元器件，堆叠连接在所述高散热基板结构上表面，其中一个顶部元器件为大功率芯片；
塑封层，覆盖在高散热基板结构上表面，用于将一个或多个顶部元器件塑封起来；
外接焊球，连接在高散热基板结构的下表面；
底部元器件，连接在高散热基板结构的下表面并封装于所述外接焊球之间。
9.根据权利要求8所述的封装结构，其特征在于所述底部元器件为倒装芯片，所述外接焊球能够避让所述倒装芯片并与底部基板下表面形成供底部封装体放置其中的空间。
10.根据权利要求8所述的封装结构，其特征在于所述大功率芯片贴装在所述散热芯板上并通过引线与所述顶部基板上表面连接。
CN202211564750.2A 2022-12-07 2022-12-07 一种高散热基板结构及其制作方法、一种封装结构 Pending CN116053223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211564750.2A CN116053223A (zh) 2022-12-07 2022-12-07 一种高散热基板结构及其制作方法、一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211564750.2A CN116053223A (zh) 2022-12-07 2022-12-07 一种高散热基板结构及其制作方法、一种封装结构

Publications (1)

Publication Number Publication Date
CN116053223A true CN116053223A (zh) 2023-05-02

Family

ID=86124483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211564750.2A Pending CN116053223A (zh) 2022-12-07 2022-12-07 一种高散热基板结构及其制作方法、一种封装结构

Country Status (1)

Country Link
CN (1) CN116053223A (zh)

Similar Documents

Publication Publication Date Title
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US7485489B2 (en) Electronics circuit manufacture
US9142473B2 (en) Stacked type power device module
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20140054080A1 (en) Wiring board and manufacturing method of wiring board
JP4730426B2 (ja) 実装基板及び半導体モジュール
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JPH07169872A (ja) 半導体装置及びその製造方法
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
JP2004064043A (ja) 半導体パッケージング装置
JP3610661B2 (ja) 三次元積層モジュール
US8957516B2 (en) Low cost and high performance flip chip package
JP2006165320A (ja) 半導体積層モジュールとその製造方法
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
JP2010093292A (ja) 回路装置
TWI506758B (zh) 層疊封裝結構及其製作方法
TW201415603A (zh) 連接基板及層疊封裝結構
JP3944898B2 (ja) 半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN219163385U (zh) 一种高散热基板结构、一种封装结构
CN116053223A (zh) 一种高散热基板结构及其制作方法、一种封装结构
KR100988511B1 (ko) 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination