JP2007258281A - フレキシブル配線基板およびその接続構造 - Google Patents

フレキシブル配線基板およびその接続構造 Download PDF

Info

Publication number
JP2007258281A
JP2007258281A JP2006077793A JP2006077793A JP2007258281A JP 2007258281 A JP2007258281 A JP 2007258281A JP 2006077793 A JP2006077793 A JP 2006077793A JP 2006077793 A JP2006077793 A JP 2006077793A JP 2007258281 A JP2007258281 A JP 2007258281A
Authority
JP
Japan
Prior art keywords
wiring pattern
protruding electrode
opening
wiring board
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006077793A
Other languages
English (en)
Inventor
Katsuyuki Naito
克幸 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006077793A priority Critical patent/JP2007258281A/ja
Publication of JP2007258281A publication Critical patent/JP2007258281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線パターンの抵抗が低く、半導体チップと良好に電気的に接続することができるフレキシブル配線基板を実現する。
【解決手段】本発明のフレキシブル配線基板1は、フレキシブル基板2上に幅広配線パターン16が形成され、幅広配線パターン16は、開口部7を備えている。このため、フレキシブル配線基板1上に、突起電極12を備えた半導体チップ11を電気的に接続する場合、突起電極12の一部を開口部7に位置するように接続することにより、その接続状態を、開口部7を介して、フレキシブル配線基板1の裏面側から目視で確認することができる。
【選択図】図6

Description

本発明は、フレキシブル配線基板および該フレキシブル配線基板上に半導体チップを接続した接続構造に関するものである。
現在、TVやPC用モニターを始め、携帯電話に至る様々な分野で液晶表示装置が採用されている。近年、液晶表示装置に対して、より一層の高精細および高出力化が要求されている。このため、液晶表示装置の表示機能を制御する液晶ドライバの多出力化に拍車がかかっており、用いられる半導体チップの微細化・小型化が更に進んでいる。このような流れの中で、容易に多端子を結線することができ、製品の小型化を図ることができることから、フレキシブル配線基板を用いた液晶ドライバが多く用いられている。
上記液晶ドライバは、フレキシブル配線基板上に設けられた配線パターン上に、ドライバチップである半導体チップを電気的に接続した構造を有している。上記半導体チップの底面には、外部出力端子として突起電極が設けられており、該突起電極と上記配線パターンとの電気的接続を介して半導体チップとフレキシブル配線基板とは接続されている。
上述したように、近年、液晶ドライバが多出力化しているため、配線パターンにおける電圧は高くなり、配線パターンにかかる負荷が大きくなっている。このため、配線パターンへの負荷を極力抑制するため、配線パターンの抵抗を低くする必要がある。
また、フレキシブル配線基板は、上記液晶ドライバのみならず、プリンタドライバとしても用いられている。プリンタドライバでは、信号源となる半導体チップと出力先であるプリンタヘッドの多端子とをフレキシブル配線基板上で結線した構成を有している。
フレキシブル配線基板をプリンタドライバとして用いる場合、圧電素子であるプリンタヘッドへ電力を供給するため、液晶ドライバとして用いる場合と比べて、配線パターンにおける電圧は高い。このため、配線パターンにかかる負荷は大きく、液晶ドライバの場合と同様に、配線パターンの抵抗を低くする必要がある。
配線パターンの抵抗を調整する方法としては、電圧が高くなる箇所の特定の配線パターンの幅を変化させることが一般的に行われている(例えば、特許文献1参照)。
特許文献1では、画像品位を向上させる目的で、液晶ディスプレイの引き出し配線の幅などを調整することにより、配線の抵抗を均一にすることが開示されている。
特開平8−76136号公報(1996年3月22日公開)
しかしながら、上記従来の構成では、抵抗を下げるために配線パターンの幅を広げると、突起電極と配線パターンとの電気的接続の信頼性が悪化するという問題を生じる。
具体的には、突起電極の幅よりも配線パターンの幅を広くして配線パターンの抵抗を低下させた場合、配線パターンが、配線パターンと突起電極との電気的接続部分を隠してしまうため、フレキシブル配線基板の裏面(配線パターンが形成された面とは反対側の面)側から、配線パターンと突起電極との接続状態を目視で確認することができない。このため、配線パターンと突起電極との電気的接続にバラツキが生じ易くなる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パターンの抵抗が低く、半導体チップと良好に電気的に接続することができるフレキシブル配線基板および該フレキシブル配線基板と半導体チップとが電気的に接続した接続構造を実現することにある。
本発明に係るフレキシブル配線基板は、上記課題を解決するために、フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板であって、配線パターンは、開口部を備えていることを特徴としている。
上記構成によれば、配線パターンは開口部を備えているため、フレキシブル配線基板上に、突起電極を備えた半導体チップを電気的に接続する場合、突起電極の一部を上記開口部に位置するように接続することにより、配線パターンの幅を広げた場合であってもその接続状態を、配線パターンの開口部を介して、フレキシブル配線基板の裏面(配線パターンが形成された面とは反対側の面)側から目視で確認することができる。従って、上記構成によれば、配線パターンの抵抗が低く、半導体チップと良好に電気的に接続することができるフレキシブル配線基板を提供することができるという効果を奏する。
また、突起電極を備えた半導体チップを電気的に接続する場合、突起電極の一部を上記開口部に位置するように接続することにより、突起電極は、開口部と配線パターンとの境界領域を挟み込むようにして配線パターンに接続する。このため、突起電極は、配線パターンにおける突起電極側の面(配線パターンの上面)のみならず、その側面(配線パターンの側面)とも接続することができる。よって、突起電極をフレキシブル配線基板の配線パターン上に強固に電気的に接続することができる。従って、上記構成によれば、フレキシブル配線基板上に、半導体チップを強固に電気的に接続することができる。
また、突起電極が、開口部と配線パターンとの境界領域を挟み込むようにして接続するため、接続時において突起電極が受ける負荷が低減する。つまり、開口部に位置する突起電極の領域は圧縮されないため、突起電極が配線パターンの上面のみと接続する場合と比べて、突起電極が受ける負荷は全体として低減する。このため、突起電極を介してフレキシブル配線基板上に接続する半導体チップの接続時にかかる負荷を低減することができる。
本発明に係るフレキシブル配線基板では、上記配線パターンは、開口部を介して互いに対向する配線パターンにおける配線同士を架橋する架橋部を更に備えていることが好ましい。
上記構成によれば、配線パターンは架橋部を更に備えているため、外部接続端子として突起電極を備えた半導体チップを電気的に接続する場合、突起電極を上記架橋部に位置するように接続することにより、突起電極は、架橋部を挟み込むようにして配線パターンに接続する。突起電極は、架橋部における突起電極側の面(架橋部の上面)のみならず、その両側面(架橋部の両側面)とも電気的に接続することができるため、突起電極をフレキシブル配線基板の配線パターン上に強固に接続することができる。従って、上記構成によれば、フレキシブル配線基板上に、半導体チップを、より強固に電気的に接続することができる。
また、突起電極が、架橋部の両側面から挟み込むようにして架橋部と接続するため、突起電極が受ける負荷はより低減する。つまり、突起電極を介してフレキシブル配線基板上に接続する半導体チップにかかる負荷をより低減することができる。
従って、上記構成によれば、半導体チップをより強固に電気的に接続することができ、半導体チップの接続時にかかる負荷をより低減することができるという更なる効果を奏する。
本発明に係るフレキシブル配線基板では、上記架橋部は、配線パターンと同一の材料からなることが好ましい。
上記構成によれば、フォトエッチングなどにより、配線パターンと同様の処理によって架橋部を形成することができるため、製造工程や製造時間を増加させることなく、架橋部を設けることができる。従って、製造コストを抑制することができるという更なる効果を奏する。
本発明に係るフレキシブル配線基板では、上記配線パターンの開口部における側面はSnメッキされていることが好ましい。
上記構成によれば、Auからなる突起電極を介して、半導体チップを接続する場合に、配線パターンの上面のみならず、開口部における配線パターンの側面においてもAu−Sn共晶合金を形成させることができるため、半導体チップをより強固に電気的に接続することができるという更なる効果を奏する。
本発明に係る接続構造は、上記課題を解決するために、フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板上に、突起電極を有する半導体チップが電気的に接続した接続構造であり、配線パターンは、開口部を備えており、突起電極は、開口部と配線パターンとの境界領域と電気的に接続していることを特徴としている。
上記構成によれば、突起電極は、開口部と配線パターンとの境界領域と電気的に接続しているため、配線パターンの幅を広げた場合であってもその接続状態を、配線パターンの開口部を介して、フレキシブル配線基板の裏面(配線パターンが形成された面とは反対側の面)側から目視で確認することができる。
従って、上記構成によれば、配線パターンの抵抗が低く、フレキシブル配線基板と半導体チップとが良好に電気的に接続した接続構造を提供することができるという効果を奏する。
また、開口部に位置する突起電極を、開口部と配線パターンとの境界領域を挟み込むようにして配線パターンと電気的に接続させることができる。このため、突起電極は、配線パターンにおける突起電極側の面(配線パターンの上面)のみならず、その側面(配線パターンの側面)とも接続することができる。よって、突起電極と配線パターンとを強固に電気的に接続することができる。従って、半導体チップをフレキシブル配線基板上に強固に電気的に接続することができる。
本発明に係る接続構造では、上記配線パターンは、開口部を介して互いに対向する配線パターンにおける配線同士を架橋する架橋部を更に備えており、突起電極は、上記架橋部と電気的に接続していることが好ましい。
上記構成によれば、配線パターンは架橋部を更に備えており、突起電極は上記架橋部と電気的に接続しているため、突起電極は、架橋部における突起電極側の面(架橋部の上面)のみならず、その両側面(架橋部の両側面)とも電気的に接続することができる。このため、突起電極は、フレキシブル配線基板とより強固に電気的に接続することができる。従って、上記構成によれば、半導体チップをフレキシブル配線基板上により強固に電気的に接続することができるという更なる効果を奏する。
本発明に係る接続構造では、上記突起電極と配線パターンとの接続状態を、フレキシブル配線基板における半導体チップとの接続する面の裏面側から目視で確認することができることが好ましい。
上記構成によれば、突起電極と配線パターンとを良好に電気的に接続することができる。
本発明に係る接続構造では、上記架橋部の幅は、上記突起電極の幅よりも小さいことが好ましい。
上記構成によれば、突起電極における架橋部の両側面と接触する割合が多くなるため、突起電極は、フレキシブル配線基板とより強固に接続する。従って、上記構成によれば、フレキシブル配線基板上に、半導体チップを、より強固に電気的に接続することができるという更なる効果を奏する。
本発明に係る接続構造では、上記突起電極と上記配線パターンとは、Au−Sn共晶合金により接続していることが好ましい。
上記構成によれば、インナーリードボンディング(ILB)などに一般的に使用されているAu−Sn共晶合金により接続構造を形成することができるため、より簡便に、低コストで接続構造を形成することができるという更なる効果を奏する。
本発明に係る接続構造では、上記突起電極は、上記配線パターンの開口部における側面と電気的に接続していることが好ましい。
上記構成によれば、突起電極は、フレキシブル配線基板とより強固に電気的に接続することができるため、フレキシブル配線基板上に、半導体チップを、より強固に電気的に接続することができる。
本発明に係る接続構造では、上記架橋部は、フレキシブル基板に埋没していることが好ましい。
上記構成によれば、架橋部との接続により突起電極が受ける負荷が緩和されるため、突起電極を介してフレキシブル配線基板上に半導体チップを接続する際における半導体チップにかかる負荷をより低減することができるという更なる効果を奏する。
本発明に係るフレキシブル配線基板は、以上のように、フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板であって、配線パターンは、開口部を備えていることを特徴としている。
このため、配線パターンの抵抗が低く、半導体チップと良好に電気的に接続することができるフレキシブル配線基板を提供することができるという効果を奏する。
また、本発明に係る接続構造は、以上のように、フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板上に、突起電極を有する半導体チップが電気的に接続した接続構造であり、配線パターンは、開口部を備えており、突起電極は、開口部と配線パターンとの境界領域と電気的に接続していることを特徴としている。
このため、配線パターンの抵抗が低く、半導体チップと良好に電気的に接続した接続構造を提供することができるという効果を奏する。
〔実施の形態1〕
本発明の一実施形態について図1〜図9に基づいて説明すると以下の通りである。
図1は、本実施の形態に係るフレキシブル配線基板の概略構成を示す斜視図である。また、図2は、図1におけるデバイスホールの概略構成を示す平面図である。また、図3は、図2における開口部の概略構成を示す平面図である。
図1に示すように、本実施の形態に係るフレキシブル配線基板1は、フレキシブル基板2上に配線パターン6が形成されている。上記フレキシブル配線基板1では、配線パターン6を外部環境から保護するため、他の電子部品との接続を成す電極や端子(例えば、入力アウターリード9、出力アウターリード10、インナーリード4(図2参照))以外の配線パターン6の領域は、ソルダーレジスト3で覆われている。このため、フレキシブル配線基板1の中央部では、半導体チップとの接続端子であるインナーリード4(図2参照)を露出させるため、ソルダーレジスト3は開口され、デバイスホール5が形成されている。また、フレキシブル配線基板1の端部では、入力アウターリード9がソルダーレジスト3から露出して設けられ、入力アウターリード9が設けられた端部と対向する端部には、出力アウターリード10がソルダーレジスト3から露出して設けられている。
図2に示すように、デバイスホール5では、デバイスホール5を横切るようにして、幅広配線パターン(配線パターン)16が設けられ、幅広配線パターン16とソルダーレジスト3との境界付近からデバイスホール5の内側に向かってインナーリード4が露出して設けられている。
上記幅広配線パターン16には、開口部7が設けられており、また、図3に示すように、開口部7を介して互いに対向する配線パターンにおける幅広配線パターン16同士を架橋する架橋部8が設けられている。本実施の形態では、幅広配線パターン16は開口部7を備えているため、幅広配線パターン16の抵抗を高めることなく、フレキシブル配線基板1上に半導体チップを良好に電気的に接続することができる。以下、図4〜9を用いて、Au−Sn共晶合金接続により、フレキシブル配線基板1上に半導体チップを電気的に接続した構造(以下、接続構造と記す)について詳細に説明する。
尚、開口部7は、フレキシブル基板2は貫通せず、配線パターン6(幅広配線パターン16)のみを貫通して形成されている。つまり、配線パターン6(幅広配線パターン16)のみを開口して設けられている。また、言い換えれば、開口部7とは、フレキシブル基板2上における配線パターン6を構成する配線によって囲まれた領域のことである。
図4は、本実施の形態に係る接続構造の概略構成を示す斜視図であり、図5は、図4におけるA−A’線矢視断面図であり、図6は、図4の接続構造における幅広配線パターン16と突起電極との接続状態を示す断面図である。また、図7は、幅広配線パターン16に開口部を設けない場合における幅広パターンと突起電極との接続状態を示す断面図である。また、図8は、フレキシブル配線基板1の裏面側から見た場合の図4の接続構造における開口部7の概略構成を示す平面図であり、図9は、図8におけるB−B’線矢視断面図である。
図4に示すように、本実施の形態に係る接続構造20は、フレキシブル配線基板1上に半導体チップ11が搭載された構造を有する。半導体チップ11は、図5に示すように、その底面に突起電極12を備えており、突起電極12と幅広配線パターン16との接続を介してフレキシブル配線基板1と電気的に接続している。デバイスホール5と半導体チップ11との間のソルダーレジスト3に被覆されていない領域は、樹脂15によって保護されている。
突起電極12と幅広配線パターン16とは、Au−Sn共晶合金により電気的に接続されている。具体的には、Snメッキを施した幅広配線パターン16上に、金(Au)からなる突起電極12を熱圧着することにより、Au−Sn共晶合金を形成し、突起電極12と幅広配線パターン16とを電気的に接続している。
本実施の形態に係る接続構造20は、例えば、フレキシブル配線基板1上の配線パターン6(インナーリード4および幅広配線パターン16)と半導体チップ11とをAu−Sn共晶合金により電気的に接続し、ソルダーレジスト3が被覆していないデバイスホール5(図1参照)における配線パターン6(インナーリード4および幅広配線パターン16)の領域に、樹脂15を塗布し、キュアにて樹脂15を硬化させることにより作製することができる。尚、半導体チップ11とインナーリード4との接続と同時に、半導体チップ11と幅広配線パターン16との接続を行ってもよいし、それぞれ別々に行ってもよい。
本実施の形態に係る接続構造20では、幅広配線パターン16が開口部7を備えているため、図6に示すように、突起電極12の一部を開口部7上に位置するように接続することにより、開口部7上に突起電極12の一部が露出する。このため、幅広配線パターン16と突起電極12との接続状態を、フレキシブル配線基板1の裏面(幅広配線パターン16が形成された面とは反対側の面)側から目視で確認することができる。具体的には、図8に示すように、突起電極12の一部が開口部7に露出するため、突起電極12の先端(トップ面)と幅広配線パターン16の上面(突起電極12側の面)および側面との間に形成したAu−Sn共晶合金13の状態を目視で確認することができる。また、露出した突起電極12の形状を目視で観察することによって、突起電極12が幅広配線パターン16に接触している度合いについて目視で確認することができる。
特に、本実施の形態のようにAu−Sn共晶合金接続により、半導体チップ11と幅広配線パターン16とを電気的に接続する場合では、(a)Au−Sn共晶合金の状態、および(b)半導体チップ11の突起電極12と幅広配線パターン16との食い込み量(突起電極12における幅広配線パターン16の側面との接触した面積の割合)が重要な評価項目となる。このため、幅広配線パターン16が開口部7を有していないため、幅広配線パターン16と突起電極12との接続状態を目視で確認することができない従来技術の構成と比べて、本実施の形態の接続構造20では、上述したように、(a)Au−Sn共晶合金の状態、および(b)半導体チップ11の突起電極12と幅広配線パターン16との食い込み量、つまり、突起電極12が幅広配線パターン16に接触している度合いについて目視で確認することができる。このため、幅広配線パターン16の抵抗を高めることなく、半導体チップ11と幅広配線パターン16とを良好に電気的に接続させることができる。
また、突起電極12の一部を上記開口部7に位置するように接触させることにより、開口部7に位置する突起電極12を、図6に示すように、開口部7と架橋部8(幅広配線パターン16)との境界領域を挟み込むようにして架橋部8と電気的に接続させることができる。突起電極12は、架橋部8における突起電極12側の面(架橋部8の上面)のみならず、その側面(架橋部8の側面)とも接続することができるため、突起電極12は、アンカー効果により、架橋部8と強固に電気的に接続することができる。従って、本実施の形態に係るフレキシブル配線基板1を用いることで、フレキシブル配線基板1上に、半導体チップ11を、強固に電気的に接続することができる。
更には、突起電極12が、開口部7と架橋部8(幅広配線パターン16)との境界領域を挟み込むようにして接続するため、突起電極12が受ける負荷が低減する。つまり、突起電極12と架橋部8との接続時に、開口部7に位置する突起電極12の領域は圧縮されないため、突起電極12が架橋部8の上面のみと電気的に接続する場合と比べて、突起電極12が受ける負荷は全体として低減する。このため、突起電極12を介してフレキシブル配線基板1上に接続する半導体チップ11にかかる負荷は低減する。
言い換えれば、開口部7と架橋部8(幅広配線パターン16)との境界領域を挟み込むようにして成される突起電極12と架橋部8との接続は、半導体チップ11を架橋部8に接続する際に、半導体チップ11にかかる圧力を緩衝するように作用する。このため、半導体チップ11のパッド下積層構造へのダメージを抑制することができる。
また、半導体チップ11を、幅広配線パターン16およびインナーリード4と一括で接続する場合、Snメッキの供給量をインナーリード4に合わせると、幅広配線パターン16では配線の幅が広いためSnが過剰にメッキされ易くなり、Au−Sn共晶合金が過剰に形成される。また、Snメッキの厚さや接続温度などが過剰な接続条件となった場合にも、形成されるAu−Sn共晶合金の量が過多となる。このような場合では、半導体チップ11の保護膜が不十分であると、液相のAu−Sn共晶合金が半導体チップ11の表面に流れ、ショート不良を引き起こす不具合が生じる。しかしながら、本実施の形態に係るフレキシブル配線基板1では、幅広配線パターン16に開口部7を設けているため、過剰の液相のAu−Sn共晶合金は、半導体チップ11の表面には流れて行かず、開口部7の側面に広がる。従って、本実施の形態に係る接続構造20では、半導体チップ11のショート不良などの不具合を抑制することができる。
図7に示すように、従来の幅広配線パターン16’を設けたフレキシブル配線基板上では、突起電極12を備えた半導体チップ11を電気的に接続する場合、突起電極12が幅広配線パターン16’によって隠れてしまうため、フレキシブル配線基板1の裏面側から、突起電極12の先端(トップ面)と幅広配線パターン16’の上面(突起電極12側の面)との間に形成したAu−Sn共晶合金の状態を目視で確認することができない。また、幅広配線パターン16’には開口部がないため、突起電極12は幅広配線パターン16’の上面とのみ接触して接続する。このため、フレキシブル配線基板と半導体チップ11との接続強度は不十分である。更には、突起電極12は幅広配線パターン16’の上面とのみ接触して接続するため、接続時における半導体チップ11にかかる負荷は大きく、接続時に半導体チップ11が破壊する恐れがある。
本実施の形態に係るフレキシブル配線基板1におけるフレキシブル基板2の材質としては、裏面側から開口部7を介して突起電極12を目視により確認できれば特には限定されず、従来公知の材料を用いることができる。具体的には、ポリイミド、ポリエステルなどが挙げられ、加工性、耐熱性、耐溶剤性および絶縁性に優れているため、ポリイミドがより好ましい。また、フレキシブル基板2の厚さは特には限定されず、例えば47μmとすることができる。
フレキシブル配線基板1の裏面側から、フレキシブル基板2を透過して、Au−Sn共晶合金の状態の確認を良好に行うことができるため、カプトン(登録商標)EN(東レデュポン製)を採用した、(株)住友金属鉱山社製の商品名「エスパーフレックス」を用いることがより好ましい。
幅広配線パターン16などの配線パターン6の材質としては、特には限定されず、従来公知の材料を用いることができる。具体的には、銅(Cu)などが挙げられる。配線パターン6の厚さは、特には限定されず、例えば8μmに設定される。配線パターン6は、例えば、電解メッキなどにより形成することができる。また、配線パターン6の材質が銅(Cu)である場合、フレキシブル基板2と配線パターン6との間に、銅(Cu)の電解メッキのため、NiCr合金層(例えば、厚さ30nm)を設けてもかまわない。
幅広配線パターン16の幅は、フレキシブル基板2の種類や、取り扱う電流の大きさなどにより適宜選択され、例えば、フレキシブル基板2として、厚さが8μmのCuパターンを有する(株)住友金属鉱山社製の商品名「エスパーフレックス」を用い、約1Aの電流を扱う場合では、200μmに設定することができる。
開口部7の形状は、幅広配線パターン16と突起電極12との接続状態が目視で確認できれば特には限定されず、円形であっても多角形であってもかまわない。また多角形である場合、角が丸まっていても(角にRを有していても)かまわない。更には、接続される突起電極12一箇所あたりの開口部7は何箇所であってもかまわない。
開口部7の幅w(架橋部8を取り除いた場合における開口部7の中心を通る一端から他端までの距離)は特には限定されないが、図8に示すように、架橋部8を備えている場合では、接続した突起電極12の幅f(開口部7の開口面と平行な方向における突起電極12の中心を通る一端から他端までの距離)よりも大きいことが好ましい。接続する突起電極12の幅fよりも開口部7の幅wが大きいことにより、架橋部8によって遮蔽される部分以外の突起電極12の部分を、開口部7から完全に露出させることができる。このため、幅広配線パターン16と突起電極12との接続状態の目視による確認を良好に行うことができる。
架橋部8の材質としては、特には限定されず、幅広配線パターン16に用いられる上述した従来公知の材料を用いることができる。また、幅広配線パターン16と架橋部8とは材質が同じであってもよく、異なっていてもよい。
但し、幅広配線パターン16と架橋部8との材質が同じである場合には、上記架橋部8は幅広配線パターン16と一体化することになる。つまり、2つの開口部7を近接して設けることにより架橋部8を形成することができるため、通常のフレキシブル配線基板の製造工程(テープ作製工程)で用いられる配線パターンのフォトエッチング工程により架橋部8を形成することができる。従って、製造工程や製造時間を増加させることなく、架橋部を設けることができるため、製造コストを抑制することができる。
架橋部8の幅d(架橋する方向に対して直行する方向における幅)は、図8に示すように、開口部7から突起電極12が露出するように、突起電極12の幅fよりも小さければ特には限定されず、例えば、突起電極12の幅fの1/4以上1/2以下の範囲内に設定することができる。また、架橋部8は厚さ方向(架橋部8の幅dの方向および架橋部8の架橋する方向に対して垂直の方向)における幅k(図6参照)が均一である必要はなく、例えば、フレキシブル基板2と接する面から架橋部8の表面側に向かって幅を狭くして、架橋部8の形状を断面が三角形となるような形状としてもかまわない。架橋部8をこのような形状にすることによって、架橋部8の強度を低下させることなく、突起電極12と架橋部8の側面との接触面積を最大化させることができる。従って、突起電極12を幅広配線パターン16とより強固に接続させることが可能となる。
尚、本実施の形態では、開口部7は、縦100μm横60μmの4つの角が丸まった長方形であり、幅20μmの架橋部8によって、縦100μm横20μmの大きさが同じ2つの長方形に分断するように架橋されている。
突起電極12の材質は、特には限定されず、従来公知の材料を用いることができる。具体的にはハンダや金(Au)などが挙げられる。突起電極12の材質が、本実施の形態のように金(Au)である場合、突起電極12は幅広配線パターン16とAu−Sn共晶合金接続により電気的に接続することができ、この場合には、幅広配線パターン16の表面はSnメッキされる。
突起電極12の材質が本実施の形態のように金(Au)である場合、架橋部8(幅広配線パターン16)の開口部7における側面はSnメッキされていることが好ましい。これにより、フレキシブル配線基板1と半導体チップ11とを接続する場合に、架橋部8(幅広配線パターン16)の上面のみならず、架橋部8の側面においてもAu−Sn共晶合金を形成させることができるため、半導体チップ11をより強固に電気的に接続することができる。
本実施の形態に係る接続構造20では、図9に示すように、架橋部8は、突起電極12との接続前と比べて長さ(架橋方向における幅)が伸びていることが好ましい。言い換えれば、上記架橋部8は、フレキシブル基板2側に埋没していることが好ましい。これにより、架橋部8との接続により突起電極12が受ける負荷が緩和されるため、突起電極12を介してフレキシブル配線基板1上に接続する半導体チップ11にかかる負荷をより低減することができる。
上記架橋部8のフレキシブル基板2側への埋没量は、突起電極12と架橋部8(幅広配線パターン16)との食い込み量(突起電極12における架橋部8の側面との接触した面積の割合)を制御することにより、調整することができる。例えば、320〜380℃の範囲内のボンディング温度で、0.0025〜0.0075g/μmの範囲内のボンディング圧力で、0.3〜0.5秒の範囲内のボンディング時間の範囲内の条件で、突起電極12と架橋部8とを接続することにより、架橋部8を、フレキシブル基板2側へ1〜2μmの範囲内で埋没させることができる。
本実施の形態に係る接続構造20は、例えば、出力アウターリード10を液晶パネル(図示せず)などのフラットパネルディスプレイ(以下、FPDと記す)に電気的に接続することにより、FPD用ドライバとして用いることができる。
このようなフレキシブル配線基板1を用いたFPD用ドライバは、(1)金(Au)突起電極を有する半導体チップ11を、配線にSnメッキしたフレキシブル配線基板1上に電気的に接続することにより、Au−Sn共晶合金接続によって全端子の一括接続を行うことが可能である、(2)FPD用ドライバより信号を受けるFPDの電極が櫛歯のように多数の電極が同一方向に延長されたFPDと同様に、櫛歯状の電極からなる出力端子を有しているため、ACF(異方性導電フィルム)によりFPDへの一括接続が可能である、(3)一般的なフォトエッチング工程により、半導体チップ11から出力アウターリード10までの配線を作製することができる、(4)FPD用ドライバをFPDに電気的に接続後、FPD用ドライバを構成するフレキシブル配線基板1を、FPDにおけるパネルエッジを基点に折り曲げることにより、ほぼ接続前のFPDの大きさを維持できる、などの有利な点を有している。つまり、フレキシブル配線基板1をFPD用ドライバとして用いる有利な点は、好適に多端子を結線することができ、FPDを小型化することができることである。これらのことに加えて、本実施の形態に係る接続構造20では、幅広配線パターン16が開口部7を有しているため、使用電圧を高めた場合であっても、幅広配線パターン16の抵抗を高めることなく、半導体チップ11との良好な電気的接続を確保することができる。
尚、上述の説明では、幅広配線パターン16が架橋部8を備えた構成について説明したが、これに限るものではない。架橋部8を備えていなくてもよい。幅広配線パターン16が開口部7を備えていれば、本実施形態と略同様の効果が得られる。この場合、突起電極12のが配線パターンにおける開口部との境界領域と電気的に接続することにより(つまり、突起電極12の一部を上記開口部7に位置するように接続することにより)、その接続状態を、架橋部8を備えた場合と同様に、開口部7を介して、フレキシブル配線基板1の裏面側から目視で確認することができる。
また、突起電極12を備えた半導体チップ11を電気的に接続する場合、突起電極12の一部を上記開口部7に位置するように接続することにより、開口部7に位置する突起電極12を、開口部7と幅広配線パターン16との境界領域を挟み込むようにして幅広配線パターン16に接続することができる。突起電極12は、幅広配線パターン16における突起電極12側の面(幅広配線パターン16の上面)のみならず、その側面(幅広配線パターン16の側面)とも接続することができるため、突起電極12をフレキシブル配線基板1の幅広配線パターン16上に強固に接続することができる。従って、フレキシブル配線基板1上に、半導体チップ11を、強固に電気的に接続することができる。
更には、突起電極12を備えた半導体チップ11を電気的に接続する場合、架橋部8を備えた場合と同様に、突起電極12の一部を上記開口部7に位置するように接続することにより、開口部7に位置する突起電極12は、開口部7と幅広配線パターン16との境界領域を挟み込むようにして幅広配線パターン16と接続する。このため、突起電極12が幅広配線パターン16の上面のみと接続する場合と比べて、開口部7に位置する突起電極12の領域は圧縮されないため、突起電極12が受ける負荷は全体として低減する。
但し、本実施形態のように、開口部7に架橋部8が設けられている構成では、突起電極12は、架橋部8における突起電極12側の面(架橋部8の上面)のみならず、その両側面(架橋部8の両側面)と接続することができるため、架橋部8を設けない場合と比較して、突起電極12は、幅広配線パターン16とより強固に接続することができる。また、突起電極12が、架橋部8の両側面から挟み込むようにして架橋部8と接続するため、突起電極12が受ける負荷はより低減される。つまり、突起電極12を介してフレキシブル配線基板1上に接続する半導体チップ11にかかる負荷をより低減することができる。
また、架橋部8を備えない場合であっても、例えば、開口部7がコ字型(開口部7を架橋せずに、一方の端部のみから開口部7の中心に突き出た形状)のような形状を有していれば、架橋部8を有している場合と略同様の効果を奏する。
また、上述の説明では、開口部7一箇所あたりに架橋部8を一つ設けた場合について説明したが、これに限るものではない。開口部7一箇所あたり二つ以上の架橋部8を設けていてもよい。開口部7一箇所あたり二つ以上の架橋部8を設けていても本実施形態と略同様の効果が得られる。
また、上述の説明では、半導体チップ11とフレキシブル配線基板1とをAu−Sn共晶合金接続により電気的に接続した場合について説明したが、これに限るものではない。ハンダによる接続であってもよい。突起電極12が幅広配線パターン16と電気的に接続することができる構成であれば、本実施形態と略同様の効果が得られる。
但し、半導体チップ11とフレキシブル配線基板1とをAu−Sn共晶合金接続により接続した場合では、インナーリードボンディングで一般的に用いる材料と同じ材料を用いることができ、Snメッキなどを一括で形成させることができる。また、その接続も一括で行うことができる。このため、特殊な工程が不要で、従来から用いられている材料およびプロセスを適用することにより電気的に接続を行うことができる。
〔実施の形態2〕
本発明の一実施形態について図10および図11に基づいて説明すると以下の通りである。但し、上述した実施の形態1における部材と同一の部材には同一の符号を付し、その説明は省略する。実施の形態1において、出力アウターリード10の代わりにプリンタヘッドを設けていること以外は、実施の形態1の構成と同じ構成で、接続構造が形成されている。
図10は、本実施の形態に係る接続構造の概略構成を示す斜視図である。また、図11は、図10におけるC−C’線矢視断面図である。
図10に示すように、本実施の形態に係る接続構造40は、接続構造20における出力アウターリード10の代わりにプリンタヘッド50を備えている。プリンタヘッド50は、配線パターン6を介して半導体チップ11と電気的に接続している。
プリンタヘッド50は圧電素子であるため、取り扱う電圧が高く、配線パターン6への負荷が大きい。このため、幅広配線パターン16を用いる必要がある。本実施の形態に係る接続構造40では、実施の形態1の接続構造20と同様に、幅広配線パターン16が開口部7を備えているため、幅広配線パターン16の幅をより広くした場合であっても、半導体チップ11をフレキシブル配線基板41上に良好に電気的に接続することができる。
このようにして得られる接続構造40は、プリンタヘッド50を備えているため、プリンタドライバとして用いることができる。本実施の形態に係る接続構造40も実施の形態1における接続構造20と同様に、信号源となる半導体チップ11の多端子と出力先であるプリンタヘッド50の多端子とをフレキシブル配線基板1上で結線しているため、モジュール化に好適であり、接続構造40からなるプリンタドライバを、筐体にコンパクトに収容して組み込むことができる。
本発明に係るフレキシブル配線基板は、開口を跨ぐパターンを配線パターン内に形成していたものであってもよい。また、上記フレキシブル配線基板では、開口を跨ぐパターンの側面にSnメッキしたことが好ましい。また、上記フレキシブル配線基板では、開口を跨ぐパターンは配線パターンと同一材料で且つ一体化していることが好ましい。
また、本発明に係る接続構造は、上記開口を跨ぐパターンに半導体チップの突起電極を接続したものであってもよい。上記接続構造では、接続された突起電極が開口により露出されていることが好ましい。また、上記接続構造では、開口を跨ぐパターンは接続された突起電極の幅よりその幅が狭いことが好ましい。また、上記接続構造では、開口を跨ぐパターンと突起電極との接続はAu−Su共晶であることが好ましい。また、上記接続構造では、Au−Sn共晶合金接続の液相合金は開口の側面に沿って広がることが好ましい。また、上記接続構造では、開口を跨ぐパターンが突起電極への接続後、元の長さより伸びたことが好ましい。また、上記接続構造では、開口を跨ぐパターンはフレキシブル配線基板の基材に埋没することが好ましい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明のフレキシブル配線基板は、配線パターンが開口部を有しているため、配線パターンの抵抗が低く、半導体チップと良好に接続することができる。このため、液晶ドライバやプリンタドライバなどに好適に用いることができる。従って、本発明のフレキシブル配線基板は、家庭から工業設備にいたる様々な電子機器または電気製品の分野に好適に用いることができる。
本実施の形態に係るフレキシブル配線基板の概略構成を示す斜視図である。 上記フレキシブル配線基板におけるデバイスホールの概略構成を示す平面図である。 上記フレキシブル配線基板における開口部の概略構成を示す平面図である。 本実施の形態に係る接続構造の概略構成を示す斜視図である。 図4の接続構造におけるA−A’線矢視断面図である。 上記接続構造における幅広配線パターンと突起電極との接続状態を示す断面図である。 幅広配線パターンに開口部を設けない場合における幅広パターンと突起電極との接続状態を示す断面図である。 フレキシブル配線基板の裏面側から見た場合における上記接続構造における開口部の概略構成を示す平面図である。 図8の接続構造におけるB−B’線矢視断面図である。 本実施の形態に係る接続構造の概略構成を示す斜視図である。 図10の接続構造におけるC−C’線矢視断面図である。
符号の説明
1 フレキシブル配線基板
2 フレキシブル基板
6 配線
7 開口部
8 架橋部
11 半導体チップ
12 突起電極
16 幅広配線パターン(配線)
20 接続構造
40 接続構造
41 フレキシブル配線基板

Claims (11)

  1. フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板であって、
    配線パターンは、開口部を備えていることを特徴とするフレキシブル配線基板。
  2. 上記配線パターンは、開口部を介して互いに対向する配線パターンにおける配線同士を架橋する架橋部を更に備えていることを特徴とする請求項1に記載のフレキシブル配線基板。
  3. 上記架橋部は、上記配線パターンと同一の材料からなることを特徴とする請求項2に記載のフレキシブル配線基板。
  4. 上記配線パターンの開口部における側面は、Snメッキされていることを特徴とする請求項1に記載のフレキシブル配線基板。
  5. フレキシブル基板上に配線パターンが形成されたフレキシブル配線基板上に、突起電極を有する半導体チップが電気的に接続した接続構造であり、
    配線パターンは、開口部を備えており、
    突起電極は、配線パターンにおける開口部との境界領域と電気的に接続していることを特徴とする接続構造。
  6. 上記配線パターンは、開口部を介して互いに対向する配線パターンにおける配線同士を架橋する架橋部を更に備えており、
    上記突起電極は、上記架橋部と電気的に接続していることを特徴とする請求項5に記載の接続構造。
  7. 上記突起電極と上記配線パターンとの接続状態を、フレキシブル配線基板における半導体チップとの接続する面の裏面側から目視で確認できるようになっていることを特徴とする請求項5に記載の接続構造。
  8. 上記架橋部の幅は、上記突起電極の幅よりも小さいことを特徴とする請求項6に記載の接続構造。
  9. 上記突起電極と上記配線パターンとは、Au−Sn共晶合金により電気的に接続していることを特徴とする請求項5に記載の接続構造。
  10. 上記突起電極は、上記配線パターンの開口部における側面と電気的に接続していることを特徴とする請求項5に記載の接続構造。
  11. 上記架橋部は、フレキシブル基板に埋没していることを特徴とする請求項6に記載の接続構造。
JP2006077793A 2006-03-20 2006-03-20 フレキシブル配線基板およびその接続構造 Pending JP2007258281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006077793A JP2007258281A (ja) 2006-03-20 2006-03-20 フレキシブル配線基板およびその接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077793A JP2007258281A (ja) 2006-03-20 2006-03-20 フレキシブル配線基板およびその接続構造

Publications (1)

Publication Number Publication Date
JP2007258281A true JP2007258281A (ja) 2007-10-04

Family

ID=38632240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077793A Pending JP2007258281A (ja) 2006-03-20 2006-03-20 フレキシブル配線基板およびその接続構造

Country Status (1)

Country Link
JP (1) JP2007258281A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027264A (ja) * 2019-08-08 2021-02-22 ローム株式会社 半導体装置及びその製造方法、ならびに電子機器
CN114096054A (zh) * 2021-11-24 2022-02-25 京东方科技集团股份有限公司 柔性线路板组件及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204913A (ja) * 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JP2001035880A (ja) * 1990-07-09 2001-02-09 Semiconductor Energy Lab Co Ltd 表示装置及びイメージセンサー装置の作製方法
JP2003197812A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356568A (ja) * 2003-05-30 2004-12-16 Optrex Corp フレキシブル回路基板
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035880A (ja) * 1990-07-09 2001-02-09 Semiconductor Energy Lab Co Ltd 表示装置及びイメージセンサー装置の作製方法
JPH11204913A (ja) * 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JP2003197812A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356568A (ja) * 2003-05-30 2004-12-16 Optrex Corp フレキシブル回路基板
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027264A (ja) * 2019-08-08 2021-02-22 ローム株式会社 半導体装置及びその製造方法、ならびに電子機器
JP7454345B2 (ja) 2019-08-08 2024-03-22 ローム株式会社 半導体装置及びその製造方法、ならびに電子機器
CN114096054A (zh) * 2021-11-24 2022-02-25 京东方科技集团股份有限公司 柔性线路板组件及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US6441474B2 (en) Semiconductor device and liquid crystal module adopting the same
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
JP2004193223A (ja) 半導体装置
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
JP2007141970A (ja) 半導体装置およびその製造方法
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2007258281A (ja) フレキシブル配線基板およびその接続構造
TW201244040A (en) semiconductor device
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP2009238926A (ja) Tabテープおよびその製造方法
JP4699089B2 (ja) チップオンフィルム半導体装置
JP4770504B2 (ja) プリント基板およびプリント基板の製造方法
JP2003243821A (ja) 配線基板の接続方法及び配線基板
US20230044345A1 (en) Layout structure of flexible circuit board
US9854677B2 (en) Module component
JP2012113650A (ja) チップユニット及びモジュール基板
JP2005252134A (ja) フィルム基板の接合方法およびフィルム基板の接合構造
JP2006332415A (ja) 半導体装置
JP6842236B2 (ja) 磁気センサモジュール
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法
JP2002026083A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2005116697A (ja) 半導体装置およびその製造方法ならびにディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019