JP2011258836A - 基板補強構造、基板組立体、及び電子機器 - Google Patents

基板補強構造、基板組立体、及び電子機器 Download PDF

Info

Publication number
JP2011258836A
JP2011258836A JP2010133372A JP2010133372A JP2011258836A JP 2011258836 A JP2011258836 A JP 2011258836A JP 2010133372 A JP2010133372 A JP 2010133372A JP 2010133372 A JP2010133372 A JP 2010133372A JP 2011258836 A JP2011258836 A JP 2011258836A
Authority
JP
Japan
Prior art keywords
circuit board
reinforcing member
corners
board
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010133372A
Other languages
English (en)
Other versions
JP5445340B2 (ja
Inventor
Hiroshi Kobayashi
弘 小林
Satoru Emoto
哲 江本
Masayuki Kitajima
雅之 北嶋
Toru Okada
徹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010133372A priority Critical patent/JP5445340B2/ja
Priority to US13/075,895 priority patent/US8604347B2/en
Priority to EP11160471A priority patent/EP2395820B1/en
Priority to CN201110078526.8A priority patent/CN102281715B/zh
Publication of JP2011258836A publication Critical patent/JP2011258836A/ja
Application granted granted Critical
Publication of JP5445340B2 publication Critical patent/JP5445340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 アンダーフィル材を用いずに、半導体装置の接合部の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置を容易に回路基板から取り外すことができる基板補強構造を提供することを課題とする。
【解決手段】 四角形状の領域に配列された電極を有する電子部品12が、回路基板10の第1の面10aに実装される。回路基板10の第2の面10bにおいて、四角形状の領域の四隅の角部に相当する位置に補強部材16が接合される。補強部材16のうち、四角形状の領域の四隅の角部に相当する位置に切欠部16aが設けられる。補強部材16の外側に向いた少なくとも2つの頂点が切欠部16aにより補強部材16の外形に形成される。
【選択図】 図4

Description

本発明は、電子部品を搭載する基板を補強する基板補強構造に関する。
電子機器には、半導体装置等の電子部品が実装された回路基板が組み込まれることが多い。近年の電子機器は小型化が進み、組み込まれる回路基板は高密度実装で小型化され、回路基板に搭載される半導体装置等の電子部品も小型化されている。これに伴い、電子部品を回路基板に実装するための実装構造も小型となっている。
半導体装置を回路基板に実装するための接合部材として、はんだバンプが用いられることが多い。はんだバンプによるはんだ接合により電気的接続を得るとともに半導体装置を機械的に回路基板に固定する。上述のように実装構造が小型となり、はんだバンプが小さくなると、はんだ接合部も小さくなるので、熱応力や外部からの圧力により容易にはんだバンプ接合部が変形し損傷してしまい、接続不良が発生しやすくなる。
ここで、実装構造としてはんだバンプ接合部に外力が加わった場合のはんだバンプの変形について、図1(a)、(b)を参照しながら説明する。図1(a)において、半導体装置の電極パッド1がはんだバンプ2により回路基板3の接続パッド4に接合された実装構造が示されている。はんだバンプ2は、はんだリフローの際に溶融してから固化し、電極パッド2及び接続パッド4に密着したはんだ接合部2aが形成されている。図1(a)に示す状態は、はんだバンプ2に外力が加わる前の状態であり、はんだバンプ2は変形していない。
回路基板4の図1(a)に示す位置に外力が作用すると、回路基板3は外力が加わった部分が上に上がるように変形すると同時に、はんだバンプ2も図1(b)に示すように変形する。外力が加わる位置がはんだバンプ2の中心からずれているため、外力が加わる位置に近い側のはんだ接合部2aの端部に応力が集中する。外力が無くなると応力も無くなり、はんだバンプ2の変形も無くなって図1(a)に示すもとの形状にもどる。
このような外力が繰り返し回路基板3に作用すると、はんだ接合部2aと接続パッド4との間に繰り返して応力集中が発生し、はんだ接合部2aの端部が接続パッド4から剥離することがある。この剥離が内部に伝播するとはんだ接合部2aと接続パッド4との電気的接続が無くなり、接続不良となってしまう。
そこで、実装した半導体装置と回路基板との間にアンダーフィル材を充填してはんだ接合部を補強することが行なわれている。すなわち、エポキシ樹脂等からなるアンダーフィル材をはんだ接合部の周囲に充填してはんだ接合部を周囲から補強し、且つ半導体装置の底面と回路基板の表面とをアンダーフィル材で接着して機械的に固定する。これにより、はんだ接合部の耐圧力性や長期信頼性が向上する。
近年、特にノーパソコン等の携帯型コンピュータや携帯電話などの電子機器は、小型化、高機能化が進み、電子機器の筐体に加わった圧力が内部の回路基板や実装構造部分に伝わり易くなっている。そこで、はんだ接合部の耐圧力性や長期信頼性をさらに向上させるために、より高い接着強度とより高いヤング率を有するアンダーフィル材が用いられるようになっている。ところが、このようにアンダーフィル材の接着強度が大きくなると、一旦アンダーフィル材で固定した半導体装置を回路基板から取りはずすことが困難となってしまう。
例えば、半導体装置を回路基板に実装後に半導体装置に機能不良が発生した場合、機能不良を起こした半導体装置のみを回路基板から取り外して交換することができない。したがって、高価な回路基板全体を交換しなければならなくなり、回路基板の仕損費が増大してしまう。また、機能不良が生じていると予測される半導体装置を単体で機能を調べて不良原因の解析を行うことができないため、機能不良の原因を明らかにすることができず、不良率が増大するおそれもある。
小型の携帯型電子機器では、特に外部からの圧力により回路基板が変形し易いため、回路基板の変形応力が半導体装置の実装構造に伝わり易くなっている。そこで、はんだ接合部等の実装構造の耐圧力性や長期信頼性を向上させるために、回路基板を補強して変形し難くすることが提案されている。すなわち、半導体装置が実装された回路基板の裏側に反り低減部材をはんだ接合し、回路基板のうち半導体装置が実装された部分を補強することが提案されている(例えば、特許文献1参照。)。
また、半導体装置の内部に補強部材を組み込むことで半導体装置を変形し難くし、その結果、半導体装置自体で回路基板及び実装構造を補強することが提案されている(例えば、特許文献2〜4参照。)。さらに、半導体装置の外周の角部に切り欠きを設けて、熱応力の差による反りの発生を低減することが提案されている(例えば、特許文献5参照。)
特開2007−88293号公報 特開平11−40687号公報 特開平02−079450号公報 特開平10−56110号公報 特開平10−150117号公報
特許文献1に開示された反り低減部材は、熱応力による反りの抑制には効果があるが、基板に外力が加わった場合には、基板からはんだ接合部に応力が伝達され、特に反り低減部材の角部に応力が集中して接合部の接続不良が発生し易い。このため、特に外力が加わり易い携帯型電子機器には不向きである。
上述の特許文献2〜4に開示された実装構造は、いずれも半導体装置を補強して変形し難くするものであり、回路基板が外力により変形して発生する応力を緩和するものではなく、回路基板と半導体装置と間の接合部や実装構造を補強することはできない。
上述の特許文献5に開示された半導体装置は、半導体装置の反りを抑制するために半導体装置の角部に切り欠きを設けるものであり、回路基板の反りの抑制には効果が無く、回路基板と半導体装置と間の接合部や実装構造を補強することはできない。
また、特許文献1〜2,4〜5では、最終的には半導体装置と回路基板と間にアンダーフィル材を充填して半導体装置を回路基板に接着・固定するようになっている。したがって、半導体装置の接合部を補強することはできても、実装した半導体装置を回路基板から容易に取り除くことまでは考慮されていない。
そこで、アンダーフィル材を用いずに、半導体装置の接合部の耐圧迫性や長期信頼性を改善することができ、実装した半導体装置を容易に回路基板から取り外すことができる実装構造の開発が望まれている。
一実施形態によれば、第1の面に四角形状の領域に配列された電極を有する電子部品が第1の面に実装される回路基板を補強する基板補強構造であって、前記回路基板の前記第1の面とは反対側の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に補強部材が接合され、該補強部材のうち、前記四角形状の領域の四隅の角部に相当する位置に切欠部が設けられ、前記補強部材の外側に向いた少なくとも2つの頂点が該切欠部により前記補強部材の外形に形成された基板補強構造が提供される。
また、第1の面と、第1の面とは反対側の第2の面とを有する回路基板と、四角形状の領域に配列された電極を有し、該電極が前記回路基板の接続端子に接合されて実装された電子部品と、前記回路基板の前記第2の面に接合された補強部材とを有する基板組立体であって、前記補強部材は、前記回路基板の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に接合され、前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置に設けられた切欠部を有し、前記補強部材の外側に向いた少なくとも2つの頂点が前記切欠部により前記補強部材の外形に形成された基板組立体が提供される。
さらに、上述の基板組立体が組み込まれた電子機器が提供される。
位置実施形態によれば、補強部材により回路基板を補強しながら回路基板を伝播してくる応力を分散することができる。これにより、実装された電子部品の接合部の体圧迫性及び長期信頼性が向上するので、アンダーフィル材により電子部品を固定する必要が無く、一旦実装した電子部品を容易に回路基板から取り外すことができる。
実装構造としてはんだバンプ接合部に外力が加わった場合のはんだバンプの変形を示す図である。 回路基板を裏側から補強した基板組立体の側面図である。 図1に示す基板組立体の裏面を示す平面図である。 四隅の角部に切り欠きを設けた補強部材を有する基板組立体の裏面を示す平面図である。 一実施形態による補強部材が取り付けられた基板組立体の側面図である。 図5に示す基板組立体を裏面側から見た平面図である。 図6に示す補強部材の変形例を示す平面図である。 図6に示す補強部材の他の変形例を示す平面図である。 四角い枠形状で四隅に切欠部を有する補強部材を示す平面図である。 クロス形状で四隅に切欠部を有する補強部材を示す平面図である。 補強部材の切欠部の形状と、はんだバンプに対する位置を示す図である。 シミュレーション結果を示す図である。 比較用の補強部材を示す平面図である。 基板組立体が組み込まれたノートパソコンの斜視図である。
次に、実施形態について図面を参照しながら説明する。
まず、半導体装置が実装される基板を補強する基本構造について説明する。図2は回路基板を裏側から補強した基板組立体の側面図である。図3は基板組立体の裏面を示す平面図である。
回路基板10は、ガラスエポキシ樹脂等により形成された基板上に銅パターンで回路及び接続電極が形成されたプリント回路基板である。回路基板10の表面(第1の面)10aには、電子部品として半導体装置12が実装され、その周囲にコンデンサや抵抗素子等の受動素子14が実装されている。半導体装置12はいわゆるBGA型パッケージであり、電極上に形成され複数のはんだバンプ12aにより回路基板10の接続電極にフリップチップ実装されている。
回路基板10の裏面(第2の面)10bには、補強部材16が接合されている。補強部材16は回路基板10の材料より強度がある例えば金属やセラミック材により形成された板状の部材である。補強部材16は樹脂接着剤で回路基板10に貼り付けられるが、回路基板10の裏面10bに銅パターンを形成し、はんだ等の接合材で回路基板10に接合してもよい。
補強部材16は、図2に示すように、実装された半導体装置12全体をカバーするような大きさであり、半導体装置12が実装された実装領域全体を補強している。補強部材16が接合されているため、回路基板10に外力が加わっても回路基板10は変形し難くなり、半導体装置12の接合部(はんだバンプ12aによる実装構造)に発生する応力が低減・緩和される。
ここで、回路基板10の実装領域の外側に外力が加わった場合、外力は回路基板10の内部を応力として実装領域まで伝播する。実装領域まで伝播した応力は、まず補強部材16が取り付けられた部分の外周に伝播する。したがって、補強部材16が図2に示すように四辺形である場合、周囲の四隅に応力が集中し、結果として、四隅の角部に一番近い接合部(はんだバンプ12a)に応力が集中する。
したがって、図4に示すように、補強部材16の応力が集中する部分(四隅の角部)に切り欠き部16aを設けることにより、角部の先端の一点に集中する応力を分散することができ、より効果的に回路基板10を補強することができる。すなわち、実装領域の四隅の角部付近を補強しておくことで、応力が集中する部分のみを補強することができる。
そこで、一実施形態では、図5に示すように、補強部材16の代わりに、4個の補強部材20を、実装領域の四隅に貼り付けて回路基板10を部分的に補強する。補強部材20は、回路基板10の裏面10bの四辺形の実装領域の四隅の角部に取り付けられる。本実施形態では、補強部材20は円形であり、切欠部20aが設けられている。補強部材20の各々は、切欠部20aが実装領域の対角線で外側を向くように配置され、はんだバンプ12aにより形成される接合部のうち、実装領域の対角線上の角に位置する接合部(はんだバンプ12a)に対応した位置に切欠部20aが配置される。
以上のように、はんだバンプ12aで形成された接合部のうち、最も応力が集中しやすい部分に補強部材20が設けられ、且つ、補強部材20の切欠部20aが応力集中が生じ易い方向(実装領域の対角線に沿って向かってくる方向)に向いている。したがって、実装領域の対角線の方向に伝播してきた応力は、切欠部20aを設けることによって形成された二つの山に分散され、切欠部20の位置にある接合部(はんだバンプ20a)への応力集中が抑制される。これにより、回路基板10に加わる外力により発生する応力が、切欠部20の位置にある接合部(はんだバンプ20a)に過度に集中することが無く、接続不良の発生を効率的に抑制することができる。
本実施形態では、補強部材20が実装領域の四隅部分にしか取り付けられないが、実装領域の四隅部分以外の部分では、応力集中があまり大きくなく、補強部材を設けなくても接合部(はんだバンプ20a)の接続不良が生じるおそれはほとんど無い。
補強部材20の形状は、図6に示すような円形に切欠部20aを設けた形状に限られない。補強部材20の切欠部20aのような切欠部を有するものであれば、例えば、図7に示す切欠部22aを有する補強部材22、及び図8に示す切欠部24aを有する補強部材24のように任意の形状とすることができる。
また、図9に示すように、補強部材26を実装領域の四隅部分を含む四角い枠形状とし、四隅部分に切欠部26aを設けることで、回路基板10の実装領域の外周部全体を補強しながら、実装領域の四隅部分での応力集中を抑制することができる。さらに、図10に示すように、補強部材28を実装領域の対角線上に延在するようにクロス形状とし、四隅部分に切欠部26aを設けることで、回路基板10の実装領域全体を対角線に沿って補強しながら、実装領域の四隅部分での応力集中を抑制することができる。
ここで、補強部材の切欠部の形状と位置について説明する。図11は補強部材20の切欠部20aの形状と、はんだバンプ12aに対する位置を示す図である。補強部材20に切欠部20aを設けることで、図11に示すように2つの山の頂点となる角部20b、20cとそれらの間の谷の底となる角部20dが形成される。実装領域の対角線の延長方向から伝播してくる応力は、2つの山の頂点となる角部20b、20cとに分散して集中しながら伝播する。したがって、切欠部20aの内側にはんだバンプ12aがあると、はんだバンプ12aに向かって伝播してきた応力は、両側の角部20b、20cとに分散して伝播し、はんだバンプ12aには集中しないこととなる。したがって、応力が伝播してくる方向ではんだバンプ12aより上流側に角部20b、20cがあれば、はんだバンプ12aに伝播する前に応力を角部20b、20cに分散して集中させることができる。すなわち、はんだバンプ12aは角部20b、20cを結ぶ線(図11において点線で示される)より内側にあればよいこととなる。
本発明者は、上述の補強部材による耐圧迫性の効果を構造シミュレーションを行なって確認した。図12は構造シミュレーションの結果を示す図である。
構造シミュレーションにおいて、半導体装置12の形状は一辺が27mmの正方形とした。配線基板10は基板材料FR4とし、厚さは1mmとした。補強部材の材料は、ステンレススチール(SUS材)又はヤング率が10GPaの樹脂材料とし、その厚みは1mmとした。以上のような条件で、4Kgの外力を配線基板10に加えて、その応力が四隅の接合部(はんだバンプ12a)に伝播するように設定した。この条件で接合部が破断しないような接合部への応力は、300N/mmであった。
図12において、シミュレーションNo.1は、補強部材を設けずに、単に半導体装置12を回路基板に実装しただけの構造のシミュレーション結果である。この条件での接合部(はんだバンプ12a)に伝播する応力は500N/mmであった。この値は許容値の300N/mmを大きく超えており、接合部が破断するという結果となった。
シミュレーションNo.2は、補強部材を設けずに、半導体装置12と回路基板10との間にアンダーフィル材を充填して半導体装置12を固定した構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は38.5N/mmであった。
シミュレーションNo.3は、四角い枠形状(ロの字)の金属製の補強部材を回路基板10の裏面10bに取り付けた構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は30N/mmであった。アンダーフィル材を用いるよりも、補強部材を用いるほうが、接合部(はんだバンプ12a)に伝播する応力を低減することができることがわかった。
シミュレーションNo.4は、シミュレーションNo.3と同じ形状の補強部材を樹脂材料で形成して、回路基板10の裏面10bに取り付けた構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は160N/mmであった。補強部材を樹脂材料(ヤング率10GPa)で形成しても、接合部(はんだバンプ12a)に伝播する応力をある程度低減することができることがわかった。
シミュレーションNo.5は、クロス形状(×の字)の金属製の補強部材を回路基板10の裏面10bに取り付けた構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は50N/mmであった。アンダーフィル材を用いるよりも、補強部材を用いるほうが、接合部(はんだバンプ12a)に伝播する応力を低減することができることが確認できた。
シミュレーションNo.6は、シミュレーションNo.5と同じ形状の補強部材を樹脂材料で形成して、回路基板10の裏面10bに取り付けた構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は200N/mmであった。補強部材を樹脂材料(ヤング率10GPa)で形成しても、接合部(はんだバンプ12a)に伝播する応力をある程度低減することができることがわかった。
シミュレーションNo.7は、図13に示すように回路基板10の裏面10bにおける実装領域の四隅に金属製で四辺形の補強部材30を取り付けた構造のシミュレーション結果である。この条件で接合部(はんだバンプ12a)に伝播する応力は100N/mmであった。このシミュレーションは以下のシミュレーションとの比較用として行なわれた。
シミュレーションNo.8は、図4に示すように回路基板10の裏面10bにおける実装領域に四辺形で四隅に切欠部16aが設けられた補強部材16を取り付けた構造のシミュレーション結果である。補強部材16の外形サイズは実装した半導体装置12の外形サイズに等しくした。この条件で接合部(はんだバンプ12a)に伝播する応力は18.5N/mmであった。
シミュレーションNo.9は、図9に示すように回路基板10の裏面10bにおける実装領域に四角い枠形状で四隅に切欠部26aが設けられた補強部材26を取り付けた構造のシミュレーション結果である。補強部材26の外形サイズは実装した半導体装置12の外形サイズに等しくした。この条件で接合部(はんだバンプ12a)に伝播する応力は28N/mmであった。
シミュレーションNo.10は、図8に示すように回路基板10の裏面10bにおける実装領域の四隅に切欠部24aが設けられた補強部材24を取り付けた構造のシミュレーション結果である。切欠部24aの長さはL=3mmとし、補強部材の幅もW=3mmとした。この条件で接合部(はんだバンプ12a)に伝播する応力は60N/mmであった。
以上説明したシミュレーション結果から、実装領域の四隅のみに補強部材を設けた場合でも(シミュレーションNo.7)、接合部(はんだバンプ12a)に伝播する応力は100N/mmまで減少し、応力の許容値300N/mmから大きく減少することがわかった。そして、四辺形の補強部材に切欠部を設けた補強部材24では、さらに応力は減少し、60N/mmまで減少することがわかった。この減少分の40N/mmは切欠部24aを設けたことによる応力の分散によるものと考えられる。
本実施形態による補強部材は、電子機器に組み込まれる回路基板に半導体装置等の電子部品を実装する際に用いられる。図14は本実施形態による補強部材を取り付けた基板組立体が組み込まれたノートパソコンの斜視図である。
ノートパソコン40のキーボードが設けられた本体42の中に、半導体装置44が回路基板46に実装された基板組立体48が組み込まれる。半導体装置44を回路基板46に実装する際に、本実施形態による補強部材が用いられている。ノートパソコン40は薄型であり、本体42に外部から加わった力が回路基板46に伝わり易く、回路基板46が変形し易い。したがって、本実施形態による補強部材を用いることで、実装構造の接合部に伝播する応力を分散することができ、半導体装置44と回路基板46の間の接合部の耐圧迫性や長期信頼性を改善することができる。また、本実施形態による補強部材が用いることで、半導体装置44をアンダーフィル材で回路基板46に固定する必要が無く、半導体装置44を回路基板46から容易に取り除くことができる。
なお、本実施形態では半導体装置を実装するための接合材としてはんだを用いた例について説明したが、はんだに限ることなく、他の熱熔融接合材を用いることもできる。また、補強部材の材料として金属やセラミック等の強度及び硬度が高い材料を用いることが好ましい。補強部材をはんだ接合する場合は、補強部材の表面に、Sn,Au,Cu,Ag等のめっき処理を施すことが好ましい。
以上のように、本明細書は以下の事項を開示する。
(付記1)
第1の面に四角形状の領域に配列された電極を有する電子部品が第1の面に実装される回路基板を補強する基板補強構造であって、
前記回路基板の前記第1の面とは反対側の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に補強部材が接合され、
該補強部材のうち、前記四角形状の領域の四隅の角部に相当する位置に切欠部が設けられ、前記補強部材の外側に向いた少なくとも2つの頂点が該切欠部により前記補強部材の外形に形成された
基板補強構造。
(付記2)
付記1記載の基板補強構造であって、
前記電子部品の接合部は、前記切欠部により形成される2つ頂点を結ぶ線より内側に配置されている基板補強構造。
(付記3)
付記2記載の基板補強構造であって、
前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置を繋ぐように四角い枠形状であり、四角い枠形状の外周の四隅に前記切欠部が設けられている基板補強構造。
(付記4)
付記2記載の基板補強構造であって、
前記補強部材は、前記四角形状の領域の対角線に沿ったクロス形状であり、クロス形状の四つの先端部分に前記切欠部が設けられている基板補強構造。
(付記5)
付記2記載の基板補強構造であって、
前記補強部材は、前記四角形状の領域と同じ大きさの四角形状であり、該四角形状の外周の四隅に前記切欠部が設けられている基板補強構造。
(付記6)
付記2記載の基板補強構造であって、
前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置にそれぞれ設けられた4個の補強部材を含み、該4個の補強部材の各々に前記切欠部が設けられている基板補強構造。
(付記7)
付記1乃至6のうちいずれか一項記載の基板補強構造であって、
前記補強部材は前記回路基板の前記第2の面にはんだ接合されている基板補強構造。
(付記8)
付記1乃至6のうちいずれか一項記載の基板補強構造であって、
前記補強部材は前記回路基板の前記第2の面に樹脂接着剤により接着されている基板補強構造。
(付記9)
第1の面と、第1の面とは反対側の第2の面とを有する回路基板と、
四角形状の領域に配列された電極を有し、該電極が前記回路基板の接続端子に接合されて実装された電子部品と、
前記回路基板の前記第2の面に接合された補強部材と
を有する基板組立体であって、
前記補強部材は、前記回路基板の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に接合され、
前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置に設けられた切欠部を有し、
前記補強部材の外側に向いた少なくとも2つの頂点が前記切欠部により前記補強部材の外形に形成された
基板組立体。
(付記10)
付記9記載の基板組立体であって、
前記電子部品の接合部は、前記切欠部により形成される2つ頂点を結ぶ線より内側に配置されている基板組立体。
(付記11)
付記10記載の基板組立体であって、
前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置を繋ぐように四角い枠形状であり、四角い枠形状の外周の四隅に前記切欠部が設けられている基板組立体。
(付記12)
付記10記載の基板組立体であって、
前記補強部材は、前記四角形状の領域の対角線に沿ったクロス形状であり、クロス形状の四つの先端部分に前記切欠部が設けられている基板組立体。
(付記13)
付記10記載の基板組立体であって、
前記補強部材は、前記四角形状の領域と同じ大きさの四角形状であり、該四角形状の外周の四隅に前記切欠部が設けられている基板組立体。
(付記14)
付記10記載の基板組立体であって、
前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置にそれぞれ設けられた4個の補強部材を含み、該4個の補強部材の各々に前記切欠部が設けられている基板組立体。
(付記15)
付記9乃至14のうちいずれか一項記載の基板組立体であって、
前記補強部材は前記回路基板の前記第2の面にはんだ接合されている基板組立体。
(付記16)
付記9乃至14のうちいずれか一項記載の基板組立体であって、
前記補強部材は前記回路基板の前記第2の面に樹脂接着剤により接着されている基板組立体。
(付記17)
付記9乃至16のうちいずれか一項記載の基板組立体が組み込まれた電子機器。
10 回路基板
10a 表面
10b 裏面
12 半導体装置
12a はんだバンプ
14 受動素子
16,20,22,24,30 補強部材
16a,20a,22a,24a 切欠部
22 接着剤
40 ノートパソコン
42 本体
44 半導体装置
46 回路基板
48 基板組立体

Claims (5)

  1. 四角形状の領域に配列された電極を有する電子部品が第1の面に実装される回路基板を補強する基板補強構造であって、
    前記回路基板の前記第1の面とは反対側の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に補強部材が接合され、
    該補強部材のうち、前記四角形状の領域の四隅の角部に相当する位置に切欠部が設けられ、前記補強部材の外側に向いた少なくとも2つの頂点が該切欠部により前記補強部材の外形に形成された
    基板補強構造。
  2. 第1の面と、第1の面とは反対側の第2の面とを有する回路基板と、
    四角形状の領域に配列された電極を有し、該電極が前記回路基板の接続端子に接合されて実装された電子部品と、
    前記回路基板の前記第2の面に接合された補強部材と
    を有する基板組立体であって、
    前記補強部材は、前記回路基板の第2の面において、前記四角形状の領域の四隅の角部に相当する位置に接合され、
    前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置に設けられた切欠部を有し、
    前記補強部材の外側に向いた少なくとも2つの頂点が前記切欠部により前記補強部材の外形に形成された
    基板組立体。
  3. 請求項2記載の基板組立体であって、
    前記電子部品の接合部は、前記切欠部により形成される2つ頂点を結ぶ線より内側に配置されている基板組立体。
  4. 請求項2記載の基板組立体であって、
    前記補強部材は、前記四角形状の領域の四隅の角部に相当する位置にそれぞれ設けられた4個の補強部材を含み、該4個の補強部材の各々に前記切欠部が設けられている基板組立体。
  5. 請求項2乃至4のうちいずれか一項記載の基板組立体が組み込まれた電子機器。
JP2010133372A 2010-06-10 2010-06-10 基板補強構造、基板組立体、及び電子機器 Expired - Fee Related JP5445340B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010133372A JP5445340B2 (ja) 2010-06-10 2010-06-10 基板補強構造、基板組立体、及び電子機器
US13/075,895 US8604347B2 (en) 2010-06-10 2011-03-30 Board reinforcing structure, board assembly, and electronic device
EP11160471A EP2395820B1 (en) 2010-06-10 2011-03-30 Board assembly with board reinforcing structure, and electronic device with the board assembly
CN201110078526.8A CN102281715B (zh) 2010-06-10 2011-03-30 板加强结构、板组件、以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133372A JP5445340B2 (ja) 2010-06-10 2010-06-10 基板補強構造、基板組立体、及び電子機器

Publications (2)

Publication Number Publication Date
JP2011258836A true JP2011258836A (ja) 2011-12-22
JP5445340B2 JP5445340B2 (ja) 2014-03-19

Family

ID=44650721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133372A Expired - Fee Related JP5445340B2 (ja) 2010-06-10 2010-06-10 基板補強構造、基板組立体、及び電子機器

Country Status (4)

Country Link
US (1) US8604347B2 (ja)
EP (1) EP2395820B1 (ja)
JP (1) JP5445340B2 (ja)
CN (1) CN102281715B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157939A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 電子機器
WO2014017119A1 (en) * 2012-07-24 2014-01-30 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
JP2014063835A (ja) * 2012-09-20 2014-04-10 Fujitsu Ltd 回路基板装置、および、電子機器
US9053262B2 (en) 2011-11-22 2015-06-09 Fujitsu Limited Method of determining reinforcement position of circuit substrate and substrate assembly
JP2017174420A (ja) * 2016-03-24 2017-09-28 株式会社 ハイディープHiDeep Inc. タッチ圧力を感知するタッチ入力装置
JP2018092998A (ja) * 2016-11-30 2018-06-14 株式会社東芝 回路基板及び電子機器
US10362669B2 (en) 2017-03-29 2019-07-23 Toshiba Client Solutions CO., LTD. Circuit board module, electronic device, and method for manufacturing circuit board module
JP7404775B2 (ja) 2019-10-29 2023-12-26 株式会社リコー プリント配線基板及び画像形成装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495074B (zh) * 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
CN106326616B (zh) * 2015-06-25 2019-01-15 华邦电子股份有限公司 电子构件的应力估算方法
JP7090622B2 (ja) * 2017-08-14 2022-06-24 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
WO2020061320A1 (en) * 2018-09-19 2020-03-26 Tesla, Inc. Electronic assembly
DE102022207863A1 (de) 2022-07-29 2024-02-01 Robert Bosch Gesellschaft mit beschränkter Haftung Trägerplattenanordnung mit elektronischen Bauteilen und Verfahren zur Herstellung einer Trägerplattenanordnung mit elektronischen Bauteilen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093310A (ja) * 2010-01-29 2010-04-22 Toshiba Corp 電子機器
JP2010103336A (ja) * 2008-10-24 2010-05-06 Fujitsu Ltd 基板ユニット、情報処理装置及び基板ユニットの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279450A (ja) 1988-09-14 1990-03-20 Fujitsu Ltd 混成集積回路
JPH1056110A (ja) 1996-08-09 1998-02-24 Shinko Electric Ind Co Ltd 半導体用プラスチックパッケージと半導体装置
JPH10150117A (ja) 1996-11-20 1998-06-02 Hitachi Ltd テープ式ボールグリッドアレイ型半導体装置
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JPH1140687A (ja) 1997-07-16 1999-02-12 Toshiba Corp 半導体装置
JP3241669B2 (ja) 1998-11-09 2001-12-25 埼玉日本電気株式会社 Icパッケージの補強構造
JP3576910B2 (ja) 1998-11-09 2004-10-13 埼玉日本電気株式会社 Icパッケージの補強構造
JP2000294721A (ja) 1999-04-02 2000-10-20 Canon Inc 半導体チップ実装構造
JP3414342B2 (ja) 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US7094975B2 (en) 2003-11-20 2006-08-22 Delphi Technologies, Inc. Circuit board with localized stiffener for enhanced circuit component reliability
JP4393312B2 (ja) * 2004-08-27 2010-01-06 富士通株式会社 半導体装置
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006269772A (ja) * 2005-03-24 2006-10-05 Nec Saitama Ltd 半導体パッケージ、配線基板、及び半導体装置
JP4585416B2 (ja) 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
JP5085081B2 (ja) * 2006-09-22 2012-11-28 パナソニック株式会社 電子部品実装構造体
US20100061065A1 (en) 2008-09-10 2010-03-11 Kabushiki Kaisha Toshiba Electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103336A (ja) * 2008-10-24 2010-05-06 Fujitsu Ltd 基板ユニット、情報処理装置及び基板ユニットの製造方法
JP2010093310A (ja) * 2010-01-29 2010-04-22 Toshiba Corp 電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053262B2 (en) 2011-11-22 2015-06-09 Fujitsu Limited Method of determining reinforcement position of circuit substrate and substrate assembly
JP2013157939A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 電子機器
WO2014017119A1 (en) * 2012-07-24 2014-01-30 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
US9451699B2 (en) 2012-07-24 2016-09-20 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
JP2014063835A (ja) * 2012-09-20 2014-04-10 Fujitsu Ltd 回路基板装置、および、電子機器
JP2017174420A (ja) * 2016-03-24 2017-09-28 株式会社 ハイディープHiDeep Inc. タッチ圧力を感知するタッチ入力装置
US10572041B2 (en) 2016-03-24 2020-02-25 Hideep Inc. Touch pressure detectable touch input device
JP2018092998A (ja) * 2016-11-30 2018-06-14 株式会社東芝 回路基板及び電子機器
US10362669B2 (en) 2017-03-29 2019-07-23 Toshiba Client Solutions CO., LTD. Circuit board module, electronic device, and method for manufacturing circuit board module
JP7404775B2 (ja) 2019-10-29 2023-12-26 株式会社リコー プリント配線基板及び画像形成装置

Also Published As

Publication number Publication date
US20110303441A1 (en) 2011-12-15
EP2395820B1 (en) 2013-03-20
US8604347B2 (en) 2013-12-10
JP5445340B2 (ja) 2014-03-19
CN102281715B (zh) 2014-04-16
EP2395820A1 (en) 2011-12-14
CN102281715A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
JPH11163186A (ja) 半導体装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP5169800B2 (ja) 電子装置
JP2012004165A (ja) 実装構造、配線基板組立体及び固定方法
WO2019044178A1 (ja) 弾性波装置およびそれを備えた弾性波モジュール
US9648729B1 (en) Stress reduction interposer for ceramic no-lead surface mount electronic device
JP2009206286A (ja) プリント基板及びこれを用いた携帯電子機器
JP5234761B2 (ja) 電子部品の接着方法、回路基板、及び電子機器
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2000243862A (ja) インターポーザ基板
JP2011254112A (ja) 半導体パッケージ及び半導体装置
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2006216842A (ja) メモリカードおよびプリント配線板
JP2010093310A (ja) 電子機器
JP2013065887A (ja) 電子装置
JP2005228811A (ja) 半導体装置
JP5437670B2 (ja) 電子回路ユニット
JP3576910B2 (ja) Icパッケージの補強構造
JP2007234698A (ja) 回路基板装置、回路部品補強方法および電子機器
JP2000286360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5445340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees