JP7404775B2 - プリント配線基板及び画像形成装置 - Google Patents

プリント配線基板及び画像形成装置 Download PDF

Info

Publication number
JP7404775B2
JP7404775B2 JP2019196151A JP2019196151A JP7404775B2 JP 7404775 B2 JP7404775 B2 JP 7404775B2 JP 2019196151 A JP2019196151 A JP 2019196151A JP 2019196151 A JP2019196151 A JP 2019196151A JP 7404775 B2 JP7404775 B2 JP 7404775B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
printed wiring
power supply
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019196151A
Other languages
English (en)
Other versions
JP2021072307A (ja
Inventor
洋司 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2019196151A priority Critical patent/JP7404775B2/ja
Publication of JP2021072307A publication Critical patent/JP2021072307A/ja
Application granted granted Critical
Publication of JP7404775B2 publication Critical patent/JP7404775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、プリント配線基板及び画像形成装置に関する。
従来、PCB(Printed Circuit Board)等の積層基板等において、延焼を抑制する方法が知られている。
具体的には、まず、3つの基板を積層して、電子部品等を設ける層を表層とする。そして、積層基板には、電子部品と、積層基板上に配置される電源とを電気的に接続し、かつ、複数の層を介して電力を供給する給電路が形成される。その上で、表層にある給電路上にジャンパ線等の放熱機構を設ける。このようにして、放熱機構によって放熱して延焼を防ぐ方法が知られている(例えば、特許文献1参照)。
しかしながら、従来の方法では、延焼を防ぐのと、プリント配線基板の小型化を両立させるのが難しい場合があった。
本発明の一態様は、延焼を防ぎ、かつ、プリント配線基板を小型化させることを目的とする。
本発明の一実施形態による、プリント配線基板は、
基板表層に設けられたセラミックコンデンサと、
前記セラミックコンデンサと電源を電気的に接続する給電路と、
前記給電路に対して設けられ、かつ、前記セラミックコンデンサから前記電源へ向かって前記給電路における上流に設置される放熱機構とを備え、
前記セラミックコンデンサが、ショートが発生する場合がある程度に所定以上たわむ箇所に設置される
本発明の実施形態によって、延焼を防ぎ、かつ、プリント配線基板を小型化できる。
プリント配線基板の例を示す図である。 延焼の例を示す図である。 細部の例を示す図である。 セラミックコンデンサの例を示す図である。 比較例を示す図である。 比較例を示す図である。 変形例を示す図である。 変形例を示す図である。
以下、発明を実施するための最適かつ最小限な形態について、図面を参照して説明する。なお、図面において、同一の符号を付す場合には、同様の構成であることを示し、重複する説明を省略する。また、図示する具体例は、例示であり、図示する以外の構成が更に含まれる構成であってもよい。
<プリント配線基板の例>
図1は、プリント配線基板の例を示す図である。以下、電源PWがある箇所を最も「上流」とし、電子部品12がある箇所を最も「下流」とする。なお、上流は、単に物理的な電源PWに対する距離が近い方を指すのでなく、電源PWから供給される電力が流れる給電路において、電源PWに近い方を指す。
例えば、プリント配線基板10は、ガラスエポキシ等の樹脂を主な材質とする。
プリント配線基板10には、例えば、第1電源パターンPTN1及び第2電源パターンPTN2のように、給電路が形成される。
第1電源パターンPTN1は、電源PWと電気的に接続する。したがって、第1電源パターンPTN1によって、電源PWと電気的に接続される部品13には、電源PWから電力が供給される。すなわち、第1電源パターンPTN1は、電源PWと部品13を電気的につなぎ、給電路となる。
第2電源パターンPTN2は、電子部品12に電力を供給する給電路の例である。
第1電源パターンPTN1及び第2電源パターンPTN2は、例えば、放熱機構の例である、ジャンパ11等によって電気的に接続される。このようにすると、ジャンパ11により、放熱ができる。以下、放熱機構がジャンパ11である場合を例に説明する。
ジャンパ11は、表面が大きく露出しているため、より効率的な放熱ができる。したがって、ジャンパ11があると、ジャンパ11が接続する箇所及び周辺等で温度が上昇しても、ジャンパ11によって放熱ができる。
なお、ジャンパ11は、他の放熱機構と組み合わせてもよい。例えば、ジャンパ11は、ジャンパ、放熱を行う板、及び、パターンの組み合わせでもよい。
なお、ジャンパ11以外の箇所では、第1電源パターンPTN1及び第2電源パターンPTN2は、物理的なつながりがなく、間隔があるのが望ましい。
ジャンパ11は、電子部品12から所定距離DIS1以内に設置される。例えば、所定距離DIS1は、電源PWから電子部品12までの給電路となる距離のうち、電子部品12が設置される箇所、すなわち、最も下流となる箇所から10パーセント以内程度の距離である。具体的には、電源PWから電子部品12まで給電路が「100ミリメートル」ある場合には、ジャンパ11は、電子部品から「100ミリメートル×10パーセント=10ミリメートル」以内に設置されるのが望ましい。
このように、ジャンパ11は、電子部品12から直前となる箇所に設置されるのが望ましい。このようなジャンパ11の位置が電子部品12に対して直前となる箇所になると、電子部品12が原因による発火が仮にあっても、延焼を局所的にしやすい。そのため、延焼が広範囲になって、延焼が大規模になるのを防ぐことができる。
図2は、延焼の例を示す図である。以下、プリント配線基板10が、4層で構成される基板である場合を例に説明する。なお、プリント配線基板10は、2層以上に複数の層がある基板構成でもよいし、部品面及びはんだ面だけの基板でもよい。ただし、図示するように、電源層及びグラウンド層等を内層とする構成であると、熱が伝わりやすく、延焼が起きやすい。したがって、図示するような電源層等を内層とする基板に適用されるのが望ましい。
この例では、1層目を「部品面」とし、電子部品12及び電源PWに用いられるコネクタ等の表面実装部品又は挿入部品が1層目に実装されるとする。なお、4層目に他の部品が実装されてもよい。すなわち、この例では、基板表層が第1層目又は第4層目となる。
例えば、電子部品12が発火した場合を例に説明する。このように、電子部品12から発火があると、燃える部分、いわゆるホットポイントHPは、電源パターンに沿って連鎖的に炭化及び発熱を起こす場合が多い。
プリント配線基板10において、基材が炭化及び導通する状態になると、電流(以下「短絡電流IR」という。)が流れる場合が多い。そして、短絡電流IRが流れると、発熱が起こりやすくなるため、延焼は、短絡電流IRが流れる向き、すなわち、電源PWに向かって起こりやすい。そこで、給電路における電子部品から電源に向かう途中、すなわち、電子部品より上流となる箇所に、放熱機構が設置されると、発火が起きても、炭化及び発熱等が抑えられる。
なお、パターン及び電子部品は、プリント配線基板10に示すような数、配置及び形状でなくともよい。例えば、第1電源パターンPTN1には、部品13等がなくともよい。
電子部品12は、特にドライバ回路、トランジスタ、又は、FET(Field Effect Transistor、電界効果トランジスタ)である。すなわち、ドライバ回路、トランジスタ、又は、FET等は、発火の元になりやすい。したがって、このような種類の電子部品を対象に放熱機構が設置されるのが望ましい。
特に、電子部品12は、過電流又は過熱について、保護をする機能がないと、より発火の元になりやすい。したがって、このような保護機能の有無に基づいて、放熱機構を設置すると、より効果的に延焼を防げる。
なお、電子部品12は、上記のような種類に限られない。例えば、電子部品12は、モータドライバのように、高い電流値を用いる装置等である。このように、高い電流値を扱う電子部品は、ショート等が起きると発火の元になりやすい。
以上のように、電子部品12の種類に応じて、放熱機構を設置すると、放熱機構を設置する箇所を少なくできる。ゆえに、放熱機構の設置により基板面積が大きくなるのを抑えてプリント配線基板を小型化できる。
<細部の例>
図3は、細部の例を示す図である。以下、図3(A)に示すような電源層(表層から「3層目」でもある。)の場合を例に説明する。また、図3(B)に示すようなはんだ面(表層から「4層目」でもある。)を例に説明する。
第1スルーホール(スルーホールが形成された箇所では、各層が通電し、第13パターンV13と第14パターンV14も電気的に接続する。)と、第2スルーホール(第23パターンV23と第24パターンV24も電気的に接続する。)は、第2線L2で電気的に接続される。なお、スルーホールでなく、一部の層が通電するようなビア等でもよい。
したがって、電源PWから供給される電力は、電源パターンPTN、第23パターンV23、第24パターンV24、第2線L2、第14パターンV14、第13パターンV13、第1線L1、第3パターンV3という順に流れる。
細部は、例えば、第1線L1及び第2線L2等のパターンである。このように、細部は、電流が流れるパターンのうち、幅が狭いパターンである。例えば、図示する例では、第1線L1及び第2線L2は、電源パターンPTNより幅が細い。このように、幅が細くなるような給電路となるパターンが細部の例である。
このように、細部がビア又はスルーホール等を介して、他の層とつながるような箇所は、ハーネスショート等の故障が起きると、過電流によって発熱しやすい。したがって、発火の元になりやすい箇所である。ゆえに、細部のうち、ビア又はスルーホールを介して他の層と接続される箇所を含む細部は、特に放熱機構を設置する対象とするのが望ましい。
そして、幅が狭いか否かは、仕様等で想定される最大の電流値(以下単に「最大電流値」という。)に対する幅で定まる。
例えば、給電路となるパターンには、ハーネスショート等の故障が起きると最低でも電流が10アンペア(A)程度流れるとする。この場合には、第1線L1及び第2線L2等の幅が1ミリメートル程度以下であると、パターンが細部とするのが望ましい。
細部と判断される箇所は、給電路のうち、最大電流値が10アンペア以上である場合に、最大電流値の値の10パーセント以下の幅(最大電流値は、例えば、単位系は「アンペア」であるが、10パーセントの値を採用して、幅は単位系を「ミリメートル」とする。)となる箇所である。なお、最大電流値は、例えば、故障時等に流れる可能性のある電流値のうち、最大の電流値である。具体的には、最大電流値が10アンペアである場合には、「10アンペア×10パーセント=1ミリメートル」が細部と判断される基準となる。したがって、細部は、電流値等によって基準が異なってもよい。以下、電流値が10アンペアである例で説明する。
このような細部には、例えば、第3パターンV3において、ハーネスがショートすると、過電流が発生する。そして、第3パターンV3等で過電流が発生すると、細部が加熱されやすい。したがって、細部が発火の元になる場合がある。ゆえに、細部に対して、給電路において上流となる箇所に放熱機構が設置されるのが望ましい。すなわち、最大電流値が10アンペア以上である場合には、幅が1ミリメートル以下となる給電路を対象に、放熱機構が設置されるのが望ましい。
例えば、図3(A)に示すように、放熱機構の例である放熱材11A等が、第23パターンV23等より、上流となる箇所に設置されるのが望ましい。
この例では、第1線L1又は第2線L2等の細部が発火の元になりやすい。そして、発火した場合には、細部から上流、すなわち、電源PWに向かって延焼が進みやすい。ゆえに、延焼を局所化させるには、細部から上流となる箇所に、放熱材11Aが設置されるのが望ましい。このような箇所に、放熱材11Aが設置されると、延焼を放熱材11Aから下流に抑えることができる。
このように、発火の元になりやすい細部に対して上流となる箇所に放熱機構が設置されると、延焼を防ぐことができる。
<セラミックコンデンサの例>
図4は、セラミックコンデンサの例を示す図である。例えば、基板表層に、電子部品の例である、セラミックコンデンサ21と、コネクタ20が設置される。
なお、セラミックコンデンサ及びコネクタは、少なくともどちらか一方の面に設置されるのであればよい。また、セラミックコンデンサ21及びコネクタ20以外に、セラミックコンデンサ及びコネクタが更に設置されてもよい。
電子部品は、例えば、セラミックコンデンサ21等である。例えば、基板表層に実装されたセラミックコンデンサ21は、所定以上たわみが発生すると、クラック等によりショートが発生する場合がある。したがって、所定以上にたわみが発生する箇所に設置されるセラミックコンデンサは発火の元になりやすい場合がある。
特に、図4(A)に示すように、セラミックコンデンサ21の近くにコネクタ20が設置される場合等には、セラミックコンデンサ21に、大きなたわみが発生しやすい。具体的には、コネクタ20には、ハーネス等が挿入される。そのため、ハーネス等の挿入では、たわみを発生させやすい方向に力が加わる。
図4(B)は、ハーネス等がコネクタに挿入される場合の例を示す図である。コネクタ20には、図における破線矢印、すなわち、Z軸方向(図では、上から下への向きである。)へ力が加わる場合が多い。このような場合には、セラミックコンデンサ21が近距離DIS2にあると、図4(B)に示すように、セラミックコンデンサ21には、引張力がはたらく。つまり、セラミックコンデンサ21には、たわみにより、主にX軸方向へ力が加わる。なお、この例では、セラミックコンデンサ21は、「1608」(JIS表記)(1.6ミリメートル×0.8ミリメートルサイズをいう。)のサイズである。
そして、この例は、セラミックコンデンサ21には、「2416.4με」程度の引張が加わる例である。
特に、セラミックコンデンサ21が実装される面(以下、「第1面」という場合がある。また、この例では、「部品面」である。)に対して、反対となる面(以下、「第2面」という場合がある。また、この例では、「はんだ面」である。)に部材(以下「裏当材22」という。)があると、たわみが大きくなる。
裏当材22は、例えば、亜鉛メッキ鋼板又は樹脂等である。
なお、コネクタ20が実装される面と、セラミックコンデンサ21が実装される面が異なる場合等も、たわみが大きくなりやすい。
近距離DIS2は、例えば、2ミリメートル以内等である。ただし、コネクタ20及びセラミックコンデンサ21が近距離であるか否かは、コネクタ20の種類、基板の種類、又は、基板におけるセラミックコンデンサ21等の配置によって異なる。
例えば、コネクタ20に挿入されるハーネス等が大きいサイズであると、大きな力が加わる場合が多いため、たわみも大きくなりやすい。さらに、ハーネスとコネクタ20の嵌め合いの関係、すなわち、コネクタ20にハーネスを挿入するのが硬い場合には、大きな力を加えないとハーネスを挿入できない。そのため、コネクタ20には、大きな力が加わる場合が多いため、たわみも大きくなりやすい。また、コネクタ20の近くにプリント配線基板10を支える部材、いわゆるポスト等がないと、コネクタ20の近距離DIS2は、たわみが大きくなりやすい。さらに、セラミックコンデンサ21のサイズ又はセラミックコンデンサ21を実装するパターン等が異なると、たわみの影響が異なる。
このように、近距離DIS2であるか否か以外の要因を考慮して、所定以上たわむ箇所に設置されるセラミックコンデンサが対象となるのが望ましい。すなわち、たわみが大きい箇所に設置されるセラミックコンデンサは、ショートが起きやすい。ゆえに、所定以上たわむ箇所に設置されるセラミックコンデンサは、発火の元になる可能性が高い。したがって、セラミックコンデンサより上流に放熱機構が設置されると、延焼を防ぐことができる。
<比較例>
図5は、比較例を示す図である。
例えば、ジャンパ11が、電源PWからすぐ近くに設置されるとする。ジャンパ11がこのような箇所の場合には、電子部品12が発火すると、延焼の対象となる基板面積が広くなってしまう場合が多い。すなわち、ジャンパ11による効果が薄い。
図6は、比較例を示す図である。
例えば、部品13及び電子部品12を含むすべての基板に実装される部品等に対してジャンパ11が設置されると、ジャンパ11の数が多くなる。そのため、基板面積が大きくなりやすい。したがって、ジャンパ11が設置される対象は、少ない方がプリント配線基板を小型化させることができる。
<変形例>
放熱機構は、例えば、以下のような種類でもよい。
図7は、変形例を示す図である。例えば、放熱機構は、フィン111a等の放熱用突起部を有する板材111等である。このように、表面積が広い放熱機構であると、より放熱を行うことができる。
図8は、変形例を示す図である。例えば、放熱機構は、穴112aを複数有する放熱板112等である。
放熱板112は、幅W(電流を流す方向に対して直交する方向における長さとなる。図では、横方向となる。)及び長さL(電流を流す方向における長さとなる。図では、縦方向となる。)が電流によって定まるのが望ましい。例えば、一般的な電流であれば、幅W及び長さLは、10ミリメートル以上が望ましい。
なお、板材111又は放熱板112は、平面形状をしている抵抗器等の素子でもよい。例えば、抵抗器であれば「1608」程度のサイズ以上が望ましい。
また、放熱機構は、熱伝導率が高い材質が望ましい。例えば、放熱機構は、銀等の金属である。このように、熱伝導率が高い材質が用いられると、より放熱を行うことができる。
<画像形成装置への適用例>
実施形態は、上記に説明したプリント配線基板を有する画像形成装置でもよい。例えば、画像形成装置は、画像処理又は様々な機器を制御する処理等を行う電子回路及び制御装置等を有する。すなわち、画像形成装置は、これらの処理を実行するCPU(Central Processing Unit)、ASIC(Application Specific Integrated Circuit)又はこれら両方を実装したプリント配線基板を有する。
<その他の実施形態>
プリント配線基板には、上記に説明した以外の部品等が更に実装されていてもよい。
また、プリント配線基板は、ビルドアップ基板等でもよい。
装置は、1つの装置でなくともよい。すなわち、それぞれの装置は、複数の装置で構成されてもよい。
以上、実施形態における一例について説明したが、本発明は、上記実施形態に限定されない。すなわち、本発明の範囲内で種々の変形及び改良が可能である。
10 プリント配線基板
11 ジャンパ
11A 放熱材
12 電子部品
13 部品
20 コネクタ
21 セラミックコンデンサ
22 裏当材
111 板材
111a フィン
112 放熱板
112a 穴
DIS1 所定距離
DIS2 近距離
HP ホットポイント
IR 短絡電流
L1 第1線
L2 第2線
PTN 電源パターン
PTN1 第1電源パターン
PTN2 第2電源パターン
PW 電源
V3 第3パターン
V13 第13パターン
V14 第14パターン
V23 第23パターン
V24 第24パターン
特開2018-37459号公報

Claims (5)

  1. 基板表層に設けられたセラミックコンデンサと、
    前記セラミックコンデンサと電源を電気的に接続する給電路と、
    前記給電路に対して設けられ、かつ、前記セラミックコンデンサから前記電源へ向かって前記給電路における上流に設置される放熱機構とを備え、
    前記セラミックコンデンサが、ショートが発生する場合がある程度に所定以上たわむ箇所に設置される
    プリント配線基板。
  2. 前記基板表層のうち、前記セラミックコンデンサが実装される第1面、又は、前記第1面に対して反対となる第2面の少なくともいずれか一方に、コネクタが設置される
    請求項に記載のプリント配線基板。
  3. 前記セラミックコンデンサが実装される第1面に対して反対となる第2面に、裏当材が設置される
    請求項又はに記載のプリント配線基板。
  4. 前記放熱機構は、前記給電路となる距離のうち、前記セラミックコンデンサが設置される箇所から10パーセント以内の距離に設置される
    請求項1乃至のいずれか1項に記載のプリント配線基板。
  5. 請求項1乃至のいずれか1項に記載のプリント配線基板を有する
    画像形成装置。
JP2019196151A 2019-10-29 2019-10-29 プリント配線基板及び画像形成装置 Active JP7404775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019196151A JP7404775B2 (ja) 2019-10-29 2019-10-29 プリント配線基板及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019196151A JP7404775B2 (ja) 2019-10-29 2019-10-29 プリント配線基板及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2021072307A JP2021072307A (ja) 2021-05-06
JP7404775B2 true JP7404775B2 (ja) 2023-12-26

Family

ID=75713395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019196151A Active JP7404775B2 (ja) 2019-10-29 2019-10-29 プリント配線基板及び画像形成装置

Country Status (1)

Country Link
JP (1) JP7404775B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003662A (ja) 1998-06-16 2000-01-07 Sanyo Electric Co Ltd 電気回路基板
JP2011258836A (ja) 2010-06-10 2011-12-22 Fujitsu Ltd 基板補強構造、基板組立体、及び電子機器
JP2018037459A (ja) 2016-08-29 2018-03-08 株式会社リコー 積層基板、及びその延焼抑制方法
JP2018207073A (ja) 2017-06-09 2018-12-27 株式会社東芝 電子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514731U (ja) * 1978-07-13 1980-01-30

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003662A (ja) 1998-06-16 2000-01-07 Sanyo Electric Co Ltd 電気回路基板
JP2011258836A (ja) 2010-06-10 2011-12-22 Fujitsu Ltd 基板補強構造、基板組立体、及び電子機器
JP2018037459A (ja) 2016-08-29 2018-03-08 株式会社リコー 積層基板、及びその延焼抑制方法
JP2018207073A (ja) 2017-06-09 2018-12-27 株式会社東芝 電子装置

Also Published As

Publication number Publication date
JP2021072307A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
JP2004172459A (ja) 電子制御装置における電子部品の放熱構造
JP5236178B2 (ja) 電子回路装置
EP2337986A1 (en) Light-emitting arrangement
EP0996156A2 (en) Heat sink
JP2006210537A (ja) Led発光構造体の放熱構造
JP7404775B2 (ja) プリント配線基板及び画像形成装置
JP2012230937A (ja) 回路基板
JP2001111237A (ja) 多層プリント基板及び電子機器
JP6424839B2 (ja) 電子制御ユニット、および、これを用いた電動パワーステアリング装置
JP2018037459A (ja) 積層基板、及びその延焼抑制方法
JP2005191378A (ja) プリント基板における放熱構造
KR20180060572A (ko) 방열 구조를 갖는 소자 패키지 및 그 제조방법
JP2007508706A (ja) ヒューズを含むプリント回路基板
JP2013161812A (ja) 基板及び発熱部品の放熱方法
JPH04180690A (ja) パワーデバイス実装板
JP4743094B2 (ja) 電気回路装置
JP5072522B2 (ja) 接続構造
TW201532507A (zh) 電子機器
WO2023203750A1 (ja) 電子制御装置
JP6815347B2 (ja) 半導体モジュール
JPH07297518A (ja) 電子部品の実装構造
JP6903788B2 (ja) 半導体素子取付基板
JP2014179523A (ja) 基板ユニット
JP6733934B2 (ja) 熱伝導性フレキシブルプリント配線板及び熱伝導性フレキシブルプリント配線板の製造方法
JP7142215B2 (ja) ヒートシンク構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R151 Written notification of patent or utility model registration

Ref document number: 7404775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151