JP2000294721A - 半導体チップ実装構造 - Google Patents
半導体チップ実装構造Info
- Publication number
- JP2000294721A JP2000294721A JP9601099A JP9601099A JP2000294721A JP 2000294721 A JP2000294721 A JP 2000294721A JP 9601099 A JP9601099 A JP 9601099A JP 9601099 A JP9601099 A JP 9601099A JP 2000294721 A JP2000294721 A JP 2000294721A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting structure
- chip mounting
- printed board
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 プリント基板の反りを緩和することができる
半導体チップ実装構造を提供する。 【構成】 プリント基板の裏面の半導体チップ搭載箇所
と略同一の位置に、前記半導体チップと略同等の熱膨張
係数を有しかつ略同等の寸法を持つ反り緩和プレートを
貼り付ける。
半導体チップ実装構造を提供する。 【構成】 プリント基板の裏面の半導体チップ搭載箇所
と略同一の位置に、前記半導体チップと略同等の熱膨張
係数を有しかつ略同等の寸法を持つ反り緩和プレートを
貼り付ける。
Description
【０００１】
【産業上の利用分野】本発明は、表面にバンプが形成さ
れた半導体チップをフェースダウンでプリント配線板上
に実装した、いわゆるフリップチップ方式における半導
体チップの実装構造に関するものである。
れた半導体チップをフェースダウンでプリント配線板上
に実装した、いわゆるフリップチップ方式における半導
体チップの実装構造に関するものである。
【０００２】
【従来の技術】図４は従来の半導体チップの実装構造を
示す側面概略図である。図４において、１は半導体チッ
プであり、この半導体チップ１の表面には複数のバンプ
２が形成されている。一方、図中、３はプリント基板で
あり、このプリント基板３の表面には配線パターン４が
形成されている。図のような構成において半導体チップ
１はバンプ２を介して、またはバンプ２と異方性導電フ
ィルム５を介してプリント基板３上に実装されている。
示す側面概略図である。図４において、１は半導体チッ
プであり、この半導体チップ１の表面には複数のバンプ
２が形成されている。一方、図中、３はプリント基板で
あり、このプリント基板３の表面には配線パターン４が
形成されている。図のような構成において半導体チップ
１はバンプ２を介して、またはバンプ２と異方性導電フ
ィルム５を介してプリント基板３上に実装されている。
【０００３】
【発明が解決しようとする課題】近年、電子部品分野に
おいて、より高密度の実装を実現するために半導体チッ
プの放熱が必要となり、プリント基板は放熱性の高いア
ルミニウムなどの金属にする必要が生じてきた。放熱性
の高い金属は熱膨張係数が半導体チップのシリコン（Ｓ
ｉ）に比べて大きいため、熱硬化型接着剤で半導体チッ
プを熱圧着する場合では、高温になる貼り合わせ加熱時
から常温に戻った時に両者の熱膨張差によってプリント
基板に反りが生じる。また、はんだバンプによるフェー
スダウン実装の場合でも、半導体チップ駆動時に発生す
る熱により上記のようにプリント基板に反りが生じる。
おいて、より高密度の実装を実現するために半導体チッ
プの放熱が必要となり、プリント基板は放熱性の高いア
ルミニウムなどの金属にする必要が生じてきた。放熱性
の高い金属は熱膨張係数が半導体チップのシリコン（Ｓ
ｉ）に比べて大きいため、熱硬化型接着剤で半導体チッ
プを熱圧着する場合では、高温になる貼り合わせ加熱時
から常温に戻った時に両者の熱膨張差によってプリント
基板に反りが生じる。また、はんだバンプによるフェー
スダウン実装の場合でも、半導体チップ駆動時に発生す
る熱により上記のようにプリント基板に反りが生じる。
【０００４】図５は従来の半導体チップの実装構造にお
けるプリント基板に反りが生じた状態を示す図である。
温度条件によっては、プリント基板の反りにより電子部
品の機能に悪影響が生じるという問題があった。例え
ば、インクジェットプリンタ用ヘッドにおいてインク吐
出ノズルが存在するプリント基板上に駆動用半導体チッ
プを実装した場合では、上記プリント基板の反りにより
前記ノズルが歪み、出力画質の低下をもたらす。この対
策としては、上記プリント基板の反りをばねなどの外力
により抑えることで矯正することも考えられるが、この
場合には反り矯正用の機構を設ける必要があり、製造コ
ストのアップと電子部品の大型化は避けられない。
けるプリント基板に反りが生じた状態を示す図である。
温度条件によっては、プリント基板の反りにより電子部
品の機能に悪影響が生じるという問題があった。例え
ば、インクジェットプリンタ用ヘッドにおいてインク吐
出ノズルが存在するプリント基板上に駆動用半導体チッ
プを実装した場合では、上記プリント基板の反りにより
前記ノズルが歪み、出力画質の低下をもたらす。この対
策としては、上記プリント基板の反りをばねなどの外力
により抑えることで矯正することも考えられるが、この
場合には反り矯正用の機構を設ける必要があり、製造コ
ストのアップと電子部品の大型化は避けられない。
【０００５】また、半導体チップ熱膨張係数に近い基板
材料としてセラミック、シリコン、硝子などを使用する
ことも考えられるが、金属基板のように半導体チップの
放熱性を確保することが難しいため必ずしも得策とは言
えなかった。
材料としてセラミック、シリコン、硝子などを使用する
ことも考えられるが、金属基板のように半導体チップの
放熱性を確保することが難しいため必ずしも得策とは言
えなかった。
【０００６】本発明は、上記問題を解決するためになさ
れたもので、従来よりもプリント基板の反りを緩和する
ことができる半導体チップ実装構造を提供することを目
的とする。
れたもので、従来よりもプリント基板の反りを緩和する
ことができる半導体チップ実装構造を提供することを目
的とする。
【０００７】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明では、プリント基板の裏面の半導体チップ
搭載箇所と略同一の位置に、前記半導体チップと略同等
の熱膨張係数を有しかつ略同等の寸法を持つ反り緩和プ
レートを貼り付ける半導体チップ実装構造を提供するこ
とにある。
めに、本発明では、プリント基板の裏面の半導体チップ
搭載箇所と略同一の位置に、前記半導体チップと略同等
の熱膨張係数を有しかつ略同等の寸法を持つ反り緩和プ
レートを貼り付ける半導体チップ実装構造を提供するこ
とにある。
【０００８】
【実施例】以下、本発明の実施例を図面（図１〜図３）
に基づいて詳細に説明する。第１、２、３図は、本発明
における各実施例の半導体チップ実装構造を示す側面外
略図である。
に基づいて詳細に説明する。第１、２、３図は、本発明
における各実施例の半導体チップ実装構造を示す側面外
略図である。
【０００９】（実施例１）図１は、本発明における第１
の実施例の側面外略図である。図１に示した半導体チッ
プの実装構造において、１は半導体チップであり、この
半導体チップ１の表面には複数のバンプ２が形成されて
いる。一方、図中、３は金属を材料とするプリント基板
であり、このプリント基板３の表面には配線パターン４
が形成されている。そして半導体チップ１は異方性導電
フィルム５によりプリント基板３に熱圧着され、バンプ
２と配線パターン４を接続することで導通を取ってい
る。本実施例の実装構造においては、プリント基板３の
裏面、すなわち半導体チップ１の実装面と反対側の面
に、接着剤６を介して反り緩和プレート７が貼り付けら
れている。ここで、異方性導電フィルムとは、半導体チ
ップ上のバンプとプリント基板上の配線パターンの間を
導電性微粒子を介して導通をとりながら隣接する電極間
の絶縁を保つ機能を有する接着剤である。異方性導電フ
ィルムの構成は、絶縁性の接着剤中に導電性微粒子を分
散させたものであり、導電性微粒子は、金属球とその周
囲に被覆された絶縁樹脂層からなる。チップとプリント
基板に圧力が加わると、バンプと配線パターンとの間に
ある導電性微粒子の絶縁樹脂層が破壊され、バンプと配
線パターンとの間に導通するようになるが、その他の部
分では圧力がかからないため絶縁性が維持される。
の実施例の側面外略図である。図１に示した半導体チッ
プの実装構造において、１は半導体チップであり、この
半導体チップ１の表面には複数のバンプ２が形成されて
いる。一方、図中、３は金属を材料とするプリント基板
であり、このプリント基板３の表面には配線パターン４
が形成されている。そして半導体チップ１は異方性導電
フィルム５によりプリント基板３に熱圧着され、バンプ
２と配線パターン４を接続することで導通を取ってい
る。本実施例の実装構造においては、プリント基板３の
裏面、すなわち半導体チップ１の実装面と反対側の面
に、接着剤６を介して反り緩和プレート７が貼り付けら
れている。ここで、異方性導電フィルムとは、半導体チ
ップ上のバンプとプリント基板上の配線パターンの間を
導電性微粒子を介して導通をとりながら隣接する電極間
の絶縁を保つ機能を有する接着剤である。異方性導電フ
ィルムの構成は、絶縁性の接着剤中に導電性微粒子を分
散させたものであり、導電性微粒子は、金属球とその周
囲に被覆された絶縁樹脂層からなる。チップとプリント
基板に圧力が加わると、バンプと配線パターンとの間に
ある導電性微粒子の絶縁樹脂層が破壊され、バンプと配
線パターンとの間に導通するようになるが、その他の部
分では圧力がかからないため絶縁性が維持される。
【００１０】実施例１において、反り緩和プレート７は
平板状をなすものである。ここで反り緩和部材７の材料
としては、熱膨張係数が半導体チップ１と略同等である
ものが選定される。その一例として、半導体チップ１が
シリコンで構成され、プリント基板３がアルミニウムで
構成されている場合、半導体チップ１の熱膨張係数は
２．６×１０-6℃-1であるのに対して、プリント基板３
の熱膨張係数は２３．５×１０-6℃-1であるので、この
場合の反り緩和プレート７の材料としては半導体チップ
１と熱膨張係数が略同等である、例えば半導体チップ１
と同じシリコン、熱膨張係数が７．６〜７．７×１０-6
℃-1であるセラミック、熱膨張係数が４．３〜４．６×
１０-6℃-1である無アルカリ硝子、熱膨張係数が３．７
〜５．３×１０-6℃-1であるモリブデンなどを採用する
ことができる。
平板状をなすものである。ここで反り緩和部材７の材料
としては、熱膨張係数が半導体チップ１と略同等である
ものが選定される。その一例として、半導体チップ１が
シリコンで構成され、プリント基板３がアルミニウムで
構成されている場合、半導体チップ１の熱膨張係数は
２．６×１０-6℃-1であるのに対して、プリント基板３
の熱膨張係数は２３．５×１０-6℃-1であるので、この
場合の反り緩和プレート７の材料としては半導体チップ
１と熱膨張係数が略同等である、例えば半導体チップ１
と同じシリコン、熱膨張係数が７．６〜７．７×１０-6
℃-1であるセラミック、熱膨張係数が４．３〜４．６×
１０-6℃-1である無アルカリ硝子、熱膨張係数が３．７
〜５．３×１０-6℃-1であるモリブデンなどを採用する
ことができる。
【００１１】（実施例２）図２は、本発明における実施
例２の側面外略図である。実施例２において、反り緩和
プレート７と半導体チップ１は同一形状であり、プリン
ト基板３の各面の同じ位置に実装されている。この場合
の反り緩和プレート７の材料としては、実施例１の場合
と同様に、熱膨張係数が半導体チップ１と略同等である
ものが選定され、その例としてはシリコン、セラミッ
ク、無アルカリ硝子などである。
例２の側面外略図である。実施例２において、反り緩和
プレート７と半導体チップ１は同一形状であり、プリン
ト基板３の各面の同じ位置に実装されている。この場合
の反り緩和プレート７の材料としては、実施例１の場合
と同様に、熱膨張係数が半導体チップ１と略同等である
ものが選定され、その例としてはシリコン、セラミッ
ク、無アルカリ硝子などである。
【００１２】（実施例３）図３は、本発明における実施
例３の側面外略図である。実施例３において、反り緩和
プレート７は半導体チップ１であり、プリント基板３に
は両面に配線パターンが存在する。この場合の接着剤６
は異方性導電フィルム５である。なお、半導体チップ１
に反り緩和プレート７を貼り付けるタイミングは、半導
体チップ１を実装するのと同時であることが好ましい。
例３の側面外略図である。実施例３において、反り緩和
プレート７は半導体チップ１であり、プリント基板３に
は両面に配線パターンが存在する。この場合の接着剤６
は異方性導電フィルム５である。なお、半導体チップ１
に反り緩和プレート７を貼り付けるタイミングは、半導
体チップ１を実装するのと同時であることが好ましい。
【００１３】
【発明の効果】以上、説明したように本発明の半導体チ
ップの実装構造によれば、温度変化によるプリント基板
の変形が半導体チップと反り緩和プレートの両方に拘束
されるため、従来に比べて温度変化によるプリント基板
の反りが緩和される。これによりプリント基板の反りに
よる電子部品の機能への悪影響が起こりにくくなり、製
品の性能向上と、設置場所の温度環境に対する製品の信
頼性向上が期待できる。また、プリント基板の反りを矯
正するための機構を設ける必要がなくなり、製品のコス
トダウンとコンパクト設計を実現できる。
ップの実装構造によれば、温度変化によるプリント基板
の変形が半導体チップと反り緩和プレートの両方に拘束
されるため、従来に比べて温度変化によるプリント基板
の反りが緩和される。これによりプリント基板の反りに
よる電子部品の機能への悪影響が起こりにくくなり、製
品の性能向上と、設置場所の温度環境に対する製品の信
頼性向上が期待できる。また、プリント基板の反りを矯
正するための機構を設ける必要がなくなり、製品のコス
トダウンとコンパクト設計を実現できる。
【図１】図１は本発明の実施例１の半導体チップの実装
構造を示す側面外略図である。
構造を示す側面外略図である。
【図２】図２は実施例２の半導体チップの実装構造を示
す側面外略図である。
す側面外略図である。
【図３】図３は実施例３の半導体チップの実装構造を示
す側面外略図である。
す側面外略図である。
【図４】図４は従来の半導体チップの実装構造を示す側
面外略図である。
面外略図である。
【図５】図５は従来の半導体チップの実装構造でプリン
ト基板に反りが生じた状態を示す図である。
ト基板に反りが生じた状態を示す図である。
１ 半導体チップ ２ バンプ ３ プリント基板 ４ 配線パターン ５ 異方性導電フィルム ６ 接着剤 ７ 反り緩和プレート
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA10 AA11 AA14 BB02 BB19 BC34 CC32 CC58 DD32 DD37 DD39 DD40 EE05 EE08 GG01 GG30 5E338 AA02 AA15 BB03 BB22 BB72 EE01 EE28 5F044 KK01 KK02 KK10 LL09
Claims (5)
- 【請求項１】表面にバンプが形成された半導体チップを
フェースダウンでプリント配線板上に実装する半導体チ
ップ実装構造において、前記プリント基板の裏面の前記
半導体チップ搭載箇所と略同一の位置に、前記半導体チ
ップと略同等の熱膨張係数を有しかつ略同等の寸法を持
つ反り緩和プレートを貼り付けたことを特徴とする半導
体チップ実装構造。 - 【請求項２】前記半導体チップ及び前記反り緩和プレー
トの接着には熱硬化性の接着剤を用いることを特徴とす
る請求項１記載の半導体チップ実装構造。 - 【請求項３】前記半導体チップはシリコンからなり、前
記反り緩和プレートはシリコン、セラミック、無アルカ
リ硝子、モリブデンのうちから選択された材料であるこ
とを特徴とする請求項１記載の半導体チップ実装構造。 - 【請求項４】前記反り緩和プレートは半導体チップであ
り、前記プリント基板は両面に配線パターンを形成した
両面板であることを特徴とする請求項１記載の半導体チ
ップ実装構造。 - 【請求項５】前記プリント基板は、ガラスエポキシ、ア
ルミニウムなどの熱膨張係数がシリコンより大きな材料
からなることを特徴とする請求項１記載の半導体チップ
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9601099A JP2000294721A (ja) | 1999-04-02 | 1999-04-02 | 半導体チップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9601099A JP2000294721A (ja) | 1999-04-02 | 1999-04-02 | 半導体チップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294721A true JP2000294721A (ja) | 2000-10-20 |
Family
ID=14153231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9601099A Pending JP2000294721A (ja) | 1999-04-02 | 1999-04-02 | 半導体チップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294721A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026250A (ja) * | 2000-07-12 | 2002-01-25 | Denso Corp | 積層回路モジュールの製造方法 |
| KR100411812B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 제조 방법 |
| EP1534052A2 (en) * | 2003-11-20 | 2005-05-25 | Delphi Technologies, Inc. | Circuit board with localized stiffener for enchanced circuit component reliability |
| JP2006351819A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 部品内蔵基板 |
| JP2007123515A (ja) * | 2005-10-27 | 2007-05-17 | Showa Denko Kk | コンデンサ製造用冶具の反り防止法 |
| JP2008294309A (ja) * | 2007-05-25 | 2008-12-04 | Showa Denko Kk | 発光装置、表示装置 |
| JP2009238867A (ja) * | 2008-03-26 | 2009-10-15 | Aisin Aw Co Ltd | 合成樹脂製の実装プリント基板 |
| EP2395820A1 (en) * | 2010-06-10 | 2011-12-14 | Fujitsu Limited | Board reinforcing structure, board assembly, and electronic device |
| US8124879B2 (en) | 2006-05-22 | 2012-02-28 | Panasonic Corporation | Printed board |
| DE102021115848A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplatte |
| US11564307B2 (en) * | 2016-12-22 | 2023-01-24 | Rogers Germany Gmbh | Carrier substrate with a thick metal interlayer and a cooling structure |
-
1999
- 1999-04-02 JP JP9601099A patent/JP2000294721A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026250A (ja) * | 2000-07-12 | 2002-01-25 | Denso Corp | 積層回路モジュールの製造方法 |
| KR100411812B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 제조 방법 |
| EP1534052A2 (en) * | 2003-11-20 | 2005-05-25 | Delphi Technologies, Inc. | Circuit board with localized stiffener for enchanced circuit component reliability |
| EP1534052A3 (en) * | 2003-11-20 | 2007-10-24 | Delphi Technologies, Inc. | Circuit board with localized stiffener for enchanced circuit component reliability |
| JP2006351819A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 部品内蔵基板 |
| JP4627031B2 (ja) * | 2005-10-27 | 2011-02-09 | 昭和電工株式会社 | コンデンサ製造用冶具の反り防止法 |
| JP2007123515A (ja) * | 2005-10-27 | 2007-05-17 | Showa Denko Kk | コンデンサ製造用冶具の反り防止法 |
| US8124879B2 (en) | 2006-05-22 | 2012-02-28 | Panasonic Corporation | Printed board |
| JP2008294309A (ja) * | 2007-05-25 | 2008-12-04 | Showa Denko Kk | 発光装置、表示装置 |
| JP2009238867A (ja) * | 2008-03-26 | 2009-10-15 | Aisin Aw Co Ltd | 合成樹脂製の実装プリント基板 |
| EP2395820A1 (en) * | 2010-06-10 | 2011-12-14 | Fujitsu Limited | Board reinforcing structure, board assembly, and electronic device |
| US8604347B2 (en) | 2010-06-10 | 2013-12-10 | Fujitsu Limited | Board reinforcing structure, board assembly, and electronic device |
| US11564307B2 (en) * | 2016-12-22 | 2023-01-24 | Rogers Germany Gmbh | Carrier substrate with a thick metal interlayer and a cooling structure |
| DE102021115848A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6654250B1 (en) | Low-stress compressive heatsink structure | |
| US7428154B2 (en) | Package structure, printed circuit board mounted with the same, electronic apparatus having the printed circuit board | |
| US6064576A (en) | Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board | |
| JPH07106475A (ja) | ヒートシンク・アセンブリ | |
| US20070069366A1 (en) | Novel constraint stiffener design | |
| JP2001168562A (ja) | 回路モジュールの冷却装置およびこの冷却装置を有する電子機器 | |
| JPH07106477A (ja) | 熱伝導板付きヒートシンクアセンブリ | |
| US7176563B2 (en) | Electronically grounded heat spreader | |
| JP2000294721A (ja) | 半導体チップ実装構造 | |
| US20060043548A1 (en) | Semiconductor device having stiffener | |
| EP1126752B1 (en) | Chip scale packaging on CTE matched printed wiring boards | |
| JPH06196598A (ja) | 半導体チップの実装構造 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JP3936485B2 (ja) | プリント配線基板ユニットおよび基板用矯正部品 | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2003258153A (ja) | 半導体パッケージの実装構造 | |
| US20060043602A1 (en) | Flip chip ball grid array package with constraint plate | |
| JP2603768B2 (ja) | 電子装置 | |
| JPH11121525A (ja) | 半導体装置 | |
| JPH0574943B2 (ja) | ||
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH10229102A (ja) | 電子製品 |