DE102012210440A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102012210440A1
DE102012210440A1 DE201210210440 DE102012210440A DE102012210440A1 DE 102012210440 A1 DE102012210440 A1 DE 102012210440A1 DE 201210210440 DE201210210440 DE 201210210440 DE 102012210440 A DE102012210440 A DE 102012210440A DE 102012210440 A1 DE102012210440 A1 DE 102012210440A1
Authority
DE
Germany
Prior art keywords
power device
lead frame
device chip
metal pattern
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210210440
Other languages
English (en)
Inventor
Tatsuo Ota
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012210440A1 publication Critical patent/DE102012210440A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleitermodul beinhaltet: eine isolierende Platte (2); eine Mehrzahl von Metallmustern (22) und (23), die auf der isolierenden Platte (2) gebildet werden und voneinander beabstandet sind; einen Leistungsvorrichtungschip (3), der mit einem der Metallmuster (22) mittels Löten verbunden ist; einen Leitungsrahmen (5), der mit dem Metallmuster (23), zu dem der Leistungsvorrichtungschip (3) nicht mittels Löten verbunden ist und mit dem Leistungsvorrichtungschip (3) mittels Löten verbunden ist; eine externe Hauptelektrode (51), die mit dem äußeren Gehäuse (8) bereitgestellt wird und durch Drahtverbindung mit dem Leitungsrahmen (5) oberhalb des Metallmusters (23), zu dem der Leistungsvorrichtungschip (3) nicht verbunden ist, verbunden ist; und ein Versiegelungsharz (7), das mittels Einkapseln gebildet wird, um den Leistungsvorrichtungschip (3), den Leitungsrahmen (5) und die Metallmuster (22 und 23) zu versiegeln.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul, insbesondere auf eine Struktur für das Verbinden eines Leistungsvorrichtungschips und einer externen Elektrode.
  • Eine Technik, die Drahtbonden genannt wird, wird seit den 1980er Jahren als Mittel für das Entnehmen von Strom aus einer Leistungsvorrichtung angewandt. Bei der Drahtverbindungstechnik wird ein Elektrodenteil der Leistungsvorrichtung mit einer externen Elektrode mittels eines dünnen Aluminium- oder Golddrahtes verbunden. Jedoch verkürzt diese Technik die Lebensspanne eines Verbindungsteils, das durch die Drahtverbindung gebildet wird, aufgrund von Hitzebelastung, die durch das wiederholte An- und Ausschalten der Leistungsvorrichtung erzeugt wird. Deshalb sollte die maximale Kontaktstellentemperatur niedrig gesetzt werden, falls einer Vergrößerung der Lebensspanne eine höhere Priorität gegeben wird, wobei dies zu einer Zunahme der Größe oder Kostenvergrößerung eines Leistungsmoduls führt.
  • Daraufhin wurde die direkte Anschlussverbindungstechnik (DLB) vorgeschlagen, die darauf abzielt, die Verlässlichkeit eines Verbindungsteils zu erhöhen. In der DLB-Technik wird ein Leitungsrahmen direkt mit einem Elektrodenteil eines Elements auf einer Oberfläche des Elements verbunden.
  • Weiterhin wurde die Transfergusstechnik angewandt als eine Technik für das Versiegeln einer Leistungsvorrichtung, siehe JP 2011-103367 A . Für das Gießen mittels der Transfergusstechnik wird erhitztes und unter Druck gesetztes Harz in eine geschlossene Gussform injiziert.
  • Während die Verlässlichkeit eines Verbindungsteils verbessert wird, hat die DLB-Technik höhere Kosten als die Drahtverbindungstechnik.
  • Weiterhin erreicht das Versiegeln einer Leistungsvorrichtung mittels der Transfergusstechnik exzellente Verlässlichkeit und exzellente Produktivität. Jedoch beinhaltet die Transfergusstechnik einen großen anfänglichen Aufwand, um eine Gussform vorzubereiten, wie beispielsweise das Setzen von Begrenzungen der Freiheitsgrade der begrenzenden Form oder Dimensionen. Deshalb verursacht das Anwenden der Transfergusstechnik auf eine Produktgruppe einer großen Mehrzahl von Arten oder auf eine kleine Gruppe von Produkten Probleme hinsichtlich der Kostenvergrößerung.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleitermodul bereitzustellen, das zu niedrigen Kosten hergestellt werden kann, während die Verlässlichkeit eines Elekrodenanschlusses aufrechterhalten wird.
  • Diese Aufgabe wird gelöst durch die Gegenstände der unabhängigen Patentansprüche 1, 2 und 3. Weitere Ausgestaltungen sind in den abhängigen Ansprüchen zu finden.
  • Ein erstes Halbleitermodul der vorliegenden Erfindung beinhaltet eine Isolierplatte, eine Mehrzahl von Metallmustern, einen Leistungsvorrichtungschip, einen Leitungsrahmen, eine externe Hauptelektrode und einen Verschlussharz. Die Mehrzahl von Metallmustern wird auf der Isolierplatte gebildet und voneinander beabstandet. Der Leistungsvorrichtungschip wird mit einer der Metallplatten durch Löten verbunden. Der Leitungsrahmen wird durch Löten mit einem Metallmuster, mit dem der Leistungsvorrichtungschip nicht durch Löten verbunden ist und mit dem Leistungsvorrichtungschip verbunden. Die externe Hauptelektrode wird an einem äußeren Gehäuse bereitgestellt und durch Drahtverbindung mit dem Leitungsrahmen oberhalb des Metallmusters, mit dem der Leistungsvorrichtungschip nicht verbunden ist, verbunden. Der Versiegelungsharz wird durch Einkapseln gebildet, um den Leistungsvorrichtungschip, den Leitungsrahmen und die Metallmuster zu versiegeln.
  • Im ersten Halbleitermodul der vorliegenden Erfindung wird der Leitungsrahmen mit dem Leistungsvorrichtungschip durch Löten verbunden. Das erhöht das Verbindungsgebiet verglichen mit demjenigen, das durch Drahtverbindung erhalten wird, wobei dadurch eine hohe Verlässlichkeit des Widerstands in Bezug auf Hitzebeanspruchung, die durch das An- und Ausschalten des Leistungsvorrichtungschips erzeugt wird, bereitgestellt wird. Weiterhin ist ein Ende des Leitungsrahmens mit unterschiedlichen Metallmustern, auf denen der Leistungsvorrichtungschip platziert ist, verbunden, wobei dadurch es möglich wird, die Temperatur des Leitungsrahmens während der Operation des Halbleitermoduls zu reduzieren. Weiterhin sind der Leitungsrahmen und die externe Hauptelektrode miteinander durch Drahtverbindung auf den Metallmustern bei einer Temperatur verbunden, die niedriger ist als diejenige um den Leistungsvorrichtungschip herum. Deshalb können sogar billige Drahtverbindungen eine Verlässlichkeit auf hohem Niveau sicherstellen. Zudem setzt die Formation des Versiegelungsharzes mittels Einkapseln keine Mehrzahl von Begrenzungen bezüglich der Form oder Dimension des Anschlusses voraus. Dies erlaubt es, das Halbleitermodul einfach auf eine Produktgruppe einer großen Vielfalt von Arten oder einer kleinen Gruppe von Produkten anzuwenden.
  • Ein zweites Halbleitermodul der vorliegenden Erfindung beinhaltet eine Isolierungsplatte, ein Metallmuster, einen Leistungsvorrichtungschip, einen isolierenden Abstandshalter, einen Leitungsrahmen, eine externe Hauptelektrode und einen Versiegelungsharz. Die Metallmuster werden auf der Isolierungsplatte gebildet. Der Leistungsvorrichtungschip und der isolierende Abstandshalter werden getrennt voneinander mittels Löten auf dem Metallmuster verbunden. Der Leitungsrahmen wird mittels Löten auf dem Leistungsvorrichtungschip und dem isolierenden Abstandshalter aufgebracht. Die externe Hauptelektrode wird an einem äußeren Gehäuse bereitgestellt und mittels Drahtverbindung mit dem Leitungsrahmen oberhalb des isolierenden Abstandshalters verbunden. Das Versiegelungsharz wird durch Einkapseln gebildet, um den Leistungsvorrichtungschip, den isolierenden Abstandshalter, den Leitungsrahmen und das Metallmuster zu versiegeln.
  • Im zweiten Halbleitermodul der vorliegenden Erfindung vergrößert die Bereitstellung eines einzelnen Metallmusters auf der isolierenden Platte die Temperatur einer Verbindung zwischen dem Leitungsrahmen und einem Verbindungsdraht verglichen mit dem Fall, bei dem zerteilte Metallmuster bereitgestellt werden. Jedoch verhindert die Bereitstellung eines einzelnen Metallmusters den Isolierungsabbau zwischen zwei verschiedenen Elektroden, wobei dadurch die Isolierungsstärke vergrößert wird.
  • Ein drittes Halbleitermodul der vorliegenden Erfindung beinhaltet eine Isolierungsplatte, ein Metallmuster, einen Leistungsvorrichtungschip, einen Freilaufdiodenchip, einen Leitungsrahmen, eine externe Hauptelektrode und ein Versiegelungsharz. Das Metallmuster wird auf der Isolierungsplatte gebildet. Der Leistungsvorrichtungschip und der Freilaufdiodenchip werden getrennt voneinander auf dem Metallmuster mittels Löten angebracht. Der Leitungsrahmen wird mittels Löten auf dem Leistungsvorrichtungschip und dem Freilaufdiodenchip verbunden. Die externe Hauptelektrode wird an einem äußeren Gehäuse bereitgestellt und mittels Drahtverbindung mit dem Leitungsrahmen oberhalb des Freilaufdiodenchips verbunden. Der Versiegelungsharz wird gebildet durch Einkapseln, um den Leistungsvorrichtungschip, den Freilaufdiodenchip, den Leitungsrahmen und das Metallmodell zu versiegeln.
  • Im dritten Halbleitermodul der vorliegenden Erfindung ist der Leitungsrahmen mittels Drähten mit der externen Hauptelektrode oberhalb des Freilaufdiodenchips verbunden. Deshalb wird die Temperatur eines Verbindungsteils davon erhöht. Jedoch kann die Größe des Leitungsrahmens näher an den Projektionsgebieten des Leistungsvorrichtungschips und des Freilaufdiodenchips ausgestaltet werden, um eine Größenreduktion des Halbleitermoduls zu erlauben. Diese Struktur wird nützlicherweise angewandt, falls die Größenreduktion wichtiger ist als die Lebensspanne des Halbleitermoduls.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden klarer werden durch die folgende detaillierte Beschreibung der vorliegenden Erfindung in Kombination mit den angehängten Zeichnungen.
  • 1 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls der ersten Ausführungsform zeigt;
  • 2 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls einer zweiten Ausführungsform zeigt;
  • 3 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls einer dritten Ausführungsform zeigt; und
  • 4 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls einer vierten Ausführungsform zeigt.
  • 1 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls der ersten Ausführungsform zeigt. Das Halbleitermodul beinhaltet eine Basisplatte 1 aus einem Metall wie z. B. Kupfer, Aluminium und AlSiC und ein isolierendes Substrat, das auf die Basisplatte mittels Lot aufgebracht wird. Die Struktur des isolierenden Substrats ist so, dass Muster von Metallen wie etwa Kupfer oder Aluminium auf entgegengesetzten Seiten der keramischen isolierenden Platte 2 mittels Ätztechniken gebildet werden. Ein Metallmuster 21 wird auf der Rückfläche der isolierenden Platte 2 gebildet und das Metallmuster 21 wird mittels Lot 31 mit der Basisplatte 1 verbunden. Metallmuster 22 und 23 werden auf der Vorderfläche der isolierenden Platte 2 gebildet. Ein Leistungsvorrichtungschip 3, der ein IGBT oder ein MOSFET sein kann und ein Freilaufdiodenchip 4 werden auf dem Metallmuster 22 mittels Lot 32 und Lot 34 jeweils verbunden.
  • Ein Leitungsrahmen 5 ist auf dem Leistungsvorrichtungschip 3 und dem Freilaufdiodenchip 4 mittels Lot 33 und Lot 35 jeweils verbunden, um den Leistungsvorrichtungschip 3 und den Freilaufdiodenchip 4 parallel zu verbinden. Der Leitungsrahmen 5 hat ein Ende, das mit dem Leistungsvorrichtungschip 3 verbunden ist, und das entgegengesetzte Ende ist mit dem Metallmuster 23 mittels Lot 36 verbunden. Indem Kupfer als Leitungsrahmen 5 verwendet wird, wird der Widerstand des Leitungsrahmens 5 selbst bezüglich Hitze verbessert.
  • Eine externe Hauptelektrode 51 und eine externe Signalelektrode 52 werden mit einem äußeren Gehäuse 8 mittels Inserttechnik oder Outserttechnik bereitgestellt. Der Leitungsrahmen 5 ist mittels eines Aluminiumdrahtes 41 mit der externen Hauptelektrode 51 bei einer Position verbunden, bei der der Leitungsrahmen 5 mit dem Metallmuster 23 verbunden ist. Die externe Signalelektrode 52 ist mittels eines Aluminiumdrahtes 42 mit dem Leistungsvorrichtungschip 3 verbunden. Der Aluminiumdraht 41 hat im Allgemeinen einen Durchmesser von 200 bis 500 μm, und der Aluminiumdraht 42 hat im Allgemeinen einen Durchmesser von 5 bis 10 μm.
  • Nachdem die Metallmuster 21, 22 und 23 auf der isolierenden Platte 2 gebildet werden, wird eine Sperre 6 aus Si-Gummi gebildet, indem eine Gussform verwendet wird, um die isolierende Platte 2 zu umgeben. Ein Flüssigepoxidharz 7 wird mittels Einkapseln in die Sperre 6 hineingegossen und dann thermisch getrocknet. Das Epoxidharz 7 schützt den Lot 33 und den Lot 35 vor Hitzezyklenbelastung, die erzeugt werden soll durch das An- und Ausschalten des Leistungsvorrichtungschips 3 und des Freilaufdiodenchips 4.
  • Weiterhin wird ein Versiegelungsharz 9 mit niedriger Elastizität, wie Silikongel, in das untere Gehäuse 8 von oberhalb des Epoxidharzes 7 eingegossen zum Zwecke der Isolierung des Aluminiumdrahtes 41/42, der externen Hauptelektrode 51 und der externen Signalelektrode 52, die nicht mit Epoxidharz 7 versiegelt sind.
  • Das Halbleitermodul der ersten Ausführungsform beinhaltet: die isolierende Platte 2, die Metallmuster 22 und 23, gebildet auf der isolierenden Platte 2 und beabstandet voneinander; den Leistungsvorrichtungschip 3, der auf dem Metallmuster 22 mittels Löten angebracht ist; den Leitungsrahmen 5, der mittels Löten auf dem Metallmuster 23, zu dem der Leistungsvorrichtungschip 3 nicht mittels Löten angebracht ist, und auf dem Leistungsvorrichtungschip 3 angebracht ist; die externe Hauptelektrode 51, die in einem äußeren Gehäuse 8 angebracht ist und mittels Drahtverbindung mit dem Leitungsrahmen 5 verbunden ist oberhalb des Metallmusters 23, zu dem der Leistungsvorrichtungschip 3 nicht verbunden ist; und Versiegelungsharz (Epoxidharz) 7, der mittels Einkapseln gebildet wird, um den Leistungsvorrichtungschip 3, den Leitungsrahmen 5 und die Metallmuster 22 und 23 zu versiegeln. Die Verbindung des Leitungsrahmens 5 mit dem Leistungsvorrichtungschip 3 mittels Löten verbessert ein Verbindungsgebiet verglichen mit demjenigen, der durch Drahtverbindung erhalten wird, wobei damit eine hohe Zuverlässigkeit bezüglich Widerstand und bezüglich Hitzebeanspruchung bereitgestellt wird, die durch das An- und Ausschalten des Leistungsvorrichtungschips 3 erzeugt werden soll. Ein Ende des Leitungsrahmens 5 ist mit dem Metallmuster 23 verbunden, das von dem Metallmuster 22 beabstandet ist und auf dem der Leistungsvorrichtungschip 3 und der Freilaufdiodenchip 4 positioniert sind, wodurch es möglich wird, die Temperatur des Leitungsrahmens 5 zu reduzieren während das Halbleitermodul arbeitet. Weiterhin werden der Leitungsrahmen 5 und die externe Hauptelektrode 51 miteinander durch Drahtverbindung auf dem Metallmuster 23 bei einer Temperatur miteinander verbunden, die geringer ist als die um den Leistungsvorrichtungschip 3. Deshalb kann sogar eine kostengünstige Drahtverbindung Verlässlichkeit auf einem hohen Niveau gewährleisten. Weiterhin generiert die Formation des Epoxydharzes 7 mittels Einkapseln keine Mehrzahl von Begrenzungen bezüglich der Form oder Dimension eines Anschlusses. Dies ermöglicht es, das Halbleitermodul in einfacher Weise auf eine Produktgruppe einer großen Mehrzahl von Arten oder einer kleinen Gruppe von Produkten anzuwenden.
  • Das Halbleitermodul der ersten Ausführungsform benutzt ein Epoxydharz in einer flüssigen Form als ein Versiegelungsharz, der mittels Einkapseln gebildet wird, so dass der Teil der oberen Oberfläche des Leistungsvorrichtungschips 3, der mittels Löten verbunden ist, vor Hitzebeanspruchung, die erzeugt werden soll beim Ein- und Ausschalten des Leistungsvorrichtungschips 3, geschützt wird.
  • Das Halbleitermodul der ersten Ausführungsform beinhaltet das Silikonharz 9, um einen Teil der Innenseite des äußeren Gehäuses 8, der nicht mit dem Versiegelungsharz 7, der durch Einkapseln gebildet wird, versiegelt ist, zu versiegeln, um damit eine Isolierung der externen Hauptelektrode 51 und des Aluminiumdrahts 41 zu erlauben.
  • Es wurde durch Experiment bestätigt, dass die Isolierungsverschlechterung mit hoher Wahrscheinlichkeit zwischen zwei Elektroden erzeugt wird. Deshalb wird in der zweiten Ausführungsform nur ein einzelnes Metallmuster auf der isolierenden Platte 2 gebildet, um ein einzelnes Potential aufrechtzuerhalten, um die Isolierungseigenschaften zu verbessern.
  • 2 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls der zweiten Ausführungsform zeigt. In diesem Halbleitermodul ist nur das Metallmuster 22 auf der isolierenden Platte 2 gebildet und der Leistungsvorrichtungschip 3 und der Freilaufdiodenchip 4 sind auf dem Metallmuster 22 mittels Lot 32 und Lot 34 jeweils verbunden. Weiterhin ist ein isolierender Abstandshalter 10 mittels Lot 37 mit einem Endanteil des Metallmusters 22 beabstandet von dem Leistungsvorrichtungschip 3 verbunden. Der Leitungsrahmen 5 ist mit dem Lot 36 auf dem isolierenden Abstandshalter 10 verbunden. Der isolierende Abstandshalter 10 wird bereitgestellt, um den Leitungsrahmen 5 von dem Metallmuster 22 zu isolieren. Der isolierende Abstandshalter 10 hat einen linearen Expansionskoeffizienten, der im Wesentlichen der gleiche ist wie derjenige des Epoxydharzes 7 (±20% des linearen Expansionskoeffizienten des Epoxydharzes 7), und hat die Funktion, die Belastung des Aluminiumdrahtes 41 zu unterstützen.
  • Der Leitungsrahmen 5 ist mit dem Leistungsvorrichtungschip 3, der ein IGBT oder ein MOSFET-Chip sein kann und mit dem Freilaufdiodenchip 4 jeweils mittels dem Lot 33 und dem Lot 35 verbunden, um den Leistungsvorrichtungschip 3 und den Freilaufdiodenchip 4 parallel zu verbinden. Der Leitungsrahmen 5 hat ein Ende, das mit dem Leistungsvorrichtungschip 3 verbunden ist und das entgegengesetzte Ende ist mit dem isolierenden Abstandshalter 10 mittels des Lots 36 verbunden. Der Leitungsrahmen 5 ist mittels des Aluminiumdrahtes 41 mit der externen Hauptelektrode 51 bei einer Position verbunden, wo der Leitungsrahmen 5 mit dem isolierenden Abstandshalter 10 verbunden ist.
  • Die Struktur der zweiten Ausführungsform in anderen Aspekten ist die gleiche wie diejenige der ersten bevorzugten Ausführungsform, so dass dies nicht mehr nochmals beschrieben wird.
  • Das Halbleitermodul der zweiten Ausführungsform beinhaltet: die isolierende Platte 2, das Metallmuster 22, das auf der isolierenden Platte 2 gebildet ist; den Leistungsvorrichtungschip 3 und den isolierenden Abstandshalter 10, die getrennt voneinander auf dem Metallmuster 22 mittels Löten verbunden sind; den Leitungsrahmen 5, der mit dem Leistungsvorrichtungschip 3 und mit dem isolierenden Abstandshalter 10 mittels Löten verbunden ist; die externe Hauptelektrode 51, die an dem äußeren Gehäuse 8 bereitgestellt wird und verbunden ist mittels Drahtverbindung mit dem Leitungsrahmen 5 oberhalb des isolierenden Abstandshalters 10; und dem Versiegelungsharz 7, der mittels Einkapseln gebildet wird, um den Leistungsvorrichtungschip 3, den isolierenden Abstandshalter 10 und den Leitungsrahmen 5 sowie das Metallmuster 22 zu versiegeln. Die Bereitstellung nur des Metallmusters 22 auf der isolierenden Platte 2 erhöht die Temperatur einer Verbindung zwischen dem Leitungsrahmen 5 und dem Aluminiumdraht 41 verglichen mit dem Fall, wo getrennte Metallmuster bereitgestellt werden. Jedoch verhindert die Bereitstellung von nur dem Metallmuster 22 eine Isolationsverschlechterung zwischen verschiedenen Elektroden, wobei dabei die Isolierungsstärke verbessert wird. Weiterhin wird die Beanspruchung, die zwischen der Basisplatte 1 und dem isolierenden Substrat erzeugt wird, ausgeglichen.
  • 3 ist eine Querschnittsansicht, die die Struktur eines Halbleitermoduls einer dritten Ausführungsform zeigt. Die dritte Ausführungsform beabsichtigt, die Größe des Halbleitermoduls zu reduzieren, indem die Größe des Leitungsrahmens 5 kleiner gemacht wird als jene in der ersten und zweiten Ausführungsform.
  • Das Metallmuster 22 ist auf einer Oberfläche der isolierenden Platte 2 gebildet. Der Leistungsvorrichtungschip 3 und der Freilaufdiodenchip 4 werden mit dem Metallmuster 22 mittels Lot 32 und Lot 34 jeweils verbunden.
  • Der Leitungsrahmen 5 ist mit dem Leistungsvorrichtungschip 3, der ein IGBT oder ein MOSFET sein kann und mit dem Freilaufdiodenchip 4 mittels Lot 33 und Lot 35 jeweils verbunden, um den Leistungsvorrichtungschip 3 und den Freilaufdiodenchip 4 parallel zu verbinden. Der Leitungsrahmen 5 ist mittels des Aluminiumdrahtes 41 mit der externen Hauptelektrode 51 oberhalb des Freilaufdiodenchips 4 verbunden. Der Freilaufdiodenchip 4 erhöht die Temperatur bei einer Rate, die niedriger ist als diejenige des Leistungsvorrichtungschips 3. Deshalb, verglichen mit dem Fall, bei dem der Leitungsrahmen 5 mittels Draht oberhalb des Freilaufdiodenchips 4 verbunden ist, wird ein Verbindungsteil mit hoher Verlässlichkeit bereitgestellt. Die Struktur der dritten Ausführungsform in anderer Hinsicht ist die gleiche wie diejenige der ersten Ausführungsform, so dass dies nicht wieder beschrieben wird.
  • Das Halbleitermodul der dritten Ausführungsform beinhaltet: eine isolierende Platte 2; das Metallmuster 22, das auf der isolierenden Platte 2 gebildet ist; den Leistungsvorrichtungschip 3 und den Freilaufdiodenchip 4, die getrennt voneinander mittels Löten auf dem Metallmuster 22 aufgebracht sind; den Leitungsrahmen 5, der auf dem Leistungsvorrichtungschip 3 und dem Freilaufdiodenchip 4 mittels Löten aufgebracht ist; die externe Hauptelektrode 51, die mit dem äußeren Gehäuse 8 bereitgestellt wird und mittels Drahtverbindung mit dem Leitungsrahmen 5 oberhalb des Freilaufdiodenchips 4 verbunden ist und den Versiegelungsharz 7, der mittels Einkapseln gebildet wird, um den Leistungsvorrichtungschip 3, den Freilaufdiodenchip 4 und den Leitungsrahmen 5 und das Metallmuster 22 zu versiegeln. Der Leitungsrahmen 5 ist mittels Draht mit der Hauptelektrode 51 oberhalb des Freilaufdiodenchips 4 verbunden, so dass die Temperatur eines Verbindungsteils höher ist als jene in der ersten und zweiten Ausführungsform. Jedoch kann die Größe des Leitungsrahmens 5 näher an die projizierten Gebiete des Leistungsvorrichtungschips 3 und des Freilaufdiodenchips 4 ausgestaltet werden, damit eine Größenreduktion des Halbleitermoduls möglich ist. Diese Struktur wird nützlicherweise angewandt, falls die Größenreduktion eine höhere Priorität hat als die Lebensspanne des Halbleitermoduls.
  • In der ersten bevorzugten Ausführungsform sind der Leistungsvorrichtungschip 3 und der Freilaufdiodenchip 4 mit dem Leitungsrahmen 5 und dem Metallmuster 22 mittels Löten verbunden. Währenddessen können die Silbernanopartikelverbindungsschichten 61 und 62 die Stelle des Lots 32, 33, 34 oder 35 einnehmen.
  • Silbernanopartikelverbindung ist eine Technik, mittels derer Ag-Teilchen (Silbernanopartikel) mit Durchmessern in Einheiten von Nanometern gesintert werden, indem Druck oder Hitze angewandt wird, um die Teilchen zu verbinden. Die Verwendung dieser Technik ermöglicht einen niedrigen Widerstand und eine Stabilität eines Verbindungsteils. Weiterhin ist der Schmelzpunkt der Silbernanopartikel höher als derjenige des Lots, so dass das Verbinden mit Silbernanopartikeln einen höheren Widerstand bezüglich Hitze bietet als die Lotverbindung.
  • Deshalb können, falls die mit Silbernanopartikeln verbundenen Schichten 61 und 62 benutzt werden, die Sperre 6 und das Epoxydharz 7 weggelassen werden, und die Innenseite der äußeren Gehäuses 8 kann völlig mittels Silikongel 9 in der Struktur der 1 versiegelt werden. Ein Halbleitermodul dieser Struktur ist in 4 gezeigt.
  • Die Struktur von 4 beinhaltet nicht den Schritt des Formens einer Sperre und einen Schritt des Gießens von Epoxydharz, um es möglich zu machen, den Fertigungsprozess zu vereinfachen.
  • Die gleiche Wirkung kann erzielt werden, falls Silbernanopartikelverbindungen für das Verbinden von entgegengesetzten Oberflächen eines Leistungsvorrichtungschips 3 und eines Freilaufdiodenchips 4 verwendet werden und falls die Sperre 6 und das Epoxydharz 7 in den Strukturen des Halbleitermoduls der zweiten und dritten Ausführungsform wie in 2 und 3 jeweils gezeigt, weggelassen werden.
  • Im Halbleitermodul der vierten Ausführungsform ist der Leistungsvorrichtungschip 3 mit dem Metallmuster 22 und dem Leitungsrahmen 5 mittels der durch Silbernanopartikel verbundenen Schichten 61 und 62 und nicht mittels Lotverbindung verbunden. Dies ermöglicht es, auf höhere Arbeitstemperaturen des Chips zu antworten.
  • In dem Halbleitermodul der vierten Ausführungsform ist das Epoxydharz 7 als Versiegelungsharz, der mittels Einkapseln gebildet wird, nicht bereitgestellt, und der Teil, der mittels des Epoxydharzes 7 versiegelt werden soll, wird mittels des Silikonharzes 9 stattdessen versiegelt. Die Verwendung von Silbernanopartikelverbindung für das Verbinden von dem Leistungsvorrichtungschip 3 mit dem Leitungsrahmen 5 und dem Metallmuster 22 liefert eine höhere Verlässlichkeit bezüglich des Widerstandes hinsichtlich Hitzezyklen als eine Lotverbindung, wobei es dadurch möglich wird, das Epoxydharz 7 wegzulassen. Als ein Resultat ergibt sich, dass ein Schritt des Formens einer Sperre und ein Schritt des Gießens von Epoxydharz weggelassen werden kann, wodurch es möglich wird, den Herstellungsprozess zu vereinfachen.
  • Während die Erfindung im Detail gezeigt und beschrieben worden ist, ist die obenstehende Beschreibung in allen Aspekten illustrativ und nicht beschränkend. Es soll daher zu verstehen gegeben werden, dass zahlreiche Modifikationen und Variationen angedacht werden können, ohne von dem Gedanken der Erfindung abzurücken.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011-103367 A [0004]

Claims (7)

  1. Halbleitermodul aufweisend: eine isolierende Platte (2); eine Mehrzahl von Metallmustern (22, 23), gebildet auf der isolierenden Platte (2) und beabstandet voneinander; einen Leistungsvorrichtungschip (3), der auf einem der Metallmuster (22) mittels Löten aufgebracht ist; einen Leitungsrahmen (5), der mit einem Metallmuster (23), mit dem der Leistungsvorrichtungschip (3) nicht mittels Löten verbunden ist, und mit dem Leistungsvorrichtungschip (3) mittels Löten verbunden ist; eine externe Hauptelektrode (51), die an einem äußeren Gehäuse (8) bereitgestellt ist und mittels Drahtverbindung mit dem Leitungsrahmen (5) oberhalb des Metallmusters (23), mit dem der Leistungsvorrichtungschip (3) nicht verbunden ist, verbunden ist; und ein Versiegelungsharz (7), gebildet durch Einkapseln, um den Leistungsvorrichtungschip (3), den Leitungsrahmen (5) und die Metallmuster (22, 23) zu versiegeln.
  2. Halbleitermodul aufweisend: eine isolierende Platte (2); ein Metallmuster (22), gebildet auf der isolierenden Platte (2); einen Leistungsvorrichtungschip (3) und einen isolierenden Abstandshalter (10), die getrennt voneinander mit dem Metallmuster (22) mittels Löten verbunden sind; einen Leitungsrahmen (5), der mit dem Leistungsvorrichtungschip (3) und dem isolierenden Abstandshalter (10) mittels Löten verbunden ist; eine externe Hauptelektrode (51), die an dem äußeren Gehäuse (8) bereitgestellt wird und mittels Drahtverbindung mit dem Leitungsrahmen (5) oberhalb des isolierenden Abstandshalters (10) verbunden ist; und ein Versiegelungsharz (7), das mittels Einkapseln gebildet ist, um den Leistungsvorrichtungschip (3), den isolierenden Abstandshalter (10), den Leitungsrahmen (5) und das Metallmuster (22) zu versiegeln.
  3. Halbleitermodul aufweisend: eine isolierende Platte (2); ein Metallmuster (22), gebildet auf der isolierenden Platte (2); einen Leistungsvorrichtungschip (3) und einen Freilaufdiodenchip (4), die getrennt voneinander auf dem Metallmuster (22) mittels Löten verbunden sind; einen Leitungsrahmen (5), der mittels Löten mit dem Leistungsvorrichtungschip (3) und dem Freilaufdiodenchip (4) verbunden ist; eine externe Hauptelektrode (51), die an einem äußeren Gehäuse (8) bereitgestellt wird und mittels Drahtbonden mit dem Leitungsrahmen (5) oberhalb des Freilaufdiodenchips (3) verbunden ist und ein Versiegelungsharz (7), das durch Einkapseln gebildet ist, um den Leistungsvorrichtungschip (3), den Freilaufdiodenchip (4), den Leitungsrahmen (5) und das Metallmuster (22) zu versiegeln.
  4. Halbleitermodul gemäß irgendeinem der Ansprüche 1 bis 3, wobei der Versiegelungsharz (7) mittels Aushärten eines flüssigen Epoxydharzes gebildet wird.
  5. Halbleitermodul gemäß irgendeinem der Ansprüche 1 bis 4, wobei der Leistungsvorrichtungschip (3) mit den Metallmustern (22, 23) und dem Leitungsrahmen (5) mittels Silbernanopartikelverbindung anstatt einer Verbindung mittels Löten verbunden ist.
  6. Halbleitermodul gemäß irgendeinem der Ansprüche 1 bis 5, weiterhin aufweisend ein Silikonharz (9) für das Versiegeln von Teilen der Innenseite des äußeren Gehäuses (8), wobei der Teil, der mittels Silikonharz (9) versiegelt wird, verschieden ist von dem Teil, der mittels Versiegelungsharz (7), der durch Einkapseln gebildet wird, versiegelt ist.
  7. Halbleitermodul gemäß Anspruch 6, wobei der Versiegelungsharz (7), der mittels Einkapseln gebildet wird, nicht bereitgestellt ist und der Teil, der mit dem Versiegelungsharz (7) versiegelt werden soll mit dem Silikonharz (9) versiegelt ist.
DE201210210440 2011-07-04 2012-06-20 Halbleitermodul Withdrawn DE102012210440A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011148221A JP2013016629A (ja) 2011-07-04 2011-07-04 半導体モジュール
JP2011-148221 2011-07-04

Publications (1)

Publication Number Publication Date
DE102012210440A1 true DE102012210440A1 (de) 2013-01-10

Family

ID=46563253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210210440 Withdrawn DE102012210440A1 (de) 2011-07-04 2012-06-20 Halbleitermodul

Country Status (4)

Country Link
US (2) US8558367B2 (de)
JP (1) JP2013016629A (de)
CN (1) CN102623428A (de)
DE (1) DE102012210440A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224355B4 (de) * 2012-04-11 2016-06-23 Mitsubishi Electric Corporation Leistungsmodul
DE102019106635B4 (de) 2018-03-16 2022-01-27 Denso Corporation Leistungshalbleitervorrichtung, rotierende elektrische Maschine, die diese umfasst, und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5867966B2 (ja) * 2012-08-29 2016-02-24 新電元工業株式会社 半導体装置
KR101367065B1 (ko) * 2012-10-30 2014-02-24 삼성전기주식회사 전력 모듈 패키지
JP6157584B2 (ja) * 2013-02-26 2017-07-05 三菱電機株式会社 電力用半導体装置組み込み機器の製造方法および電力用半導体装置
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
US9397015B2 (en) * 2014-03-28 2016-07-19 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device casing
US10181445B2 (en) * 2014-12-29 2019-01-15 Mitsubishi Electric Corporation Power module
JP2016219681A (ja) * 2015-05-25 2016-12-22 カルソニックカンセイ株式会社 金属配線の接合構造および接合方法
JP6613806B2 (ja) * 2015-10-23 2019-12-04 富士電機株式会社 半導体装置
JP6711001B2 (ja) * 2016-02-17 2020-06-17 富士電機株式会社 半導体装置及び製造方法
CN107240581A (zh) * 2016-03-29 2017-10-10 株式会社京浜 电力转换装置及电力转换装置的制造方法
JP2017183699A (ja) * 2016-03-29 2017-10-05 株式会社ケーヒン 電力変換装置及び電力変換装置の製造方法
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
KR102008278B1 (ko) * 2017-12-07 2019-08-07 현대오트론 주식회사 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
US11183460B2 (en) * 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US10529637B1 (en) * 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US11081422B2 (en) * 2019-03-14 2021-08-03 Toyota Motor Engineering & Manufacturing North America, Inc. Self-healing PDMS encapsulation and repair of power modules
CN110034664A (zh) * 2019-05-06 2019-07-19 深圳市汇北川电子技术有限公司 一种sic电动汽车的功率模组
CN110071098A (zh) * 2019-05-06 2019-07-30 深圳市汇北川电子技术有限公司 一种功率模组电容布局的方法
EP3797962A1 (de) * 2019-09-30 2021-03-31 Siemens Aktiengesellschaft Gehäuse eines elektronikmoduls und dessen herstellung
CN112694060A (zh) * 2020-12-22 2021-04-23 青岛歌尔微电子研究院有限公司 Mems封装结构及其封装方法
JP2022125612A (ja) * 2021-02-17 2022-08-29 株式会社東芝 パワーモジュール
CN114883284A (zh) * 2022-03-25 2022-08-09 清华大学 碳化硅芯片的耐高温封装结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103367A (ja) 2009-11-11 2011-05-26 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP4378239B2 (ja) 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP2007235004A (ja) 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
JP4760585B2 (ja) 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
JP4666185B2 (ja) 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP4865829B2 (ja) 2009-03-31 2012-02-01 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103367A (ja) 2009-11-11 2011-05-26 Mitsubishi Electric Corp 電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224355B4 (de) * 2012-04-11 2016-06-23 Mitsubishi Electric Corporation Leistungsmodul
DE102019106635B4 (de) 2018-03-16 2022-01-27 Denso Corporation Leistungshalbleitervorrichtung, rotierende elektrische Maschine, die diese umfasst, und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
CN102623428A (zh) 2012-08-01
US8558367B2 (en) 2013-10-15
US20130009298A1 (en) 2013-01-10
US20130341775A1 (en) 2013-12-26
JP2013016629A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
DE102012210440A1 (de) Halbleitermodul
DE102012224355B4 (de) Leistungsmodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015106552B4 (de) Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben
EP3008753B1 (de) Leistungsmodul
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE112016000904T5 (de) Leistungsmodul
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102014212376A1 (de) Halbleitervorrichtung
DE112008000229T5 (de) Leistungshalbleitervorrichtung
DE102013107725A1 (de) Chipkartenmodul
DE102015100011A1 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102014222993A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102004057421B4 (de) Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE112018003419T5 (de) Halbleiterbauelement
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150101