JP2004363435A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004363435A JP2004363435A JP2003161860A JP2003161860A JP2004363435A JP 2004363435 A JP2004363435 A JP 2004363435A JP 2003161860 A JP2003161860 A JP 2003161860A JP 2003161860 A JP2003161860 A JP 2003161860A JP 2004363435 A JP2004363435 A JP 2004363435A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- sealing body
- resin sealing
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、主面に複数の電極を有する半導体チップと、前記半導体チップの周囲に配置され、かつ一部が外部端子として用いられる複数のリードと、前記半導体チップの複数の電極と、前記複数のリードとを電気的に接続する複数のボンディングワイヤと、前記半導体チップが搭載されたチップ支持体と、前記チップ支持体に連結された複数の吊りリードと、前記半導体チップ、前記複数のリード、前記チップ支持体、前記複数の吊りリード、及び前記複数のボンディングワイヤを封止し、かつ前記複数のリードの一部、及び前記複数の吊りリードの一部をその裏面から露出する樹脂封止体とを有し、
前記複数の吊りリードのうちの1本は、前記樹脂封止体の裏面から露出する部分が、前記樹脂封止体の向きを識別するためのインデックスとして用いられている。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、封止体の裏面(実装面)からリードの一部を露出することによって得られる外部端子を有するノンリード型半導体装置、例えばQFN(Quad Flatpack Non−leaded package)型、SON(Small Outline Non−leaded package)型等の半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の1つに、例えばQFN(Quad Flatpack Non−Leaded Package )型と呼称される半導体装置が知られている。このQFN型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばQFP(Quad Flatpack Package)型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
【0003】
QFN型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠部及び内枠部を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ支持体(タブ,ダイパッド)や、このチップ支持体の周囲に先端部(一端部)を臨ませる複数のリード等が配置されている。チップ支持体は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部(先端部)と反対側の他端部がリードフレームのフレーム本体に支持されている。
【0004】
このようなリードフレームを使用してQFN型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
【0005】
QFN型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法(移送成形法)によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型(モールディング金型)のキャビティ(樹脂充填部)の内部に、半導体チップ、リード、チップ支持体、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
【0006】
なお、QFN型半導体装置については、例えば特開2001−189410号公報(特許文献1)や、特許第3072291号(特許文献2)に記載されている。
【0007】
【特許文献1】
特開2001−189410号公報
【特許文献2】
特許第3072291号
【0008】
【発明が解決しようとする課題】
ところで、QFN型やSON型等のノンリード型半導体装置は、その製造において、樹脂封止体の裏面を上向きにした状態でトレイの収納部に収納され、外観検査工程が実施される。外観検査工程では、トレイの収納部から半導体装置を取り出し、その後、樹脂封止体の裏面の外部端子がレジンバリ等の異物によって覆われた不具合等を目視によって検査し、その後、元の状態でトレイの収納部に半導体装置を収納する。
【0009】
この時、樹脂封止体の主面(裏面と反対側の面:表面)に設けられたインデックス(指標)で樹脂封止体の向きを確認しながら半導体装置を元の状態でトレイに収納しているため、確認の手間が多く、外観検査工程での作業性が悪い(外観検査効率が低い)。
【0010】
そこで、本発明者は、樹脂封止体の向きを識別するためのインデックスを樹脂封止体の裏面に設けることを検討し、本発明をなした。
【0011】
本発明の目的は、半導体装置の外観検査効率の向上を図ることが可能な技術を提供することにある。
【0012】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0014】
本発明の半導体装置は、
主面に複数の電極を有する半導体チップと、
前記半導体チップの周囲に配置され、かつ外部端子として用いられる端子部を有する複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを電気的に接続する複数のボンディングワイヤと、
前記半導体チップが搭載されたチップ支持体と、
前記チップ支持体に連結された複数の吊りリードと、
前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止し、かつ前記複数のリードの端子部、及び前記複数の吊りリードの一部分をその裏面から露出する樹脂封止体とを有し、
前記複数の吊りリードのうちの1本は、前記樹脂封止体の裏面から露出する部分に、前記樹脂封止体の向きを識別するためのインデックスが構成されている。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0016】
(実施形態1)
本実施形態1では、QFN型半導体装置に本発明を適用した例について説明する。
【0017】
図1は、本実施形態1の半導体装置の内部構造を示す模式的平面図、
図2は、図1のa−a線に沿う模式的断面図、
図3は、本実施形態1の半導体装置の外観を示す模式的底面図(下面図)、
図4は、図1のb−b線に沿う模式的断面図、
図5は、本実施形態1の半導体装置をトレイに収納した状態を部分的に示す模式的平面図である。
【0018】
本実施形態1の半導体装置1aは、図1及び図2に示すように、半導体チップ2、複数のリード4からなる第1乃至第4のリード群、チップ支持体(ダイパッド,タブ,チップ搭載部)5、4本の吊りリード6、複数のボンディングワイヤ8、及び樹脂封止体9等を有するパッケージ構造になっている。半導体チップ2、第1乃至第4のリード群の複数のリード4、チップ支持体5、4本の吊りリード6、及び複数のボンディングワイヤ8等は、樹脂封止体9によって封止されている。半導体チップ2は、チップ支持体5の主面(上面)に接着材7を介在して接着固定され、チップ支持体5には、4本の吊りリード6が一体的に連結されている。
【0019】
半導体チップ2は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ2は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜(最終保護膜)等を有する構成になっている。
【0020】
半導体チップ2は、互いに反対側に位置する主面(回路形成面)2x及び裏面を有し、半導体チップ2の主面2x側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
【0021】
半導体チップ2の主面2xには、複数のボンディングパッド(電極)3が形成されている。複数のボンディングパッド3は、半導体チップ2の各辺に沿って配置されている。
【0022】
樹脂封止体9は、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。樹脂封止体9は、互いに反対側に位置する主面(上面,表面)9x及び裏面(下面,実装面)9yを有し、樹脂封止体9の平面サイズ(外形サイズ)は、半導体チップ2の平面サイズ(外形サイズ)よりも大きくなっている。
【0023】
樹脂封止体9は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体9の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型(モールド金型)を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【0024】
樹脂封止型半導体装置の製造においては、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態1の半導体装置1aの製造では、例えば個別方式のトランスファ・モールディング法を採用している。
【0025】
第1乃至第4のリード群は、図4及び図5に示すように、樹脂封止体9の4辺に対応して配置され、各リード群の複数のリード4は、半導体チップ2の辺(樹脂封止体9の辺)と同一方向に沿って配列されている。また、各リード群の複数のリード4は、半導体チップ2の周囲に配置され、樹脂封止体9の側面側から半導体チップ2に向かって延在している。
【0026】
半導体チップ2の複数のボンディングパッド3は、第1乃至第4のリード群の複数のリード4と夫々電気的に接続されている。本実施形態1において、半導体チップ2のボンディングパッド3とリード4との電気的な接続は、ボンディングワイヤ8で行われており、ボンディングワイヤ8の一端部は、半導体チップ2のボンディングパッド3に接続され、ボンディングワイヤ8の一端部と反対側の他端部は、半導体チップ2の周囲において、リード5に接続されている。ボンディングワイヤ8としては、例えば金(Au)ワイヤを用いている。また、ワイヤ8の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法を用いている。
【0027】
各リード群の複数のリード4は、一部が樹脂封止体9の裏面9yから露出し、これらの一部は、外部端子として用いられている。本実施形態1において、リード4は、ワイヤ接続面と反対側の面全体が樹脂封止体9の裏面9yから露出している。
【0028】
チップ支持体5は、外形サイズが半導体チップ2よりも小さい、所謂小タブ構造になっており、チップ支持体5の主面(チップ搭載面)と反対側の裏面は、樹脂封止体9の裏面9yよりも内側に位置し、樹脂封止体9の樹脂で覆われている。
【0029】
4本の吊りリード6は、樹脂封止体9の4つの角部に対応してチップ支持体5から樹脂封止体9の角部に向かって延在している。4本の吊りリード6は、詳細に図示していないが、図4に示すように、チップ支持体5に連結された第1の部分と、この第1の部分から樹脂封止体9の裏面9y側に折れ曲がる第2の部分と、この第2の部分から樹脂封止体9の角部に向かって延びる第3の部分6aとを有する構成になっている。即ち、本実施形態1の半導体装置1aは、チップ支持体5が吊りリード6の第3の部分6aよりも樹脂封止体9の主面9x側に位置する、所謂タブ上げ構造になっている。
【0030】
4本の吊りリード6は、図3及び図4に示すように、一部が樹脂封止体9の裏面9yから露出している。本実施形態1において、4本の吊りリード6は、第3の部分6aが樹脂封止体9の裏面9yから露出している。
【0031】
4本の吊りリード6の第3の部分6aは、樹脂封止体9の裏面9yの4つの角部に配置されている。この4つの第3の部分6aのうちの1つは、他の3つの第3の部分6aと形状が異なっている。本実施形態1において、1つの第3の部分6a(図3中、右上)は、一端部(チップ支持体5側)とその反対側の他端部(樹脂封止体9の側面側)との間の途中部分の幅が一端部及び他端部よりも広くなっており、他の3つの第3の部分6a(図3中、右下、左上、左下)は、一端部から他端部に亘ってほぼ同一の幅(ストレート形状)になっている。
【0032】
このように、4本の吊りリード6の第3の部分6aは、樹脂封止体9の裏面9yの4つの角部において樹脂封止体9の裏面9yから露出し、この4つの第3の部分6aのうちの1つの第3の部分6aは、他の3つの第3の部分6aと形状が異なっていることから、形状が異なる1つの第3の部分6aを、樹脂封止体9(半導体装置1a)の向きを識別するためのインデックスIDとして用いることができるため、樹脂封止体9の裏面9yにインデックスIDを設けることができる。 半導体装置1aは、その製造において、図5に示すように、樹脂封止体9の裏面9yを上向きにした状態でトレイ10の収納部に収納される。外観検査工程では、トレイ10の収納部から半導体装置1aを取り出し、その後、樹脂封止体9の裏面9yの外部端子(リード4の一部)がレジンバリ等の異物によって覆われてしまうといった不具合等を目視によって検査し、その後、元の状態でトレイ10の収納部に半導体装置1aを収納する。
【0033】
この時、樹脂封止体9の裏面9yには、吊りリード6の第3の部分6aで構成されたインデックスIDが設けられているため、樹脂封止体9の主面(裏面と反対側の面)に設けられたインデックスを確認することなく、半導体装置1aを元の状態でトレイに収納することができる。従って、半導体装置1aの外観検査効率の向上を図ることができる。
【0034】
また、樹脂封止体9の裏面9yを上向きにした状態でトレイの収納部に半導体装置1aを収納しても、樹脂封止体9の向きを認識することができる。
【0035】
また、半導体装置1aを解析する際、樹脂封止体9の裏面9yから見て解析ピンが容易に判別できる。
【0036】
また、吊りリード6の第3の部分6aは樹脂封止体9の樹脂と比較して光の反射率が良いため、光センサーによる自動認識装置で半導体装置1aの向きを容易に認識することができる。
【0037】
また、インデックスIDは、樹脂封止体9の裏面9yの角部に設けられているため、目視においても容易に認識することができる。
【0038】
図6は、実施形態1の変形例1である半導体装置の外観を示す模式的底面図(下面図)である。
【0039】
前述の実施形態1では、一部の幅が広い形状で1つの第3の部分6a(図3中、右上)を形成した例について説明したが、図6に示すように、一部の幅が広い形状で3つの第3の部分6aを形成してもよい。この場合、3つの第3の部分6aと形状が異なる1つの第3の部分6a(図6中、右上)をインデックスIDとて用いることができる。
【0040】
図7は、実施形態1の変形例2である半導体装置の外観を示す模式的底面図(下面図)である。
【0041】
本変形例2では、4つの第3の部分6aが一端部から他端部に亘ってほぼ同一幅の形状で形成されており、4つの第3の部分6aのうちの1つの第3の部分6a(図7中、右上)が、他の3つの第3の部分6aよりも細くなっている。この場合においても、3つの第3の部分6aと形状が異なる1つの第3の部分6a(図7中、右上)をインデックスIDとて用いることができる。
【0042】
また、吊りリード6を細くする仕様においては、吊りリード6と隣合うリード4に対して実装時の導電性異物等によるショート不良を抑制する効果もある。
【0043】
(実施形態2)
図8は、本実施形態2の半導体装置の外観を示す模式的底面図(下面図)、
図9は、図8の吊りリードに沿う模式的断面図である。
【0044】
図8及び図9に示すように、本実施形態2の半導体装置1bは、基本的に前述の実施形態1と同様の構成になっており、以下の構成が異なっている。
【0045】
即ち、チップ支持体5は、チップ搭載面(主面)と反対側の面(裏面)が樹脂封止体9の裏面9yから露出し、4本の吊りリード6は、平面的及び立体的に真っ直ぐ延びており、裏面全体が樹脂封止体9の裏面9yから露出している。また、4本の吊りリード6のうち、1本の吊りリード6(図8中、右上)は、一端部(チップ支持体5側)から途中に亘って他端部(樹脂封止体9の側面側)よりも細くなっており、他の3つの吊りリード6(図8中、右下、左上、左下)は、一端部と他端部との間の途中部分が一端部及び他端部よりも細くなっている。
【0046】
このように、4本の吊りリード6のうち、1本の吊りリード6を他の3本の吊りリード6と異なる形状で形成することにより、本実施形態2においても、3本の吊りリード6と形状が異なる1本の吊りリード6(図8中、右上)をインデックスIDとして用いることができる。
【0047】
また、本実施形態2においても、吊りリード6と隣合うリード4に対して実装時の導電性異物等によるショート不良を抑制する効果もある。
【0048】
図10は、実施形態2の変形例1である半導体装置の外観を示す模式的底面図(下面図)である。
【0049】
前述の実施形態2では、一端部から途中に亘って他端部よりも細い形状で1本の吊りリード6(図8中、右上)を構成した例について説明したが、図10に示すように、一端部と他端部との間の途中部分が一端部及び他端部よりも細い形状で1本の吊りリード6(図10中、右上)を構成し、一端部から他端部に亘ってほぼ同一幅のストレート形状で他の3本の吊りリード6(図10中、右下、左上、左下)を構成してもよい。この場合においても、3本の吊りリード6の形状と異なる1本の吊りリード6(図10中、右上)をインデックスIDとして用いることができる。
【0050】
図11は、実施形態2の変形例2である半導体装置の外観を示す模式的底面図(下面図)である。
【0051】
本変形例2では、4本の吊りリード6のうちの3本の吊りリード6が、一端部から他端部に亘ってほぼ同一幅のストレート形状になっており、他の1本の吊りリード6が、前述の実施形態1と同様に、一端部(チップ支持体5側)とその反対側の他端部(樹脂封止体9の側面側)との間の途中部分の幅が一端部及び他端部よりも広い形状になっている。この場合においても、3本の吊りリード6と形状が異なる1本の吊りリード6(図11中、右上)をインデックスIDとて用いることができる。
【0052】
(実施形態3)
図12は、本実施形態3の半導体装置の外観を示す模式的底面図(下面図)である。
【0053】
図12に示すように、本実施形態3の半導体装置1cは、基本的に前述の実施形態1と同様の構成になっており、以下の構成が異なっている。
【0054】
即ち、4本の吊りリード6の第3の部分6aは同一形状になっており、樹脂封止体9の裏面9yにおいて、4つの角部のうちの1つの角部の近傍にインデックスIDが設けられている。本実施形態3のインデックスIDは、樹脂封止体9の裏面9yからその反対側の主面(9x)に向かって窪む凹部で構成されている。このようなインデックスIDは、樹脂封止工程で使用される成形金型のキャビティに凸部を設けておくことにより容易に形成することができる。
【0055】
本実施形態3においても、樹脂封止体9の裏面9yの4つの角部のうちの1つの角部の近傍に設けられた凹部をインデックスIDとして用いることができる。
【0056】
(実施形態4)
本実施形態4は、SON型半導体装置に本発明を適用した例である。
【0057】
図13は、本実施形態4である半導体装置の外観を示す模式的底面図(下面図)である。
【0058】
図13に示すように、本実施形態4の半導体装置1dは、樹脂封止体9の互いに反対側に位置する2つの長辺に沿って複数のリード4を配置したパッケージ構造になっている。チップ支持体5は、半導体チップ2が搭載されたチップ搭載面と反対側の面(裏面)が樹脂封止体9の裏面9yから露出し、チップ支持体5には2本の吊りリード6が一体的に連結されている。
【0059】
2本の吊りリード6は、平面的及び立体的に真っ直ぐ延びており、裏面全体が樹脂封止体9の裏面9yから露出している。また、2本の吊りリード6は、チップ支持体5を挟んで互いに反対側に配置され、チップ支持体5から樹脂封止体9の短辺に向かって延びている。
【0060】
2本の吊りリード6のうち、1本の吊りリード6(図13中、上側)は、一端部(チップ支持体5側)とその反対側の他端部(樹脂封止体9の側面側)との間の途中部分の幅が一端部及び他端部よりも広い形状になっており、他の吊りリード6(図中、下側)は、一端部から他端部に亘ってほぼ同一幅のストレート形状になっている。
【0061】
このように、2本の吊りリード6を異なる形状で形成することにより、本実施形態4においても、図13中、上側の吊りリード6をインデックスIDとて用いることができ、また、下側の吊りリード6においてもインデックスとして用いることができる。
【0062】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0063】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0064】
本発明によれば、半導体装置の外観検査効率の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の内部構造を示す模式的平面図である。
【図2】図1のa−a線に沿う模式的断面図である。
【図3】本発明の実施形態1である半導体装置の外観を示す模式的底面図(下面図)である。
【図4】図1のb−b線に沿う模式的断面図である。
【図5】本発明の実施形態1である半導体装置をトレイに収納した状態を部分的に示す模式的平面図である。
【図6】本発明の実施形態1の変形例1である半導体装置の外観を示す模式的底面図(下面図)である。
【図7】本発明の実施形態1の変形例2である半導体装置の外観を示す模式的底面図(下面図)である。
【図8】本発明の実施形態2である半導体装置の外観を示す模式的底面図(下面図)である。
【図9】図8の吊りリードに沿う模式的断面図である。
【図10】本発明の実施形態2の変形例1である半導体装置の外観を示す模式的底面図(下面図)である。
【図11】本発明の実施形態2の変形例2である半導体装置の外観を示す模式的底面図(下面図)である。
【図12】本発明の実施形態3である半導体装置の外観を示す模式的底面図(下面図)である。
【図13】本発明の実施形態4である半導体装置の外観を示す模式的底面図(下面図)である。
【符号の説明】
1a,1b,1c,1d…半導体装置、2…半導体チップ、3…ボンディングパッド、4…リード、5…チップ支持体(タブ,ダイパッド)6…吊りリード、7…接着材、8…ボンディングワイヤ、9…樹脂封止体、ID…インデックス(指標)。
Claims (7)
- 主面に複数の電極を有する半導体チップと、
前記半導体チップの周囲に配置され、かつ一部が外部端子として用いられる複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを電気的に接続する複数のボンディングワイヤと、
前記半導体チップが搭載されたチップ支持体と、
前記チップ支持体に連結された複数の吊りリードと、
前記半導体チップ、前記複数のリード、前記チップ支持体、前記複数の吊りリード、及び前記複数のボンディングワイヤを封止し、かつ前記複数のリードの一部、及び前記複数の吊りリードの一部をその裏面から露出する樹脂封止体とを有し、
前記複数の吊りリードのうちの1本は、前記樹脂封止体の裏面から露出する部分が、前記樹脂封止体の向きを識別するためのインデックスとして用いられていることを特徴とする半導体装置。 - 主面に複数の電極を有する半導体チップと、
前記半導体チップの周囲に配置され、かつ一部が外部端子として用いられる複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを電気的に接続する複数のボンディングワイヤと、
前記半導体チップが搭載されたチップ支持体と、
前記チップ支持体に連結された4本の吊りリードと、
前記半導体チップ、前記複数のリード、前記チップ支持体、前記4本の吊りリード、及び前記複数のボンディングワイヤを封止し、かつ前記複数のリードの一部、及び前記4本の吊りリードの一部をその裏面から露出する樹脂封止体とを有し、
前記樹脂封止体は、平面が方形状で形成され、
前記4本の吊りリードは、前記樹脂封止体の4つの角部に対応して前記チップ支持体から前記樹脂封止体の角部に向かって延在し、
前記4本の吊りリードのうちの1本は、前記樹脂封止体の裏面から露出する部分が他の3本の吊りリードと異なる形状になっていることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記4本の吊りリードのうちの3本は、前記樹脂封止体の裏面から露出する部分が同一形状になっていることを特徴とする半導体装置。 - 主面に複数の電極を有する半導体チップと、
前記半導体チップの周囲に配置され、かつ一部が外部端子として用いられる複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを電気的に接続する複数のボンディングワイヤと、
前記半導体チップが搭載されたチップ支持体と、
前記チップ支持体に連結された2本の吊りリードと、
前記半導体チップ、前記複数のリード、前記チップ支持体、前記2本の吊りリード、及び前記複数のボンディングワイヤを封止し、かつ前記複数のリードの一部、及び前記2本の吊りリードの一部をその裏面から露出する樹脂封止体とを有し、
前記2本の吊りリードは、前記チップ支持体を挟んで反対側に配置され、
前記2本の吊りリードのうちの1本は、前記樹脂封止体の裏面から露出する部分が他の吊りリードと異なる形状になっていることを特徴とする半導体装置。 - 主面に複数の電極を有する半導体チップと、
前記半導体チップの複数の電極と電気的に接続され、かつ一部が外部端子として使用される複数のリードと、
前記半導体チップ、及び前記複数のリードを封止し、かつ前記複数のリードの一部をその裏面から露出する樹脂封止体とを有し、
前記樹脂封止体の裏面に、前記樹脂封止体の向きを識別するためのインデックスが設けられていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記樹脂封止体は、平面形状が方形状で形成され、
前記インデックスは、前記樹脂封止体の裏面の4つの角部の中の1つの角部の近傍に配置されていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記インデックスは、前記樹脂封止体の裏面に設けられた凹部で構成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161860A JP2004363435A (ja) | 2003-06-06 | 2003-06-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161860A JP2004363435A (ja) | 2003-06-06 | 2003-06-06 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156088A Division JP2006229263A (ja) | 2006-06-05 | 2006-06-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363435A true JP2004363435A (ja) | 2004-12-24 |
JP2004363435A5 JP2004363435A5 (ja) | 2006-07-20 |
Family
ID=34054167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003161860A Pending JP2004363435A (ja) | 2003-06-06 | 2003-06-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363435A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288304A (ja) * | 2007-05-16 | 2008-11-27 | Denso Corp | モールドパッケージ |
-
2003
- 2003-06-06 JP JP2003161860A patent/JP2004363435A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288304A (ja) * | 2007-05-16 | 2008-11-27 | Denso Corp | モールドパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437429B1 (en) | Semiconductor package with metal pads | |
KR101160694B1 (ko) | 반도체장치의 제조 방법 | |
JP5707902B2 (ja) | 半導体装置及びその製造方法 | |
CN100541748C (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2001077277A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
JP2017135230A (ja) | 半導体装置およびその製造方法 | |
JP2005026466A (ja) | 半導体装置およびリードフレーム | |
US20070077732A1 (en) | Semiconductor device and a manufacturing method of the same | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
JP2004327903A (ja) | 樹脂封止型半導体装置とその製造方法 | |
US20040262752A1 (en) | Semiconductor device | |
JP2006229263A (ja) | 半導体装置 | |
JP2004363435A (ja) | 半導体装置 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
JP3920753B2 (ja) | 半導体装置及びそれを組み込んだ電子装置 | |
US20080038872A1 (en) | Method of manufacturing semiconductor device | |
JPH08279575A (ja) | 半導体パッケージ | |
JP4215300B2 (ja) | 半導体装置の製造方法 | |
JP3710522B2 (ja) | 光半導体装置およびその製造方法 | |
KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
JP2008027994A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20060605 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |