CN101937850B - 封装制造方法和半导体装置 - Google Patents

封装制造方法和半导体装置 Download PDF

Info

Publication number
CN101937850B
CN101937850B CN2010102151737A CN201010215173A CN101937850B CN 101937850 B CN101937850 B CN 101937850B CN 2010102151737 A CN2010102151737 A CN 2010102151737A CN 201010215173 A CN201010215173 A CN 201010215173A CN 101937850 B CN101937850 B CN 101937850B
Authority
CN
China
Prior art keywords
lead
wire
resin
resin part
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102151737A
Other languages
English (en)
Other versions
CN101937850A (zh
Inventor
小野光司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101937850A publication Critical patent/CN101937850A/zh
Application granted granted Critical
Publication of CN101937850B publication Critical patent/CN101937850B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了封装制造方法和半导体器件。该封装制造方法包括：第一步骤，形成包含框架和从框架向内延伸的多个引线的金属图案；第二步骤，模制包含第一树脂部分和第二树脂部分的树脂图案，所述第一树脂部分从所述多个引线的内侧保持所述多个引线，所述第二树脂部分在露出所述多个引线中的要被去除的部分的底面的同时，覆盖所述多个引线中的邻近所述要被去除的部分的周边部分的底面，以从所述多个引线下侧保持所述多个引线；和第三步骤，通过在所述树脂图案保持所述多个引线中的所述周边部分的同时，去除所述多个引线中的所述要被去除的部分，将所述多个引线切割成多个第一引线和多个第二引线。

Description

封装制造方法和半导体装置
技术领域
本发明涉及封装制造方法和半导体装置。
背景技术
近年来，在诸如CCD图像传感器和CMOS图像传感器的图像传感器中，输出电信号的数字化增加了输出电信号的数量。这增强了增加封装(package)的输出端子的数量的需求。此外，图像传感器和包含图像传感器的封装的产品的尺寸在缩小。封装需要增加封装密度，封装密度是封装的单位封装面积的输出端子的数量。但是，减小封装的输出端子之间的节距具有限制，因此，需要在不减小节距的情况下增加封装密度。作为满足这些要求的封装，提出了其中在封装的底面上二维布置连接盘电极(land electrode)的连接盘栅格阵列(LGA)封装。
日本专利公开No.2002-246532公开了连接盘栅格阵列(LGA)半导体装置的制造方法，在该连接盘栅格阵列半导体装置中，半导体器件被保持在在底面上具有多个连接盘电极的布线板的与底面相对的表面上，并与电极电连接。具体而言，如日本专利公开No.2002-246532的图3(a)所示，金属板被压印或蚀刻，整体(integrally)模制具有管芯焊盘(die pad)13、内侧内部引线14A和外侧内部引线14B的引线框架10。在引线框架10的底面上形成用作连接盘(land)的凹部14b和凸部14a。如日本专利公开No.2002-246532的图3(b)所示，粘接带20粘附于管芯焊盘13、内侧内部引线14A和外侧内部引线14B的底面。然后，如日本专利公开No.2002-246532的图3(c)所示，使用切割冲头21以对管芯焊盘13和内侧内部引线14A之间的区域或内侧内部引线14A和外侧内部引线14B之间的区域进行冲压(punch)。作为结果，管芯焊盘13和内侧内部引线14A如日本专利公开No.2002-246532的图3(d)所示的那样被隔离。半导体器件被固定于管芯焊盘13上，半导体器件的外部端子与内侧内部引线14A和外侧内部引线14B连接，并且，粘接带20被去除。然后，如日本专利公开No.2002-246532的图5(b)所示，半导体器件和引线框架10被树脂密封。根据日本专利公开No.2002-246532，可以容易地从单层金属板形成具有连接盘栅格阵列的紧凑的引线框架。
日本专利公开No.2001-24083公开了其中在底面上布置与半导体器件电连接的多个连接盘电极的树脂密封的半导体装置的制造方法。具体而言，如日本专利公开No.2001-24083的图4所示，冲压部件14冲压金属板13以将其半切断，由此形成如日本专利公开No.2001-24083的图2所示的包含连接盘结构12的端子连接盘框架。如日本专利公开No.2001-24083的图9(b)所示，半导体器件30与连接盘结构38在其上突出的端子连接盘框架的表面接合。如日本专利公开No.2001-24083的图9(c)所示，半导体器件30与连接盘结构28c等线接合。如日本专利公开No.2001-24083的图9(d)所示，端子连接盘框架和半导体器件30被密封树脂32密封。然后，如日本专利公开No.2001-24083的图9(e)所示，连接盘结构28的底面从它们下面通过推针被上推，从而施加挤压力。因此，如日本专利公开No.2001-24083的图9(f)所示，连接盘结构28与框架主体26分开。在日本专利公开No.2001-24083中，连接盘结构28被埋入密封树脂32内并且在不剥离的情况下在其内部形成。由此可实现具有连接盘电极的树脂密封的半导体装置。
在日本专利公开No.2001-24083描述的制造方法中，通过直接向预期的连接盘电极表面(连接盘结构28的底面)施加挤压力，使连接盘结构28与框架主体26分开。
在日本专利公开No.2002-246532中描述的制造方法没有提到当用树脂密封半导体器件和引线框架10时如何保持隔离的内侧内部引线14A。如果当用树脂密封半导体器件和引线框架10时隔离的内侧内部引线14A不被保持，那么它们会不对准。未对准的内侧内部引线14A可与管芯焊盘13或外侧内部引线14B短路，从而降低封装制造过程中的效率百分比、即成品率。
发明内容
本发明提供有利于增加封装制造过程中的成品率的技术。
本发明的一个方面提供一种用于制造封装的方法，该方法包括：第一步骤，形成包含框架和从框架向内延伸的多个引线的金属图案；第二步骤，模制包含第一树脂部分和第二树脂部分的树脂图案，所述第一树脂部分从所述多个引线的内侧保持所述多个引线，所述第二树脂部分在露出所述多个引线中的要被去除的部分的底面的同时，覆盖所述多个引线中的邻近所述要被去除的部分的周边部分的底面，以从所述多个引线下侧保持所述多个引线；和第三步骤，通过在所述树脂图案保持所述多个引线中的所述周边部分的同时，去除所述多个引线中的所述要被去除的部分，将所述多个引线切割成多个第一引线和多个第二引线。
本发明的另一方面提供一种半导体装置，该半导体装置包括：半导体芯片；和封装，该封装包含：第一树脂部分，在所述第一树脂部分的顶面安装所述半导体芯片；多个第一引线，所述多个第一引线在所述第一树脂部分的外侧邻近地布置，并具有第一连接盘和被布置在所述第一连接盘的外侧的要被接合的第一部分；多个第二引线，所述多个第二引线被布置在所述多个第一引线的外侧，并具有要被接合的第二部分和被布置在所述要被接合的第二部分的外侧的第二连接盘；和第二树脂部分，所述第二树脂部分使多个所述要被接合的第一部分和多个所述要被接合的第二部分绝缘，并且从多个所述要被接合的第一部分和多个所述要被接合的第二部分下面覆盖多个所述要被接合的第一部分和多个所述要被接合的第二部分。
通过阅读示例性实施例的以下说明(参照附图)，本发明的其它特征将变得十分明显。
附图说明
图1A～1L是示出根据第一实施例的封装制造方法的截面图和平面图；
图2A～2C是示出根据第一实施例的封装安装方法的截面图和平面图；以及
图3A～3L是示出根据第二实施例的封装制造方法的截面图和平面图。
具体实施方式
参照图1A～1L以步骤的次序描述根据本发明的第一实施例的制造封装PK的方法。图1A～1L是示出根据本发明的第一实施例的封装制造方法的截面图和平面图。图1A～1F的截面图示出沿图1G～1L的平面图的点划线切取的截面图。根据第一实施例的封装是其中安装有半导体芯片的封装。要被安装的半导体芯片包含诸如CCD图像传感器或CMOS图像传感器的图像传感器。
在图1A和图1G的步骤中，制备金属板1。金属板1具有顶面1a和底面1b。金属板1包含中央部分CP和框架FP的预期区域。框架FP位于中央部分CP周围。金属板1由适用于引线框架的材料形成，该材料例如为主要包含铜、铁、镍等的金属或金属间化合物。
在图1B和图1H的步骤(第一步骤)中，冲压(punch)金属板1，从而形成金属图案MP。金属图案MP包含开口1c、框架FP和多个引线LP。开口1c被布置在中心。框架FP在开口1c的外侧形成。框架FP保持多个引线LP。引线LP被布置在框架FP和开口1c之间，并且在引线LP之间具有间隙1d。间隙1d从开口1c延伸到框架FP。例如，当框架FP和开口1c的轮廓几乎为矩形时，间隙1d沿与矩形的各边垂直的方向从开口1c延伸到框架FP。
当与本实施例不同，在不在开口1c和引线LP外侧留有框架FP的情况下切割金属板1时，金属板1被切割而没有保持引线LP，并且，引线LP可能在切割之后不对准。
相反，在本实施例中，金属板1被切割以在开口1c和引线LP外侧留有框架FP。在这种情况下，金属板1在保持引线LP的同时被切割。即使在切割之后，引线LP仍被框架FP保持并且几乎没有不对准。
引线LP被弯曲，以使得每一引线LP具有第一区域3、第二区域4、第三区域2和倾斜部分23和24。第一区域3是引线LP中的一部分并且被布置在框架FP侧。第二区域4是引线LP中的一部分并且被布置在开口1c侧、即第一区域3内侧。第三区域2处于比第一区域3和第二区域4高的水平，并被夹在第一区域3和第二区域4之间。第三区域2分别通过倾斜部分23和24与第一区域3和第二区域4连接。第三区域2包含要在图1D和图1J的步骤(在后面描述)中通过切割被去除的部分2a和邻近要被去除的部分2a的周边部分2b。倾斜部分23倾斜以连接第三区域2和第一区域3。倾斜部分24倾斜以连接第三区域2和第二区域4。通过使用例如压印执行弯曲和切割。
在图1C和图1I的步骤(第二步骤)中，模制(mold)树脂图案RP。具体而言，用树脂模制包含第一树脂部分6、第二树脂部分7i和树脂部件5的树脂图案RP。该树脂为例如热固性塑料。
第一树脂部分6填充开口1c以从引线LP的内侧保持多个引线LP。具体而言，第一树脂部分6形成为从内侧覆盖各引线LP中的第二区域4和第三区域2之间的倾斜部分并填充开口1c。第一树脂部分6在顶面6a上具有用于安装包含图像传感器等的半导体芯片的凹部6c。底面6b形成为与引线LP中的第一区域3和第二区域4的底面齐平。
第二树脂部分7i在露出引线LP的要被去除的部分的底面的同时，覆盖引线LP中的邻接要被去除的部分的周边部分的底面，使得第二树脂部分7i从引线LP的下侧保持多个引线LP。具体而言，第二树脂部分7i包含多个沟槽7a和多个主体7b。沟槽7a延伸以与排成一列的相邻的引线LP交叉。各沟槽7a露出各引线LP的第三区域2中的要在图1D和图1J中的步骤(在后面描述)中通过切割被去除的部分2a的底面。主体7b覆盖各引线LP的第三区域2中的邻近要被去除的部分2a的周边部分2b的底面。当从底部观察时，主体7b在沟槽7a的两侧延伸。主体7b延伸以至少在拐角处与第一树脂部分6连接。换句话说，第二树脂部分7i和第一树脂部分6被整体模制。第二树脂部分7i和第一树脂部分6可相互协作地保持多个引线LP。
树脂部件5被形成以从顶部覆盖第三区域2的在框架FP侧的边缘和第一区域3的在开口1c侧的边缘。树脂部件5形成为在比第三区域2的水平高的水平上具有顶面。
如果与本实施例不同，没有在金属图案MP中在引线LP外侧布置框架FP，那么，树脂图案RP在不保持引线LP的情况下被模制。当模制树脂图案RP时，引线LP可能不对准。如果引线LP相互不对准，那么它们中的至少一些会被短路，从而导致有缺陷的封装。
为了防止这一点，在本实施例中，在金属图案MP中在引线LP的外侧布置框架FP。在框架FP保持引线LP的同时，树脂图案RP被模制。当模制树脂图案RP时，引线LP几乎没有不对准。这可增加封装的效率百分比、即成品率。
在图1D和1J的步骤(第三步骤)中，在树脂图案RP保持引线LP中的周边部分2b的同时，去除各引线LP中的要被去除的部分2a。由此，引线LP被切割成多个第一引线8和多个第二引线9。具体而言，从顶部冲压第三区域2中的要被去除的部分2a，从而从引线LP去除部分2a。因此，形成包含被去除的区域CR和沟槽7a的狭缝，并且，各引线LP被切割成第一引线8和第二引线9。第一引线8具有要被接合的第一部分8a和第一连接盘8b。接合线要与第一部分8a接合。第一连接盘8b用作封装中的连接盘电极。第二引线9具有要被接合的第二部分9a和第二连接盘9b。接合线将与第二部分9a接合。第二连接盘9b用作封装中的连接盘电极。
如果与本实施例不同，引线LP在树脂图案RP不保持它们的情况下被切割，那么，多个第一引线8和多个第二引线9会在切割期间和切割之后不对准。
但是，在本实施例中，在树脂图案RP保持引线LP的同时，引线LP被切割成多个第一引线8和多个第二引线9。具体而言，切割在保持引线LP的同时开始，并且在保持第一引线8和第二引线9的同时完成。作为结果，在切割期间和切割之后第一引线8和第二引线9几乎没有不对准。
如果与本实施例不同，引线LP的第三区域2的底面上的要被去除的部分2a没有通过沟槽7a被露出，那么，引线LP的第三区域2需要与第二树脂部分7i一起被切割。用于封装的树脂常常是硬的，因此，当将树脂与引线一起切割时，树脂图案RP会受损，例如，会破裂或断裂。引线LP不能沿设计的图案被精细地切割，并且，封装会变得有缺陷。
为了防止这一点，在本实施例中，通过沟槽7a露出第三区域2的底面上的要被去除的部分2a。这减少了当从顶部冲压第三区域2的底面上的要被去除的部分2a时，树脂被一起切割的可能性。在冲压时，可以在不损伤树脂图案RP的情况下沿设计的图案精细地切割引线LP。因此，可提高封装的效率百分比、即成品率。
假定与本实施例不同，各引线LP不具有水平不同的部分，并且平坦地延伸以与第一树脂部分6的底面6b齐平。在这种情况下，当在第一树脂部分6的底面6b朝下的情况下将封装置于作业台上，并且从顶部冲压第三区域2中的要被去除的部分2a时，需要大的力来对抗作业台的安装面的迎面阻力以切割引线LP。即，引线LP不能被容易地切割。
相反，在本实施例中，各引线LP具有处于比第一区域3和第二区域4的水平高的水平的第三区域2。当在第一树脂部分6的底面6b朝下的情况下将封装置于作业台上，并且从顶部冲压第三区域2时，不管作业台的安装面的迎面阻力如何，都可切割引线LP。即，引线LP可容易地被切割。
在图1D和图1J的步骤中，作为冲压的替代，可通过使用刀片或激光等将引线LP切割成多个第一引线8和多个第二引线9。
在图1E和图1K的步骤(第四步骤)中，用树脂填充均包含被去除的区域CR和沟槽7a的狭缝，从而形成填充部分7c。作为结果，完成包含填充部分7c和主体7b的第二树脂部分7的形成。具体而言，填充部分7c被形成以使要被接合的第一部分8a与要被接合的第二部分9a绝缘。主体7b维持从底部覆盖要被接合的第一部分8a和要被接合的第二部分9a。
在图1F和图1L的步骤(第五步骤)中，通过切割去除多个第二引线9和框架FP之间的区域IP(参见图1E)，由此去除框架FP并完成封装PK的形成。此时，树脂图案RP保持第一引线8和第二引线9。具体而言，第一树脂部分6和第二树脂部分7保持第一引线8。第二树脂部分7和树脂部件5保持第二引线9。第二树脂部分7保持第一引线8和第二引线9之间的间隙。第一树脂部分6和第二树脂部分7被整体模制，并且相互协作地保持第一引线8和第二引线9。这种结构抑制了在去除框架FP时的引线LP的不对准。
参照图2A～2C解释安装封装PK的方法。图2A和图2B是示出各步骤的截面图。图2C是示出图2A中的步骤的平面图。
在图2A的步骤(第六步骤)中，在树脂图案RP中的第一树脂部分6的顶面上安装半导体芯片31。具体而言，通过涂敷到树脂图案RP中的凹部6c的粘接剂固定半导体芯片31。半导体芯片31包含诸如CCD图像传感器或CMOS图像传感器的图像传感器。半导体芯片31具有多个焊盘PD1～PDn。焊盘PD1～PDn通过接合线与第一引线8和第二引线9连接。例如，如图2C所示，接合线W1和W2分别与焊盘PD1和PD2、要被接合的第一部分8a和要被接合的第二部分9a接合。换句话说，要被接合的第一部分8a和要被接合的第二部分9a通过接合线与不同的焊盘PD1～PDn连接。焊盘和引线可通过双重接合连接以增加可靠性。此后，将透明盖子33固定到树脂部件5上。具体而言，将透明盖子33固定到树脂部件5的整个顶面以覆盖半导体芯片31的整个表面并密封内部。通过例如将透明盖子33压在被涂敷到树脂部件5的顶面的粘接剂上，或使透明盖子33与树脂部件接触并然后在透明盖子33周围涂敷粘接剂，固定树脂部件5和透明盖子33。因此，形成包含半导体芯片31、封装PK和透明盖子33的半导体装置SD。
在图2B的步骤中，将半导体装置SD安装在电路板41上。具体而言，预先在电路板41上的要布置半导体装置SD的第一连接盘8b和第二连接盘9b的位置处形成电极。向电极涂敷被加热熔化的焊料42和43，并且在焊料42和43上布置第一连接盘8b和第二连接盘9b。电路板41的电极通过焊料42和43与第一连接盘8b和第二连接盘9b连接。电路板41包含用作包含于半导体芯片31中的图像传感器、图像处理电路(未示出)等之间的信号传递装置的柔性电路板，以及用于处理来自图像传感器的信号的图像处理电路。
参照图2A解释根据本发明的第一实施例的半导体装置SD的结构。半导体装置SD包含半导体芯片31、封装PK和透明盖子33。半导体芯片31被安装在封装PK的顶面上。半导体芯片31包含图像传感器。透明盖子33被布置在封装PK的顶面上。透明盖子33在透过朝半导体芯片31中的图像传感器行进的光的同时保护半导体芯片31。
封装PK包含第一树脂部分6、第一引线8、第二引线9、第二树脂部分7和树脂部件5。
第一树脂部分6具有顶面6a和底面6b。半导体芯片31被安装在第一树脂部分6的顶面6a上。第一树脂部分6保持多个第一引线8。
与第一树脂部分6外侧相邻地布置第一引线8。各第一引线8具有第一连接盘8b、要被接合的第一部分8a和倾斜部分8c。第一连接盘8b被布置在第一树脂部分6侧，并且延伸以与第一树脂部分6的底面6b齐平。第一连接盘8b可用作被布置在封装PK的底面上的连接盘电极。要被接合的第一部分8a被布置在第一连接盘8b外侧，并且延伸以与第一树脂部分6的顶面6a齐平。当第一树脂部分6的底面6b用作基准时，要被接合的第一部分8a可几乎与半导体芯片31上的要通过接合线连接的焊盘齐平。即，第一引线8具有适于容易地通过接合线连接要被接合的第一部分8a和焊盘的结构。
第二引线9被布置在第一引线8外侧。各第二引线9具有要被接合的第二部分9a、第二连接盘9b和倾斜部分9c。要被接合的第二部分9a被布置在第一树脂部分6侧，并且延伸以与第一树脂部分6的顶面6a齐平。当第一树脂部分6的底面6b用作基准时，要被接合的第二部分9a可几乎与半导体芯片31上的要通过接合线连接的焊盘齐平。即，第二引线9具有适于容易地通过接合线连接要被接合的第二部分9a和焊盘的结构。第二连接盘9b被布置在要被接合的第二部分9a外侧，并且延伸以与第一树脂部分6的底面6b齐平。第二连接盘9b可用作被布置在封装PK的底面(下表面)上的连接盘电极。
各第二树脂部分7包含填充狭缝的填充部分7c和主体7b。填充部分7c使要被接合的第一部分8a和要被接合的第二部分9a相互绝缘。主体7b从下面覆盖要被接合的第一部分8a和要被接合的第二部分9a。
树脂部件5从顶部覆盖第三区域2的在框架FP侧的边缘和第一区域3的在开口1c侧的边缘。树脂部件5从第三区域2和第一区域3沿向上分开的方向延伸。树脂部件5具有位于比第三区域2的水平高的水平的顶面。
如上所述，第一实施例可提供适于容易地通过接合线连接要被接合的部分和焊盘的半导体装置。在封装的底面(下表面)上二维布置多个第一连接盘和多个第二连接盘。即，在两行上以矩形形状布置连接盘电极。此布置可容易地增加封装密度。
参照图3A～3L描述根据本发明的第二实施例的制造封装PKj的方法。图3A～3L是示出根据本发明的第二实施例的封装制造方法的截面图和平面图。图3A～3F的截面图示出沿图3G～3L的平面图中的点划线切取的截面图。下文将主要解释与第一实施例的不同。
在图3B和图3H的步骤中，与图1B和图1H的步骤类似，冲压金属板1。多个引线LPj被弯曲，以使得各引线LPj进一步具有第四区域11j和倾斜部分41j。第四区域11j处于比第一区域3和第二区域4高的水平，并被夹在第二区域4和开口1c之间，即在第二区域4内侧。第四区域11j通过倾斜部分41j与第二区域4连接。倾斜部分41j倾斜以连接第四区域11j和第二区域4。
在图3C和图3I的步骤中，通过树脂模制树脂图案RPj。树脂图案RPj进一步包含第三树脂部分17i。第三树脂部分17i在露出引线LPj中的在图3D和图3J的步骤(在后面描述)中要通过切割被去除的第二部分4a的顶面的同时，覆盖引线LPj中的邻近要被去除的第二部分4a的周边部分的顶面，使得第三树脂部分17i从它们上面保持多个引线LPj。具体而言，第三树脂部分17i包含多个第二沟槽17a和多个第二主体17b。第二沟槽17a在沟槽7a和第一树脂部分6之间延伸以与排成一列的相邻的引线LPj交叉。各沟槽17a露出各引线LPj的第二区域4中的在图3D和图3J的步骤(在后面描述)中要通过切割被去除的第二部分4a的顶面。第二主体17b覆盖各引线LPj的第二区域4中的邻近要被去除的第二部分4a的周边部分4b的顶面。当从上方观察时，第二主体17b在第二沟槽17a的两侧延伸。第二主体17b延伸以至少在拐角处与第一树脂部分6连接。换句话说，第三树脂部分17i、第二树脂部分7i和第一树脂部分6被整体模制。第三树脂部分17i、第二树脂部分7i和第一树脂部分6可相互协作地保持多个引线LPj。
在图3D和图3J的步骤中，在树脂图案RPj保持引线LPj中的邻近要被去除的第二部分4a的周边部分4b的同时，去除各引线LPj中的要被去除的第二部分4a。作为结果，引线LPj被切割成多个第一引线8和多个第三引线10j。具体而言，从底部冲压第二区域4中的要被去除的第二部分4a，从引线LPj去除第二部分4a。因此，形成包含被去除区域CRj和第二沟槽17a的狭缝，并且，各引线LPj被切割成第一引线8和第三引线10j。第三引线10j具有要被接合的第三部分10a和第三连接盘10b。接合线将与第三部分10a接合。第三连接盘10b用作封装中的连接盘电极。
在图3E和图3K的步骤中，通过树脂填充均包含被去除区域CRj和第二沟槽17a的狭缝，形成第二填充部分17c。因此，完成包含第二填充部分17c和第二主体17b的第三树脂部分17j的形成。具体而言，第二填充部分17c形成为使第一连接盘8b和第三连接盘10b绝缘。第二主体17b维持从第一连接盘8b和第三连接盘10b上面覆盖它们。
在图3F和图3L的步骤中，多个第二引线9和框架FP之间的区域IP(参见图3E)被切割，由此去除框架FP并完成封装PKj的形成。此时，树脂图案RPj保持第一引线8和第三引线10j。具体而言，第二树脂部分7和第三树脂部分17j保持第一引线8。第一树脂部分6和第三树脂部分17j保持第三引线10j。第三树脂部分17j保持第一引线8和第三引线10j之间的间隙。第三树脂部分17j、第二树脂部分7和第一树脂部分6被整体模制，并且相互协作地保持第一引线8、第二引线9和第三引线10j。该结构抑制了在去除框架FP时的引线LPj的不对准。
在根据第二实施例的封装PKj中，在封装的底面(下表面)上二维布置多个第一连接盘、多个第二连接盘和多个第三连接盘。即，在三行上以矩形形状布置连接盘电极。此布置可容易地增加封装密度。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式和等同的结构和功能。

Claims (10)

1.一种用于制造封装的方法，包括：
第一步骤，形成包含框架和从框架向内延伸的多个引线的金属图案；
第二步骤，模制包含第一树脂部分和第二树脂部分的树脂图案，所述第一树脂部分从所述多个引线的内侧保持所述多个引线，所述第二树脂部分在露出所述多个引线中的要被去除的部分的底面的同时，覆盖所述多个引线中的邻近所述要被去除的部分的周边部分的底面，以从所述多个引线下侧保持所述多个引线；和
第三步骤，通过在所述树脂图案保持所述多个引线中的所述周边部分的同时去除所述多个引线中的所述要被去除的部分，将所述多个引线切割成多个第一引线和多个第二引线。
2.根据权利要求1的方法，其中，所述第一树脂部分和所述第二树脂部分被整体模制。
3.根据权利要求1的方法，还包括：
第四步骤，用树脂填充在第三步骤中去除的区域；
第五步骤，在第四步骤之后去除所述框架；和
第六步骤，在第五步骤之后在所述树脂图案中的所述第一树脂部分的顶面上安装半导体芯片。
4.根据权利要求1的方法，其中，
在第一步骤中，所述多个引线中的每一个被形成为具有第一区域、被布置在第一区域的内侧的第二区域、以及第三区域，所述第三区域处于比第一区域和第二区域高的水平、被夹在第一区域和第二区域之间并与第一区域和第二区域连接，并且，
第三区域包含所述要被去除的部分。
5.根据权利要求4的方法，其中，
所述树脂图案进一步包含第三树脂部分，所述第三树脂部分在露出所述多个引线中的要被去除的第二部分的顶面的同时覆盖所述多个引线中的邻近要被去除的第二部分的周边部分的顶面，以从所述多个引线上侧保持所述多个引线，并且，
在第三步骤中，通过在所述树脂图案保持所述多个引线中的邻近要被去除的第二部分的所述周边部分的同时去除所述多个引线中的所述要被去除的第二部分，将所述多个引线切割成多个第一引线和多个第三引线。
6.根据权利要求5的方法，其中，
在第一步骤中，所述多个引线中的每一个被形成为还具有第四区域，所述第四区域处于比第一区域和第二区域高的水平，并被布置在第二区域的内侧，并且，
所述第二区域包含所述要被去除的第二部分。
7.一种半导体装置，包括：
半导体芯片；和
封装，
该封装包含：
第一树脂部分，在所述第一树脂部分的顶面上安装所述半导体芯片；
多个第一引线，所述多个第一引线与所述第一树脂部分的外侧邻近地布置，并具有第一连接盘和被布置在所述第一连接盘的外侧的要被接合的第一部分(8a)；
多个第二引线，所述多个第二引线被布置在所述多个第一引线的外侧，并具有要被接合的第二部分(9a)和被布置在所述第二部分的外侧的第二连接盘；和
第二树脂部分，每一所述第二树脂部分从第一部分和第二部分下面覆盖该第一部分和该第二部分，并且包括布置在该第一部分和第二部分之间的沟槽(7a)，
第三树脂部分(7c)，所述第三树脂部分被布置在所述沟槽中，并且被布置在所述多个第一部分和所述多个第二部分之间以将所述多个第一部分与所述多个第二部分绝缘。
8.根据权利要求7的半导体装置，其中，所述第一树脂部分和所述第二树脂部分被整体模制。
9.根据权利要求7的半导体装置，进一步包括透明盖子(33)，所述透明盖子(33)覆盖所述半导体芯片的整个表面并且密封内部。
10.根据权利要求7的半导体装置，其中，所述半导体芯片包含图像传感器。
CN2010102151737A 2009-06-30 2010-06-25 封装制造方法和半导体装置 Expired - Fee Related CN101937850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009156325A JP5178648B2 (ja) 2009-06-30 2009-06-30 パッケージの製造方法、及び半導体装置
JP2009-156325 2009-06-30

Publications (2)

Publication Number Publication Date
CN101937850A CN101937850A (zh) 2011-01-05
CN101937850B true CN101937850B (zh) 2012-08-22

Family

ID=43379782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102151737A Expired - Fee Related CN101937850B (zh) 2009-06-30 2010-06-25 封装制造方法和半导体装置

Country Status (3)

Country Link
US (2) US8450153B2 (zh)
JP (1) JP5178648B2 (zh)
CN (1) CN101937850B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106686888A (zh) * 2015-11-11 2017-05-17 旭景科技股份有限公司 形成增强型生物传感模块的印刷电路板元件及其制造方法
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
CN106024823B (zh) * 2016-07-29 2020-04-21 格科微电子（上海）有限公司 Cmos图像传感器的封装方法
KR20200130550A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024083A (ja) * 1999-07-09 2001-01-26 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
CN1369911A (zh) * 2001-02-14 2002-09-18 松下电器产业株式会社 导线框、使用该导线框的半导体装置及其制造方法
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法
CN101345227A (zh) * 2007-07-09 2009-01-14 三星Techwin株式会社 引线框架、包括该引线框架的半导体封装及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500361B2 (ja) 2001-02-14 2004-02-23 松下電器産業株式会社 リードフレーム及びその製造方法
JP2003234425A (ja) * 2002-02-07 2003-08-22 Mitsui Chemicals Inc 半導体素子装着用中空パッケージ
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US7790500B2 (en) * 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP4779614B2 (ja) * 2005-12-08 2011-09-28 ヤマハ株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024083A (ja) * 1999-07-09 2001-01-26 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
CN1369911A (zh) * 2001-02-14 2002-09-18 松下电器产业株式会社 导线框、使用该导线框的半导体装置及其制造方法
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法
CN101345227A (zh) * 2007-07-09 2009-01-14 三星Techwin株式会社 引线框架、包括该引线框架的半导体封装及其制造方法

Also Published As

Publication number Publication date
CN101937850A (zh) 2011-01-05
US8847379B2 (en) 2014-09-30
JP5178648B2 (ja) 2013-04-10
JP2011014661A (ja) 2011-01-20
US20100327428A1 (en) 2010-12-30
US20130200505A1 (en) 2013-08-08
US8450153B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
US8133759B2 (en) Leadframe
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN101611484B (zh) 无引脚半导体封装及其制造方法
CN103109367B (zh) 可堆叠的模塑微电子封装
CN100479135C (zh) 半导体器件及其制造方法
KR100836303B1 (ko) 반도체 소자 및 패키지와 그 제조방법
EP1137066A3 (en) Semiconductor device and process of production of same
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN104956782A (zh) 集成电路模块
JP2002076228A (ja) 樹脂封止型半導体装置
CN102714201A (zh) 半导体封装和方法
CN104465544A (zh) 半导体装置及其制造方法
CN101937850B (zh) 封装制造方法和半导体装置
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
CN104733334A (zh) 具有无过孔衬底的集成电路封装系统及其制造方法
JP4845090B2 (ja) 回路装置の製造方法
CN103594388B (zh) 具有侧壁间隔物的接触垫及其制作方法
CN100376030C (zh) 电路装置及其制造方法
CN104900623A (zh) 露出管芯的功率半导体装置
JP2009164240A (ja) 半導体装置
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
CN104882386B (zh) 半导体器件格栅阵列封装
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20180625