JP2004247623A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004247623A JP2004247623A JP2003037590A JP2003037590A JP2004247623A JP 2004247623 A JP2004247623 A JP 2004247623A JP 2003037590 A JP2003037590 A JP 2003037590A JP 2003037590 A JP2003037590 A JP 2003037590A JP 2004247623 A JP2004247623 A JP 2004247623A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- metal plate
- thickness
- power module
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【課題】高信頼性を有し、且つ熱抵抗の優れた半導体装置を実現する。
【解決手段】半導体パワーモジュールでは、セラミック回路基板２は、窒化ケイ素のセラミック基板３の第１主面にＣｕの第１の金属板４およびＣｕの金属パターン４ａを形成し、セラミック基板３の第２主面にＣｕの第２の金属板５を形成している。また、接合層６により第２の金属板５に厚さ３．５ｍｍのＣｕからなるヒートシンク１が接合され、半田７を介して第１の金属版４にＩＧＢＴからなる半導体素子８が接合され、半導体素子８をボンディングワイヤ９を介して金属パターン４ａに節蔵している。そして、セラミック基板３は、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫを有している。
【選択図】 図１
【解決手段】半導体パワーモジュールでは、セラミック回路基板２は、窒化ケイ素のセラミック基板３の第１主面にＣｕの第１の金属板４およびＣｕの金属パターン４ａを形成し、セラミック基板３の第２主面にＣｕの第２の金属板５を形成している。また、接合層６により第２の金属板５に厚さ３．５ｍｍのＣｕからなるヒートシンク１が接合され、半田７を介して第１の金属版４にＩＧＢＴからなる半導体素子８が接合され、半導体素子８をボンディングワイヤ９を介して金属パターン４ａに節蔵している。そして、セラミック基板３は、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫを有している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電鉄用およびハイブリッドカーを含む電気自動車等に使用される半導体パワーモジュールに代表される半導体装置に係わり、特に、高信頼性を有し、且つ熱抵抗の優れた半導体装置に関する。
【０００２】
【従来の技術】
半導体パワーモジュールにおいては、一般の半導体モジュールよりも高い熱放散性と高信頼性が要求されており、搭載される半導体素子の電力が増加するに伴い、半導体パワーモジュールに使用されるセラミック基板および金属板等への機械的および電気的特性要求がより厳しくなっている。
【０００３】
この種の半導体パワーモジュールとしては、図６で示すものが知られている（例えば、特許文献１参照。）。
【０００４】
この特許文献に開示された半導体パワーモジュールは、図６に示すように、厚さ０．６３５ｍｍの窒化ケイ素のセラミック基板１３、セラミック基板１３上に形成された厚さ０．４ｍｍのアルミニウムの第１の金属板１４およびセラミック基板１３直下に形成された厚さ０．５ｍｍのアルミニウムの第２の金属板１５から構成されたセラミック回路基板１２と、接合層１６により第２の金属板１５と接合された厚さ３ｍｍで全面ＮｉメッキされたＣｕ（銅）からなるヒートシンク１１と、半田１７により第１の金属板１４と接合されたＩＧＢＴからなる半導体素子１８とを備えている。
【０００５】
【特許文献１】
特開２００２―６４１６９号公報（第７頁、図２）
【０００６】
【発明が解決しようとする課題】
上述した従来の半導体パワーモジュールでは、熱伝導率６５Ｗ／ｍＫで、抗折強度７２０ＭＰａの値を有する窒化ケイ素のセラミック基板１３と、２００ＭＰａ以下の引っ張り強度と２０％以上の伸びを有する金属板を採用していることにより、熱放散性と信頼性を高めている。
【０００７】
ところが、近年、今まで以上に高電力を有するＩＧＢＴやパワーＭＯＳＦＥＴ等の半導体素子が開発され、それに伴い半導体パワーモジュールにおいても、高信頼性を維持し、且つ低熱抵抗化を図ることが望まれている。
【０００８】
しかし、従来は、高信頼性を重視するあまり低熱抵抗化への取り組みが不充分であり、半導体パワーモジュールを低熱抵抗化しにくいという問題を有していた。
【０００９】
本発明は、上記問題を解決するためになされたもので、その目的とするところは、高信頼性を有し、且つ熱抵抗の優れた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面を有するセラミック基板と、このセラミック基板の第１主面および第２主面にそれぞれ設けられた第１のおよび第２の金属板を有するセラミック回路基板と、前記第１の金属板に設けられた半導体素子と、前記第２の金属板に設けられたヒートシンクとを備え、前記セラミック基板は、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫを有することを特徴とする。
【００１１】
本発明によれば、高信頼性を有し、且つ熱抵抗の優れた半導体パワーモジュールからなる半導体装置を提供できる。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について図面を参照しながら説明する。
【００１３】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる半導体装置としての半導体パワーモジュールについて図１乃至図５を参照して説明する。図１は半導体パワーモジュールを示す断面図、図２は半導体パワーモジュールでの抗折強度とピアノ線試験ＯＫ線径の関係を示す図、図３は半導体パワーモジュールでのセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図、図４は半導体パワーモジュールでの金属板およびセラミック基板厚に対する熱抵抗の関係を示す図、図５は半導体パワーモジュールの信頼性試験結果を示す図である。
【００１４】
図１に示すように、本実施の形態の半導体パワーモジュールは、窒化ケイ素のセラミック基板３、セラミック基板３の第１主面、例えば、表面上に形成されたＣｕの第１の金属板４、セラミック基板３の表面上に形成された第１の金属板４とボンディングワイヤ９で接続されたＣｕの金属パターン４ａ、およびセラミック基板３の第２主面、例えば、裏面に形成されたＣｕの第２の金属板５から構成されたセラミック回路基板２と、重量組成が７０Ａｇ（銀）−２７Ｃｕ―３Ｔｉ（チタン）からなる接合層６により第２の金属板５に接合された厚さ３．５ｍｍのＣｕからなるヒートシンク１と、Ｓｎ−Ｐｂ−Ａｇ系からなる半田７により第１の金属版４に接合されたＩＧＢＴからなる半導体素子８を備えている。
【００１５】
ここで、セラミック基板３に用いている窒化ケイ素は、原料混合体として、酸素量１．１重量％、不純物陽イオン元素０．１％重量％含有した窒化ケイ素粉末８６％に、焼結助剤として、Ｙ２Ｏ３（酸化イットリウム）とＭｇＯ（酸化マグネシウム）とＨｆＯ２（酸化ハフニウム）がトータルで１４％混合されている。そして、上記原料を混合し、乾燥した後にプレス成形し、長時間かけて高温焼結させ形成されている。
【００１６】
なお、ヒートシンク１としては、Ｃｕを用いているが、アルミニウム、Ａｌ−ＳｉＣ複合材またはＣｕ−Ｍｏ（モリブデン）複合材でもよい。また、第１および第２の金属板４、５としては、Ｃｕを用いているが、アルミニウム、Ａｕ（金）、Ａｇ（銀）、亜鉛、錫およびそれらの合金等を用いてもよい。そして、接合層６としては、Ｓｎ−Ｐｂ系半田を用いてもよく、またはセラミック回路基板２を酸化させヒートシンク１と直接接合させてもよい。
【００１７】
ここで、半導体パワーモジュール用として用いられるセラミック基板３に要求される特性項目について述べる。半導体パワーモジュールは、大電力を扱うので、
セラミック基板３は、熱伝導率および抗折強度が大きく、且つ熱膨張係数が小さいものでなければならない。
【００１８】
まず、図２は半導体パワーモジュールでのセラミック基板の抗折強度とピアノ線試験ＯＫ線径の関係を示す図で、抗折強度が大きくなればピアノ線試験ＯＫ線径も大きくなっている。
【００１９】
このピアノ線試験とは、セラミック基板３とヒートシンク（Ｃｕ）１の間にピアノ線を挟み、ネジでセラミック基板３とヒートシンク（Ｃｕ）１を締め付ける。即ち、締め付け条件を３Ｎ・ｍ、試験電圧を３．８ｋＶ、１分かけた時のセラミック基板の耐圧を調べる方法である。
【００２０】
これまでの種々の試験結果から、半導体パワーモジュールで必要とされるピアノ線試験ＯＫ線径は、最低でも０．１５ｍｍが必要であり、図２から明白なように、セラミック基板３の抗折強度は、４５０ＭＰａ以上必要であることがわかる。なお、抗折強度は大きいほどよいが、窒化ケイ素の場合には１５００ＭＰａが材料としての限界（Ｉｎｔｒｉｎｓｉｃ）である。
【００２１】
次に、図３はセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図で、図中の実線（ａ）は、抗折強度を示し、図中の破線（ｂ）は、熱伝導率を示す。
【００２２】
この図から明白なように、抗折強度は、実線（ａ）で示されるように、焼成温度が上がるにつれて低下し、逆に熱伝導率は、破線（ｂ）に示されるように、焼成温度が上がるにつれて向上し、抗折強度と熱伝導率はトレードオフの関係を有することがわかる。そして、セラミック基板３として必要とする抗折強度４５０ＭＰａ以上を満足する熱伝導率の値は、この図において６０ｗ／ｍＫであることがわかる。ここで、熱伝導率は大きいほどよいが、窒化ケイ素の場合には３２０Ｗ／ｍＫが材料としての限界（Ｉｎｔｒｉｎｓｉｃ）である。
【００２３】
なお、この図は、焼結助剤として、Ｙ２Ｏ３（酸化イットリウム）とＭｇＯ（酸化マグネシウム）とＨｆＯ２（酸化ハフニウム）を添加して、長時間かけて高温焼結させ形成させた窒化ケイ素からなるセラミック基板の場合であり、焼結助剤を変更したり、焼結方法をかえてセラミックの粒子配向性を変化させたり、或いはセラミック材料を変化させれば、抗折強度と熱伝導率はトレードオフの関係も変化し、更にトレードオフの関係が改善される。
【００２４】
例えば、焼結方法・焼結助剤等を変えれば、抗折強度９００ＭＰａで熱伝導率９０Ｗ／ｍＫの窒化ケイ素からなるセラミック基板が得られ、更に結晶粒界の大きさ・方向を均一化させると熱伝導率１２０Ｗ／ｍＫを有する窒化ケイ素セラミックが得られる。また、ＳｉＣ（炭化ケイ素）とアルミナからなるセラミック基板においても、抗折強度５００ＭＰａで熱伝導率７５Ｗ／ｍＫを有するものも得られている。
【００２５】
つまり、抗折強度４５０ＭＰａを満足させながら、熱伝導率６０ｗ／ｍＫ以上、好ましくは９０ｗ／ｍＫ以上の熱伝導率の優れたセラミック基板を半導体パワーモジュール用として使用可能であることがわかる。
【００２６】
そして、図４は、半導体パワーモジュールでの金属板およびセラミック基板厚に対する熱抵抗の関係を示す図で、横軸が（第１の金属板４の厚さ（Ｔ２）＋第２の金属板５の厚さ（Ｔ３））−セラミック基板３の厚さ（Ｔ１）で、縦軸が熱抵抗を示し、図中の線（ａ）は、セラミック基板３の厚さ０．８ｍｍの場合、図中の線（ｂ）は、セラミック基板３の厚さ０．６２ｍｍの場合、図中の線（ｃ）は、セラミック基板３の厚さ０．３２ｍｍの場合、図中の線（ｄ）は、セラミック基板３の厚さ０．２５ｍｍの場合をそれぞれ表している。なお、全ての条件（（ａ）から（ｄ））とも、セラミック基板３の熱伝導率は９０Ｗ／ｍＫである。
【００２７】
ここで、半導体パワーモジュールに要求される熱抵抗について説明する。近年、今まで以上に高電力を有するＩＧＢＴやパワーＭＯＳＦＥＴ等の半導体素子が開発され、それに伴い半導体パワーモジュールにおいても、高信頼性を維持し、且つ低熱抵抗化を図る場合、具体的には、熱抵抗の値として０．２Ｋ／Ｗ以下が望まれる。
【００２８】
一方、熱抵抗を下げるために半導体パワーモジュール用のセラミック基板３の厚さを薄くすると、熱サイクルによる熱的衝撃や機械的衝撃により、セラミック基板３に亀裂が発生したり、絶縁破壊が発生し半導体パワーモジュールの信頼性を著しく損なうことが判明している。これまでの種々の半導体パワーモジュールの信頼性試験結果からセラミック基板３の厚さの下限としては、０．２ｍｍ以上必要であることが判明している。
【００２９】
上記知見をもとに、図４の結果を考察すると、抗折強度と熱伝導率に優れたセラミック基板３を用いた熱抵抗と信頼性に優れた半導体パワーモジュールを提供するための条件としては、セラミック基板３の厚さは０．２ｍｍ以上、０．６ｍｍ以下が必要で、（第１の金属板４の厚さ（Ｔ２）＋第２の金属板５の厚さ（Ｔ３））−セラミック基板３の厚さ（Ｔ１）が０以上必要となる。その式は、
【数１】
０．２≦Ｔ１≦０．６・・・・・・・・・・（１）
【数２】
（Ｔ２＋Ｔ３）―Ｔ１≧０・・・・・・・・（２）
で示される。
【００３０】
即ち、熱抵抗と信頼性に優れた半導体パワーモジュールを提供できる条件としては、上記式（１）が必要であり、上記式（１）と式（２）を同時に満足する領域を選択すると、更に熱抵抗と信頼性に優れた半導体パワーモジュールを提供できる。
【００３１】
そして、図５は半導体パワーモジュールの信頼性試験結果を示す図で、図１に示した半導体パワーモジュールにおいて、セラミック基板３の厚さ（Ｔ１）、第１の金属板４の厚さ（Ｔ２）および第２の金属板５の厚さ（Ｔ３）を変化させた。なお、金属板材料としては、ＣｕとＡｌ（アルミニウム）を用いている。
【００３２】
ここで示す信頼性試験の条件は、ＴＣＴ（温度：−４０℃〜１２５℃）３００サイクルであり、ＴＣＴ試験後のセラミック基板３のクラックの有無を確認している。
【００３３】
図５の結果から、明白なように、図２から図４で求めた条件を用いたセラミック回路基板２を搭載した半導体パワーモジュールにおいては、従来例１、２がクラック発生しているのに対して、すべての条件（実験結果１〜７）共クラック発生していない。
【００３４】
以上の結果から、熱抵抗が０．２Ｋ／Ｗ以下で、且つ信頼性に優れた半導体パワーモジュールを提供できるセラミック基板３としては、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫ、好ましくは９０〜３２０Ｗ／ｍＫが必要となる。
【００３５】
本実施の形態の半導体パワーモジュールでは、抗折強度と熱伝導率が優れ、厚さを最適化したセラミック基板を用い、第１の金属板の厚さ、第２の金属板の厚さおよびセラミック基板の厚さの関係を最適化させたことにより、低熱抵抗化が達成でき、且つ高信頼性化も達成できる。
【００３６】
本発明は、上記実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更しても良い。例えば、上記第１の実施の形態では、半導体素子としてＩＧＢＴを用いているが、パワーＭＯＳＦＥＴ、ダイオード、サイリスタおよびＧＴＯでもよい。また、半導体パワーモジュールの応用分野としては、各種インバータ、携帯電話基地局および誘導電熱等の用途もあげられる。
【００３７】
【発明の効果】
本発明によれば、高信頼性を有し、且つ熱抵抗の優れた半導体装置が提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる半導体パワーモジュールを示す断面図。
【図２】本発明の第１の実施の形態に係わる半導体パワーモジュールでの抗折強度とピアノ線試験ＯＫ線径の関係を示す図。
【図３】本発明の第１の実施の形態に係わる半導体パワーモジュールでのセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図。
【図４】本発明の第１の実施の形態に係わる半導体パワーモジュールでの金属板厚およびセラミック基板厚に対する熱抵抗の関係を示す図。
【図５】本発明の第１の実施の形態に係わる半導体パワーモジュールの信頼性試験結果を示す図。
【図６】従来の半導体パワーモジュールを示す断面図。
【符号の説明】
１、１１ ヒートシンク
２、１２ セラミック回路基板
３、１３ セラミック基板
４、１４ 第１の金属板
４ａ 金属パターン
５、１５ 第２の金属板
６、１６ 接合層
７、１７ 半田
８、１８ 半導体素子
９ ボンデイングワイヤ
【発明の属する技術分野】
本発明は、電鉄用およびハイブリッドカーを含む電気自動車等に使用される半導体パワーモジュールに代表される半導体装置に係わり、特に、高信頼性を有し、且つ熱抵抗の優れた半導体装置に関する。
【０００２】
【従来の技術】
半導体パワーモジュールにおいては、一般の半導体モジュールよりも高い熱放散性と高信頼性が要求されており、搭載される半導体素子の電力が増加するに伴い、半導体パワーモジュールに使用されるセラミック基板および金属板等への機械的および電気的特性要求がより厳しくなっている。
【０００３】
この種の半導体パワーモジュールとしては、図６で示すものが知られている（例えば、特許文献１参照。）。
【０００４】
この特許文献に開示された半導体パワーモジュールは、図６に示すように、厚さ０．６３５ｍｍの窒化ケイ素のセラミック基板１３、セラミック基板１３上に形成された厚さ０．４ｍｍのアルミニウムの第１の金属板１４およびセラミック基板１３直下に形成された厚さ０．５ｍｍのアルミニウムの第２の金属板１５から構成されたセラミック回路基板１２と、接合層１６により第２の金属板１５と接合された厚さ３ｍｍで全面ＮｉメッキされたＣｕ（銅）からなるヒートシンク１１と、半田１７により第１の金属板１４と接合されたＩＧＢＴからなる半導体素子１８とを備えている。
【０００５】
【特許文献１】
特開２００２―６４１６９号公報（第７頁、図２）
【０００６】
【発明が解決しようとする課題】
上述した従来の半導体パワーモジュールでは、熱伝導率６５Ｗ／ｍＫで、抗折強度７２０ＭＰａの値を有する窒化ケイ素のセラミック基板１３と、２００ＭＰａ以下の引っ張り強度と２０％以上の伸びを有する金属板を採用していることにより、熱放散性と信頼性を高めている。
【０００７】
ところが、近年、今まで以上に高電力を有するＩＧＢＴやパワーＭＯＳＦＥＴ等の半導体素子が開発され、それに伴い半導体パワーモジュールにおいても、高信頼性を維持し、且つ低熱抵抗化を図ることが望まれている。
【０００８】
しかし、従来は、高信頼性を重視するあまり低熱抵抗化への取り組みが不充分であり、半導体パワーモジュールを低熱抵抗化しにくいという問題を有していた。
【０００９】
本発明は、上記問題を解決するためになされたもので、その目的とするところは、高信頼性を有し、且つ熱抵抗の優れた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面を有するセラミック基板と、このセラミック基板の第１主面および第２主面にそれぞれ設けられた第１のおよび第２の金属板を有するセラミック回路基板と、前記第１の金属板に設けられた半導体素子と、前記第２の金属板に設けられたヒートシンクとを備え、前記セラミック基板は、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫを有することを特徴とする。
【００１１】
本発明によれば、高信頼性を有し、且つ熱抵抗の優れた半導体パワーモジュールからなる半導体装置を提供できる。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について図面を参照しながら説明する。
【００１３】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる半導体装置としての半導体パワーモジュールについて図１乃至図５を参照して説明する。図１は半導体パワーモジュールを示す断面図、図２は半導体パワーモジュールでの抗折強度とピアノ線試験ＯＫ線径の関係を示す図、図３は半導体パワーモジュールでのセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図、図４は半導体パワーモジュールでの金属板およびセラミック基板厚に対する熱抵抗の関係を示す図、図５は半導体パワーモジュールの信頼性試験結果を示す図である。
【００１４】
図１に示すように、本実施の形態の半導体パワーモジュールは、窒化ケイ素のセラミック基板３、セラミック基板３の第１主面、例えば、表面上に形成されたＣｕの第１の金属板４、セラミック基板３の表面上に形成された第１の金属板４とボンディングワイヤ９で接続されたＣｕの金属パターン４ａ、およびセラミック基板３の第２主面、例えば、裏面に形成されたＣｕの第２の金属板５から構成されたセラミック回路基板２と、重量組成が７０Ａｇ（銀）−２７Ｃｕ―３Ｔｉ（チタン）からなる接合層６により第２の金属板５に接合された厚さ３．５ｍｍのＣｕからなるヒートシンク１と、Ｓｎ−Ｐｂ−Ａｇ系からなる半田７により第１の金属版４に接合されたＩＧＢＴからなる半導体素子８を備えている。
【００１５】
ここで、セラミック基板３に用いている窒化ケイ素は、原料混合体として、酸素量１．１重量％、不純物陽イオン元素０．１％重量％含有した窒化ケイ素粉末８６％に、焼結助剤として、Ｙ２Ｏ３（酸化イットリウム）とＭｇＯ（酸化マグネシウム）とＨｆＯ２（酸化ハフニウム）がトータルで１４％混合されている。そして、上記原料を混合し、乾燥した後にプレス成形し、長時間かけて高温焼結させ形成されている。
【００１６】
なお、ヒートシンク１としては、Ｃｕを用いているが、アルミニウム、Ａｌ−ＳｉＣ複合材またはＣｕ−Ｍｏ（モリブデン）複合材でもよい。また、第１および第２の金属板４、５としては、Ｃｕを用いているが、アルミニウム、Ａｕ（金）、Ａｇ（銀）、亜鉛、錫およびそれらの合金等を用いてもよい。そして、接合層６としては、Ｓｎ−Ｐｂ系半田を用いてもよく、またはセラミック回路基板２を酸化させヒートシンク１と直接接合させてもよい。
【００１７】
ここで、半導体パワーモジュール用として用いられるセラミック基板３に要求される特性項目について述べる。半導体パワーモジュールは、大電力を扱うので、
セラミック基板３は、熱伝導率および抗折強度が大きく、且つ熱膨張係数が小さいものでなければならない。
【００１８】
まず、図２は半導体パワーモジュールでのセラミック基板の抗折強度とピアノ線試験ＯＫ線径の関係を示す図で、抗折強度が大きくなればピアノ線試験ＯＫ線径も大きくなっている。
【００１９】
このピアノ線試験とは、セラミック基板３とヒートシンク（Ｃｕ）１の間にピアノ線を挟み、ネジでセラミック基板３とヒートシンク（Ｃｕ）１を締め付ける。即ち、締め付け条件を３Ｎ・ｍ、試験電圧を３．８ｋＶ、１分かけた時のセラミック基板の耐圧を調べる方法である。
【００２０】
これまでの種々の試験結果から、半導体パワーモジュールで必要とされるピアノ線試験ＯＫ線径は、最低でも０．１５ｍｍが必要であり、図２から明白なように、セラミック基板３の抗折強度は、４５０ＭＰａ以上必要であることがわかる。なお、抗折強度は大きいほどよいが、窒化ケイ素の場合には１５００ＭＰａが材料としての限界（Ｉｎｔｒｉｎｓｉｃ）である。
【００２１】
次に、図３はセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図で、図中の実線（ａ）は、抗折強度を示し、図中の破線（ｂ）は、熱伝導率を示す。
【００２２】
この図から明白なように、抗折強度は、実線（ａ）で示されるように、焼成温度が上がるにつれて低下し、逆に熱伝導率は、破線（ｂ）に示されるように、焼成温度が上がるにつれて向上し、抗折強度と熱伝導率はトレードオフの関係を有することがわかる。そして、セラミック基板３として必要とする抗折強度４５０ＭＰａ以上を満足する熱伝導率の値は、この図において６０ｗ／ｍＫであることがわかる。ここで、熱伝導率は大きいほどよいが、窒化ケイ素の場合には３２０Ｗ／ｍＫが材料としての限界（Ｉｎｔｒｉｎｓｉｃ）である。
【００２３】
なお、この図は、焼結助剤として、Ｙ２Ｏ３（酸化イットリウム）とＭｇＯ（酸化マグネシウム）とＨｆＯ２（酸化ハフニウム）を添加して、長時間かけて高温焼結させ形成させた窒化ケイ素からなるセラミック基板の場合であり、焼結助剤を変更したり、焼結方法をかえてセラミックの粒子配向性を変化させたり、或いはセラミック材料を変化させれば、抗折強度と熱伝導率はトレードオフの関係も変化し、更にトレードオフの関係が改善される。
【００２４】
例えば、焼結方法・焼結助剤等を変えれば、抗折強度９００ＭＰａで熱伝導率９０Ｗ／ｍＫの窒化ケイ素からなるセラミック基板が得られ、更に結晶粒界の大きさ・方向を均一化させると熱伝導率１２０Ｗ／ｍＫを有する窒化ケイ素セラミックが得られる。また、ＳｉＣ（炭化ケイ素）とアルミナからなるセラミック基板においても、抗折強度５００ＭＰａで熱伝導率７５Ｗ／ｍＫを有するものも得られている。
【００２５】
つまり、抗折強度４５０ＭＰａを満足させながら、熱伝導率６０ｗ／ｍＫ以上、好ましくは９０ｗ／ｍＫ以上の熱伝導率の優れたセラミック基板を半導体パワーモジュール用として使用可能であることがわかる。
【００２６】
そして、図４は、半導体パワーモジュールでの金属板およびセラミック基板厚に対する熱抵抗の関係を示す図で、横軸が（第１の金属板４の厚さ（Ｔ２）＋第２の金属板５の厚さ（Ｔ３））−セラミック基板３の厚さ（Ｔ１）で、縦軸が熱抵抗を示し、図中の線（ａ）は、セラミック基板３の厚さ０．８ｍｍの場合、図中の線（ｂ）は、セラミック基板３の厚さ０．６２ｍｍの場合、図中の線（ｃ）は、セラミック基板３の厚さ０．３２ｍｍの場合、図中の線（ｄ）は、セラミック基板３の厚さ０．２５ｍｍの場合をそれぞれ表している。なお、全ての条件（（ａ）から（ｄ））とも、セラミック基板３の熱伝導率は９０Ｗ／ｍＫである。
【００２７】
ここで、半導体パワーモジュールに要求される熱抵抗について説明する。近年、今まで以上に高電力を有するＩＧＢＴやパワーＭＯＳＦＥＴ等の半導体素子が開発され、それに伴い半導体パワーモジュールにおいても、高信頼性を維持し、且つ低熱抵抗化を図る場合、具体的には、熱抵抗の値として０．２Ｋ／Ｗ以下が望まれる。
【００２８】
一方、熱抵抗を下げるために半導体パワーモジュール用のセラミック基板３の厚さを薄くすると、熱サイクルによる熱的衝撃や機械的衝撃により、セラミック基板３に亀裂が発生したり、絶縁破壊が発生し半導体パワーモジュールの信頼性を著しく損なうことが判明している。これまでの種々の半導体パワーモジュールの信頼性試験結果からセラミック基板３の厚さの下限としては、０．２ｍｍ以上必要であることが判明している。
【００２９】
上記知見をもとに、図４の結果を考察すると、抗折強度と熱伝導率に優れたセラミック基板３を用いた熱抵抗と信頼性に優れた半導体パワーモジュールを提供するための条件としては、セラミック基板３の厚さは０．２ｍｍ以上、０．６ｍｍ以下が必要で、（第１の金属板４の厚さ（Ｔ２）＋第２の金属板５の厚さ（Ｔ３））−セラミック基板３の厚さ（Ｔ１）が０以上必要となる。その式は、
【数１】
０．２≦Ｔ１≦０．６・・・・・・・・・・（１）
【数２】
（Ｔ２＋Ｔ３）―Ｔ１≧０・・・・・・・・（２）
で示される。
【００３０】
即ち、熱抵抗と信頼性に優れた半導体パワーモジュールを提供できる条件としては、上記式（１）が必要であり、上記式（１）と式（２）を同時に満足する領域を選択すると、更に熱抵抗と信頼性に優れた半導体パワーモジュールを提供できる。
【００３１】
そして、図５は半導体パワーモジュールの信頼性試験結果を示す図で、図１に示した半導体パワーモジュールにおいて、セラミック基板３の厚さ（Ｔ１）、第１の金属板４の厚さ（Ｔ２）および第２の金属板５の厚さ（Ｔ３）を変化させた。なお、金属板材料としては、ＣｕとＡｌ（アルミニウム）を用いている。
【００３２】
ここで示す信頼性試験の条件は、ＴＣＴ（温度：−４０℃〜１２５℃）３００サイクルであり、ＴＣＴ試験後のセラミック基板３のクラックの有無を確認している。
【００３３】
図５の結果から、明白なように、図２から図４で求めた条件を用いたセラミック回路基板２を搭載した半導体パワーモジュールにおいては、従来例１、２がクラック発生しているのに対して、すべての条件（実験結果１〜７）共クラック発生していない。
【００３４】
以上の結果から、熱抵抗が０．２Ｋ／Ｗ以下で、且つ信頼性に優れた半導体パワーモジュールを提供できるセラミック基板３としては、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫ、好ましくは９０〜３２０Ｗ／ｍＫが必要となる。
【００３５】
本実施の形態の半導体パワーモジュールでは、抗折強度と熱伝導率が優れ、厚さを最適化したセラミック基板を用い、第１の金属板の厚さ、第２の金属板の厚さおよびセラミック基板の厚さの関係を最適化させたことにより、低熱抵抗化が達成でき、且つ高信頼性化も達成できる。
【００３６】
本発明は、上記実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更しても良い。例えば、上記第１の実施の形態では、半導体素子としてＩＧＢＴを用いているが、パワーＭＯＳＦＥＴ、ダイオード、サイリスタおよびＧＴＯでもよい。また、半導体パワーモジュールの応用分野としては、各種インバータ、携帯電話基地局および誘導電熱等の用途もあげられる。
【００３７】
【発明の効果】
本発明によれば、高信頼性を有し、且つ熱抵抗の優れた半導体装置が提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる半導体パワーモジュールを示す断面図。
【図２】本発明の第１の実施の形態に係わる半導体パワーモジュールでの抗折強度とピアノ線試験ＯＫ線径の関係を示す図。
【図３】本発明の第１の実施の形態に係わる半導体パワーモジュールでのセラミック基板の焼成温度に対する抗折強度および熱伝導率の関係を示す図。
【図４】本発明の第１の実施の形態に係わる半導体パワーモジュールでの金属板厚およびセラミック基板厚に対する熱抵抗の関係を示す図。
【図５】本発明の第１の実施の形態に係わる半導体パワーモジュールの信頼性試験結果を示す図。
【図６】従来の半導体パワーモジュールを示す断面図。
【符号の説明】
１、１１ ヒートシンク
２、１２ セラミック回路基板
３、１３ セラミック基板
４、１４ 第１の金属板
４ａ 金属パターン
５、１５ 第２の金属板
６、１６ 接合層
７、１７ 半田
８、１８ 半導体素子
９ ボンデイングワイヤ
Claims (6)
- 相対向する第１および第２主面を有するセラミック基板とこのセラミック基板の第１主面および第２主面上にそれぞれ設けられた第１のおよび第２の金属板を有するセラミック回路基板と、
前記第１の金属板に設けられた半導体素子と、
前記第２の金属板に設けられたヒートシンクと、
を備え、
前記セラミック基板は、厚さが０．２〜０．６ｍｍで、抗折強度が４５０〜１５００ＭＰａおよび熱伝導率が６０〜３２０Ｗ／ｍＫを有することを特徴とする半導体装置。 - 前記セラミック基板は、熱伝導率が９０〜３２０Ｗ／ｍＫを有することを特徴とする請求項１記載の半導体装置。
- 前記第１の金属板の厚さと前記第２の金属板の厚さの和が、前記セラミック基板の厚さ以上であることを特徴とする請求項１または２記載の半導体装置。
- 前記第２の金属板と前記ヒートシンクは、複数の金属または半田からなる接合層により接合され、前記第１の金属板と前記半導体素子は、半田により接合されていることを特徴とする請求項１乃至３記載の半導体装置。
- 前記第１の金属板と第２の金属板は、ＣｕまたはＡｌであることを特徴とする請求項１乃至４記載の半導体装置。
- 前記セラミック基板は、窒化ケイ素であることを特徴とする請求項１乃至５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037590A JP2004247623A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037590A JP2004247623A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247623A true JP2004247623A (ja) | 2004-09-02 |
Family
ID=33022341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037590A Pending JP2004247623A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247623A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2146375A1 (de) * | 2008-07-16 | 2010-01-20 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Halbleitermodul |
| JP2013219267A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | パワーモジュール |
| CN110226363A (zh) * | 2017-03-30 | 2019-09-10 | 株式会社东芝 | 陶瓷铜电路基板及使用了其的半导体装置 |
-
2003
- 2003-02-17 JP JP2003037590A patent/JP2004247623A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2146375A1 (de) * | 2008-07-16 | 2010-01-20 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Halbleitermodul |
| JP2013219267A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | パワーモジュール |
| CN110226363A (zh) * | 2017-03-30 | 2019-09-10 | 株式会社东芝 | 陶瓷铜电路基板及使用了其的半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482685B2 (en) | Ceramic circuit board, method for making the same, and power module | |
| EP2980844B1 (en) | Substrate for power modules, substrate with heat sink for power modules, and power module | |
| JP6319643B2 (ja) | セラミックス−銅接合体およびその製造方法 | |
| JP2004525503A (ja) | 改善された一時的熱インピーダンスを有するパワーモジュール | |
| KR20090005221A (ko) | 전력 반도체 모듈 | |
| JP5957862B2 (ja) | パワーモジュール用基板 | |
| JP2000265227A (ja) | 複合材料とその製造方法及び用途 | |
| CN113169144B (zh) | 半导体装置 | |
| WO2000034539A1 (fr) | Materiau composite et son utilisation | |
| JP2003197826A (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
| TWI737894B (zh) | 附有散熱片絕緣電路基板之製造方法 | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| EP2838326B1 (en) | Electronic device | |
| JP6303776B2 (ja) | 半導体装置 | |
| WO2018198747A1 (ja) | 半導体装置 | |
| JP2013182960A (ja) | 窒化珪素回路基板およびその製造方法 | |
| JP2004247623A (ja) | 半導体装置 | |
| JP2007096252A (ja) | 液冷式回路基板および液冷式電子装置 | |
| JP3934966B2 (ja) | セラミック回路基板 | |
| JP2004087927A (ja) | セラミック回路基板 | |
| JP2003092383A (ja) | パワー半導体装置およびそのヒートシンク | |
| JP2000294888A (ja) | 放熱配線基板 | |
| JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
| JP2975882B2 (ja) | 圧接用窒化けい素放熱板およびそれを用いた圧接構造部品 | |
| JPH0748180A (ja) | セラミックス−金属接合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |