JPH0730015A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法

Info

Publication number
JPH0730015A
JPH0730015A JP5174336A JP17433693A JPH0730015A JP H0730015 A JPH0730015 A JP H0730015A JP 5174336 A JP5174336 A JP 5174336A JP 17433693 A JP17433693 A JP 17433693A JP H0730015 A JPH0730015 A JP H0730015A
Authority
JP
Japan
Prior art keywords
insulator
semiconductor module
semiconductor element
semiconductor
dyn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5174336A
Other languages
English (en)
Inventor
Susumu Murakami
進 村上
Kuniyuki Eguchi
州志 江口
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5174336A priority Critical patent/JPH0730015A/ja
Publication of JPH0730015A publication Critical patent/JPH0730015A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 高温高湿度の環境中または高温度サイクルの
環境中で使用しても、高耐圧特性や高信頼特性を充分に
確保できる半導体モジュールを提供する。 【構成】 支持台４上に載置された１つまたはそれ以上
の半導体素子１が絶縁容器１０内に収納され、絶縁容器
から接続端子８、９が導出されてなる半導体モジュール
において、半導体素子１は、側面及び上面の少なくとも
周縁部が１０ 6ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１
の絶縁物１２によって被覆されており、絶縁容器１０内
は、少なくとも半導体素子１に近接した部分が１０6 ｄ
ｙｎ／ｃｍ2 以下の弾性率を持つ第２の絶縁物１３によ
って充填されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体モジュール及び
その製造方法に係わり、特に、どのような環境下におい
て使用したとしても、優れた高耐圧特性及び高信頼特性
が維持される半導体モジュール及びその半導体モジュー
ルの製造方法に関する。
【０００２】
【従来の技術】従来、電力用半導体素子を備え、信頼性
の高い半導体モジュールの一例としては、特開昭６３ー
２９６２５０号に開示の技術手段（以下、これを第１の
技術手段という）がある。
【０００３】この第１の技術手段は、電力用半導体素子
がケース内に複数個収納され、各半導体素子の電極と端
子部との間にリードワイヤが超音波ボンディングにより
接続され、前記端子部から延びる導線が前記ケース外に
露出して外部接続線を構成しており、前記ケース内には
前記ケース上部の開口部からゲル樹脂を挿入して、前記
ケース内の半導体素子に近接した部分を充填させ、その
ゲル樹脂の上をエポキシ樹脂によって封止した構造を有
しているものである。
【０００４】この他にも、電力用半導体素子を備え、熱
抵抗が低く、信頼性の高い半導体モジュールの他の例と
しては、特公平４ー７６２１２号に開示の技術手段（以
下、これを第２の技術手段という）がある。
【０００５】この第２の技術手段は、電力用半導体素子
がケース内に複数個収納され、各半導体素子と端子部と
の間に接続線が接続され、前記端子部から延びる接続線
が前記ケース外に露出した端子に接続されており、前記
ケース内の前記半導体素子に近接した部分に軟質の樹
脂、例えば、シリコンゴムを流し込み、その軟質の樹脂
の上を硬質の樹脂、例えば、エポキシ樹脂を流し込むこ
とに封止した構造を有しているものである。
【０００６】
【発明が解決しようとする課題】前記既知の第１の技術
手段は、それ以前の半導体モジュールに比べれば、高い
信頼性を有してはいるものの、外部雰囲気に対する影
響、例えば、プラスチック製のケースやレジン中に存在
する電荷や前記ケースの外部から侵入してくる水分等の
影響については、何等考慮されていなかった。即ち、半
導体モジュールを高温高湿度の環境の中で使用したり、
高温度サイクルを伴う環境の中で使用したりすると、ゲ
ル樹脂にクラック（ひび割れ）がはいったり、ゲル樹脂
と半導体素子の電極保護膜との間が剥離するようにな
る。このため、前記既知の第１の技術手段は、その使用
環境に応じて、前記ゲル樹脂のクラックの発生や、前記
ゲル樹脂と半導体素子の電極保護膜との間の剥離の発生
を伴うことがあり、前記ケースの外部から侵入してきた
水分が、前記クラック部分や前記剥離部分に滞留して、
半導体モジュールのリーク電流が増大したり、半導体モ
ジュールの耐圧が低下したりする等の問題を有している
ものである。
【０００７】また、前記既知の第２の技術手段は、熱的
な外部環境の変化、例えば、高温度サイクルを伴う環境
の中で使用した場合の影響については、何等考慮されて
いなかった。即ち、前記既知の第２の技術手段は、高温
度サイクルを伴う環境下において使用した場合に、半導
体素子の電極と接続線との間に亀裂が入るようになり、
半導体素子の導通時に、半導体素子の電極と接続線との
接続部分における電圧降下が大きくなり、前記接続部分
が剥がれてしまうという問題を有しているものである。
【０００８】本発明は、前記各問題点を除去するもの
で、その目的は、高温高湿度の環境中または高温度サイ
クルの環境中で使用したとしても、高耐圧特性や高信頼
特性を確保できる半導体モジュールを提供することにあ
る。
【０００９】また、本発明の他の目的は、高耐圧特性や
高信頼特性を有する半導体モジュールを比較的簡単な工
程によって製造できる半導体モジュールの製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】前記目的の達成のため
に、本発明は、支持台上に載置された半導体素子が絶縁
容器内に収納され、前記絶縁容器から端子が導出される
半導体モジュールにおいて、前記半導体素子は、側面及
び上面の少なくとも周縁部が１０ 6ｄｙｎ／ｃｍ2 以上
の弾性率を持つ第１の絶縁物によって被覆され、前記絶
縁容器内は、前記半導体素子に近接した部分が１０6 ｄ
ｙｎ／ｃｍ2 以下の弾性率を持つ第２の絶縁物によって
充填される第１の手段を備える。
【００１１】また、前記目的の達成のために、本発明
は、支持台上に載置された半導体素子が絶縁容器内に収
納され、前記絶縁容器から端子が導出される半導体モジ
ュールにおいて、前記半導体素子は、側面及び上面の周
縁部が１０10ｄｙｎ／ｃｍ2 以上の弾性率を持つ第３の
絶縁物の層によって、また、前記第３の絶縁物の層の周
辺が１０6 乃至１０10ｄｙｎ／ｃｍ2 の弾性率を持つ第
４の絶縁物によって被覆され、前記絶縁容器内は、前記
半導体素子に近接した部分が１０6 ｄｙｎ／ｃｍ2 以下
の弾性率を持つ第２の絶縁物によって充填される第２の
手段を備える。
【００１２】さらに、前記他の目的の達成のために、本
発明は、支持台上に載置された半導体素子が絶縁容器内
に収納され、前記絶縁容器から端子が導出されている半
導体モジュールを、半導体素子の表面の中央部にダム
を形成する工程、このダムを壁として半導体素子の側
面と上面周縁部に１０6 ｄｙｎ／ｃｍ2 以上の弾性率を
持つ第１の絶縁物を流入する工程、この第１の絶縁物
を硬化させる工程、前記ダムを除去する工程、前記
半導体素子の各電極と絶縁容器内に形成された端子部間
を接続配線で接続する工程、前記半導体素子に近接し
た部分の絶縁容器内に１０6 ｄｙｎ／ｃｍ2 以下の弾性
率を持つ第２の絶縁物を流入させる工程を順次経ること
によって製造する第３の手段を備える。
【００１３】前記第１乃至第３の手段に示されるよう
に、本発明に係わる半導体モジュールの特徴は、半導体
素子を保護するために、絶縁容器、代表的なものとして
はプラスチック製の容器内に充填される絶縁物の種類及
び充填個所をそれぞれ特定しているもので、これらの特
定により、高温高湿度の環境中または高温度サイクルの
環境中で使用しても、高耐圧特性や高信頼特性を確保で
きる半導体モジュールを得るようにしたものである。
【００１４】
【作用】前記第１の手段によれば、絶縁容器内に収納さ
れる半導体素子を絶縁物で保護する場合に、半導体素子
の側面及び上面の少なくとも周縁部を１０ 6ｄｙｎ／ｃ
ｍ2 以上の弾性率を持つ第１の絶縁物によって被覆し、
前記絶縁容器内の前記半導体素子に近接した部分を１０
6 ｄｙｎ／ｃｍ2 以下の弾性率を持つ第２の絶縁物によ
って充填しているので、例え、前記第２の絶縁物にクラ
ックが入り、そこに絶縁容器の外部から侵入した水分が
滞留したり、前記第２の絶縁物が前記水分を透過させた
としても、前記水分は、半導体素子の側面及び上面の少
なくとも周縁部を被覆している１０6 ｄｙｎ／ｃｍ2 以
上の弾性率を持つ第１の絶縁物によってブロックされ、
半導体素子の表面に達することがない。
【００１５】このため、半導体モジュールを高温高湿度
の環境中または高温度サイクルの環境中で使用したとし
ても、半導体モジュールのリーク電流が増大したり、半
導体モジュールの耐圧が低下したりすることがなく、半
導体モジュールの特性の劣化を有効的に防止することが
できる。
【００１６】また、前記第１の手段において、半導体素
子の電極と接続配線との接続部を、弾性率の低い第２の
絶縁物で被覆するようにしているので、高温度サイクル
を伴う環境中で使用したとしても、前記接続部における
機械的な応力が緩和され、半導体素子の電極と接続線と
の間の亀裂の発生や、半導体素子の導通時に半導体素子
の電極と接続線との接続部分における電圧降下が大きく
なることによる前記接続部分の剥がれの発生をなくすこ
とができ、半導体モジュールの特性をきわめて信頼性の
高いものとすることができる。
【００１７】次に、前記第２の手段によれば、絶縁容器
内に収納される半導体素子を絶縁物で保護する場合に、
半導体素子の側面及び上面の周縁部を１０10ｄｙｎ／ｃ
ｍ2以上の以上の弾性率を持つ第３の絶縁物の層によっ
て被覆し、かつ、前記第３の絶縁物の層の周辺を１０6
乃至１０10ｄｙｎ／ｃｍ2 の弾性率を持つ第４の絶縁物
によって被覆し、前記絶縁容器内の前記半導体素子に近
接した部分を１０6 ｄｙｎ／ｃｍ2 以下の弾性率を持つ
第２の絶縁物によって充填しているので、例え、前記第
２の絶縁物にクラックが入り、そこに絶縁容器の外部か
ら侵入した水分が滞留したり、前記第２の絶縁物が前記
水分を透過させたとしても、前記水分は、まず、比較的
大きな弾性率を持つ前記第４の絶縁物でブロックされ、
次いで、半導体素子の側面及び上面の周縁部を被覆して
いるさらに大きな弾性率を持つ前記第３の絶縁物によっ
て確実にブロックされ、半導体素子の表面に達すること
が全くなくなる。
【００１８】このため、第１の手段と同様に、半導体モ
ジュールを高温高湿度の環境中または高温度サイクルの
環境中で使用したとしても、半導体モジュールのリーク
電流が増大したり、半導体モジュールの耐圧が低下した
りすることがなく、半導体モジュールの特性の劣化を有
効的に防止することができる。
【００１９】また、前記第１の手段においても、半導体
素子の電極と接続配線との接続部を、弾性率の低い第２
の絶縁物で被覆するようにしているので、高温度サイク
ルを伴う環境中で使用したとしても、前記接続部におけ
る機械的な応力が緩和され、半導体素子の電極と接続線
との間の亀裂の発生や、半導体素子の導通時に半導体素
子の電極と接続線との接続部分における電圧降下が大き
くなることによる前記接続部分の剥がれの発生をなくす
ことができ、半導体モジュールの特性をきわめて信頼性
の高いものとすることができる。
【００２０】続いて、前記第３の手段によれば、半導体
モジュールを製造する場合、特に、半導体素子の側面と
上面周縁部に１０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ
第１の絶縁物を被覆させるに当たって、半導体素子の表
面の中央部にテフロン等で作られたダムを形成させ、こ
のダムを壁として前記第１の絶縁物を半導体素子の側面
と上面周縁部に流入させるようにしているので、半導体
素子の側面と上面周縁部は比較的大きな弾性率を持つ前
記第１の絶縁物によって確実に被覆されるようになり、
リーク電流が増大したり、耐圧が低下したりしない、信
頼性の高い半導体モジュールを、簡単な工程を付加する
だけで製造することができる。
【００２１】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【００２２】図１は、本発明に係わる半導体モジュール
の第１の実施例の構成を示す構成図であって、（ａ）は
横断面図、（ｂ）はＡーＡ線部分から見た上面図であ
る。
【００２３】図１において、１は半導体素子（本実施例
の場合はダイオード）、２はアノード電極、３はカソー
ド電極、４は導電性の支持台、５は絶縁膜、６は端子
部、７は放熱板、８はカソード端子配線、９はアノード
端子配線、１０はプラスチック製の絶縁容器、１１は接
続配線（ワイヤリード）、１２は１０6 ｄｙｎ／ｃｍ2
以上の弾性率を持つ第１の絶縁物、１３は１０6 ｄｙｎ
／ｃｍ2 以下の弾性率を持つ第２の絶縁物、１４は付加
的絶縁物、１５は絶縁膜、１６は溶接部（半田付け部）
である。
【００２４】そして、各半導体素子（ダイオード）１は
上面にアノード電極２が、下面にカソード電極３がそれ
ぞれ形成され、アノード電極２の周辺に絶縁膜５が形成
される。カソード電極３は支持台４に半田付け１６さ
れ、この支持台４は放熱板７に半田付け１６される。放
熱板７は絶縁容器１０の底部を形成しており、この絶縁
容器１０内に各半導体素子１が収納される。各半導体素
子１に沿って端子部６が設けられ、この端子部６も放熱
板７に半田付け１６される。端子部６にはアノード端子
配線９の一端が半田付け１６され、このアノード端子配
線９の他端は絶縁容器１０外に導出される。放熱板７に
もカソード端子配線８の一端が半田付け１６され、この
カソード端子配線８の他端は絶縁容器１０外に導出され
る。各アノード電極２とアノード端子配線９の一端の間
にはそれぞれ複数本の接続配線１１が接続され、放熱板
７と絶縁容器１０との接合部には絶縁膜１５が配置され
る。各半導体素子１の側面全体及び上面の周縁部にそれ
ぞれ接触し、かつ、各半導体素子１の側部と絶縁容器１
０の側壁との間を埋めるように第１の絶縁物１２が充填
される。絶縁容器１０内には、各半導体素子１に近接し
た部分に第２の絶縁物１３が充填され、この第２の絶縁
物１３の上側に付加的絶縁物１４が充填されている。な
お、本実施例は、半導体モジュールの電流容量を高める
ために、３個の半導体素子（ダイオード）１を並列接続
しているものであって、前記並列接続する半導体素子
（ダイオード）１の数は、３個に限られるものではな
い。
【００２５】この場合、図２（ａ）に示されるように、
第１の絶縁物１２としては、シリコンゴム、ポリイミド
シリコン、エポキシ、光によって重合可能な光重合樹
脂、ガラス、あるいはこれらの混合物もしくは複合膜等
が用いられ、第２の絶縁物１３としては、シリコンゲ
ル、シリコンオイル、空気、あるいはこれらの混合体等
が用いられる。また、付加的絶縁物１４には、例えば、
エポキシ等の熱硬化性樹脂が用いられ、絶縁層１５に
は、例えば、シリコンゴム等が用いられる。
【００２６】前記構成による半導体モジュールによれ
ば、各半導体素子１の側面及び上面の周縁部は、１０6
ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶縁物１２、
例えば、シリコンゴム、ポリイミドシリコン、エポキ
シ、光重合樹脂、ガラス等からなる大きな弾性率を持つ
有機絶縁材料または無機絶縁材料で被覆されているの
で、高温高湿度の環境中または高温度サイクルの環境中
で使用した際に、例えば、絶縁容器１０の外部から半導
体モジュール内に侵入した水分がシリコンゲル、シリコ
ンオイル、空気等の第２の絶縁物１３を透過したとして
も、その水分は大きな弾性率を持つ第１の絶縁物１２に
よってブロックされる。
【００２７】このため、各半導体素子１の側面及び上面
の周縁部には、水分が滞留することがなくなるので、半
導体モジュールのリーク電流が増大したり、半導体モジ
ュールの耐圧が低下したりすることがなく、常時、特性
の劣化をもたらすことがない半導体モジュールが得られ
る。
【００２８】続いて、図３は、本発明に係わる半導体モ
ジュールの第２の実施例の構成を示す構成図であって、
（ａ）は要部の横断面図、（ｂ）は同じく要部の上面図
である。
【００２９】図３において、１７は半導体素子（本実施
例の場合は絶縁ゲート型バイポーラトランジスタ、いわ
ゆるＩＧＢＴ）、１８はコレクタ電極、１９はエミッタ
電極、２０は絶縁膜、２１はエミッタ端子配線、２２は
ゲート端子配線、２３は第１の端子部、２４は第２の端
子部、２５はゲート電極であり、その他、図１に示され
た構成要素と同じ構成要素には同じ符号を付けている。
【００３０】そして、本実施例による半導体モジュール
は、複数個（図示の例では２個）の半導体素子（ダイオ
ード）１と複数個（図示の例では２個）の半導体素子
（ＩＧＢＴ）１７とによって構成される。この内、半導
体素子（ダイオード）１に関連する構成部分は、前述の
第１の実施例に示された構成と同じであるので、前記構
成部分に関する説明を省略し、ここでは半導体素子（Ｉ
ＧＢＴ）１７に関連した構成部分について説明する。
【００３１】各半導体素子（ＩＧＢＴ）１７は、上面に
エミッタ電極１９が、下面にコレクタ電極１８がそれぞ
れ形成され、前記上面は接続配線１１の接続部分を除い
て略全面に絶縁膜２０が形成される。コレクタ電極１８
は支持台４に半田付け１６され、この支持台４は放熱板
７に半田付け１６される。各半導体素子（ダイオード）
１及び各半導体素子（ＩＧＢＴ）１７の配置個所の周縁
に沿うように略コ字型の第１の端子部２３が設けられ、
各半導体素子（ＩＧＢＴ）１７の配置個所を横断するよ
うにＩ型の第２の端子部２４が設けられる。第１の端子
部２３及び第２の端子部２４は、放熱板７に半田付け１
６される。第１の端子部２３にエミッタ端子配線２１の
一端が半田付け１６され、第２の端子部２４にゲート端
子配線２２の一端が半田付け１６される。図示はされて
いないが、前記エミッタ端子配線２１及びゲート端子配
線２２の各他端も絶縁容器１０外に導出される。各エミ
ッタ電極１９とエミッタ端子配線２１の一端の間にはそ
れぞれ複数本の接続配線１１が接続され、各ゲート電極
２５とゲート端子配線２２の一端の間にはそれぞれ１本
の接続配線１１が接続される。各半導体素子（ダイオー
ド）１及び各半導体素子（ＩＧＢＴ）１７の側面全体及
び上面の周縁部にそれぞれ接触し、かつ、各半導体素子
（ダイオード）１及び各半導体素子（ＩＧＢＴ）１７の
側部と絶縁容器１０の側壁との間を埋めるように第１の
絶縁物１２が充填される。絶縁容器１０内には、各半導
体素子（ダイオード）１及び各半導体素子（ＩＧＢＴ）
１７に近接した部分に第２の絶縁物１３が充填され、図
示されていないが、この第２の絶縁物１３の上側に付加
的絶縁物１４が充填される。この場合、本実施例におけ
る第１の絶縁物１２及び第２の絶縁物１３にも、図２
（ａ）に示されるような絶縁材料が用いられるものであ
る。なお、本実施例においても、半導体モジュールの電
流容量を高めるために、２個の半導体素子（ダイオー
ド）１と６個の半導体素子（ＩＧＢＴ）１７をそれぞれ
並列接続しているものであって、前記並列接続する半導
体素子（ダイオード）１及び半導体素子（ＩＧＢＴ）１
７の数は、２個及び６個に限られるものではない。
【００３２】前記構成によれば、各半導体素子（ダイオ
ード）１及び各半導体素子（ＩＧＢＴ）１７の側面及び
上面の周縁部は、１０6 ｄｙｎ／ｃｍ2 以上の弾性率を
持つ第１の絶縁物１２で被覆されているので、高温高湿
度の環境中または高温度サイクルの環境中で使用した際
に、例えば、絶縁容器１０の外部から半導体モジュール
内に侵入した水分が第２の絶縁物１３を透過したとして
も、その水分は大きな弾性率を持つ第１の絶縁物１２に
よってブロックされる。
【００３３】このため、各半導体素子（ダイオード）１
及び各半導体素子（ＩＧＢＴ）１７の側面及び上面の周
縁部には、水分が滞留することがなくなるので、前述の
第１の実施例と同様に、半導体モジュールのリーク電流
が増大したり、半導体モジュールの耐圧が低下したりす
ることがなく、常時、特性の劣化をもたらすことがない
半導体モジュールが得られる。
【００３４】次に、図４（ａ）、（ｂ）、（ｃ）、
（ｄ）は、前述の第１の実施例の構成による半導体モジ
ュールの製造方法の一実施例を示す説明図であって、半
導体モジュールの要部だけを示しているものである。
【００３５】図４において、２６はテフロン等の材料で
作られるダムであり、図１に示された構成要素と同じ構
成要素には同じ符号を付けている。
【００３６】本実施例の製造方法は、以下に述べるよう
な工程順序で実行される。
【００３７】まず、図４（ａ）に示されるように、一面
にアノード電極２と絶縁層５、他面にカソード電極３を
それぞれ形成した半導体素子１を用意する。そして、放
熱板７上の所定の個所に支持台４を半田付け１６し、こ
の支持台４上にカソード電極３を下側にして前記半導体
素子１を半田付け１６する。また、放熱板７上の所定の
個所に、端子部６を半田付け１６するとともに、カソー
ド端子配線８の一端を半田付け１６し、端子部６にアノ
ード端子配線９の一端を半田付け１６する。
【００３８】次いで、図４（ｂ）に示されるように、半
導体素子１の一面の周縁部に沿ってダム２６を形成し、
このダム２６を壁にして半導体素子１の側面と上面の周
縁部に１０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の
絶縁物１２、例えば、シリコンゴム等を流入させて、半
導体素子１の側部と絶縁容器１０の壁面との間の空間部
を第１の絶縁物１２によって充填し、その後、この充填
した第１の絶縁物を硬化させる。
【００３９】続いて、図４（ｃ）に示されるように、前
記ダム２６を除去し、アノード電極２と端子配線９の一
端との間に複数本の接続配線１１をボンディング接続す
る。
【００４０】最後に、図４（ｄ）に示されるように、半
導体モジュールの絶縁容器１０の内部の、半導体素子１
に近接した部分に１０6 ｄｙｎ／ｃｍ2 以下の弾性率を
持つ第２の絶縁物１３、例えば、シリコンゲル等を充填
させるものである。
【００４１】このように、本実施例による製造方法によ
れば、第１の絶縁物１２を充填させる際に、半導体素子
１の上面に設けたダム２６を利用しているので、半導体
素子１の側面と上面の周縁部は比較的大きな弾性率を持
つ第１の絶縁物１２によって確実に被覆され、リーク電
流が増大したり、耐圧が低下したりしない、信頼性の高
い半導体モジュールを簡単な工程の付加によるだけで製
造することができる。
【００４２】また、本実施例による製造方法によれば、
半導体素子１のアノード電極２と接続配線１１との接続
部分が、比較的大きな弾性率を持つ第１の絶縁物１２と
隔離された状態で製造されるので、高温度サイクルを伴
う環境中で使用したとしても、接続配線１１に加わる機
械的な応力が緩和され、接続配線１１とアノード電極２
との接続部及び接続配線１１とアノード端子配線９との
接続部の接着強度が低下することはない。
【００４３】続く、図５（ａ）、（ｂ）、（ｃ）、
（ｄ）は、前述の第２の実施例の構成による半導体モジ
ュールの製造方法の一実施例を示す説明図であって、半
導体モジュールの要部だけを示しているものである。
【００４４】図５において、図３及び図４に示された構
成要素と同じ構成要素には同じ符号を付けている。
【００４５】本実施例の製造方法は、以下に述べるよう
な工程順序で実行される。ただし、実施例の製造方法に
おいて、半導体素子（ダイオード）１の製造工程は、図
４で説明した製造工程と同じであるので、この点の説明
は省略し、専ら、半導体素子（ＩＧＢＴ）１７の製造工
程について述べる。
【００４６】まず、図５（ａ）に示されるように、一面
にエミッタ電極１９、ゲート電極（図示なし）、絶縁層
２０を、他面にコレクタ電極１８をそれぞれ形成した半
導体素子（ＩＧＢＴ）１７を用意する。そして、放熱板
７上の所定の個所に支持台４を半田付け１６し、この支
持台４上にコレクタ電極１８を下側にして前記半導体素
子１７を半田付け１６する。また、放熱板７上の所定の
個所に、第１の端子部２３及び第２の端子部２４を半田
付け１６するとともに、第１の端子部２３にエミッタ端
子配線２１の一端を半田付け１６し、第２の端子部２４
にゲート端子配線２２の一端を半田付け１６する。
【００４７】次いで、図５（ｂ）に示されるように、半
導体素子１７の一面の周縁部に沿ってダム２６を形成
し、このダム２６を壁にして半導体素子１７の側面と上
面の周縁部に１０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ
第１の絶縁物１２、例えば、シリコンゴム等を流入させ
て、半導体素子１７の側部と絶縁容器１０の壁面間の空
間部及び２つの半導体素子１７の側部間の空間部を第１
の絶縁物１２によって充填し、その後、この充填した第
１の絶縁物を硬化させる。
【００４８】続いて、図５（ｃ）に示されるように、前
記ダム２６を除去し、エミッタ電極１９とエミッタ端子
配線２１の一端との間に複数本の接続配線１１をボンデ
ィング接続し、ゲート電極（図示なし）とゲート端子配
線２２の一端との間に１本の接続配線１１をボンディン
グ接続する。
【００４９】最後に、図５（ｄ）に示されるように、半
導体モジュールの絶縁容器１０の内部の、半導体素子１
７に近接した部分に１０6 ｄｙｎ／ｃｍ2 以下の弾性率
を持つ第２の絶縁物１３、例えば、シリコンゲル等を充
填させる。
【００５０】このように、本実施例による製造方法によ
れば、第１の絶縁物１２を充填させる際に、前述の実施
例と同様に、半導体素子１７の上面に設けたダム２６を
利用しているので、半導体素子１７の側面と上面の周縁
部は比較的大きな弾性率を持つ第１の絶縁物１２によっ
て確実に被覆され、リーク電流が増大したり、耐圧が低
下したりしない、信頼性の高い半導体モジュールを簡単
な工程の付加によるだけで製造することができる。
【００５１】また、本実施例による製造方法によれば、
前述の実施例と同様に、半導体素子１７のエミッタ電極
１９と接続配線１１との接続部分が、比較的大きな弾性
率を持つ第１の絶縁物１２と隔離された状態で製造され
るので、高温度サイクルを伴う環境中で使用したとして
も、接続配線１１に加わる機械的な応力が緩和され、接
続配線１１とエミッタ電極１９との接続部及び接続配線
１１とエミッタ端子配線２１との接続部等の接着強度が
低下することはない。
【００５２】次いで、図６は、本発明に係わる半導体モ
ジュールの第３の実施例の構成を示す横断面図であっ
て、半導体モジュールの要部のみを示したものである。
【００５３】図６において、図１に示された構成要素と
同じ構成要素には同じ符号を付けている。
【００５４】そして、本実施例と前述の第１の実施例と
の違いは、第１の絶縁物１２で半導体素子１の上面を被
覆する場合に、本実施例が半導体素子１の上面全体を被
覆するようにしているのに対し、第１の実施例が半導体
素子１の上面の周縁部を被覆している点だけであって、
その他に、本実施例と第１の実施例との間に構成上の違
いはない。
【００５５】本実施例のように、第１の絶縁物１２が半
導体素子１の上面全体、即ち、アノード電極２と接続配
線１１との接合部をも被覆するようにすれば、接続配線
１１と第１の絶縁物１２との間に熱膨張係数の差がある
ために、半導体モジュールを高温度サイクルを伴う環境
中で使用したときには、アノード電極２と接続配線１１
との接合部分に亀裂が入り、半導体モジュールの特性が
劣化する危険性があるが、前記接合部分に被覆される第
１の絶縁物１２の厚さを薄くした場合には、前記接合部
分に印加される応力が比較的小さくなるので、前記接合
部分に亀裂を生じる危険性は極めて少なくなり、前述の
第１の実施例と同様に、半導体モジュールのリーク電流
が増大したり、半導体モジュールの耐圧が低下したりす
ることがなく、常時、特性の劣化をもたらすことがない
半導体モジュールが得られる。
【００５６】続く、図７は、本発明に係わる半導体モジ
ュールの第４の実施例の構成を示す横断面図であって、
本実施例も半導体モジュールの要部のみを示している。
【００５７】図７において、２７は１０10ｄｙｎ／ｃｍ
2 以上の弾性率を持つ第３の絶縁物、２８は１０6 乃至
１０10ｄｙｎ／ｃｍ2 の弾性率を持つ第４の絶縁物であ
り、その他、図１に示された構成要素と同じ構成要素に
は同じ符号を付けている。
【００５８】そして、本実施例と前述の第１の実施例と
の違いは、半導体素子１の側面及び上面の周縁部に絶縁
物を被覆する場合に、第１の実施例が１０6 ｄｙｎ／ｃ
ｍ2以上の弾性率を持つ第１の絶縁物１２で被覆してい
るのに対し、本実施例が、内側を１０10ｄｙｎ／ｃｍ2
以上の特に大きな弾性率を持つ第３の絶縁物２７の層に
よって被覆形成し、その第３の絶縁物２７の層の外側に
１０6 乃至１０10ｄｙｎ／ｃｍ2 の比較的大きな弾性率
を持つ第４の絶縁物２８を充填被覆するようにしている
点だけであって、その他、本実施例と第１の実施例との
間に構成上の違いはない。
【００５９】この場合、図２（ｂ）に示されるように、
第３の絶縁物２７としては、ポリイミドシリコン、エポ
キシ、アクリル、光重合樹脂、ガラス、二酸化珪素（Ｓ
ｉＯ2 ）の他に、複数の酸化物、例えば、ＺｎＯ、Ｂ2
Ｏ3 、ＳｉＯ2 を混ぜて溶融した亜鉛系ガラスや、Ｐｂ
Ｏ、Ｂ2 Ｏ3 、ＳｉＯ2 を混ぜて溶融した鉛系ガラス、
ＰｂＯ、Ｂ2 Ｏ3 、ＳｉＯ2 を基本とし、Ｂ2 Ｏ3 の一
部あるいは全部をＡｌ2 Ｏ3 で置き換えたガラス、これ
らのガラスにＴａ2 Ｏ5 、ＢａＯ、Ｓｂ2 Ｏ3あるいは
Ｂｉ2 Ｏ3 等の添加物を加えたガラス等が用いられる。
また、溶剤にＳｉＯ2 を溶かした溶液を塗布した後で硬
化させたＳｉＯ2 や、気相成長法あるいはプラズマＣＶ
Ｄ法によって形成したＳｉＯ2 、Ｐ2 Ｏ5 を含んだＳｉ
Ｏ2 を主体とするＰＳＧを用いてもよい。第４の絶縁物
２８としては、第３の絶縁物２７より弾性率の小さいも
ので、例えば、１０6 乃至１０10ｄｙｎ／ｃｍ2 の弾性
率を持つシリコンゴム等が用いられる。
【００６０】ところで、第１の実施例において、１０6
ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶縁物１２
を、半導体素子１の側面及び上面の周縁部に被覆しよう
としたときには、通常、一度の被覆によって得られる第
１の絶縁物１２の厚みはせいぜい５０μｍ程度であっ
て、第１の絶縁物１２を数ｍｍ程度の厚さに被覆しよう
としたときには、複数回に分割して被覆形成する必要が
ある。
【００６１】しかるに、本実施例においては、まず、半
導体素子１の側面及び上面の周縁部に１０10ｄｙｎ／ｃ
ｍ2 以上の弾性率を持つ第３の絶縁物２７の層を形成
し、その後、第３の絶縁物２７の層の外側に１０6 乃至
１０10ｄｙｎ／ｃｍ2 の弾性率を持つ第４の絶縁物２８
を充填被覆するようにしているので、被覆形成する回数
を少なくとも第１の実施例の被覆形成回数よりも減らす
ことができるという利点がある。
【００６２】本実施例によれば、半導体モジュールを高
温高湿中で使用したり、高温度サイクルを伴う環境中で
使用したとしても、半導体モジュールのリーク電流が増
大したり、半導体モジュールの耐圧が低下したりするこ
とがなく、常時、特性の劣化をもたらすことがない、一
層の高信頼性を持った半導体モジュールを得ることがで
きる。
【００６３】次いで、図８は、本発明に係わる半導体モ
ジュールの第５の実施例の構成を示す横断面図であっ
て、本実施例も半導体モジュールの要部のみを示してい
る。
【００６４】図８において、２９は配線導体、３０はカ
ソード配線板、３１は半田バンプであり、その他、図１
に示された構成要素と同じ構成要素には同じ符号を付け
ている。
【００６５】そして、半導体素子１は、カソード電極３
側が上向きに、アノード電極２側が下向きになって支持
台４に取付けられるもので、支持台４上に複数本の配線
導体２９が形成され、半導体素子１のアノード電極２が
前記複数本の配線導体２９に半田バンプ３１によって接
続され、半導体素子１が支持台４上に取付けられる。端
子部６にはカソード端子配線８の一端が半田付け１６さ
れ、カソード配線板３０は、その一端が前記カソード端
子配線８の一端に半田付け１６され、その他端が半導体
素子１のカソード電極３に半田付け１６される。また、
半導体素子１の側面及び下面に第１の絶縁物１２が充填
され、半導体素子１の側面及び下面全体が第１の絶縁物
１２によって被覆される。なお、本実施例においては、
支持台４をモリブデン等の金属導体で構成する代わり
に、絶縁物に構成するようにしてもよく、このときには
絶縁物で構成した支持台４の上に複数本の配線導体２９
を配置形成させる。
【００６６】半導体モジュールにおいては、半導体素子
１と配線導体２９とを接続する場合に、接続配線１１を
用いるだけでなく、半田バンプ３１を用いて接続するも
のがあるが、本実施例は、半田バンプ３１を用いて接続
した半導体モジュールに対して本発明を適用し、第１の
絶縁物１２及び第２の絶縁物１３による被覆充填を行っ
たものである。
【００６７】本実施例においても、これまでに述べた各
実施例の機能とほぼ同様の機能が達成され、半導体モジ
ュールを高温高湿中で使用したり、高温度サイクルを伴
う環境中で使用したとしても、半導体モジュールのリー
ク電流が増大したり、半導体モジュールの耐圧が低下し
たりすることがなく、常時、特性の劣化をもたらすこと
がない半導体モジュールを得ることができる。
【００６８】続く、図９は、本発明に係わる半導体モジ
ュールの第６の実施例の構成を示す横断面図であって、
本実施例も半導体モジュールの要部のみを示している。
【００６９】図９において、図７及び図８に示された構
成要素と同じ構成要素には同じ符号を付けている。
【００７０】そして、本実施例と前述の第５の実施例と
の違いは、半導体素子１の側面及び下面全体に絶縁物を
被覆する場合、第１の実施例が１０6 ｄｙｎ／ｃｍ2 以
上の弾性率を持つ第１の絶縁物１２で被覆するようにし
ているのに対して、本実施例が、内側を１０10ｄｙｎ／
ｃｍ2 以上の特に大きな弾性率を持つ第３の絶縁物２７
の層によって被覆形成し、その第３の絶縁物２７の層の
外側に１０6 乃至１０10ｄｙｎ／ｃｍ2 の比較的大きな
弾性率を持つ第４の絶縁物２８を充填被覆するようにし
ている点だけであって、その他、本実施例と第５の実施
例との間に構成上の違いはない。
【００７１】この場合、第５の実施例において、１０6
ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶縁物１２
を、半導体素子１の側面及び下面全体に被覆しようとし
たときには、一度の被覆によって得られる第１の絶縁物
１２の厚みは５０μｍ程度であるため、第１の絶縁物１
２を数ｍｍ程度の厚さに被覆しようとすると、複数回に
分割して被覆形成する必要がある。
【００７２】ところが、本実施例においては、まず、半
導体素子１の側面及び下面全体に１０10ｄｙｎ／ｃｍ2
以上の弾性率を持つ第３の絶縁物２７の層を形成し、そ
の後、第３の絶縁物２７の層の外側を１０6 乃至１０10
ｄｙｎ／ｃｍ2 の弾性率を持つ第４の絶縁物２８を充填
被覆するようにしているので、被覆形成する回数を少な
くとも第５の実施例の被覆形成回数よりも減らせるとい
う利点がある。
【００７３】本実施例によれば、前述の第４の実施例と
同様に、半導体モジュールを高温高湿中で使用したり、
高温度サイクルを伴う環境中で使用したとしても、半導
体モジュールのリーク電流が増大したり、半導体モジュ
ールの耐圧が低下したりすることがなく、常時、特性の
劣化をもたらすことがない、一層の高信頼性を持った半
導体モジュールを得ることができるものである。
【００７４】ここで、図１０乃至図１２は、本発明の半
導体モジュールで得られる効果を表す実験データであ
る。
【００７５】まず、図１０は、第２の絶縁物１３の弾性
率に対する半導体素子１の電気的接続部の不良発生率と
の関係を示すもので、実験は、半導体モジュールの温度
を、最初にー４０℃に低下させて１時間保持し、次いで
室温に戻して３０分保持し、続いて１２５℃に上昇させ
て１持間保持し、次に室温に戻して３０分保持する状態
を１サイクルとした温度サイクル試験を１０００サイク
ルにわたって実施し、その結果を表したものである。こ
の実験には、図１に示された構造の半導体モジュールを
使用しており、第１の絶縁物１２及び第２の絶縁物１３
として同一の絶縁物を用いている。なお、前記電気的接
続部の不良の発生とは、半導体素子１の電極２、３と接
続配線１１との接続部に亀裂が生じ、１００乃至６００
μｍの径の接続配線１１に剥がれを生じるか、あるいは
半導体素子１の導通時における前記接続部の電圧降下が
試験前に比べて１０％以上増加した場合を意味する。
【００７６】この場合、第１の絶縁物１２及び第２の絶
縁物１３としては、図２（ａ）の中に示されている種々
の絶縁物を選択使用し、各絶縁物の使用時における電気
的接続部の不良の発生についての実験を行った。その結
果、曲線１に示されるように、第２の絶縁物１３の弾性
率が大きくなるにしたがって電気的接続部の不良発生率
が増大することが判明した。即ち、第２の絶縁物１３の
弾性率が１０6 ｄｙｎ／ｃｍ2 に達すると、電気的接続
部の不良発生率が１５％を超え、前記弾性率がそれ以上
に大きくなると、急激に電気的接続部の不良発生率が増
加することが分かる。なお、図１０において、従来構造
Ａと示している点は、第１の絶縁物１２及び第２の絶縁
物１３としてともにシリコンゲルを用いた場合であり、
従来構造Ｂと示している点は、第１の絶縁物１２及び第
２の絶縁物１３としてともにシリコンゴムを用いた場合
である。
【００７７】図１０から明らかなように、電気的接続部
の不良発生率に関しては、できるだけ弾性率の小さい絶
縁物を用いればよいことが分かる。しかるに、図１０中
に示された曲線２は、図６に図示された第３の実施例の
もの、即ち、アノード電極２に接続配線１１が接続され
た接続部を含む半導体素子１の上面全体を第１の絶縁物
１２で被覆し、その上に第２の絶縁物１３を充填させた
ものから得られた結果でる。この結果を見る限り、仮
に、１０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶
縁物１２が前記接続部の近傍に存在していたとても、そ
の大部分が接続配線１１に接していないため、前記温度
サイクルによっても前記接続部における機械的な応力が
増大していなかったことによるものと考えられ、第３の
実施例のものでも、充分に高い信頼性を持った半導体モ
ジュールを提供できることになる。
【００７８】次に、図１１は、半導体モジュールの導通
阻止状態における印加電圧とリーク電流との関係を示す
もので、実験は、半導体モジュールを、温度６０℃、湿
度９０％の環境中に１０００時間放置した後で、温度を
室温に戻して行った耐湿性試験に係るものである。この
結果、図１０における従来構造Ａのものは、印加電圧が
約２００Ｖを超えるようになると、リーク電流が順次増
大するようになるが、図１に図示された第１の実施例ま
たは図８に図示された第３の実施例のもの及び図１０に
おける従来構造Ｂのものは、印加電圧が約２５００Ｖ範
囲内において、この耐湿性試験前に比べてリーク電流の
変化は殆んどないものである。
【００７９】このように、本発明による半導体モジュー
ルは、高温高湿中において使用したり、高温度サイクル
を伴う環境中で使用したとしてても、特性の劣化を生じ
ない、高信頼性の半導体モジュールが得られることが理
解できる。
【００８０】次いで、図１２は、図１１に示された半導
体モジュールの前記耐湿性試験後における第１の絶縁物
の弾性率とリーク電流の増加による不良発生率との関係
を示すもので、この場合のリーク電流増加による不良発
生率とは、図１１に示された半導体モジュールの導通阻
止特性において、印加電圧が２０００Ｖのときにリーク
電流が１００μＡ以上になった場合に不良が発生したも
のと定義している。
【００８１】図１２に示されるように、半導体素子１の
側面及び上面の周縁部に被覆される第１の絶縁物１２の
弾性率が大きくなるにしたがって、リーク電流の増加に
よる不良発生率が低下することが理解できる。具体的に
は、第１の絶縁物１２の弾性率がほぼ１０6 ｄｙｎ／ｃ
ｍ2 近傍を境にして、１０6 ｄｙｎ／ｃｍ2 以下のとき
は不良発生率が増大し、１０6 ｄｙｎ／ｃｍ2 以上のと
きは不良発生率が低下するようになる。そして、第１の
絶縁物１２の弾性率を１０10ｄｙｎ／ｃｍ2 以上のもの
にすると不良発生率が激減し、第１の絶縁物１２の弾性
率を１０6 乃至１０7 ｄｙｎ／ｃｍ2 にする場合と比べ
てばらつきが少なく、耐湿性の向上に極めて有効である
ことが判明した。このため、半導体素子１の側面及び上
面の周縁部に被覆する絶縁物には、１０6 ｄｙｎ／ｃｍ
2 以上の弾性率を持つ材料、望ましくは１０10ｄｙｎ／
ｃｍ2 以上の弾性率を持つ材料がよいことが判る。
【００８２】以上の各実施例においては、半導体モジュ
ール中に含まれる半導体素子１、１７として、ダイオー
ド単独、またはダイオードとＩＧＢＴとからなる場合に
ついて説明したが、本発明における半導体素子は、それ
らに限られるものではなく、他の半導体素子、例えば、
サイリスタ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ、Ｓ
Ｉトランジスタ、ＳＩサイリスタ、ＭＣＴ、ｐｎダイオ
ード、ショットキーダイオード等の電力用半導体素子の
中の１種類のものまたは数種類のものからなっていても
よい。また、半導体モジュール中に含まれるこれら半導
体素子は、複数個であってもよく、１個であってもよ
い。さらに、本発明に対象となる半導体モジュールとし
ては、前述の電力用半導体素子だけでなく、その他に、
抵抗やコンデンサ等の回路部品、保護回路あるいは駆動
回路等のＩＣ等を収納したインテリジェントパワー半導
体モジュールであってもよい。
【００８３】続いて、図１３は、図３（ａ）、（ｂ）に
示された第２の実施例の半導体モジュール、即ち、半導
体素子（ダイオード）１、（ＩＧＢＴ）１７を有する半
導体モジュールを用いた電動機駆動用インバータ装置の
構成の一例を示す回路構成図である。
【００８４】図１３において、３２はＩＧＢＴ、３３は
ダイオード、３４はスナッバダイオード、３５はスナッ
バコンデンサ、３６はスナッバ抵抗、３７は三相誘導電
動機である。
【００８５】本回路構成は、電圧型インバータ回路によ
って三相誘導電動機３７を制御するもので、ＩＧＢＴ３
２及びダイオード３３として、第２の実施例の半導体モ
ジュールの半導体素子（ダイオード）１、（ＩＧＢＴ）
１７を用いたものである。この回路構成においては、半
導体素子（ＩＧＢＴ）１７は高速スイッチング動作が可
能であるが、第２の実施例の半導体モジュールを用いれ
ば、導通阻止電圧が高く、高温高湿の環境状態中で、あ
るいは高温度サイクルを伴う環境中で長時間使用したと
しても特性の劣化が生じないので、インバータ装置の大
容量化、高周波化だけでなく、高信頼化を達成すること
ができ、インバータ装置の小型化、軽量化、低損失化及
び低雑音化等に大きな効果があり、インバータ装置を用
いたシステムの低コスト化、高効率化及び高信頼化を達
成することができる。
【００８６】
【発明の効果】以上述べたように、本発明の半導体モジ
ュールによれば、半導体素子１の側面及び上面の少なく
とも周縁部を１０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ
第１の絶縁物１２によって被覆し、絶縁容器１０内の半
導体素子１に近接した部分を１０6 ｄｙｎ／ｃｍ2 以下
の弾性率を持つ第２の絶縁物１３によって充填している
ので、第２の絶縁物１３にクラックが入り、そこに絶縁
容器１０の外部から水分が侵入し、第２の絶縁物１３が
水分を透過させても、水分は、半導体素子１の側面及び
上面の少なくとも周縁部を被覆している第１の絶縁物１
２によってブロックされ、半導体素子１の表面に達する
ことがない。このため、半導体モジュールを高温高湿度
の環境中または高温度サイクルの環境中で使用しても、
半導体モジュールにおけるリーク電流の増大や、耐圧の
低下をもたらすことがなく、半導体モジュールの特性の
劣化を有効的に防止することができるという効果があ
る。
【００８７】また、本発明の半導体モジュールによれ
ば、半導体素子１の側面及び上面の周縁部を１０10ｄｙ
ｎ／ｃｍ2 以上の以上の弾性率を持つ第３の絶縁物２７
の層によって被覆し、かつ、第３の絶縁物２７の層の周
辺を１０6 乃至１０10ｄｙｎ／ｃｍ2 の弾性率を持つ第
４の絶縁物２８によって被覆し、絶縁容器１０内の半導
体素子１に近接した部分を１０6 ｄｙｎ／ｃｍ2 以下の
弾性率を持つ第２の絶縁物１３によって充填しているの
で、第２の絶縁物１３にクラックが入り、そこに絶縁容
器の外部から水分が侵入し、第２の絶縁物１３が水分を
透過させても、水分は、まず、第４の絶縁物２８でブロ
ックされ、次いで、半導体素子１の側面及び上面の周縁
部を被覆している第３の絶縁物２７によって確実にブロ
ックされ、半導体素子１の表面に達することが全くな
い。このため、半導体モジュールを高温高湿度の環境中
または高温度サイクルの環境中で使用しても、半導体モ
ジュールにおけるリーク電流の増大や、耐圧の低下をも
たらすことがなく、半導体モジュールの特性の劣化を有
効的に防止することができるという効果がある。
【００８８】さらに、本発明の半導体モジュールの製造
方法によれば、半導体素子１の側面と上面周縁部に１０
6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶縁物１２
を被覆させるに当り、半導体素子１の表面の中央部にテ
フロン等からなるダム２６を形成させ、このダム２６を
壁として第１の絶縁物１２を半導体素子１の側面と上面
周縁部に流入させているので、半導体素子１の側面と上
面周縁部は第１の絶縁物１２によって確実に被覆され、
リーク電流の増大や、耐圧の低下がない、信頼性の高い
半導体モジュールを、簡単な工程の付加により製造する
ことができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係わる半導体モジュールの第１の実施
例の構成を示す断面構成図である。
【図２】本発明に用いられる第１の絶縁物、第２の絶縁
物、第３の絶縁物及び第４の絶縁物に用いられる各材料
を示す説明図である。
【図３】本発明に係わる半導体モジュールの第２の実施
例の構成を示す構成図である。
【図４】図１に示された第１の実施例の構成による半導
体モジュールの製造方法の一実施例を示す説明図であ
る。
【図５】図３に示された第２の実施例の構成による半導
体モジュールの製造方法の一実施例を示す説明図であ
る。
【図６】本発明に係わる半導体モジュールの第３の実施
例の構成を示す断面図である。
【図７】本発明に係わる半導体モジュールの第４の実施
例の構成を示す断面図である。
【図８】本発明に係わる半導体モジュールの第５の実施
例の構成を示す断面図である。
【図９】本発明に係わる半導体モジュールの第６の実施
例の構成を示す断面図である。
【図１０】第２の絶縁物の弾性率に対する半導体素子の
電気的接続部の不良発生率との関係を示す特性図であ
る。
【図１１】半導体モジュールの導通阻止状態における印
加電圧とリーク電流との関係を示す特性図である。
【図１２】耐湿性試験後における第１の絶縁物の弾性率
とリーク電流の増加による不良発生率との関係を示す特
性図である。
【図１３】図３に示された第２の実施例の半導体モジュ
ールを用いた電動機駆動用インバータ装置の一例を示す
回路構成図である。
【符号の説明】
１ 半導体素子（ダイオード） ２ アノード電極 ３ カソード電極 ４ 支持台 ５ 絶縁膜 ６ 端子部 ７ 放熱板 ８ カソード端子配線 ９ アノード端子配線 １０ プラスチック製の絶縁容器 １１ 接続配線（ワイヤリード） １２ 第１の絶縁物 １３ 第２の絶縁物 １４ 付加的絶縁物 １５ 絶縁膜 １６ 溶接部（半田付け部） １７ 半導体素子（ＩＧＢＴ） １８ コレクタ電極 １９ エミッタ電極 ２０ 絶縁膜 ２１ エミッタ端子配線 ２２ ゲート端子配線 ２３ 第１の端子部 ２４ 第２の端子部 ２５ ゲート電極 ２６ ダム ２７ 第３の絶縁物 ２８ 第４の絶縁物 ２９ 配線導体 ３０ カソード配線板 ３１ 半田バンプ ３２ ＩＧＢＴ ３３ ダイオード ３４ スナッバダイオード ３５ スナッバコンデンサ ３６ スナッバ抵抗 ３７ 三相誘導電動機

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 支持台上に載置された半導体素子が絶縁
    容器内に収納され、前記絶縁容器から端子が導出される
    半導体モジュールにおいて、前記半導体素子は、側面及
    び上面の少なくとも周縁部が１０ 6ｄｙｎ／ｃｍ2 以上
    の弾性率を持つ第１の絶縁物によって被覆され、前記絶
    縁容器内は、前記半導体素子に近接した部分が１０6 ｄ
    ｙｎ／ｃｍ2 以下の弾性率を持つ第２の絶縁物によって
    充填されていることを特徴とする半導体モジュール。
  2. 【請求項２】 前記半導体素子は、側面及び接続配線部
    を含んだ上面全体が１０ 6ｄｙｎ／ｃｍ2 以上の弾性率
    を持つ第１の絶縁物によって被覆されていることを特徴
    とする請求項１に記載の半導体モジュール。
  3. 【請求項３】 前記半導体素子は、各電極と接続配線と
    の間に半田バンプが形成されていることを特徴とする請
    求項１に記載の半導体モジュール。
  4. 【請求項４】 支持台上に載置された半導体素子が絶縁
    容器内に収納され、前記絶縁容器から端子が導出される
    半導体モジュールにおいて、前記半導体素子は、側面及
    び上面の周縁部が１０10ｄｙｎ／ｃｍ2 以上の弾性率を
    持つ第３の絶縁物の層によって、また、前記第３の絶縁
    物の層の周辺が１０6 乃至１０10ｄｙｎ／ｃｍ2 の弾性
    率を持つ第４の絶縁物によって被覆され、前記絶縁容器
    内は、前記半導体素子に近接した部分が１０6 ｄｙｎ／
    ｃｍ2 以下の弾性率を持つ第２の絶縁物によって充填さ
    れていることを特徴とする半導体モジュール。
  5. 【請求項５】 前記半導体素子は、各電極と接続配線と
    の間に半田バンプが形成されていることを特徴とする請
    求項４に記載の半導体モジュール。
  6. 【請求項６】 前記第１の絶縁物は、シリコーンゴム、
    ポリイミドシリコーン、エポキシ、アクリル、光重合樹
    脂、ガラス、あるいはこれらの混合物もしくは複合膜等
    であることを特徴とする請求項１乃至３のいずれかに記
    載の半導体モジュール。
  7. 【請求項７】 前記第２の絶縁物は、シリコーンゲル、
    シリコーンオイル、空気、あるいはこれらの混合体等で
    あることを特徴とする請求項１乃至５のいずれかに記載
    の半導体モジュール。
  8. 【請求項８】 前記第３の絶縁物は、ポリイミドシリコ
    ーン、エポキシ、アクリル、光重合樹脂、ガラス、二酸
    化珪素等であることを特徴とする請求項４に記載の半導
    体モジュール。
  9. 【請求項９】 前記第４の絶縁膜は、シリコーンゴム等
    であることを特徴とする請求項４に記載の半導体モジュ
    ール。
  10. 【請求項１０】 支持台上に載置された半導体素子が絶
    縁容器内に収納され、前記絶縁容器から端子が導出され
    ている半導体モジュールを、以下の工程を順次経ること
    によって製造することを特徴とする半導体モジュールの
    製造方法。半導体素子の表面の中央部にダムを形成する
    工程、 このダムを壁として半導体素子の側面と上面周縁部に１
    ０6 ｄｙｎ／ｃｍ2 以上の弾性率を持つ第１の絶縁物を
    流入する工程、 この第１の絶縁物を硬化させる工程、 前記ダムを除去する工程、 前記半導体素子の各電極と絶縁容器内に形成された端子
    部間を接続配線で接続する工程、 前記半導体素子に近接した部分の絶縁容器内に１０6 ｄ
    ｙｎ／ｃｍ2 以下の弾性率を持つ第２の絶縁物を流入さ
    せる工程。
  11. 【請求項１１】 前記第１の絶縁物は、シリコーンゴ
    ム、ポリイミドシリコーン、エポキシ、アクリル、光重
    合樹脂、ガラス、あるいはこれらの混合物もしくは複合
    膜等であることを特徴とする請求項１０に記載の半導体
    モジュールの製造方法。
  12. 【請求項１２】 前記第２の絶縁物は、シリコーンゲ
    ル、シリコーンオイル、空気、あるいはこれらの混合体
    等であることを特徴とする請求項１０に記載の半導体モ
    ジュールの製造方法。
JP5174336A 1993-07-14 1993-07-14 半導体モジュール及びその製造方法 Pending JPH0730015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5174336A JPH0730015A (ja) 1993-07-14 1993-07-14 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5174336A JPH0730015A (ja) 1993-07-14 1993-07-14 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0730015A true JPH0730015A (ja) 1995-01-31

Family

ID=15976861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5174336A Pending JPH0730015A (ja) 1993-07-14 1993-07-14 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0730015A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004538640A (ja) * 2001-05-30 2004-12-24 エリクソン インコーポレイテッド 高周波ボンドワイヤ振動の減衰
JPWO2004030004A1 (ja) * 2002-09-30 2006-02-02 日本ケミコン株式会社 固体電解コンデンサの製造方法
JP2007305757A (ja) * 2006-05-11 2007-11-22 Mitsubishi Electric Corp 半導体装置
WO2009069236A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 回路基板モジュールおよび電子機器
JP2012015222A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2013219267A (ja) * 2012-04-11 2013-10-24 Mitsubishi Electric Corp パワーモジュール
KR101434952B1 (ko) * 2012-03-28 2014-08-28 주식회사 지앤씨 전자 부품 방열 모듈 및 이에 사용되는 방열절연액
US9513245B2 (en) 2011-05-25 2016-12-06 Denso Corporation Capacitive humidity sensor
CN108538924A (zh) * 2018-05-16 2018-09-14 捷捷半导体有限公司 一种塑封SiC肖特基二极管器件及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004538640A (ja) * 2001-05-30 2004-12-24 エリクソン インコーポレイテッド 高周波ボンドワイヤ振動の減衰
JPWO2004030004A1 (ja) * 2002-09-30 2006-02-02 日本ケミコン株式会社 固体電解コンデンサの製造方法
JP4529687B2 (ja) * 2002-09-30 2010-08-25 日本ケミコン株式会社 固体電解コンデンサの製造方法
JP2007305757A (ja) * 2006-05-11 2007-11-22 Mitsubishi Electric Corp 半導体装置
US7868436B2 (en) 2006-05-11 2011-01-11 Mitsubishi Electric Corporation Semiconductor device
WO2009069236A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 回路基板モジュールおよび電子機器
JP2012015222A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
US9513245B2 (en) 2011-05-25 2016-12-06 Denso Corporation Capacitive humidity sensor
KR101434952B1 (ko) * 2012-03-28 2014-08-28 주식회사 지앤씨 전자 부품 방열 모듈 및 이에 사용되는 방열절연액
JP2013219267A (ja) * 2012-04-11 2013-10-24 Mitsubishi Electric Corp パワーモジュール
CN108538924A (zh) * 2018-05-16 2018-09-14 捷捷半导体有限公司 一种塑封SiC肖特基二极管器件及其制造方法

Similar Documents

Publication Publication Date Title
US6434008B1 (en) Semiconductor device
US7868436B2 (en) Semiconductor device
JP5212417B2 (ja) パワー半導体モジュール
JP6251810B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN110447099B (zh) 半导体器件
JPH09232512A (ja) パワー半導体モジュール
JP6991846B2 (ja) 半導体装置およびその製造方法
JPH0730015A (ja) 半導体モジュール及びその製造方法
JP3440824B2 (ja) 半導体装置
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP2000077603A (ja) 半導体装置及びその製造方法
JP2000216332A (ja) 半導体装置
JPH08125071A (ja) 半導体装置
JP2000091472A (ja) 半導体装置
US6982482B2 (en) Packaging of solid state devices
JP2003218306A (ja) 半導体装置およびその製造方法
JP7131436B2 (ja) 半導体装置及びその製造方法
WO2011036307A1 (en) Circuit arrangement and manufacturing method thereof
JP2000349231A (ja) パワー半導体モジュール
JPH08186193A (ja) 回路基板及びそれを用いた半導体装置
WO2019044243A1 (ja) パワー半導体モジュール
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP7367352B2 (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置