JP6991846B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6991846B2 JP6991846B2 JP2017237014A JP2017237014A JP6991846B2 JP 6991846 B2 JP6991846 B2 JP 6991846B2 JP 2017237014 A JP2017237014 A JP 2017237014A JP 2017237014 A JP2017237014 A JP 2017237014A JP 6991846 B2 JP6991846 B2 JP 6991846B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- insulating
- semiconductor device
- semiconductor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(第1の実施形態)
図1は、本実施形態に係る半導体装置を例示する断面図である。
図1に示すように、本実施形態の半導体装置1は、第1金属板10と、第2金属板20と、半導体ユニット30と、を備える。第1金属板10は、第1面10aと、第2面10bと、を有する。第2金属板20は、第1面20aと、第2面20bと、を有する。
図2に示すように、半導体ユニット30は、第1金属部材31と、第2金属部材32と、第1接合部材33と、第2接合部材34と、封止樹脂35と、半導体素子40と、を含む。第1金属部材31、第1接合部材33、半導体素子40、第2接合部材34、および第2金属部材32は、この順でZ軸方向に積層された積層体39である。第1金属部材31の一部、第2金属部材32の一部、第1接合部材33、第2接合部材34、および半導体素子40は、封止樹脂35によって覆われている。
図3に示すように、柱状部22は、第2金属板20上に格子状に配列されている。図示しないが、柱状部12は、柱状部22の配置と一致するように第1金属板10上に格子状に配列されている。この例では、1つの半導体ユニット30に2つの半導体素子40が搭載されており、1つの半導体ユニット30が1つの柱状部12,22の間に挟まれるようにして接続されている。1組の柱状部12,22に接続する半導体ユニット30の数は、1つに限らず、複数個であってもよい。
まず、沿面距離を確保する点について述べる。本実施形態の半導体装置1では、高電圧が印加される両極の導電部の沿面距離を確保することによって高電圧を扱うことを可能にする。たとえば、耐圧3200Vを実現する場合には、32mm程度以上の沿面距離が必要とされる。
図4は、本実施形態の半導体装置を例示する断面図である。
本実施形態の半導体装置201では、柱状部212,222の高さが第1の実施形態の場合と相違する。他の構成要素については、第1の実施形態の場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
本実施形態の半導体装置201では、柱状部212,222の合計の高さを維持しつつ、一方の高さを低くしている。高さを低くした方の柱状部222の側の導電部の露出面を絶縁部材によって覆っているので、柱状部の高さが高いときよりも絶縁部材70の量を少なくすることができる。絶縁部材70の使用量を減らすことによって、脱泡の発生を抑制することが可能になり、絶縁不良の発生を低減することができる。したがって、半導体装置1の製造を容易にすることを可能にし、半導体装置201の内部の絶縁耐圧の確保をはかることが可能になるとともに、半導体装置201の軽量化、低コスト化を実現することができる。
図5は、本実施形態に係る半導体装置を例示する断面図である。
図6は、図5のBB線における矢視断面図である。
本実施形態の場合には、半導体ユニットから引き出された半導体素子のゲート端子は、配線基板によって互いに接続される。図5に示すように、本実施形態の半導体装置301は、配線基板350をさらに備える。半導体ユニット330は、ゲート引出部334を有している。半導体ユニット330では、ボンディングワイヤ332が、半導体素子40上に形成されたゲート電極とゲート引出部334とを電気的に接続している。各半導体素子40の引き出されたゲート引出部334は、配線基板350によって互いに接続されてさらにゲート端子354に接続されている。
図7は、本変形例に係る半導体装置を例示する断面図である。
図7に示すように、本変形例の半導体装置では、配線基板350aは、孔部353を有する。孔部353は、配線基板350aの任意の位置に設けられている。この例では、ゲート引出部334が配線352の側に引き出されている箇所に設けられている。孔部353は、配線基板350aの外周部分に設けられていてもよい。
図8は、本実施形態に係る半導体装置を例示する断面図である。
図8に示すように、本実施形態の半導体装置401は、上述した他の実施形態の場合とは異なる半導体ユニット430を備える。半導体ユニット430は、テーパ面435aを有する封止樹脂435を含む。
図9は、本実施形態に係る半導体装置を例示する断面図である。
図10は、本実施形態の半導体装置の一部を例示する断面図である。
本実施形態の場合には、半導体装置の内部の導電部の露出面上に設けられる絶縁部材の構成が上述した他の実施形態の場合と相違する。同一の構成要素には同一の符号を付して詳細な説明を適宜省略する。なお、以下では、半導体ユニットの構成要素も他の実施形態と相違する例について説明するが、半導体ユニットの構成要素は、上述の他の実施形態と同一であってもかまわない。
図10は、本実施形態の半導体装置の一部を例示する断面図である。
図10に示すように、半導体ユニット530は、第1金属部材531と、第2金属部材532と、第1接合部材533と、第2接合部材534と、封止樹脂535と、半導体素子40と、を含む。第1金属部材531、第1接合部材533、半導体素子40、第2接合部材534、および第2金属部材532は、この順でZ軸方向に積層された積層体539である。第1金属部材531の一部、第2金属部材532の一部、第1接合部材533、第2接合部材534、および半導体素子40は、封止樹脂535によって覆われている。第1金属部材531の封止樹脂535に覆われていない面は、第1端子531aである。第2金属部材532の封止樹脂に覆われていない面は、第2端子532aである。
図11(a)に示すように、第1金属部材531と半導体素子40とを第1接合部材533によって接続し、第2金属部材532と半導体素子40とを第2接合部材534によって接続して、積層体539を組み立てる。
第1金属板、半導体ユニットおよび第2金属板の組立体の側面からシリコーン樹脂等の絶縁部材を注入することは、組立容易性を低下させることが考えられる。また、半導体ユニット530の端子、接続部材および金属板の接続部の周辺には、狭い隙間ができ、注入した樹脂にボイドを生じることがある。そのため、絶縁部材を注入する製造方法では、導電部の露出面を完全に覆うのが困難な場合がある。
図13(a)および図13(b)は、本変形例の半導体装置の一部を例示する断面図である。
本変形例では、半導体ユニット530v,530hの構成が上述の実施形態の場合と相違する。他の点では、上述と同一であり、同一の構成要素には同一の符号を付して詳細な説明を省略する。
図14は、本実施形態に係る半導体装置を例示する断面図である。
図14に示すように、本実施形態の半導体装置601は、ヒートシンク681,682をさらに備える。本実施形態の半導体装置601は、上述の他の実施形態の場合(この例では、半導体装置501である組立体610)にヒートシンク681,682を接続した形態である。他の構成要素については、上述した他の実施形態の場合と同じであり、同一の構成要素には同一の符号を付して詳細な説明を省略する。
本実施形態の半導体装置601では、第1金属板10および第2金属板20に絶縁板を介することなく、ヒートシンク681,682を直接接続する。そのため、半導体装置601の熱抵抗を低く抑えることができる。
図15は、本実施形態に係る半導体装置を例示する断面図である。
図15に示すように、本実施形態の半導体装置701は、ヒートシンク781,782と複数の組立体710と、を備える。本実施形態の半導体装置701は、上述の他の実施形態の場合(この例では、半導体装置501である複数の組立体710)にヒートシンク781,782を接続した形態である。つまり、本実施形態の半導体装置701は、あらかじめ製造された複数の半導体装置をヒートシンク781,782の間に配置して、それぞれ電気的かつ熱的に接続されたものである。ヒートシンク781,782は、導電性を有するともに、高い熱伝導率を有するので、組立体710を並列に接続して、さらなる大電流化をはかることができる。
図16は、本実施形態の半導体装置を例示する断面図である。
図16に示すように、本実施形態の半導体装置801は、複数の組立体810と、接続部材820と、を備える。組立体810は、上述した第6の実施形態の場合の半導体装置601と同じものである。接続部材820は、隣接して配置された組立体810の間に設けられている。接続部材820は、組立体810のヒートシンク681同士を電気的かつ熱的に接続し、ヒートシンク682同士を電気的かつ熱的に接続している。
図17は、本実施形態に係る半導体装置を例示する断面図である。
図18(a)は、本実施形態の半導体装置の一部を例示する平面図である。図18(b)は、図18(a)のCC線における矢視断面図である。
図17に示すように、本実施形態の半導体装置901は、第1金属板10と、柱状部12と、第2金属板20と、柱状部22と、半導体ユニット930と、を備える。この例では、柱状部12,22の高さは、ほぼ同じである。本実施形態の場合では、半導体ユニット930の構成要素が上述した他の実施形態の場合と相違する。同一の構成要素には、同一の符号を付して詳細な説明を省略する。
半導体装置901の内部の沿面距離は、半導体素子40の一方の電極(以下、IGBTのコレクタ電極であるものとする)と、他方の電極(以下、IGBTのエミッタ電極であるものとする)の間の封止樹脂の表面の最短距離で決定される。露出しているコレクタ電極の電位の導電部Cpは、第1端子931aまたは第1接合部材933である。露出しているエミッタ電極の電位である導電部Epは第2端子932aまたは第2接合部材934である。
本実施形態の半導体装置901は、絶縁バリア935bを有する封止樹脂935を含む半導体ユニット930を備えている。絶縁バリア935bは、その先端を第1面10a,20aに接触しないように設定することができるので、内部の沿面距離を絶縁バリア935bの表面の形状に応じて長くすることができる。したがって、積層体939の厚さを厚くすることなく、内部の沿面距離を確保することができる。半導体装置901の内部の沿面距離を十分とることによって、ケース60の両端の導電部の距離で沿面距離が決定されるようにすることができ、半導体装置901の薄型化に寄与することができる。
図20は、本実施形態に係る半導体装置を例示する断面図である。
図21は、本実施形態の半導体装置の一部を例示する断面図である。
本実施形態では、半導体ユニットの封止樹脂の形態が上述の実施形態の場合と相違する。同一の構成要素については、同一の符号を付して詳細な説明を省略する。
図22では、上述の実施形態の場合と同様に、寸法が設定されている。半導体装置1001の内部の沿面距離L0’’は、L1’~L5’の和で表すことができる。すなわち、L0’’=L1’+L2’+L3’+L4’+L5’と表される。
図23は、本実施形態に係る半導体装置を例示する断面図である。
図24は、本実施形態の半導体装置の一部を例示する断面図である。
本実施形態では、半導体素子40がIGBTやMOSFET等の制御電極付きの場合に、それぞれの半導体素子40の制御電極を並列接続するための配線基板を備える点で上述の実施形態の場合と相違する。他の点では、上述の他の実施形態の場合と同一であり、同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図26(a)は、本実施形態の半導体装置を例示する分解組立図である。図26(b)は、本実施形態の半導体装置を例示する斜視図である。
図25(a)に示すように、半導体ユニット1130は、格子状に配列される。半導体ユニット1130が配置される位置は、第1金属板10の柱状部12および第2金属板20の柱状部22の位置である。
図27は、本実施形態に係る半導体装置を例示する断面図である。
図28(a)および図28(b)は、本実施形態の半導体装置の内部の沿面距離を説明するための断面図である。
図27に示すように、本実施形態の半導体装置1201では、柱状部212の側面および柱状部212の第1金属板10との接続部を含む周囲近傍に絶縁コーティング層1250が設けられている。他の点では上述の他の実施形態の場合と同じである。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図29は、本実施形態に係る半導体装置を例示する断面図である。
図30は、図29のD部の拡大図である。
図29および図30に示すように、本実施形態の半導体装置では、絶縁コーティング層1250が設けられた柱状部212および第1接続部材1151の側面には、樹脂ポッティング1350が設けられている。樹脂ポッティング1350は、絶縁バリア935bと柱状部12に施された絶縁コーティング層1250との間に設けられている。樹脂ポッティング1350は、絶縁バリア1135bと第1接続部材1151との間に設けられている。樹脂ポッティング1350は、たとえばシリコーン樹脂やエポキシ樹脂等の熱硬化性の絶縁材料を用いることができる。
図31は、第14の実施形態に係る半導体装置を例示する断面図である。
図32(a)は半導体装置の一部の上面図であり、図32(b)は側面図である。
R=ρ0×L/S[Ω](ρ0:体積抵抗率[Ωcm])
Claims (21)
- 第1方向および前記第1方向に交差する第2方向に平行な第1面を有する第1金属板と、
前記第1面に向き合う第2面を有する第2金属板と、
前記第1金属板と前記第2金属板との間に配置された2以上の半導体ユニットと、
前記第1金属板と前記2以上の半導体ユニットとの間にそれぞれ設けられた導電性の第1接続部材と、
前記第2金属板と前記2以上の半導体ユニットとの間のそれぞれ設けられた導電性の第2接続部材と、
前記第1面上で前記第1金属板に接続され、前記第1方向および前記第2方向に交差する第3方向に延伸する導電性の第1柱状部と、
前記第2面上で前記第2金属板に接続され、前記第3方向に延伸する導電性の第2柱状部と、
を備え、
前記2以上の半導体ユニットのそれぞれは、
第1端子を有し、前記第1端子および前記第1接続部材を介して前記第1金属板に接続された第1金属部材と、
第2端子を有し、前記第2端子および前記第2接続部材を介して前記第2金属板に接続された第2金属部材と、
前記第1金属部材と前記第2金属部材との間で、前記第1金属部材に一方の主面で接続され、前記第2金属部材に他方の主面で接続された半導体素子と、
前記第1端子以外の前記第1金属部材、前記第2端子以外の前記第2金属部材、および前記半導体素子を覆う封止樹脂と、
を含み、
前記第1端子側の導電部および前記第2端子側の導電部のうちの少なくとも一方は、絶縁性の第1絶縁部材によって覆われ、
前記2以上の半導体ユニットのそれぞれは、前記第1柱状部と前記第2柱状部との間に設けられ、
前記第1柱状部および第2柱状部のうちの少なくとも一方は、前記第1絶縁部材によって覆われた半導体装置。 - 前記第1柱状部の前記第3方向に沿った長さは、前記第2柱状部の前記第3方向に沿った長さと異なり、
前記第1絶縁部材は、前記第1柱状部の長さおよび前記第2柱状部の長さのうち短い方を覆う請求項1記載の半導体装置。 - 前記第1金属板と前記第2金属板との間に設けられ、前記2以上の半導体ユニットのそれぞれの前記半導体素子の制御電極を電気的に相互に接続する配線基板をさらに備え、
前記配線基板は、前記第1絶縁部材に埋設された請求項1または2に記載の半導体装置。 - 前記配線基板は、前記第1絶縁部材が充填された孔部を含む請求項3記載の半導体装置。
- 前記封止樹脂の前記第1方向の長さまたは前記第2方向の長さは、前記第3方向に沿って、前記第1端子の側および前記第2端子の側のうち、前記第1絶縁部材が設けられた側の端部に向かって短くなる請求項4記載の半導体装置。
- 前記第1端子側の導電部は、前記第1絶縁部材によって覆われ、
前記第2端子側の導電部は、絶縁性の第2絶縁部材によって覆われ、
前記第1絶縁部材が覆う前記第1端子側の導電部は、前記第1面と、前記第1接続部材と、前記第1端子と、を含み、
前記第2絶縁部材が覆う前記第2端子側の導電部は、前記第2面と、前記第2接続部材と、前記第2端子と、を含む請求項1記載の半導体装置。 - 前記第1絶縁部材は、前記第1接続部材に接する第3絶縁部材を含む請求項6記載の半導体装置。
- 前記第3絶縁部材は、前記第1絶縁部材とは異なる絶縁材料を含む請求項7記載の半導体装置。
- 前記第1絶縁部材は、エポキシ樹脂、ポリイミド樹脂またはフッ素樹脂のうちのいずれか1つを含み、
前記第3絶縁部材は、ロジン、エポキシ樹脂、ポリイミド樹脂またはフッ素樹脂のうちのいずれか1つを含む請求項8記載の半導体装置。 - 前記第2絶縁部材は、前記第2接続部材に接する第4絶縁部材を含む請求項6記載の半導体装置。
- 前記第4絶縁部材は、前記第2絶縁部材とは異なる絶縁材料を含む請求項10記載の半導体装置。
- 前記第2絶縁部材は、エポキシ樹脂、ポリイミド樹脂またはフッ素樹脂のうちのいずれか1つを含み、
前記第4絶縁部材は、ロジン、エポキシ樹脂、ポリイミド樹脂またはフッ素樹脂のうちのいずれか1つを含む請求項11記載の半導体装置。 - 前記封止樹脂は、前記第1面と前記第2面との間で凸面および凹面のうち少なくとも1つを含む請求項1~12のいずれか1つに記載の半導体装置。
- 第1端子を提供する第1金属部材と半導体素子とを第1接合部材によって接続し、第2端子を提供する第2金属部材と前記半導体素子とを第2接合部材によって接続して積層体を組み立てる工程と、
前記積層体の周囲に封止樹脂を形成して半導体ユニットを製造する工程と、
第1金属板の第1面に第1絶縁層を形成し、前記第1絶縁層に前記第1面を露出するように開口を形成する工程と、
前記開口に第1接合層を配設する工程と、
前記第1端子を第1接続部材によって前記第1接合層を介して第1金属板に接続する工程と、
前記第2端子を、第2面に形成された第2接合層を介して第2金属板を接続する工程と、
を有し、
前記第1接合層は、絶縁性の残渣を形成する成分を含むソルダーペーストを用いて形成される半導体装置の製造方法。 - 第1方向および前記第1方向に交差する第2方向に平行な第1面を有する第1金属板と、
前記第1面上で前記第1金属板に接続され、前記第1方向および前記第2方向に交差する第3方向に延伸する導電性の第1柱状部と、
前記第1面に向き合う第2面を有する第2金属板と、
前記第2面上で前記第2金属板に接続され、前記第3方向に延伸する導電性の第2柱状部と、
前記第1柱状部と前記第2柱状部との間に配置された半導体ユニットと、
前記第1金属板と前記半導体ユニットとの間に設けられた導電性の第1接続部材と、
前記第2金属板と前記半導体ユニットとの間に設けられた導電性の第2接続部材と、
を備え、
前記半導体ユニットは、
第1端子を有し、前記第1端子および前記第1接続部材を介して前記第1柱状部に接続された第1金属部材と、
第2端子を有し、前記第2端子および前記第2接続部材を介して前記第2柱状部に接続された第2金属部材と、
前記第1金属部材と前記第2金属部材との間で、前記第1金属部材に一方の主面で接続され、前記第2金属部材に他方の主面で接続された半導体素子と、
前記第1端子以外の前記第1金属部材、前記第2端子以外の前記第2金属部材、および前記半導体素子を覆う封止樹脂と、
を含み、
前記封止樹脂は、前記第1柱状部および前記第2柱状部のうち、少なくとも一方の周囲から離間し前記第3方向に延伸して設けられた絶縁バリア部を含む半導体装置。 - 前記絶縁バリア部の内面と、前記第1柱状部および前記第2柱状部のうちの少なくとも一方の外面との離間距離は、前記周囲にわたって一定である請求項15記載の半導体装置。
- 前記絶縁バリア部は、前記第1柱状部または前記第2柱状部のいずれか一方の周囲に設けられた請求項15または16に記載の半導体装置。
- 前記第1柱状部および前記第2柱状部のうち、前記絶縁バリア部が設けられた側の側面には第1絶縁部が設けられ、
前記第1面および前記第2面のうち、前記絶縁バリア部が設けられた側には、前記第1絶縁部が設けられた請求項15~17のいずれか1つに記載の半導体装置。 - 前記絶縁バリア部と前記絶縁バリア部の内面から離間する外面を有する前記第1柱状部または前記第2柱状部との間に設けられた第2絶縁部をさらに備えた請求項18記載の半導体装置。
- 第1金属板と、
前記第1金属板から離間して設けられた第2金属板と、
前記第2金属板にそれぞれ接続された主回路配線と、
前記第1金属板上に接続部材を介して設けられた2以上の半導体ユニットと、
を備え、
前記2以上の半導体ユニットのそれぞれは、
第1端子を有し、前記第1端子を介して前記第1金属板に接続された第1金属部材と、
第2端子を有し、前記第2端子を介して前記第2金属板に接続された第2金属部材と、
前記第1金属部材と前記第2金属部材との間で、前記第1金属部材に一方の主面で接続され、前記第2金属部材に他方の主面で接続された半導体素子と、
前記第1端子以外の前記第1金属部材、前記第2端子以外の前記第2金属部材、および前記半導体素子を覆う封止樹脂と、
を含み、
前記第1端子側の導電部および前記第2端子側の導電部のうちの少なくとも一方は、絶縁性の第1絶縁部材によって覆われ、
前記主回路配線は、前記2以上の半導体ユニットを設けた領域の他の領域に設けられ、
前記第2金属板は、前記主回路配線の抵抗値よりも高い抵抗値を有する半導体装置。 - 前記第2金属板は、電流が流れる方向に沿って、複数の屈曲部を有する請求項20記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017000631 | 2017-01-05 | ||
JP2017000631 | 2017-01-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018110218A JP2018110218A (ja) | 2018-07-12 |
JP6991846B2 true JP6991846B2 (ja) | 2022-01-13 |
Family
ID=62845154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017237014A Active JP6991846B2 (ja) | 2017-01-05 | 2017-12-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6991846B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7047915B2 (ja) * | 2018-08-01 | 2022-04-05 | 日産自動車株式会社 | 半導体装置 |
EP3863388A4 (en) * | 2018-10-05 | 2022-06-15 | Kabushiki Kaisha Toshiba | SEMICONDUCTOR HOUSING |
JP7247053B2 (ja) | 2019-08-02 | 2023-03-28 | 株式会社東芝 | 半導体装置 |
KR102260662B1 (ko) * | 2019-12-12 | 2021-06-04 | 한국전자기술연구원 | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 |
JP7130092B1 (ja) * | 2021-05-17 | 2022-09-02 | 三菱電機株式会社 | 半導体モジュール |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058717A (ja) | 1998-08-17 | 2000-02-25 | Hitachi Ltd | 平型半導体装置、及びこれを用いた変換器 |
JP2010225720A (ja) | 2009-03-23 | 2010-10-07 | Mitsubishi Electric Corp | パワーモジュール |
JP2013211946A (ja) | 2012-03-30 | 2013-10-10 | Hitachi Automotive Systems Ltd | 電力変換装置 |
-
2017
- 2017-12-11 JP JP2017237014A patent/JP6991846B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058717A (ja) | 1998-08-17 | 2000-02-25 | Hitachi Ltd | 平型半導体装置、及びこれを用いた変換器 |
JP2010225720A (ja) | 2009-03-23 | 2010-10-07 | Mitsubishi Electric Corp | パワーモジュール |
JP2013211946A (ja) | 2012-03-30 | 2013-10-10 | Hitachi Automotive Systems Ltd | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2018110218A (ja) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6991846B2 (ja) | 半導体装置およびその製造方法 | |
JP6925279B2 (ja) | パワーエレクトロニクスモジュール | |
US8441117B2 (en) | Semiconductor device | |
US9504154B2 (en) | Semiconductor device | |
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US9673129B2 (en) | Semiconductor device | |
US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
US10068870B2 (en) | Semiconductor device including a connection unit and semiconductor device fabrication method of the same | |
JP5212417B2 (ja) | パワー半導体モジュール | |
US20140334203A1 (en) | Power converter and method for manufacturing power converter | |
US8710644B2 (en) | Semiconductor unit having a power semiconductor and semiconductor apparatus using the same | |
JP6149932B2 (ja) | 半導体装置 | |
JP6929813B2 (ja) | パワー半導体装置 | |
US20160300778A1 (en) | Semiconductor device | |
JP2016146444A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2018151010A1 (ja) | 半導体装置 | |
JP6248803B2 (ja) | パワー半導体モジュール | |
JP4883684B2 (ja) | 絶縁型大電力用半導体装置の製造方法 | |
US6982482B2 (en) | Packaging of solid state devices | |
JP2019021682A (ja) | 半導体装置 | |
CN110050341B (zh) | 半导体装置 | |
JP2019046839A (ja) | パワー半導体モジュール | |
CN214756105U (zh) | 逆变器模块及逆变器 | |
US11217504B2 (en) | Semiconductor package with passive electrical component and method for the production thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6991846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |