JP2019021682A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019021682A
JP2019021682A JP2017136500A JP2017136500A JP2019021682A JP 2019021682 A JP2019021682 A JP 2019021682A JP 2017136500 A JP2017136500 A JP 2017136500A JP 2017136500 A JP2017136500 A JP 2017136500A JP 2019021682 A JP2019021682 A JP 2019021682A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal
metal member
metal plate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017136500A
Other languages
English (en)
Inventor
渡邉 尚威
Naotake Watanabe
尚威 渡邉
田多 伸光
Nobumitsu Tada
伸光 田多
優太 市倉
Yuta Ichikura
優太 市倉
伊東 弘晃
Hiroaki Ito
弘晃 伊東
和靖 瀧本
Kazuyasu Takimoto
和靖 瀧本
大祐 平塚
Daisuke Hiratsuka
大祐 平塚
大部 利春
Toshiharu Obe
利春 大部
久里 裕二
Yuuji Kuri
裕二 久里
関谷 洋紀
Hironori Sekiya
洋紀 関谷
尚隆 飯尾
Hisataka Iio
尚隆 飯尾
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017136500A priority Critical patent/JP2019021682A/ja
Publication of JP2019021682A publication Critical patent/JP2019021682A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】短絡故障時における爆発的破壊を抑制できる半導体装置を提供する。【解決手段】半導体装置は、第1金属板と、前記第1金属板に向き合う第2金属板と、前記第1金属板と前記第2金属板との間に配置された複数の半導体素子モジュールと、を備える。前記半導体素子モジュールは、前記第1金属板に接続された第1金属部材と、前記第2金属板に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された半導体素子と、前記第1金属部材と前記第2金属部材との間に前記半導体素子を封じた樹脂部材と、を有する。前記第1金属部材は、前記半導体素子に接続される第1部分と、前記半導体素子が配置された側において、前記第1部分の前記半導体素子に向き合う表面と交差する方向に延在する第2部分と、を有し、前記樹脂部材は、前記第2部分を覆う。【選択図】図1

Description

実施形態は、半導体装置に関する。
耐圧数kVを有するMW級の電力変換器は、大電流容量の半導体装置を用いて構成される。このような半導体装置は、並列実装された複数の半導体素子を含むが、そのうちの1つが短絡故障した場合、その素子に短絡電流が集中し、爆発的な破壊に至ることがある。半導体装置の短絡故障に適宜対応し、電力変換器を安定に動作させるためには、そのような破壊モードを抑制することが重要である。
実公昭56−47963号公報
実施形態は、短絡故障時における爆発的破壊を抑制できる半導体装置を提供する。
実施形態に係る半導体装置は、第1金属板と、前記第1金属板に向き合う第2金属板と、前記第1金属板と前記第2金属板との間に配置された複数の半導体素子モジュールと、を備える。前記半導体素子モジュールは、前記第1金属板に電気的に接続された第1金属部材と、前記第2金属板に電気的に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された半導体素子と、前記第1金属部材と前記第2金属部材との間に前記半導体素子を封じた樹脂部材と、を有する。前記第1金属部材は、前記半導体素子に電気的に接続される第1部分と、前記半導体素子が配置された側において、前記第1部分の前記半導体素子に向き合う表面と交差する方向に延在する第2部分と、を有し、前記樹脂部材は、前記第2部分を覆う。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体素子モジュールを示す模式断面図である。 実施形態に係る半導体素子モジュールの特性を示す模式図である。 実施形態に係る半導体素子モジュールの製造過程を模式的に示す斜視図である。 図4に続く製造過程を示す斜視図である。 実施形態に係る半導体装置の一部を模式的に示す斜視図である。 実施形態に係る半導体装置の製造過程を模式的に示す斜視図である。 図7に続く製造過程を示す斜視図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。なお、下記の説明における上下は、便宜上、図中の方向に言及するものであり、絶対的な方向を意味するものではない。
図1は、実施形態に係る半導体装置100を示す模式断面図である。半導体装置100は、例えば、コンバータ等の電力変換機器に用いられる大電流型半導体装置である。半導体装置100は、2つの金属板10および20の間に複数の半導体素子モジュール1を配置した構造を有する。金属板10および20には、銅、アルミニウムなどの導電性および熱伝導性の高い材料を用いる。
金属板10は、ベース10aと、凸部10bと、冷却フィン10cと、を含む。凸部10bは、ベース10aの上面10Tに設けられ、冷却フィン10cは、ベース10aの下面10Bに設けられる。
金属板20は、ベース20aと、凸部20bと、冷却フィン20cと、を含む。凸部20bは、ベース20aの下面20Bに設けられ、冷却フィン20cは、ベース20aの上面20Tに設けられる。
金属板10および20は、凸部10bと凸部20bとが向き合うように配置される。半導体素子モジュール1は、凸部10bと凸部20bとの間に配置される。半導体素子モジュール1は、接合部材30を介して凸部10bに接合され、金属板10に電気的に接続される。また、半導体素子モジュール1は、接合部材40を介して凸部20bに接合され、金属板20に電気的に接続される。接合部材30および40は、例えば、ハンダ材または導電性接着材である。
金属板20は、ベース20aの下面に設けられた支持突起20dをさらに含む。支持突起20dには、絶縁基板50が付設される。絶縁基板50は、金属板10および20の間の空間において、隣合う半導体素子モジュール1の間に配置される。絶縁基板50は、ゲート配線53と、エミッタ配線55(もしくは、ソース配線55)と、を含む。半導体素子モジュール1のゲート端子GTは、ゲート配線53に電気的に接続される。エミッタ配線55は、例えば、絶縁基板50を支持突起20dに固定したネジ、および、支持突起20dとの接触により、金属板20に電気的に接続される。さらに、エミッタ配線55は、金属板20を介して半導体素子モジュール1に電気的に接続される。
半導体装置100では、例えば、半導体素子15(図2参照)をモジュール化した後に、金属板10と金属板20との間に配置する。このため、半導体素子モジュール1を特性試験した後に実装することが可能であり、半導体素子15の故障に起因する半導体装置100の不良を大幅に低減することができる。また、金属板10と金属板20との間に半導体素子15を直接実装する構造では、金属板10および20の半導体素子15に接続される表面の平坦度、および、接合部材の厚さなどに高い精度が要求される。これに対して、半導体装置100では、半導体素子15をモジュール化した後に実装することから、加工精度を緩和することが可能であり、製造コストを削減することができる。
図2は、実施形態に係る半導体素子モジュール1を示す模式断面図である。半導体素子モジュール1は、2つの金属部材11および13の間に半導体素子15を配置し、樹脂封止した構造を有する。
半導体素子15は、電力用半導体チップであり、IGBT(Insulated Gate Bipolar Transistor)、あるいはMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等のゲート電極を有するスイッチング素子である。また、FRD(Fast Recovery Diode)等のダイオードであってもよい。金属部材11および13には、銅、アルミニウムなどの導電性および熱伝導性の高い材料を用いる。
図2に示すように、半導体素子15は、金属部材11の上面11Tに接合部材21を介して電気的に接続される。金属部材11は、第1部分11aと、第2部分11bと、を含む。半導体素子15は、第1部分11aに電気的に接続される。第2部分11bは、半導体素子15が配置された側において、上面11Tと交差する方向(Z方向)に延在する。第2部分11bは、上面11Tに対して略垂直方向に延在することが好ましい。また、第2部分11bは、上面11Tにつながる内面11sを有する。さらに、第2部分11bは、内面11sから突出した端部11eを有する。
半導体素子15の上には、金属スペーサ17が設けられ、接合部材23を介して電気的に接続される。金属部材13は、金属スペーサ17の上に設けられ、接合部材25を介して電気的に接続される。この例では、金属部材13は、金属スペーサ17を介して半導体素子15に電気的に接続される。
後述するように、金属部材11の第2部分11bは、半導体素子15に近い位置に設けられ、その高さが高いほど有効に機能する。この例では、金属部材13と半導体素子15との間に金属スペーサ17を配置することにより、金属部材13から第2部分11bまでの距離を所定の値、例えば、1.5mm以上とし、金属部材11と金属部材13との間の絶縁耐圧を確保する。
金属スペーサ17は、例えば、第1部分17aと、第2部分17bとを有する。第1部分17aは、接合部材23を介して半導体素子15に接続される。第2部分17bは、金属部材13と第1部分17aとの間に位置する。第2部分17bは、例えば、上方から見て、第1部分17aよりも小さいサイズに設けられる。すなわち、上方から見て、第2部分17bの外縁は、第1部分17aの外縁の内側に位置する。
図2に示すように、半導体素子モジュール1は、金属フレーム19を含む。金属フレーム19は、金属部材13と半導体素子15との間に位置する。金属スペーサ17の第2部分17bは、上方から見て金属フレーム19の開口にフィットする形状を有し、金属フレーム19の開口に挿入される(図5(a)参照)。金属スペーサ17は、金属フレーム19の端から第2部分11bまでの距離を所定の値以上とし、金属部材11と金属フレーム19との間の絶縁耐圧を確保する。例えば、金属部材11の厚さは3mm以上であり、金属部材13および金属スペーサ17のトータル厚も3mm以上である。また、金属スペーサ17の第1部分17aに対する第2部分17bの段差は、例えば、0.5mmである。
半導体素子モジュール1は、樹脂部材27をさらに含む。半導体素子15は、樹脂部材27により金属部材11と金属部材13との間に封じられる。樹脂部材27は、金属部材11の第2部分11bを覆う。また、樹脂部材27は、金属部材11の下面11Bが半導体素子モジュール1の下面に露出され、金属部材13の上面13Tが半導体素子モジュール1の上面に露出されるように設けられる。
図3(a)および(b)は、実施形態に係る半導体素子モジュール1の特性を示す模式図である。図3(a)は、比較例に係る半導体素子モジュール2の断面を示す模式図であり、図3(b)は、実施形態に係る半導体素子モジュール1の断面を示している。
半導体素子モジュール2は、金属部材31と金属部材33との間に半導体素子15を配置した構造を有する。半導体素子モジュール2は、金属部材31が金属部材11の第2部分11bに該当する部分を有さない点で、半導体素子モジュール1とは異なる。
例えば、半導体素子15が短絡故障すると、半導体素子モジュール1および2には、短絡電流が流れ、ジュール熱により半導体素子15が高温になる。このため、接合部材21、23および樹脂部材27の一部が溶融、気化する。これにより、樹脂部材27の内圧が高まり、樹脂部材27に亀裂CDが生じる。そして、図3(a)に示すように、亀裂CDが樹脂部材27の外面に達すると、溶融物が外部に噴出される。その結果、半導体素子15と金属部材11もしくは13との間に空隙が生じると、短絡電流の流路が遮断され、アーク放電による爆発的な破壊に至る場合がある。
これに対し、本実施形態に係る半導体素子モジュール1では、金属部材11のZ方向に延びる第2部分11bにおいて、亀裂CDの伸長がブロックされる。さらに、内面側に突出した端部11eにより、樹脂部材27の内圧による膨張を抑制する方向に応力が生じる。これにより、第2部分11bに対する樹脂部材27の密着状態が保持され、亀裂CDの拡大が抑制される。この結果、亀裂CDを介した溶融物の噴出を抑制し、半導体素子モジュール1の短絡状態を維持することができる。したがって、半導体素子モジュール1では、爆発的な破壊モードを抑制することが可能となる。また、亀裂CDを介した溶融物の噴出を回避することにより、樹脂部材27の外面への溶融物の付着が抑制される。これにより、金属部材11と金属部材13との間の沿面距離が維持され、絶縁耐圧の低下を防ぐことができる。
金属部材11の第2部分11bが上記のような機能を発揮するためには、第2部分11bと半導体素子15との間の距離を短くし、第2部分11bを高く形成することが望ましい。第2部分11bの高さ(すなわち、Z方向の長さ)は、少なくとも、半導体素子15の厚さよりも高い。さらに、第2部分11bに対する樹脂部材27の密着度を保持するためには、端部11eの突出量を大きくすることが好ましい。しかしながら、そのような構成は、端部11eと金属部材13との間の距離を短縮し、その間の絶縁耐圧の低下を招く。本実施形態では、金属部材13と半導体素子15との間に金属スペーサ17を配置することにより、端部11eと金属部材13との間の所定の距離を確保し、絶縁耐圧の低下を抑制することができる。
次に、図4(a)〜5(c)を参照して、半導体素子モジュール1の製造方法を説明する。図4(a)〜5(c)は、半導体素子モジュール1の製造過程を模式的に示す斜視図である。
図4(a)に示すように、第1部分11aと第2部分11bとを有する金属部材11を準備する。第2部分11bは、例えば、曲げ加工により形成される。第2部分11bの端部11eは、例えば、コイニングにより内側に突出するように形成される。
図4(b)に示すように、金属部材11の第1部分11aの上に半導体素子15をマウントする。半導体素子15は、例えば、IGBTであり、コレクタ電極(図示しない)、エミッタ電極15e、およびゲート電極15gを有する。半導体素子15は、コレクタ電極が設けられた下面を金属部材11に向けてマウントされる。半導体素子15は、接合部材21(図2参照)を介して金属部材11に接続される。
この例では、金属部材11の上に2つの半導体素子15がマウントされる。金属部材11の上にマウントされる半導体素子15の数は任意であり、例えば、図2に示すように、1つの半導体素子15を金属部材11の上にマウントしても良く、また、3つ以上の半導体素子15を金属部材11の上にマウントしても良い。
図4(c)に示すように、半導体素子15の上に金属スペーサ17を配置する。金属スペーサ17は、第1部分17aと、第2部分17bと、を有する。第1部分17aは、上方から見てエミッタ電極15eにフィットした形状を有する。例えば、第1部分17aは、エミッタ電極15eと同形、もしくは、相似形である。また、第2部分17bは、第1部分17aの上に位置し、上方から見て、第2部分17bの外縁は、第1部分17aの外縁の内側に位置する。これにより、ゲート電極15gを覆うことなく、金属スペーサ17を配置することができる。金属スペーサ17は、接合部材23(図2参照)を介して半導体素子15に接続される。
図5(a)に示すように、金属フレーム19を金属スペーサ17に被せるように配置する。金属フレーム19は、金属スペーサ17の第2部分17bにフィットする形状の開口、金属部材11の第2部分11bと干渉しないように設けられた開口等、複数の開口を有する。金属フレーム19は、金属スペーサ17の第2部分17bを、その開口に挿入することにより位置決めされる。
また、金属フレーム19は、ゲート電極15gの上方に位置しないように設けられた開口を有する。さらに、金属フレーム19は、ゲート電極15gに近接した位置に、ゲート端子GTとなる端子部を有する。
図5(b)に示すように、金属部材13を金属スペーサ17および金属フレーム19の上に配置する。金属部材13は、金属スペーサ17の第2部分17bおよび金属フレーム19に接合部材25(図2参照)を介して接続される。金属部材13は、ゲート電極15gの上方に位置する切り欠き部を有し、ゲート電極15gに接続される金属ワイヤに干渉しないように配置される。金属部材13は、金属部材11と同じ材料から形成されても良いし、金属部材11と金属部材13との間の形状の違い起因する熱歪みを低減するために、金属部材11とは線膨張係数の異なる材料を用いて形成しても良い。
続いて、ゲート電極15gと、金属フレーム19の端子と、を電気的に接続する金属ワイヤMWをボンディングする。
図5(c)に示すように、金属部材11、13、金属フレーム19の一部および金属ワイヤMWを覆う樹脂部材27をモールドする。これにより、半導体素子15は、金属部材11と金属部材13との間に樹脂封止される。
続いて、ゲート端子GT、および、金属部材13に電気的に接続されたフレーム端子29を残して、金属フレーム19を切り落とす。この際、ゲート端子GTおよびフレーム端子29を曲げ加工しても良い(図1参照)。
さらに、金属部材11の下面11Bおよび金属部材13の上面13Tを樹脂部材27から露出させるために切削加工を施し、半導体素子モジュール1を完成させる。金属部材11の下面11Bおよび金属部材13の上面13Tを樹脂部材27から露出させる方法として、樹脂モールド成型時に、樹脂が下面11Bおよび上面13Tに回り込まないように成形しても良い。
図6(a)および(b)は、実施形態に係る半導体装置100の一部を模式的に示す斜視図である。図6(a)および(b)は、例えば、金属板10(図1参照)を除去した半導体装置100の内部を示している。
図6(a)に示すように、半導体装置100は、2以上の半導体素子モジュール1を含む。これらの半導体素子モジュール1は、すべて同一の半導体素子15を含む必要はなく、例えば、IGBT等のスイッチング素子とFRD等のダイオードが混在しても良い。また、絶縁基板50は、全ての半導体素子モジュール1のゲート端子GTを接続できるような態様で配置される。
絶縁基板50は、例えば、ゲート配線53と、エミッタ配線55を含み、ゲート端子GTは、ゲート配線53に電気的に接続される。また、エミッタ配線55は、金属板20を介して半導体素子モジュール1の金属部材13に電気的に接続される。なお、図6(a)では、便宜上、ゲート端子GTとゲート配線53との接続部分の表示を省略している。ゲート配線53およびエミッタ配線55は、例えば、絶縁基板50の同一面に設けられても良く、また、上面および下面にそれぞれ設けられても良い。さらに、絶縁基板50は、ゲート配線およびエミッタ配線55を外部回路に接続するための外部端子57を有する。
図6(b)に示すように、半導体素子モジュール1のゲート端子GTは、曲げ加工されており、絶縁基板50に設けられた貫通孔THに挿入される。さらに、ゲート端子GTは、例えば、ハンダを用いてゲート配線に電気的に接続される(図1参照)。また、半導体素子モジュール1のフレーム端子29も貫通孔THに挿入されるが、電気的な接続は施されない。
次に、図7(a)〜8(c)を参照して、半導体装置100の製造方法を説明する。図7(a)〜8(c)は、半導体装置100の製造過程を模式的に示す斜視図である。
図7(a)に示すように、複数の凸部20bが設けられた金属板20を準備する。金属板20の裏面側には、複数の冷却フィン20cが設けられている(図1参照)。また、金属板20は、外部端子ET2と、複数の固定ポートFPと、を含む。
図7(b)に示すように、金属板20に絶縁基板50を付設する。絶縁基板50は、凸部20bを露出させる複数の開口を有する。絶縁基板50は、例えば、金属板20に設けられた支持突起20dにネジ止めされる(図1参照)。
図7(c)に示すように、接合部材40を介して凸部20bの上に半導体素子モジュール1を配置する。接合部材40には、例えば、半導体素子モジュール1に用いられる接合部材21、23および25よりも融点が低いものを用いることが好ましい。
接合部材21、23および25には、例えば、錫と銅もしくは銀を含むハンダ材(融点220℃程度)を使用し、接合部材40には、例えば、錫とビスマスを含むハンダ材(融点200℃以下)を使用する。また、鉛と錫を含み、鉛の含有量が多いハンダ材(融点300℃程度)を接合部材21、23および25に使用し、接合部材40には、錫と銅もしくは銀または鉛を含むハンダ材(融点180〜220℃程度)を使用する。
これにより、半導体素子モジュール1を金属板20に接続する際に、半導体素子モジュール1の内部の接合部材21、23および25の再溶融を防ぐことができる。結果として、樹脂部材27のクラックや、接合部材の流出などに起因する半導体素子モジュール1の故障を防ぐことができる。また、接合部材21、23および25の再溶融を防ぐことにより、半導体素子モジュール1の信頼性を向上させることもできる。
図8(a)に示すように、半導体素子モジュール1を配置した金属板20の上に、金属板10を配置する。金属板10は、複数の冷却フィン10cと、外部端子ET1と、複数の固定ポートFPと、を有する。さらに、図示しない裏面側に複数の凸部10bを有する。凸部10bは、接合部材30を介して半導体素子モジュール1に接続される。この場合も、接合部材30には、接合部材21、23および25よりも融点が低い材料を用いる。
図8(b)に示すように、金属板10と金属板20との間のスペースを囲むケース60を付設し、半導体素子モジュール1を密封する。金属板10と金属板20との間のスペースには、例えば、絶縁性ガスやゲル状の絶縁材、もしくは、絶縁性の樹脂が充填される。ゲル状の絶縁材は、例えば、シリコンゲルなどである。絶縁性の樹脂は、例えば、ポッティング樹脂やモールド樹脂などである。
図8(c)に示すように、金属板10の上面および金属板20の下面に水冷ジャケット70および80をそれぞれ付設し、半導体装置100を完成させる。水冷ジャケット70および80は、冷却水の導入・排出口WPをそれぞれ有する。
半導体装置100では、冷却フィン10cおよび20cが設けられた表面をそれぞれ水冷ジャケット70および80で覆い、内部に純水を循環させることにより半導体素子モジュール1を効率的に冷却することができる。
また、金属板10、20、金属部材11、13および金属スペーサ17には、銅、アルミニウム等の熱伝導性や電気伝導性が高い材料を用いる。これらの材料として、例えば、アルミニウムを用いる場合、接続部材30、40、および21、23、25により接続される表面には、はんだ付けが可能となるように、銅もしくはニッケル等をコートする。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、2…半導体素子モジュール、 10、20…金属板、 10B、11B、20B…下面、 10T、11T、13T…上面、 10a、20a…ベース、 10b、20b…凸部、 10c、20c…冷却フィン、 11、13、31、33…金属部材、 11a、17a…第1部分、 11b、17b…第2部分、 11e…端部、 11s…内面、 15…半導体素子、 15e…エミッタ電極、 15g…ゲート電極、 17…金属スペーサ、 19…金属フレーム、 20d…支持突起、 21、23、25、30、40…接合部材、 27…樹脂部材、 29…フレーム端子、 50…絶縁基板、 53…ゲート配線、 55…エミッタ配線、 57、ET1、ET2…外部端子、 60…ケース、 70…水冷ジャケット、 100…半導体装置、 CD…亀裂、 FP…固定ポート、 GT…ゲート端子、 MW…金属ワイヤ、 TH…貫通孔、 WP…導入・排出口

Claims (7)

  1. 第1金属板と、
    前記第1金属板に向き合う第2金属板と、
    前記第1金属板と前記第2金属板との間に配置された複数の半導体素子モジュールと、
    を備え、
    前記半導体素子モジュールは、前記第1金属板に電気的に接続された第1金属部材と、前記第2金属板に電気的に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された半導体素子と、前記第1金属部材と前記第2金属部材との間に前記半導体素子を封じた樹脂部材と、を有し、
    前記第1金属部材は、前記半導体素子に電気的に接続される第1部分と、前記半導体素子が配置された側において、前記第1部分の前記半導体素子に向き合う表面と交差する方向に延在する第2部分と、を有し、
    前記樹脂部材は、前記第2部分を覆う半導体装置。
  2. 前記第2部分は、前記半導体素子に向き合う表面に略垂直な方向に延在する請求項1記載の半導体装置。
  3. 前記第2部分は、その延在方向における長さが前記半導体素子の厚さよりも長い請求項1または2に記載の半導体装置。
  4. 前記第2部分は、前記半導体素子側の内面と、前記内面側に突出した端部を有する請求項1〜3のいずれか1つに記載の半導体装置。
  5. 前記第1金属部材と前記記第1金属板とを接合し、前記第2金属部材と前記第2金属部材とを接合する第1接合部材をさらに備え、
    前記半導体素子モジュールは、前記半導体素子と前記第1金属部材とを接合し、前記半導体素子と前記第2金属部材とを接合する第2接合部材をさらに有し、
    前記第2接合部材の融点は、前記第1接合部材の融点よりも高い請求項1〜4のいずれか1つに記載の半導体装置。
  6. 前記半導体素子は、前記第1金属部材に電気的に接続された第1電極と、前記第2金属部材に電気的に接続された第2電極と、ゲート電極と、を有し、
    前記半導体素子モジュールは、前記ゲート電極に電気的に接続されたゲート端子をさらに有する請求項1〜5のいずれか1つに記載の半導体装置。
  7. 前記第1金属板と前記第2金属板との間の空間において、前記複数の半導体素子モジュール間に配置され、前記ゲート端子に電気的に接続された第1配線と、前記第2金属板および前記第2金属部材を介して前記第2電極に電気的に接続された第2配線と、を含む絶縁基板をさらに備えた請求項6記載の半導体装置。
JP2017136500A 2017-07-12 2017-07-12 半導体装置 Pending JP2019021682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017136500A JP2019021682A (ja) 2017-07-12 2017-07-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017136500A JP2019021682A (ja) 2017-07-12 2017-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2019021682A true JP2019021682A (ja) 2019-02-07

Family

ID=65354486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017136500A Pending JP2019021682A (ja) 2017-07-12 2017-07-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2019021682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009856A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009856A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP6845758B2 (ja) 半導体装置
JP4499577B2 (ja) 半導体装置
JP5936679B2 (ja) 半導体装置
US8441117B2 (en) Semiconductor device
WO2016136457A1 (ja) パワーモジュール
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP6991846B2 (ja) 半導体装置およびその製造方法
JP6206494B2 (ja) 半導体装置
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2018081980A (ja) 半導体装置
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6448418B2 (ja) 電力用半導体装置
EP3584834A1 (en) Semiconductor device
JP2010287726A (ja) 半導体装置
JP2019021684A (ja) 半導体パッケージ
JP2019021682A (ja) 半導体装置
US11694948B2 (en) Semiconductor device and semiconductor module using same
JP6818636B2 (ja) パワー半導体モジュール
CN111354709B (zh) 半导体装置及其制造方法
US20150221621A1 (en) Semiconductor module
JP6797289B2 (ja) 電力変換装置
JP4861200B2 (ja) パワーモジュール
KR100244826B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171211