BE1023850B1 - Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan - Google Patents

Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan Download PDF

Info

Publication number
BE1023850B1
BE1023850B1 BE2016/5505A BE201605505A BE1023850B1 BE 1023850 B1 BE1023850 B1 BE 1023850B1 BE 2016/5505 A BE2016/5505 A BE 2016/5505A BE 201605505 A BE201605505 A BE 201605505A BE 1023850 B1 BE1023850 B1 BE 1023850B1
Authority
BE
Belgium
Prior art keywords
van
een
metal layer
substrate
het
Prior art date
Application number
BE2016/5505A
Other languages
English (en)
French (fr)
Inventor
Wim Degraeve
Original Assignee
C-Mac Electromag Bvba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C-Mac Electromag Bvba filed Critical C-Mac Electromag Bvba
Priority to BE2016/5505A priority Critical patent/BE1023850B1/nl
Priority to EP17178847.4A priority patent/EP3264869B1/en
Priority to US15/637,243 priority patent/US20180005956A1/en
Application granted granted Critical
Publication of BE1023850B1 publication Critical patent/BE1023850B1/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927—Machine readable code, e.g. bar code
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

De huidige uitvinding betreft een verbeterde elektronische schakeling, alsook een verbeterd substraat met elektronische schakelingen, met een identificatiepatroon. De uitvinding maakt het mogelijk om deze identificeerbaar te maken en onder meer de schakeling(en) op die manier terug te traceren doorheen het productieproces. Verder betreft de uitvinding een verbeterde productiewerkwijze voor schakelingen en substraten volgens de uitvinding.

Claims (18)

  1. CONCLUSIES
    1. Elektronische schakeling, bij voorkeur een direct gebonden koper (DBC) keramisch substraat schakeling voor gebruik in vermogenselektronica, omvattende: a. een substantieel vlakke, keramische drager; b. een metaal laag aan minstens één zijde, bij voorkeur aan beide zijden, van de keramische drager; waarbij minstens één metaal laag voorzien is van één of meerdere uithollingen in de metaal laag langsheen minstens één rand van de metaal laag, waarbij de uithollingen aangepast zijn voor het minstens gedeeltelijk reduceren van trekspanningen in de metaal laag; met als kenmerk dat de één of meerdere uithollingen een identificatiepatroon vormen, bij voorkeur waarbij het identificatiepatroon de elektronische schakeling onderscheidt van ten minste andere elektronische schakelingen in eenzelfde substraat als de elektronische schakeling.
  2. 2. Elektronische schakeling volgens de voorgaande conclusie 1, waarbij het identificatiepatroon van de elektronische schakeling een praktisch unieke identificator vormt voor de elektronische schakeling en waarbij deze praktisch unieke identificator de elektronische schakeling praktisch uniek kan onderscheiden van minstens 220, bij voorkeur 225, bij verdere voorkeur 230, andere elektronische schakelingen met eigen identificatiepatronen als praktisch unieke identificator.
  3. 3. Elektronische schakeling volgens één van de voorgaande conclusies 1 of 2, waarbij de uithollingen langsheen randen van de metaal laag voorzien zijn, bij voorkeur over één lijn per rand van de metaal laag waarbij de lijn per rand evenwijdig is met de randen van de metaal laag.
  4. 4. Elektronische schakeling volgens één van de voorgaande conclusies 1 tot en met 3, waarbij langsheen de randen van de metaal laag een veelheid aan identificatieposities liggen, en waarbij het identificatiepatroon gedefinieerd is door het al of niet bezet zijn van de identificatieposities met een uitholling, bij voorkeur waarbij de opeenvolgende identificatieposities een tussenliggende afstand hebben omvat tussen 200 pm en 2000 pm.
  5. 5. Elektronische schakeling volgens de voorgaande conclusie 4, waarbij minstens 25%, bij voorkeur minstens 50%, van de identificatieposities bezet is met een uitholling, bij verdere voorkeur waarbij minstens 33% van de identificatieposities langsheen elke rand afzonderlijk bezet is met een uitholling, en waarbij het identificatiepatroon door het al of niet bezet zijn van de identificatieposities met de uithollingen een binaire representatie heeft.
  6. 6. Elektronische schakeling volgens één van de voorgaande conclusies 1 tot en met 5, waarbij de metaal laag ter hoogte van de uithollingen een volumereductie tussen 10% en 100% heeft ten opzichte van de metaal laag zonder uithollingen, bij voorkeur zodanig dat de uithollingen een diepte hebben van minstens 50 pm ten opzichte van het omliggende vlak van de metaal laag en een straal hebben van gemiddeld minstens 100 pm.
  7. 7. Elektronische schakeling volgens één van de voorgaande conclusies 1 tot en met 6, waarbij langsheen minstens één rand van de metaal laag twee of meerdere parallelle rijen uithollingen voorzien zijn voor het vormen van het identificatiepatroon.
  8. 8. Substraat, bij voorkeur voor gebruik in vermogenselektronica, omvattende: a. een substantieel vlakke, keramische drager omvattende minstens twee afzonderlijke elektronische schakelingen verbonden langs een verzwakte breuklijn; b. een metaal laag op de afzonderlijke elektronische schakelingen aan minstens één zijde, bij voorkeur aan beide zijden, van de keramische drager, waarbij de metaal laag van de afzonderlijke elektronische schakelingen van elkaar gescheiden zijn langsheen de breuklijnen; waarbij één metaal laag van minstens één, bij voorkeur elk, van de elektronische schakelingen van het substraat, voorzien is van één of meerdere uithollingen in de metaal laag langsheen minstens één rand van de metaal laag, waarbij de uithollingen aangepast zijn voor het minstens gedeeltelijk reduceren van trekspanningen in de metaal laag; met als kenmerk dat de één of meerdere uithollingen per elektronische schakeling een identificatiepatroon vormen, waarbij het identificatiepatroon de elektronische schakeling uniek onderscheidt van ten minste de andere elektronische schakelingen van het substraat.
  9. 9. Substraat volgens de voorgaande conclusie 8, waarbij het substraat voorzien is van een substraatidentificatie voor het praktisch uniek identificeren van het substraat, bij voorkeur een ééndimensionale of tweedimensionale barcode.
  10. 10. Substraat volgens één van de voorgaande conclusies 8 of 9, waarbij het identificatiepatroon van elke elektronische schakeling een praktisch unieke identificator vormt voor de elektronische schakeling en waarbij deze praktisch unieke identificator de elektronische schakeling praktisch uniek kan onderscheiden van minstens 220, bij voorkeur 225, bij verdere voorkeur 230, andere elektronische schakelingen met het identificatiepatroon als praktisch unieke identificator.
  11. 11. Substraat volgens één van de voorgaande conclusies 8 tot en met 10, waarbij voor elke elektronische schakeling de uithollingen langsheen randen van de metaal laag voorzien zijn, bij voorkeur over één lijn per rand van de metaal laag waarbij de lijn per rand evenwijdig is met de randen van de metaal laag.
  12. 12. Substraat volgens één van de voorgaande conclusies 8 tot en met 11, waarbij voor elke elektronische schakeling langsheen de randen van de metaal laag een veelheid aan identificatieposities liggen, en waarbij het identificatiepatroon gedefinieerd is door het al of niet bezet zijn van de identificatieposities met een uitholling, bij voorkeur waarbij de opeenvolgende identificatieposities een tussenliggende afstand hebben omvat tussen 200 pm en 2000 pm.
  13. 13. Substraat volgens één van de voorgaande conclusies 8 tot en met 12, waarbij voor elke elektronische schakeling minstens 25%, bij voorkeur minstens 50%, van de identificatieposities bezet is met een uitholling, bij verdere voorkeur waarbij minstens 33% van de identificatieposities langsheen elke rand afzonderlijk bezet is met een uitholling, en waarbij het identificatiepatroon door het al of niet bezet zijn van de identificatieposities met de uithollingen een binaire representatie heeft.
  14. 14. Substraat volgens één van de voorgaande conclusies 8 tot en met 13, waarbij het substraat een direct gebonden koper (DBC) keramisch substraat is.
  15. 15. Substraat volgens één van de voorgaande conclusies 8 tot en met 14, waarbij de metaal laag ter hoogte van de uithollingen een volumereductie tussen 10% en 100% heeft ten opzichte van de metaal laag zonder uithollingen, bij voorkeur zodanig dat de uithollingen een diepte hebben van minstens 50 pm ten opzichte van het omliggende vlak van de metaal laag en een diameter hebben omvat tussen 350 pm en 150 pm, bij voorkeur gemiddeld tussen 500 pm en 600 pm.
  16. 16. Substraat volgens één van de voorgaande conclusies 8 tot en met 15, waarbij de elektronische schakelingen van het substraat allen een elektronische schakeling zijn volgens één van de voorgaande conclusies 1 tot en met 7.
  17. 17. Werkwijze voor het aanbrengen van spanningsreducerende identificatiepatronen op een metaal laag van een substraat, waarbij het substraat een veelheid aan elektronische schakelingen omvat, omvattende volgende stappen: a. het voorzien van het substraat, waarbij het de elektronische schakelingen aan minstens één zijde van een keramische vlakke drager een metaal laag omvatten; b. het aanbrengen van één of meerdere uithollingen in de metaal laag langsheen minstens één rand van de metaal laag, waarbij de uithollingen aangepast zijn voor het minstens gedeeltelijk reduceren van trekspanningen in de metaal laag; met als kenmerk dat de één of meerdere uithollingen in een identificatiepatroon aangebracht worden, waarbij het identificatiepatroon de elektronische schakeling minstens uniek onderscheidt van de andere elektronische schakelingen van het substraat; c. het koppelen van de elektronische schakelingen aan het aangebrachte identificatiepatroon in een centrale server.
  18. 18. Werkwijze voor het verbeterd produceren van substraten met een veelheid van elektronische schakelingen, waarbij de schakelingen een metaal laag omvatten aan minstens één zijde van een keramische vlakke drager: a. het produceren van het substraat langsheen een productielijn met één of meerdere productieapparaten, waarbij het substraat geproduceerd wordt met één of meerdere grondstoffen uit identificeerbare batches van de één of meerdere grondstoffen; b. het aanbrengen van een spanningsreducerend identificatiepatroon op een metaal laag van het substraat volgens de werkwijze van de voorgaande conclusie 17; c. het gecentraliseerd opslaan van informatie omtrent de productielijn en/of de productieapparaten en/of de identificeerbare batch van de grondstoffen, die gebruikt zijn in de stap van het produceren van het substraat.
BE2016/5505A 2016-06-29 2016-06-29 Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan BE1023850B1 (nl)

Priority Applications (3)

Application Number Priority Date Filing Date Title
BE2016/5505A BE1023850B1 (nl) 2016-06-29 2016-06-29 Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan
EP17178847.4A EP3264869B1 (en) 2016-06-29 2017-06-29 Substrate with identification pattern for separate electronic circuits and method for producing thereof
US15/637,243 US20180005956A1 (en) 2016-06-29 2017-06-29 Electronic Circuit and Substrate with Identification Pattern for Separate Electronic Circuits and Method for Producing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE2016/5505A BE1023850B1 (nl) 2016-06-29 2016-06-29 Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan

Publications (1)

Publication Number Publication Date
BE1023850B1 true BE1023850B1 (nl) 2017-08-14

Family

ID=56511290

Family Applications (1)

Application Number Title Priority Date Filing Date
BE2016/5505A BE1023850B1 (nl) 2016-06-29 2016-06-29 Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan

Country Status (3)

Country Link
US (1) US20180005956A1 (nl)
EP (1) EP3264869B1 (nl)
BE (1) BE1023850B1 (nl)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019001086T5 (de) * 2018-03-01 2020-11-12 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE112019002922T5 (de) 2019-01-16 2021-03-04 Fuji Electric Co., Ltd. Halbleitervorrichtung
JPWO2020241697A1 (nl) * 2019-05-31 2020-12-03

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947335A (en) * 1988-09-12 1990-08-07 At&T Bell Laboratories Identification of workpiece information
JP3192911B2 (ja) * 1995-03-30 2001-07-30 株式会社東芝 セラミックス回路基板
FR2859870A1 (fr) * 2003-09-12 2005-03-18 Framatome Connectors Int Connecteur electrique et procede de marquage
US20060223228A1 (en) * 2005-03-29 2006-10-05 Hon Hai Precision Industry Co., Ltd. Ceramic substrate and method of breaking same
US20140217581A1 (en) * 2011-10-31 2014-08-07 Murata Manufacturing Co., Ltd. Electronic component, mother substrate, and electronic component manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JPH09320911A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
US7134599B2 (en) * 2004-06-09 2006-11-14 Inventec Appliances Corp. Circuit board inspection apparatus
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
US9520364B2 (en) * 2014-08-26 2016-12-13 Deca Technologies Inc. Front side package-level serialization for packages comprising unique identifiers
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947335A (en) * 1988-09-12 1990-08-07 At&T Bell Laboratories Identification of workpiece information
JP3192911B2 (ja) * 1995-03-30 2001-07-30 株式会社東芝 セラミックス回路基板
FR2859870A1 (fr) * 2003-09-12 2005-03-18 Framatome Connectors Int Connecteur electrique et procede de marquage
US20060223228A1 (en) * 2005-03-29 2006-10-05 Hon Hai Precision Industry Co., Ltd. Ceramic substrate and method of breaking same
US20140217581A1 (en) * 2011-10-31 2014-08-07 Murata Manufacturing Co., Ltd. Electronic component, mother substrate, and electronic component manufacturing method

Also Published As

Publication number Publication date
US20180005956A1 (en) 2018-01-04
EP3264869A1 (en) 2018-01-03
EP3264869C0 (en) 2023-06-07
EP3264869B1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
BE1023850B1 (nl) Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan
Morrison et al. An anatomic substrate for visual disconnection in Alzheimer's disease.
Armitage Development of a classification system for periodontal diseases and conditions.
Lund Anatomical organization of macaque monkey striate visual cortex.
CN100388417C (zh) 半导体器件的生产管理方法及半导体衬底
DE602004011153D1 (de) Eine Vorrichtung, System und Verfahren für die Verarbeitung von statistischen Verkehrsinformationen
BR0307127A (pt) Sistema de indústria de viagem integrado, método para prover uma solução de indústria de viagem integrada, sistema para facilitar uma solução de indústria de viagem integrada, métodos para processar um pedido de viagem tendo informação de viagem, para identificar um viajante em um pedido de viagem, para planejar uma viagem para um viajante, e para rotear um pedido de viagem para uma viagem, e, produto de programa de computador
ATE451679T1 (de) Bereitstellung von verkehrsinformationen in bezug auf die vorhersage der geschwindigkeit auf einer verbindung und verwendung dieser
CN110690176B (zh) 目标晶粒的区分方法及封装芯片的失效分析方法
US20070138252A1 (en) Chip information character set generation system and method of marking a chip with a chip information character set
FR2892842B1 (fr) Procede de fabrication d'une pluralite de cartes a microcircuit
Sills Why might ovarian rejuvenation fail? Decision analysis of variables impacting reproductive response after autologous platelet-rich plasma.
Kang et al. Outcomes following cervical disc arthroplasty in an active duty military population.
NL8201513A (nl) Werkwijze voor de vervaardiging van kunststofhouders met ingebouwde warmte-afvoeren voor geintegreerde schakelingen (i.c.'s) alsmede matrijs en warmte-afvoercombinatie voor toepassing bij deze werkwijze.
WO2015057358A1 (en) Systems and methods for lowering the cost of health care
Kor-Anantakul et al. Prenatal diagnosis of thalassemia in Songklanagarind Hospital in southern Thailand.
CN107784458A (zh) 一种服务质量管理系统和方法
Basse et al. Prognosis of stroke in department of neurology of Dakar
JP2007157083A (ja) 識別票
Runzhi et al. Prediction method of fragrant pear weight based on Kinect camera
TW200503881A (en) Material separation to form segmented product
Sharma Thermally controlled fluidic self-assembly
Taha Comparison of reported and confirmed malaria during pregnancy: findings from hospital and community studies in Sudan.
Jamil et al. Local Fractional Strong Metric Dimension of Certain Complex Networks
NL2031798B1 (nl) Werkwijze en inrichting voor het nabewerken van behuisde geïntegreerde circuits

Legal Events

Date Code Title Description
FG Patent granted

Effective date: 20170814