DE112019002922T5 - Halbleitervorrichtung - Google Patents

Abstract

Um die auf ein Substrat ausgeübte Spannung abzubauen, während ein Anordnungsbereich für einen Halbleiterchip sichergestellt wird.
Wenn eine Halbleitervorrichtung (1) von der Seite betrachtet wird, befindet sich eine erste Randfläche (3b1) eines leitfähigen Musters (3b) in einer horizontalen Richtung entlang einer Hauptoberfläche des keramischen Schaltungssubstrats (3) in einem ersten Abstand (d1) entfernt von einer zweiten Randfläche (3c1) einer Metallplatte (3c) im Innern eines keramischen Schaltungssubstrats (3). Zusätzlich befindet sich eine dritte Randfläche (2a1) des Halbleiterchips (2) in der horizontalen Richtung in einem zweiten Abstand (d2) entfernt von der zweiten Randfläche (3c1) im Innern des keramischen Schaltungssubstrats (3). Ferner sind mehrere Vertiefungen innerhalb eines vorgegebenen Bereichs ausgebildet, der sich in der horizontalen Richtung weg von der ersten Randfläche (3b1) im Innern des keramischen Schaltungssubstrats (3) befindet.

Description

• Technisches Gebiet
• Die hier offenbarten Ausführungsformen beziehen sich auf eine Halbleitervorrichtung.
• Technischer Hintergrund
• Halbleitervorrichtungen enthalten Halbleiterchips, z. B. Bipolartransistoren mit isoliertem Gate (IGBTs), Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (Leistungs-MOSFETs) usw. Derartige Halbleitervorrichtungen werden z. B. als Leistungsumsetzer verwendet. Die Halbleitervorrichtungen enthalten die oben erwähnten Halbleiterchips und ein keramisches Schaltungssubstrat. Das keramische Schaltungssubstrat enthält eine Isolierplatte, mehrere leitfähige Muster, die auf der Vorderfläche der Isolierplatte ausgebildet sind und auf denen die Halbleiterchips angebracht sind, und eine Metallplatte, die auf der Rückfläche der Isolierplatte ausgebildet ist. Ferner ist auf der Rückfläche des keramischen Schaltungssubstrats eine wärmeabstrahlende Einheit, wie z. B. ein Kühlkörper, installiert.
• In den letzten Jahren wurden keramische Schaltungssubstrate bei einem Bestreben, die Halbleitervorrichtungen zu miniaturisieren, manchmal verkleinert. Die Anordnungsbereiche auf den keramischen Schaltungssubstraten, wo die Halbleiterchips angebracht sind, müssen jedoch aufrechterhalten werden. Um Halbleitervorrichtungen mit den gewünschten Funktionen zu schaffen, werden zusätzlich die Anordnungsflächen der Halbleiterchips auf den keramischen Schaltungssubstraten manchmal vergrößert, ohne die keramischen Schaltungssubstrate zu vergrößern. Deshalb muss in jedem Fall der Abstand zwischen der Randfläche jedes leitfähigen Musters und der Randfläche der Isolierplatte (Abstand von Rand zu Rand) verringert werden.
• Beim Herstellen einer Halbleitervorrichtung werden Halbleiterchips über ein Lötmittel auf einem keramischen Schaltungssubstrat angebracht, das über ein Lötmittel auf einer Kühlerplatte angebracht ist. Dann werden sie erwärmt und anschließend gekühlt. Hiermit werden die Halbleiterchips, das keramische Schaltungssubstrat und die Kühlerplatte durch das Lötmittel zusammengehalten. Die Halbleitervorrichtung erfährt Temperaturänderungen, die ihrem eigenen Betrieb zugeordnet sind. Die Halbleitervorrichtung ist außerdem Temperaturänderungen in der äußeren Umgebung unterworfen. Deshalb wird das keramische Schaltungssubstrat aufgrund dessen, dass die Isolierplatte bezüglich der leitfähigen Muster und der Metallplatte einen anderen Wärmeausdehnungskoeffizienten aufweist, einer thermischen Spannung ausgesetzt. Dies verursacht Risse in der Isolierplatte, wobei folglich die Zuverlässigkeit der Halbleitervorrichtung verringert wird. Im Hinblick auf dieses Problem sind in der Rückfläche der Metallplatte im keramischen Schaltungssubstrat Vertiefungen (Senkungen) ausgebildet, um die auf das keramische Schaltungssubstrat ausgeübte thermische Spannung abzubauen (siehe z. B. die Patentliteratur 1).
• Liste der Entgegenhaltungen
• Patentliteratur
• PTL1: Beschreibung des U.S.-Patents Nr. 5527620
• Zusammenfassung der Erfindung
• Technisches Problem
• Es können jedoch abhängig davon, wo sich auf der Rückfläche der Metallplatte im keramischen Schaltungssubstrat die Vertiefungen befinden, Risse in der Isolierplatte auftreten. Die Vertiefungen müssen deshalb an geeigneten Positionen in der Rückfläche der Metallplatte ausgebildet sein, während der Abstand von Rand zu Rand zwischen der Randfläche der Isolierplatte und der jedes leitfähigen Musters verringert wird.
• Im Hinblick auf die oben beschriebenen Probleme ist es eine Aufgabe der Ausführungsformen, eine Halbleitervorrichtung zu schaffen, die die auf das Substrat ausgeübte Spannung abbauen kann, während der Anordnungsbereich für die Halbleiterchips sichergestellt wird.
• Lösung des Problems
• Gemäß einem Aspekt wird eine Halbleitervorrichtung geschaffen, die einen Halbleiterchip; und ein Substrat enthält, das so konfiguriert ist, dass es ein leitfähiges Muster mit einer Dicke T2, auf dessen Vorderfläche der Halbleiterchip angebracht ist, eine Isolierplatte mit einer Dicke T1, die auf einer Rückfläche des leitfähigen Musters positioniert ist, und eine Metallplatte mit einer Dicke T3, die auf einer Rückfläche der Isolierplatte positioniert ist und mehrere Senkungen aufweist, die in einer Rückfläche von ihr ausgebildet sind, enthält, wobei sich in einer Seitenansicht eine erste Randfläche des leitfähigen Musters in einer horizontalen Richtung entlang einer Hauptoberfläche des Substrats in einem ersten Abstand entfernt von einer zweiten Randfläche der Metallplatte im Innern des Substrats befindet, sich eine dritte Randfläche des Halbleiterchips in der horizontalen Richtung in einem zweiten Abstand entfernt von der zweiten Randfläche im Innern des Substrats befindet und sich die mehreren Senkungen innerhalb wenigstens eines der Bereiche des Senkungsbildungsabstands, gemessen in der horizontalen Richtung von der ersten Randfläche nach innen, befinden, wobei die Bereiche des Senkungsbildungsabstands definiert sind durch: 0 < der Senkungsbildungsabstand ≤ 0,9 T1²/der erste Abstand, und (1,1 ×T1²/der erste Abstand) ≤ der Senkungsbildungsabstand < der zweite Abstand.
• Vorteilhafte Wirkungen der Erfindung
• Gemäß einem Aspekt ist es möglich, die auf das Substrat ausgeübte Spannung abzubauen, während der Anordnungsbereich für die Halbleiterchips sichergestellt wird, wobei folglich die Zuverlässigkeit der Halbleitervorrichtung verbessert wird.
• Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung ihrer veranschaulichenden Ausführungsformen offensichtlich, die im Zusammenhang mit den beigefügten Zeichnungen gelesen werden soll.
• Figurenliste
• 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
• 2 ist eine Draufsicht eines keramischen Schaltungssubstrats, das in der Halbleitervorrichtung gemäß der ersten Ausführungsform enthalten ist;
• 3 ist ein erster Teil der Zeichnungen, die einen Riss veranschaulichen, der in dem keramischen Schaltungssubstrat verursacht wird, das in der Halbleitervorrichtung der ersten Ausführungsform enthalten ist;
• 4 ist ein zweiter Teil der Zeichnungen, die einen Riss veranschaulichen, der in dem keramischen Schaltungssubstrat verursacht wird, das in der Halbleitervorrichtung der ersten Ausführungsform enthalten ist;
• 5 ist eine graphische Darstellung, die eine Beziehung zwischen der Spannung und dem Abstand von Rand zu Rand darstellt;
• 6 enthält graphische Darstellungen, die die Vertiefungen veranschaulichen, die in einer Metallplatte des keramischen Schaltungssubstrats ausgebildet sind, das in der Halbleitervorrichtung der ersten Ausführungsform enthalten ist; und
• 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
• Beschreibung der Ausführungsformen
• Im Folgenden werden mehrere Ausführungsformen bezüglich der beigefügten Zeichnungen beschrieben.
• Erste Ausführungsform
• Unter Bezugnahme auf die 1 und 2 wird eine Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. 1 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform. 2 ist eine Draufsicht eines keramischen Schaltungssubstrats, das in der Halbleitervorrichtung gemäß der ersten Ausführungsform enthalten ist. Es wird angegeben, dass 2 eine Querschnittsansicht einer Halbleitervorrichtung 1 (die die Rückfläche eines keramischen Schaltungssubstrats 3 darstellt) entlang der strichpunktierten Linie Y-Y nach 1 ist. Deshalb ist, was ein leitfähiges Muster 3b betrifft, eine Installationsposition desselben durch eine gestrichelte Linie dargestellt. In der ersten Ausführungsform bezieht sich der Begriff „Vorderfläche“ auf eine nach oben gewandte Oberfläche in der Halbleitervorrichtung 1 nach 1. Im Fall des keramischen Schaltungssubstrats 3 ist z. B. eine Oberfläche, auf der ein Halbleiterchip 2 angebracht ist, dessen Vorderfläche. Der Begriff „Rückfläche“ bezieht sich auf eine nach unten gewandte Oberfläche in der Halbleitervorrichtung 1 nach 1. Im Fall des keramischen Schaltungssubstrats 3 ist z. B. eine Oberfläche, auf die eine Kühlerplatte 4 geklebt ist, seine Rückfläche. Die Begriffe „Vorderfläche“ und „Rückfläche“ weisen außerdem in den anderen Zeichnungen als 1 die gleichen Orientierungsbeziehungen auf. 2 stellt z. B. die Rückfläche des keramischen Schaltungssubstrats 3 dar.
• Die Halbleitervorrichtung 1 enthält den Halbleiterchip 2, das keramische Schaltungssubstrat 3, auf dem der Halbleiterchip 2 angebracht ist, und die Kühlerplatte 4 mit dem darauf angebrachten keramischen Schaltungssubstrat 3. Auf der Rückfläche des keramischen Schaltungssubstrats 3 sind Vertiefungen 3c2 ausgebildet, die Senkungen sind. Der Halbleiterchip 2 und das keramische Schaltungssubstrat 3 sind über ein Verbindungselement, wie z. B. ein Lötmittel 5a, miteinander verbunden. Zusätzlich sind das keramische Schaltungssubstrat 3 und die Kühlerplatte 4 über ein Verbindungselement, wie z. B. ein Lötmittel 5b, miteinander verbunden. Es wird angegeben, dass der Halbleiterchip 2 auf dem keramischen Schaltungssubstrat 3 gemäß den gewünschten Funktion mehrfach vorgesehen sein kann. Ähnlich kann das keramische Schaltungssubstrat 3 mit den mehreren Halbleiterchips 2, die gemäß den gewünschten Funktionen installiert sind, außerdem mehrfach auf der Kühlerplatte 4 vorgesehen sein. Es wird jedoch angegeben, dass das Folgende ein Beispiel beschreibt, bei dem ein Satz aus dem Halbleiterchip 2 und dem keramischen Schaltungssubstrat 3 auf der einzelnen Kühlerplatte 4 vorgesehen ist. Zusätzlich kann die Halbleitervorrichtung 1 in einem Gehäuse untergebracht sein, das mit einem externen Verbindungsanschluss versehen ist, wobei dann ein Versiegelungsharz verwendet werden kann, um das Innere des Gehäuses abzudichten, obwohl hier keine Veranschaulichung angegeben ist. In diesem Fall ist der (nicht veranschaulichte) externe Verbindungsanschluss unter Verwendung eines Drahtes oder Leitungsrahmens geeignet mit dem Halbleiterchip 2 und dem keramischen Schaltungssubstrat 3 elektrisch verbunden.
• Der Halbleiterchip 2 kann ein Leistungshalbleiterchip sein. Der Halbleiterchip 2 enthält z. B. ein Schaltelement, wie z. B. einen IGBT oder einen Leistungs-MOSFET. Dieser Halbleiterchip 2 enthält z. B. eine Eingangselektrode (eine Drain- oder Kollektorelektrode) auf der Rückfläche als eine Hauptelektrode und eine Steuerelektrode (eine Gate-Elektrode) und als eine Hauptelektrode eine Ausgangselektrode (eine Source- oder Emitterelektrode) auf der Vorderfläche. Die Rückfläche des oben erwähnten Halbleiterchips 2 ist durch das Lötmittel 5a mit dem leitfähigen Muster 3b verbunden. Der Halbleiterchip 2 kann eine Diode, wie z. B. eine Schottky-Diode (SBD) oder eine Freilaufdiode (FWD), enthalten. In diesem Fall enthält der Halbleiterchip 2 eine Ausgangselektrode (Kathodenelektrode) auf seiner Rückfläche als eine Hauptelektrode und eine Eingangselektrode (Anodenelektrode) auf seiner Vorderfläche als eine Hauptelektrode. Der Halbleiterchip 2 kann ein rückwärts leitender IGBT (RC-IGBT) sein, der einen IGBT und eine FWD in einem Chip integriert. Der Halbleiterchip 2 weist auf seiner Seite eine dritte Randfläche 2a1 auf. Die dritte Randfläche 2a1 ist entlang einer Hauptfläche des keramischen Schaltungssubstrats 3 in einer horizontalen Richtung nach außen den Vertiefungen 3c2 zugewandt. Ferner ist die dritte Randfläche 2a1 eine Randfläche des Halbleiterchips 2, die sich am nächsten bei den Vertiefungen 3c2 befindet. In dem Fall, in dem mehrere Halbleiterchips 2 auf dem keramischen Schaltungssubstrat 3 vorgesehen sind, ist die dritte Randfläche 2a1 eine Randfläche, die sich am nächsten bei der Vertiefung 3c2 befindet, unter den Randflächen der mehreren Halbleiterchips 2.
• Das keramische Schaltungssubstrat 3 enthält eine Isolierplatte 3a, das auf der Vorderfläche der Isolierplatte 3a ausgebildete leitfähige Muster 3b und eine auf der Rückfläche der Isolierplatte 3a ausgebildete Metallplatte 3c. Was das leitfähige Muster 3b betrifft, sind dessen Form und Anzahl nur ein Beispiel. Die Isolierplatte 3a besteht aus einer Keramik mit einer hohen Wärmeleitfähigkeit, wie z. B. Aluminiumoxid, Aluminiumnitrid oder Siliciumnitrid, die die Wärme gut leiten. Die Isolierplatte 3a weist eine Dicke T1 auf. Das leitfähige Muster 3b besteht aus einem Metall mit einer ausgezeichneten elektrischen Leitfähigkeit, wie z. B. Kupfer oder eine Kupferlegierung. Das leitfähige Muster 3b weist eine erste Randfläche 3b1 auf seiner Seite auf. Die erste Randfläche 3b1 weist eine Dicke T2 auf. Die erste Randfläche 3b1 ist in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 nach außen gewandt und befindet sich außerhalb der Vertiefungen 3c2. Die Metallplatte 3c besteht aus einem Metall mit einer ausgezeichneten Wärmeleitfähigkeit, wie z. B. Aluminium, Eisen, Silber, Kupfer oder einer Legierung, die aus wenigstens einem von diesen ausgebildet ist. Die Metallplatte 3c weist auf ihrer Seite eine zweite Randfläche 3c1 auf. Die zweite Randfläche 3c1 weist eine Dicke T3 auf. Die zweite Randfläche 3c1 ist in einer horizontalen Richtung entlang der Hauptoberfläche des Keramikschaltungssubstrats 3 nach außen gewandt und befindet sich außerhalb der ersten Randfläche 3b1. Da das keramische Schaltungssubstrat 3 konfiguriert ist, wie oben beschrieben worden ist, kann z. B. ein Substrat mit direkter Kupferbindung (DCB-Substrat) oder ein Substrat mit aktivem hartgelöteten Metall (AMB-Substrat) verwendet werden. Es wird angegeben, dass sich die Dicken T1, T2 und T3 der Isolierplatte 3a, des leitfähigen Musters 3b und der Metallplatte 3c vorzugsweise im Bereich von 0,05 mm bis einschließlich 2,00 mm und bevorzugter im Bereich von 0,10 mm bis einschließlich 0,65 mm befinden.
• Auf der Rückfläche der Metallplatte 3c in dem keramischen Schaltungssubstrat 3 sind die Vertiefungen 3c2 ausgebildet, die Senkungen sind. Die Vertiefungen 3c2 sind in einer Anordnung entlang dem äußeren Umfang der Rückfläche der Metallplatte 3c ausgerichtet, wie in 2 veranschaulicht ist. Die Ausbildungsorte und die Anzahl der Vertiefungen 3c2 und die Anzahl der Anordnungen, die in den 1 und 2 veranschaulicht sind, sind nur ein Beispiel. Die Vertiefungen 3c2 können z. B. entlang einem Abschnitt des äußeren Umfangs ausgebildet sein. Die Vertiefungen 3c2 können auf mehrere Linien, z. B. zwei oder drei Linien, ausgerichtet sein. Wie in den 1 und 2 veranschaulicht ist, kann jede der Vertiefungen 3c2 in einer Querschnittsansicht eine Kreisbogenform und in einer Draufsicht eine Kreisform aufweisen. Die einzelnen Vertiefungen 3c2 können vorzugsweise eine Kugelkappenform oder eine Kugelstumpfform aufweisen. Dies ermöglicht, dass die Vertiefungen 3c2 leicht mit dem Lötmittel 5b gefüllt werden, wobei folglich die Vertiefungen 3c2 weniger wahrscheinlich Hohlräume enthalten. Zusätzlich gehen die Vertiefungen 3c2 nicht durch die Metallplatte 3c, so dass die Innenfläche jeder Vertiefung 3c2 aus der Metallplatte 3c ausgebildet ist. Dies erhöht die Benetzbarkeit des Lötmittels 5b in den Vertiefungen 3c2 und fördert ferner, dass die Vertiefungen 3c2 mit dem Lötmittel 5b gefüllt werden. Diese Vertiefungen 3c2 werden durch chemisches oder physikalisches Ätzen vorgegebener Orte auf der Rückfläche der Metallplatte 3c gebildet. Es wird hier angegeben, dass das Ätzen so angewendet wird, dass die Vertiefungen 3c2 der ersten Ausführungsform die Metallplatte 3c nicht durchdringen. Zusätzlich werden die Vertiefungen 3c2 gebildet, wobei die Eckbereiche 3c3 des leitfähigen Musters 3b und der Metallplatte 3c vermieden werden. Wie in 2 veranschaulicht ist, ist jeder Eckbereich 3c3 ein Bereich um die Ecken, was durch den gestrichelten Kreis angegeben ist. Es ist z. B. bevorzugt, dass die Vertiefungen 3c2 gebildet werden, wobei jeder Schnittpunkt 3c4 vermieden wird, an dem eine Linie der mehreren Vertiefungen 3c2 auf eine weitere Linie trifft.
• Das keramische Schaltungssubstrat 3 ist über das Lötmittel 5b mit der Kühlerplatte 4 verbunden. Hiermit leitet das keramische Schaltungssubstrat 3 die im Halbleiterchip 2 erzeugte Wärme durch das leitfähige Muster 3b, die Isolierplatte 3a und die Metallplatte 3c zu der im unteren Teil der 1 dargestellten Kühlerplatte 4, um dadurch die Wärme abzuleiten. Die Vertiefungen 3c2 sind vorzugsweise mit dem Lötmittel 5b gefüllt und bevorzugter vollständig ohne Hohlräume mit dem Lötmittel 5b gefüllt. Die Vertiefungen 3c2, die mit dem Lötmittel 5b gefüllt sind, schwächen die durch die thermische Spannung verursachte Verformung des keramischen Schaltungssubstrats 3 ab. Im Ergebnis treten in der Isolierplatte 3a Risse weniger wahrscheinlich auf. Zusätzlich wird die Wärmeableitung verbessert. Es wird angegeben, dass das Lötmittel 5b ein Beispiel eines Verbindungselements ist und stattdessen ein Sintermetall oder ein Klebstoffmaterial verwendet werden kann.
• In dem oben beschriebenen keramischen Schaltungssubstrat 3 befindet sich die erste Randfläche 3b1 des leitfähigen Musters 3b in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem ersten Abstand (d1) entfernt von der zweiten Randfläche 3c1 der Metallplatte 3c im Innern des keramischen Schaltungssubstrats 3. Mit anderen Worten, der erste Abstand (d1) ist ein Abstand von Rand zu Rand zwischen der ersten Randfläche 3b1 des leitfähigen Musters 3b und der zweiten Randfläche 3c1 der Metallplatte 3c. In diesem Fall beträgt der erste Abstand (d1) mehr als 0 mm, aber 0,60 mm oder weniger, und bevorzugter mehr als 0 mm, aber 0,30 mm oder weniger. Die dritte Randfläche 2a1 des Halbleiterchips 2 befindet sich in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem zweiten Abstand (d2) entfernt von der zweiten Randfläche 3c1 der Metallplatte 3c im Innern des keramischen Schaltungssubstrats 3. Zusätzlich befindet sich die dritte Randfläche 2a1 des Halbleiterchips 2 in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem vierten Abstand (d4) entfernt von der ersten Randfläche 3b1 des leitfähigen Musters 3b im Inneren des keramischen Schaltungssubstrats 3.
• Als Nächstes wird der Ort beschrieben, wo jede Vertiefung 3c2 ausgebildet ist. Es wird angegeben, dass sich der Ort, wo jede Vertiefung 3c2 ausgebildet ist, auf eine Stelle bezieht, die die gesamte Vertiefung 3c2 umfasst. Im Fall der in 1 dargestellten Vertiefung 3c2 erstreckt sich der Ort, wo die Vertiefung 3c2 ausgebildet ist, z. B. vom linken Rand der Vertiefung 3c2, wo die Senkung in der Oberfläche der Metallplatte 3c beginnt, bis zum rechten Rand, wo die Senkung endet. Jede Vertiefung 3c2 befindet sich in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem Abstand von der ersten Randfläche 3b1 des leitfähigen Musters 3b im Inneren des keramischen Schaltungssubstrats 3. Zusätzlich befindet sich die Vertiefung 3c2 von der dritten Randfläche 2a1 des Halbleiterchips 2 in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 außerhalb des keramischen Schaltungssubstrats 3. Das heißt, die Vertiefung 3c2 befindet sich zwischen der ersten Randfläche 3b1 des leitfähigen Musters 3b und der dritten Randfläche 2a1 des Halbleiterchips 2. Zusätzlich zu den oben erwähnten Positionsbeziehungen, die sichergestellt sind, ist die Vertiefung 3c2 in einem Bereich des durch den Ausdruck (1) im Folgenden definierten Senkungsbildungsabstands ausgebildet. T1 ist die Dicke der Isolierplatte 3a, der erste Abstand (d1) ist der Abstand von Rand zu Rand zwischen der ersten Randfläche 3b1 des leitfähige Musters 3b und der zweiten Randfläche 3c1 der Metallplatte 3c und der zweite Abstand (d2) ist der Abstand von Rand zu Rand zwischen der dritten Randfläche 2a1 des Halbleiterchips 2 und der zweiten Randfläche 3c1 der Metallplatte 3c. Es wird angegeben, dass die Ausdrücke für diese Variable später beschrieben werden.
• Der Senkungsbildungsabstand von der ersten Randfläche 3b1 des leitfähigen Musters 3b fällt in wenigstens einen der folgenden Bereiche: $$\begin{array}{l}0<\text{Senkungsbildungsabstand}\le \mathrm{0,9}\times {\text{T1}}^{\text{2}}\text{/erster Abstand }\left(\text{d1}\right)\text{, und}\\ \left(\mathrm{1,1}\times {\text{T1}}^{\text{2}}\text{/erster Abstand }\left(\text{d1}\right)\right)\le \text{Senkungsbildungsabstand}<\text{zweiter}\\ \text{Abstand }\left(\text{d2}\right)\end{array}$$

  
• Die Kühlerplatte 4 besteht aus einem Material mit einer ausgezeichneten Wärmeleitfähigkeit, wie z. B. Aluminium, Eisen, Silber, Kupfer oder einer Legierung, die aus wenigstens einem von diesen ausgebildet ist. Um eine verbesserte Korrosionsbeständigkeit bereitzustellen, kann z. B. eine Nickelplattierung oder dergleichen aufgebracht werden, um die Oberfläche der Kühlerplatte 4 zu beschichten. Spezifisch kann außer Nickel eine Nickel-Phosphor-Legierung oder eine Nickel-Bor-Legierung verwendet werden. Es wird angegeben, dass ein (nicht veranschaulichter) Kühler auf der Rückfläche der Kühlerplatte 4 vorgesehen sein kann, um die Wärmeableitung zu verbessern. Als der Kühler kann z. B. eine Rippe, ein Kühlkörper mit mehreren Rippen oder ein Wasserkühlsystem verwendet werden. Zusätzlich kann die Kühlerplatte 4 mit einem derartigen Kühler einteilig ausgebildet sein. In diesem Fall besteht die Kühlerplatte 4 aus einem Material mit einer ausgezeichneten Wärmeleitfähigkeit, wie z. B. Aluminium, Eisen, Silber, Kupfer oder einer Legierung, die aus wenigstens einem von diesen ausgebildet ist. Um eine verbesserte Korrosionsbeständigkeit bereitzustellen, kann dann z. B. eine Nickelplattierung oder dergleichen aufgebracht werden, um die Oberfläche der mit dem Kühler einteilig ausgebildeten Kühlerplatte 4 zu beschichten. Spezifisch kann außer Nickel eine Nickel-Phosphor-Legierung oder eine Nickel-Bor-Legierung verwendet werden.
• Als Nächstes wird der oben erwähnte Ausdruck (1) erklärt. In diesem Zusammenhang wird die Richtung eines Risses, der in der Isolierplatte 3a gemäß dem ersten Abstand (d1), der der Abstand von Rand zu Rand zwischen der ersten Randfläche 3b1 des leitfähigen Musters 3b und der zweiten Randfläche 3c1 der Metallplatte 3c im keramischen Schaltungssubstrat 3 ist, verursacht wird, zuerst bezüglich der 3 bis 5 beschrieben. Die 3 und 4 veranschaulichen einen im keramischen Schaltungssubstrat, das in der Halbleitervorrichtung der ersten Ausführungsform enthalten ist, verursachten Riss. Es wird angegeben, dass die 3 und 4 vereinfachte Schemata der Halbleitervorrichtung 1 sind, die nur das keramische Schaltungssubstrat 3 darstellen. Die graphischen Darstellungen (A) und (B) nach 3 und jene nach 4 stellen Fälle dar, in denen der erste Abstand (d1) in dieser Reihenfolge schrittweise verringert wird. Jede der graphischen Darstellungen stellt die auf den Punkt A ausgeübte Spannung (durchgezogener Pfeil) und die Richtung der Rissausbreitung (gestrichelter Pfeil) gemäß der Situation dar. Es wird angegeben, dass der Punkt A eine Ecke des leitfähigen Musters 3b ist, die an die Vorderfläche der Isolierplatte 3a anstößt. Hier weisen die Isolierplatte 3a, das leitfähige Muster 3b und die Metallplatte 3c die Dicken T1, T2 bzw. T3 auf, wie vorher dargelegt worden ist. In diesem Fall ist ein Abstand (D), der ein Abstand zwischen einem Punkt A und einem Punkt B ist, der eine Ecke der Metallplatte 3c ist, die an die Rückfläche der Isolierplatte 3a anstößt, durch den folgenden Ausdruck (2) definiert:
• $$\text{Abstand zwischen den Punkten A und B}\left(\text{D}\right)={\left(\text{T}{1}^2+\text{d}{1}^2\right)}^{1/2}$$

  
• 5 ist eine graphische Darstellung, die die Beziehung zwischen der Spannung und dem Abstand von Rand zu Rand darstellt. In 5 stellt die X-Achse den Abstand von Rand zu Rand (den ersten Abstand (d1)) in Millimetern (mm) dar, während die Y-Achse die Spannung darstellt.
• Zuerst tritt in dem Fall des ersten Abstands (d1), der etwa 1,10 mm beträgt (siehe die graphische Darstellung nach 5), wie in der graphischen Darstellung (A) nach 3 veranschaulicht ist, die Spannung am Punkt A, wo die Ecke des leitfähigen Musters 3b an die Isolierplatte 3a anstößt, in einer vertikalen Richtung zur Vorderfläche der Isolierplatte 3a auf. Falls auf den Punkt A in einer derartigen Orientierung eine Spannung ausgeübt wird, entwickelt sich wahrscheinlich ein Riss in einer horizontalen Richtung entlang der Vorderfläche der Isolierplatte 3a, der sich vom Punkt A nach innen ausbreitet. Das heißt, die Richtung der Rissausbreitung beträgt 0 Grad zur Vorderfläche der Isolierplatte 3a.
• Selbst wenn der erste Abstand (d1) kürzer als der in der graphischen Darstellung (A) nach 3 dargestellte Zustand gemacht wird, wie in der graphischen Darstellung (B) nach 3 veranschaulicht ist, tritt am Punkt A, wo die Ecke des leitfähigen Musters 3b an die Isolierplatte 3a anstößt, wie im Fall der graphischen Darstellung (A) nach 3 eine große Spannung in einer vertikalen Richtung zur Vorderfläche der Isolierplatte 3a auf. Ein durch die Spannung verursachter Riss entwickelt sich in einer horizontalen Richtung entlang der Vorderfläche der Isolierplatte 3a und breitet sich vom Punkt A nach innen aus. Gemäß der graphischen Darstellung nach 5 bleibt die Spannung in einer vertikalen Richtung zur Vorderfläche der Isolierplatte 3a nahezu konstant, wenn sich der erste Abstand (d1) im Bereich von etwa 1,10 mm bis etwa 0,60 mm befindet.
• Wenn der erste Abstand (d1) schrittweise noch kürzer als der in der graphischen Darstellung (B) nach 3 dargestellte Zustand gemacht wird und dann der Abstand (D) zwischen den Punkten A und B gleich der Summe (T2 + T3) der Dicken T2 und T3 des leitfähigen Musters 3b und der Metallplatte 3c wird, (d. h, D = T2 + T3), beginnt es, dass der Punkt A in Richtung des Punktes B gezogen wird. Hiermit wird die Orientierung der Spannung am Punkt A in der Richtung geneigt, in der er zum Punkt B gezogen wird, wie in der graphischen Darstellung (A) nach 4 dargestellt ist. Damit beginnt die Spannung im Vergleich zu den in den graphischen Darstellungen (A) und (B) nach 3 dargestellten Zuständen abzunehmen. Gemäß der graphischen Darstellung nach 5 nimmt die Spannung ab, wenn der erste Abstand (d1) 0,60 mm oder kleiner ist. Zusammen mit der Änderung der Orientierung der Spannung wird außerdem die Richtung der Rissausbreitung entlang der Vorderfläche der Isolierplatte 3a zu einer horizontalen Richtung geneigt, wobei sie vom Punkt A in Richtung der Metallplatte 3c zeigt. Aufgrund der verringerten Spannung und der Richtung der Rissausbreitung, die in Richtung der Metallplatte festgelegt ist, entwickelt sich ein Riss in der Isolierplatte 3a weniger wahrscheinlich.
• Wenn der erste Abstand (d1) schrittweise noch kürzer als der in der graphischen Darstellung (A) nach 4 dargestellte Zustand gemacht wird und dann der Abstand (D) zwischen den Punkten A und B näher an 0 mm kommt, nimmt die Spannung weiter als im Fall der graphischen Darstellung (A) nach 4 ab. Weil die Spannungsorientierung mit der Richtung zusammenfällt, in der der Punkt A in Richtung des Punkts B gezogen wird, dreht sie sich und wird zunehmend näher zu einer Richtung, die senkrecht zur Vorderfläche der Isolierplatte 3a ist. Das heißt, wenn der erste Abstand (d1) nahe 0 mm wird, verschiebt sich die Spannungsorientierung zurück in Richtung des Originals. Damit wird außerdem die Richtung der Rissausbreitung zunehmend näher an eine horizontale Richtung entlang der Vorderfläche der Isolierplatte 3a gebracht, die von Punkt A kaum in Richtung der Metallplatte 3c zeigt. Obwohl die Spannung abnimmt, beginnt folglich die Richtung der Rissausbreitung, in Richtung der Isolierplatte 3a zu zeigen, was wahrscheinlich einen Riss in der Isolierplatte 3a verursacht.
• Wenn schließlich der erste Abstand (d1) weiter kürzer gemacht wird, so dass er 0 mm ist, so dass der Abstand (D) zwischen den Punkten A und B T1 wird, der kürzer ist als die Summe (T2 + T3) der Dicken T2 und T3 ist, (d. h., D = T1 < T2 + T3), verschieben sich die Spannungsorientierung und die Richtung der Rissausbreitung zurück zu dem in der graphischen Darstellung (A) nach 3 dargestellten Zustand, wie in der graphischen Darstellung (B) nach 4 veranschaulicht ist. Das heißt, es ist wahrscheinlich, dass sich ein Riss in einer horizontalen Richtung entlang der Vorderfläche der Isolierplatte 3a entwickelt, der sich vom Punkt A nach innen ausbreitet.
• Deshalb ist gemäß der graphischen Darstellung nach 5, wenn der erste Abstand (d1) einen vorgegebenen Schwellenwert (etwa 0,60 mm bezüglich 5) übersteigt, die Größe der Spannung signifikant, wobei es folglich wahrscheinlich ist, dass sich ein Riss in einer horizontalen Richtung entlang der Vorderfläche der Isolierplatte 3a entwickelt und sich nach innen ausbreitet. Wenn sich andererseits der erste Abstand (d1) unter dem vorgegebenen Schwellenwert (etwa 0,60 mm bezüglich 5) befindet, ist die Richtung der Rissausbreitung entlang der Vorderfläche der Isolierplatte 3a zu einer horizontalen Richtung geneigt. Im Ergebnis ist es weniger wahrscheinlich, dass sich ein Riss in der Isolierplatte 3a entwickelt. Was in diesem Fall einen Schwellenwert (oberen Schwellenwert) des ersten Abstands (d1) betrifft, wird der folgende Ausdruck (3) erhalten, weil der Ausdruck (2) gleich der Summe (T2 + T3) der Dicken T2 und T3 ist ((T1² + d1²)^1/2 = T2 + T3):
• $$\text{erster Abstand}\left(\text{d1}\right)={\left({\text{T2}}^2+\text{T}{3}^2-\text{T}{1}^2+2\times \text{T2}\times \text{T}3\right)}^{1/2}$$

  
• Wenn der erste Abstand (d1) 0 mm beträgt, ist es wahrscheinlich, dass sich ein Riss in einer horizontalen Richtung entlang der Vorderfläche der Isolierplatte 3a entwickelt, der sich vom Punkt A nach innen ausbreitet. Es wird angegeben, dass, falls der erste Abstand (d1) kleiner als 0 mm ist, d. h., falls das leitfähige Muster 3b länger als die Metallplatte 3c ist, sich ein Riss beginnend am Punkt B im leitfähigen Muster 3b entwickeln kann. Zusätzlich bewirken die Rillen in dem leitfähige Muster 3b, die einem Schaltungsmuster entsprechen, dass sich ein Riss noch wahrscheinlicher ausbreitet. Im Hinblick auf diese Betrachtungen fällt der erste Abstand (d1) vorzugsweise in den durch den folgenden Ausdruck (4) definierten Bereich. Im Fall der graphischen Darstellung nach 5 ist der erste Abstand (d1) vorzugsweise größer als 0 mm und kleiner oder gleich 0,60 mm.
• $$\text{0}<\text{erster Abstand}\left(\text{d1}\right)\le {\left({\text{T2}}^2+\text{T}{3}^2-\text{T}{1}^2+2\times \text{T2}\times \text{T}3\right)}^{1/2}$$

  
• Als Nächstes wird bezüglich 6 beschrieben, wo in der Rückfläche der Metallplatte 3c in dem oben beschriebenen keramischen Schaltungssubstrat 3 die Vertiefungen ausgebildet sind. 6 enthält graphischen Darstellungen, die die Vertiefungen veranschaulichen, die in der Metallplatte des keramischen Schaltungssubstrats ausgebildet sind, das in der Halbleitervorrichtung der ersten Ausführungsform enthalten ist. Es wird angegeben, dass jede graphische Darstellung nach 6 ein Beispiel der Vertiefungen 3c2 bietet, die in der Metallplatte 3c richtig ausgebildet sind, wenn die Länge des ersten Abstands (d1), der dem keramischen Schaltungssubstrat 3 mit dem darauf angebrachten Halbleiterchip 2 zugeordnet ist, geändert wird. 6 lässt die Lötmittel 5a und 5b und die Kühlerplatte 4 weg. Zusätzlich stellt in 6 der gestrichelte Pfeil von den Punkten A bis C die Richtung der Rissausbreitung dar. Ein Abstand (e) von Rand zu Rand zwischen dem Punkt A auf der ersten Randfläche 3b1 des leitfähigen Musters 3b und dem Punkt C, der eine Rissausbreitungsfront in der Metallplatte 3c ist, ist durch den folgenden Ausdruck (5) definiert. Im Ausdruck (5) ist T1 die Dicke der Isolierplatte 3a und ist der erste Abstand (d1) der Abstand von Rand zu Rand zwischen der ersten Randfläche 3b1 des leitfähigen Musters 3b und der zweiten Randfläche 3c1 der Metallplatte 3c.
• $$\text{e}=\text{T}{1}^2\text{/d}1$$

  
• Falls sich die Vertiefung 3c2 an einer Rissausbreitungsfront befindet, kann sich der Riss in die Vertiefung 3c2 entwickeln. Aus diesem Grund müssen die Vertiefungen 3c2 in der Rückfläche der Metallplatte 3c im keramischen Schaltungssubstrat 3 ausgebildet sein, wobei die Rissausbreitungsfront vermieden wird. Ein Riss breitet sich vom Rissursprung nicht nur linear aus, sondern manchmal in einer leicht gekrümmten Weise. In Anbetracht der Möglichkeit eines Risses, der sich vom Rissursprung in einer leicht gekrümmten Weise ausbreitet, ist der Verschiebungsbereich der Rissausbreitungsfront auf vorzugsweise ±10 %, bevorzugter ±20 % gesetzt. Es ist eine weitere Betrachtung, dass, falls die Vertiefungen 3c2 in einem Bereich genau unter dem Halbleiterchip 2 ausgebildet sind, die Wärmeableitung des Halbleiterchips 2 signifikant beeinträchtigt ist, was nicht bevorzugt ist. Folglich müssen die Vertiefungen 3c2 weiter auswärts als die dritte Randfläche 2a1 des Halbleiterchips 2 positioniert sein. Im Hinblick auf die obigen Betrachtungen sind die Bereiche, wo die Vertiefungen 3c2 ausgebildet sind, unter Verwendung des Abstands (e) von Rand zu Rand, gemessen vom Punkt A auf der Randfläche 3b1 des leitfähigen Musters 3b, vorzugsweise durch den Ausdruck (6) und bevorzugter durch den Ausdruck (7) im Folgenden definiert.
• $$\begin{array}{l}0<\text{Abstand}\left(\text{e}\right)\text{ von Rand zu Rand}\le \left(\mathrm{0,9}\times {\text{T1}}^2\text{/erster Abstand }\left(\text{d}1\right)\right),\text{ und}\\ \left(\mathrm{1,1}\times \text{T}{1}^2\text{/erster Abstand}\left(\text{d}1\right)\right)\le \text{Abstand}\left(\text{e}\right)\text{ von Rand zu Rand}<\text{zweiter}\\ \text{Abstand}\left(\text{d2}\right)\end{array}$$

  
• $$\begin{array}{l}0<\text{Abstand}\left(\text{e}\right)\text{ von Rand zu Rand}\le \left(\mathrm{0,8}\times {\text{T1}}^2\text{/erster Abstand }\left(\text{d}1\right)\right),\text{ und}\\ \left(\mathrm{1,2}\times \text{T}{1}^2\text{/erster Abstand}\left(\text{d}1\right)\right)\le \text{Abstand}\left(\text{e}\right)\text{ von Rand zu Rand}<\text{zweiter}\\ \text{Abstand}\left(\text{d2}\right)\end{array}$$

  
• Es wird hier angegeben, dass der Abstand (e) von Rand zu Rand zwischen dem Punkt A auf der ersten Randfläche 3b1 des leitfähige Musters 3b und dem Punkt C, der eine Rissausbreitungsfront in der Metallplatte 3c ist, den Bereichen des Senkungsbildungsabstands entspricht, die die Bildungsbereiche der Vertiefungen 3c2 sind. Folglich wird der Ausdruck (1) aus dem Ausdruck (6) erhalten. Ähnlich wird der Ausdruck (7) als der Ausdruck (8) im Folgenden neu geschrieben.
• Der Senkungsbildungsabstand von der ersten Randfläche 3b1 des leitfähigen Musters 3b fällt in wenigstens einen der folgenden Bereiche: $$\begin{array}{l}0<\text{Senkungsbildungsabstand}\le \mathrm{0,8}\times {\text{T1}}^2\text{/erster Abstand }\left(\text{d}1\right),\text{ und}\\ \left(\mathrm{1,2}\times \text{T}{1}^2\text{/erster Abstand}\left(\text{d}1\right)\right)\le \text{Senkungsbildungsabstand}<\text{zweiter}\\ \text{Abstand}\left(\text{d2}\right)\end{array}$$

  
• Im keramischen Schaltungssubstrat 3 jeder graphischen Darstellung in 6 sind ein oder mehrere Bildungsbereiche 3c5 für die Vertiefungen 3c2 dargestellt, die die oben erwähnten Bedingungen erfüllen. In der graphischen Darstellung (A) nach 6 befindet sich ein Bildungsbereich 3c5 für die Vertiefungen 3c2 von der dritten Randfläche 2a1 des Halbleiterchips 2 nach außen und von der Rissausbreitungsfront nach innen auf der Rückfläche der Metallplatte 3c im keramischen Schaltungssubstrat 3. Eine oder mehrere Vertiefungen 3c2 können in diesem Bildungsbereich 3c5 vorgesehen sein. In jeder der graphischen Darstellungen (B), (C) und (D) nach 6 befindet sich ein Bildungsbereich 3c5 für die Vertiefungen 3c2 von der dritten Randfläche 2a1 des Halbleiterchips 2 nach außen und von der Rissausbreitungsfront nach innen auf der Rückfläche der Metallplatte 3c im keramischen Schaltungssubstrat 3. Zusätzlich befindet sich ein weiterer Bildungsbereich 3c5 für die Vertiefungen 3c2 von der Rissausbreitungsfront nach außen und von der ersten Randfläche 3b1 des leitfähigen Musters 3b nach innen auf der Rückfläche der Metallplatte 3c. Im Fall der graphischen Darstellungen (B), (C) und (D) nach 6 können eine oder mehrere Vertiefungen 3c2 außerdem in jedem der Bildungsbereiche 3c5 vorgesehen sein.
• Die oben beschriebene Halbleitervorrichtung 1 enthält den Halbleiterchip 2 und das keramische Schaltungssubstrat 3, das das leitfähige Muster 3b mit einer Dicke T2, auf dessen Vorderfläche der Halbleiterchip 2 angebracht ist, die Isolierplatte 3a mit einer Dicke T1, die auf der Rückfläche des leitfähigen Musters 3b positioniert ist, und die Metallplatte 3c mit einer Dicke T3, die auf der Rückfläche der Isolierplatte 3a positioniert ist und die in ihrer Rückfläche ausgebildeten Vertiefungen 3c2 aufweist. Wenn die Halbleitervorrichtung 1 von der Seite betrachtet wird, befindet sich die erste Randfläche 3b1 des leitfähigen Musters 3b in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem ersten Abstand (d1) entfernt von der zweiten Randfläche 3c1 der Metallplatte 3c im Innern des keramischen Schaltungssubstrats 3. Zusätzlich befindet sich die dritte Randfläche 2a1 des Halbleiterchips 2 in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem zweiten Abstand (d2) entfernt von der zweiten Randfläche 3c1 im Innern des keramischen Schaltungssubstrats 3. Ferner befinden sich die Vertiefungen 3c2 in einer horizontalen Richtung entlang der Hauptoberfläche des keramischen Schaltungssubstrats 3 in einem Abstand von der ersten Randfläche 3b1 im Innern des keramischen Schaltungssubstrats 3. Spezifisch ist der Ort, wo die Vertiefungen 3c2 ausgebildet sind, als der obige Ausdruck (1) definiert. Weiterhin erfüllt der erste Abstand (d1) vorzugsweise den obigen Ausdruck (4). Die Bildung der Vertiefungen 3c2 in der Rückfläche der Metallplatte 3c in dieser Weise verringert die auf die Isolierplatte 3a wirkende Spannung und verhindert folglich, dass sich ein Riss entwickelt. Weil die Vertiefungen 3c2 nicht in der Nähe der Ecken der Metallplatte 3c ausgebildet sind, ist es insbesondere möglich, die Entwicklung von Rissen in der Isolierplatte 3a um die Ecken des leitfähigen Musters 3b zu verhindern. Dies verhindert eine Verschlechterung der Qualität der Halbleitervorrichtung 1 und führt folglich zu einer verbesserten Ausbeute, wobei dadurch die Zuverlässigkeit erhöht wird.
• Zweite Ausführungsform
• Eine zweite Ausführungsform ist auf den Fall gerichtet, in dem die in der Rückfläche der Metallplatte 3c im keramischen Schaltungssubstrat 3 vorgesehenen Vertiefungen die Metallplatte 3c durchdringen, was bezüglich 7 beschrieben wird. 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform. Das heißt, eine Halbleitervorrichtung 1a in der Querschnittsansicht nach 7 weist die Vertiefungen auf, die durch Durchstechen der Vertiefungen 3c2 der Halbleitervorrichtung 1 der ersten Ausführungsform zu der Isolierplatte 3a gebildet worden sind. Was die Halbleitervorrichtung 1a nach 7 betrifft, sind die gleichen Komponenten wie jene der Halbleitervorrichtung 1 der ersten Ausführungsform durch gleiche Bezugszeichen bezeichnet, wobei ihre ausführliche Beschreibung weggelassen wird.
• Die Halbleitervorrichtung 1a enthält den Halbleiterchip 2, ein keramisches Schaltungssubstrat 30, auf dem der Halbleiterchip 2 angebracht ist, und die Kühlerplatte 4 mit dem darauf angebrachten keramischen Schaltungssubstrat 30. Obwohl hier keine Veranschaulichung angegeben ist, ist die Halbleitervorrichtung 1a außerdem in einem Gehäuse untergebracht, das mit einem externen Verbindungsanschluss versehen ist. Es kann ein Dichtharz verwendet werden, um das Innere des Gehäuses abzudichten. In diesem Fall ist der (nicht veranschaulichte) externe Verbindungsanschluss mit dem Halbleiterchip 2 und dem keramischen Schaltungssubstrat 30 unter Verwendung eines Drahts geeignet elektrisch verbunden.
• Das keramische Schaltungssubstrat 30 enthält die Isolierplatte 3a, das auf der Vorderfläche der Isolierplatte 3a ausgebildete leitfähige Muster 3b und eine auf der Rückfläche der Isolierplatte 3a ausgebildete Metallplatte 30c. Die Metallplatte 30c besteht aus einem Metall mit einer ausgezeichneten Wärmeleitfähigkeit, wie z. B. Aluminium, Eisen, Silber, Kupfer oder einer Legierung, die aus wenigstens einem von diesen ausgebildet ist. Die Metallplatte 30c weist eine zweite Randfläche 30c1 auf ihrer Seite auf. Ferner sind auf der Rückfläche der Metallplatte 30c die Vertiefungen 30c2 ausgebildet, die Senkungen sind. Diese mehreren Vertiefungen 30c2 sind wie im Fall der Vertiefungen 3c2 der ersten Ausführungsform, die in 2 veranschaulicht ist, in einer Anordnung entlang dem äußeren Umfang der Rückfläche der Metallplatte 30c ausgerichtet. Die Vertiefungen 30c2 durchdringen einzeln die Metallplatte 30c, wie in 7 veranschaulicht ist. Jede der Vertiefungen 30c2 kann vorzugsweise eine Kugelstumpfform, eine zylindrische Konfiguration oder eine Form, die durch das Kombinieren eines Kugelstumpfes und einer zylindrischen Konfiguration gebildet wird, aufweisen. Dies ermöglicht, dass die Vertiefungen mit dem Lötmittel 5b gefüllt werden, wobei die Vertiefungen 30c2 folglich weniger wahrscheinlich Hohlräume enthalten. Die Vertiefungen 30c2 werden durch chemisches oder physikalisches Ätzen vorgegebener Orte auf der Rückfläche der Metallplatte 30c gebildet. Es wird jedoch angegeben, dass die Vertiefungen 30c2 die Metallplatte 30c durchdringen. Zusätzlich sind die Vertiefungen 30c2 ausgebildet, wobei die Eckbereiche 3c3 vermieden werden, die die Bereiche um die Ecken der Metallplatte 30c sind, wie dies bei den Vertiefungen 3c2 nach 2 der Fall ist. Es ist z. B. bevorzugt, dass die Vertiefungen 30c2 ausgebildet sind, wobei jeder Schnittpunkt 3c4 vermieden wird, an dem eine Linie der mehreren Vertiefungen 30c2 auf eine weitere Linie trifft. Die Vertiefungen 30c2 sind außerdem so ausgebildet, dass der Abstand (e) von Rand zu Rand zwischen dem Punkt A auf der ersten Randfläche 3b1 des leitfähigen Musters 3b und dem Punkt C, der die Rissausbreitungsfront auf der Metallplatte 30c ist, den obigen Ausdruck (1) erfüllt. Zusätzlich erfüllt der erste Abstand (d1) außerdem den obigen Ausdruck (4).
• Gemäß der Halbleitervorrichtung 1a verringert die Bildung der Vertiefungen 30c2 auf der Rückfläche der Metallplatte 30c außerdem die auf die Isolierplatte 3a wirkende Spannung und verhindert folglich wie im Fall der Halbleitervorrichtung 1 der ersten Ausführungsform, dass sich Risse entwickeln. Dies verhindert eine Verschlechterung der Qualität der Halbleitervorrichtung 1a und führt folglich zu einer verbesserten Ausbeute, wodurch die Zuverlässigkeit erhöht wird.
• Das Vorhergehende ist lediglich für die Prinzipien der vorliegenden Erfindung veranschaulichend. Ferner werden den Fachleuten auf dem Gebiet zahlreiche Modifikationen und Änderungen leicht einfallen, wobei es deshalb nicht erwünscht ist, die offenbarte Technik auf die genaue Konstruktion und die Anwendungen, die oben veranschaulicht und beschrieben worden sind, einzuschränken. Entsprechend kann auf alle geeigneten Modifikationen und Äquivalente zurückgegriffen werden, die in den durch beigefügte Ansprüche und ihre Äquivalente bestimmten Schutzumfang der vorliegenden Erfindung fallen.
• Bezugszeichenliste

1, 1a

Halbleitervorrichtung

2

Halbleiterchip

2a1

dritte Randfläche

3, 30

keramisches Schaltungssubstrat

3a

Isolierplatte

3b

leitfähiges Muster

3b1

erste Randfläche

3c, 30c

Metallplatte

3c1, 30c1

zweite Randfläche

3c2,30c2

Vertiefung

3c3

Eckbereich

3c4

Schnittpunkt

3c5

Bildungsbereich

4

Kühlerplatte

5a, 5b

Lötmittel

• ZITATE ENTHALTEN IN DER BESCHREIBUNG
• Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
• Zitierte Patentliteratur
• US 5527620 [0005]

Claims (6)

1. Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiterchip; und ein Substrat, das so konfiguriert ist, dass es ein leitfähiges Muster mit einer Dicke T2, auf dessen Vorderfläche der Halbleiterchip angebracht ist, eine Isolierplatte mit einer Dicke T1, die auf einer Rückfläche des leitfähigen Musters positioniert ist, und eine Metallplatte mit einer Dicke T3, die auf einer Rückfläche der Isolierplatte positioniert ist und mehrere Senkungen aufweist, die in einer Rückfläche von ihr ausgebildet sind, enthält, wobei sich in einer Seitenansicht eine erste Randfläche des leitfähigen Musters in einer horizontalen Richtung entlang einer Hauptoberfläche des Substrats in einem ersten Abstand entfernt von einer zweiten Randfläche der Metallplatte im Innern des Substrats befindet, sich eine dritte Randfläche des Halbleiterchips in der horizontalen Richtung in einem zweiten Abstand entfernt von der zweiten Randfläche im Innern des Substrats befindet und sich die mehreren Senkungen innerhalb wenigstens eines der Bereiche des Senkungsbildungsabstands, gemessen in der horizontalen Richtung von der ersten Randfläche nach innen, befinden, wobei die Bereiche des Senkungsbildungsabstands definiert sind durch: $$\begin{array}{l}0<\text{der Senkungsbildungsabstand}\le \mathrm{0,9}\times {\text{T1}}^2\text{/der erste Abstand }\left(\text{d}1\right),\text{ und}\\ \left(\mathrm{1,1}\times \text{T}{1}^2\text{/der erste Abstand}\right)\le \text{der Senkungsbildungsabstand}<\text{der }\\ \text{zweiter Abstand}\text{.}\end{array}$$

   
2. Halbleitervorrichtung nach Anspruch 1, wobei die Bereiche des Senkungsbildungsabstands definiert sind durch $$\begin{array}{l}0<\text{der Senkungsbildungsabstand}\le \mathrm{0,8}\times {\text{T1}}^2\text{/der erste Abstand }\left(\text{d}1\right),\text{ und}\\ \left(\mathrm{1,2}\times \text{T}{1}^2\text{/der erste Abstand}\left(\text{d}1\right)\right)\le \text{der Senkungsbildungsabstand}<\text{der }\\ \text{zweiter Abstand}\text{.}\end{array}$$

   
3. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei: sich der erste Abstand in einem Bereich befindet, der definiert ist durch: 0 < der erste Abstand ≤ (T2² + T3² - T1² + 2 × T2 × T3)^1/2 _.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei: die mehreren von Senkungen in der Metallplatte ausgebildet sind, wobei in der Draufsicht die Umgebung der Ecken des leitfähigen Musters und der Metallplatte vermieden wird.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei: jede der mehreren Senkungen eine Kugelkappenform oder eine Kugelstumpfform aufweist und auf der Metallplatte ausgebildet ist, ohne die Metallplatte zu durchdringen.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei: jede der mehreren Senkungen eine Kugelstumpfform oder eine zylindrische Konfiguration aufweist und auf der Metallplatte ausgebildet ist und die Metallplatte durchdringt.

Images