JP7052887B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7052887B2
JP7052887B2 JP2020566133A JP2020566133A JP7052887B2 JP 7052887 B2 JP7052887 B2 JP 7052887B2 JP 2020566133 A JP2020566133 A JP 2020566133A JP 2020566133 A JP2020566133 A JP 2020566133A JP 7052887 B2 JP7052887 B2 JP 7052887B2
Authority
JP
Japan
Prior art keywords
distance
metal plate
circuit board
ceramic circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020566133A
Other languages
English (en)
Other versions
JPWO2020149023A1 (ja
Inventor
佳典 小田
良憲 上里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020149023A1 publication Critical patent/JPWO2020149023A1/ja
Application granted granted Critical
Publication of JP7052887B2 publication Critical patent/JP7052887B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。半導体装置は、当該半導体素子及びセラミック回路基板を含んでいる。セラミック回路基板は、絶縁板と絶縁板のおもて面に形成され、半導体素子が配置される複数の導電パターンと絶縁板の裏面に形成された金属板とを有する。さらに、セラミック回路基板の裏面には、ヒートシンク等の放熱部が設けられている。
また、近年、半導体装置の小型化を図るための一環として、セラミック回路基板を縮小する場合がある。しかしながら、セラミック回路基板上に配置する半導体素子の配置面積は維持する必要がある。また、半導体装置に所望の機能を保持させるために、セラミック回路基板を拡大せずに、セラミック回路基板上に配置する半導体素子の配置面積を増加させる場合もある。このため、いずれの場合においても、導電パターンの端面と絶縁板の端面との距離（端面間距離）を縮小させる必要がある。
ところで、半導体装置を製造するにあたり、半導体素子をセラミック回路基板に、セラミック回路基板を放熱板にそれぞれはんだを介して配置する。そして、これらを加熱して、冷却する。これにより、半導体素子、セラミック回路基板、放熱板がはんだにより接合される。また、半導体装置は自身の動作に起因して温度変化する。また、半導体装置は外部環境の温度変化も受ける。このため、セラミック回路基板は、絶縁板の導電パターン並びに金属板に対する熱膨張係数の差により、熱応力を受けてしまう。セラミック回路基板が熱応力を受けてしまうと、絶縁板が割れてしまい、半導体装置の信頼性が低下してしまう。そこで、セラミック回路基板の金属板の裏面にディンプル（凹部）を形成することで、セラミック回路基板に発生する熱応力を緩和することができる（例えば、特許文献１参照）。
米国特許第５５２７６２０号明細書
しかしながら、セラミック回路基板の金属板の裏面に対するディンプルの形成位置によっては、絶縁板にクラックが発生してしまうことがあった。したがって、セラミック回路基板において絶縁板の端面と導電パターンの端面との端面間距離を縮小させつつ、ディンプルを金属板の裏面の適切な位置に形成する必要がある。
本発明は、このような点に鑑みてなされたものであり、半導体素子の配置面積を維持しつつ、基板に発生する応力を緩和することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、前記半導体素子がおもて面に配置され、厚さがＴ２の導電パターンと、前記導電パターンの裏面に形成され、厚さがＴ１の絶縁板と、前記絶縁板の裏面に形成され、複数の凹部が裏面に形成され、厚さがＴ３の金属板とを有する基板と、を備え、側面視で、前記導電パターンの第１端面は、前記金属板の第２端面よりも、前記基板の主面の水平方向であって前記基板の内側に第１距離、位置ずれして形成され、前記半導体素子の第３端面は、前記第２端面よりも、前記水平方向であって前記内側に第２距離、位置ずれして形成され、前記複数の凹部は、前記第１端面から前記水平方向であって前記内側に以下で表される凹部形成距離の範囲、０＜凹部形成距離≦（０．９×Ｔ１２／第１距離）、及び、（１．１×Ｔ１２／第１距離）≦凹部形成距離＜第２距離、の少なくとも一方の範囲に形成されている、半導体装置が提供される。
開示の技術によれば、半導体素子の配置面積を維持しつつ、基板に発生する応力を緩和することができ、半導体装置の信頼性を向上することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。 第１の実施の形態の半導体装置に含まれるセラミック回路基板に発生するクラックを説明するための図（その１）である。 第１の実施の形態の半導体装置に含まれるセラミック回路基板に発生するクラックを説明するための図（その２）である。 端面間距離に対する応力を示すグラフである。 第１の実施の形態の半導体装置に含まれるセラミック回路基板の金属板に形成するディンプルを説明するための図である。 第２の実施の形態の半導体装置の断面図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の断面図であり、図２は、第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。なお、図２は、図１の一点鎖線Ｙ－Ｙにおける半導体装置１の断面図（セラミック回路基板３の裏面図）を表している。このため、導電パターン３ｂについてはその配置位置を破線で表している。また、第１の実施の形態において、おもて面とは、図１の半導体装置１が上側を向いた面であり、例えば、セラミック回路基板３において半導体素子２が搭載された面がおもて面である。裏面とは、図１の半導体装置１において、下側を向いた面を表す。例えば、セラミック回路基板３において放熱板４が接合された面が裏面である。図１以外でもおもて面及び裏面は同様の方向性を意味する。例えば、図２は、セラミック回路基板３の裏面を表している。
半導体装置１は、半導体素子２と、半導体素子２が配置されたセラミック回路基板３と、セラミック回路基板３が設けられた放熱板４と、を有している。セラミック回路基板３の裏面には、凹部であるディンプル３ｃ２が形成されている。半導体素子２とセラミック回路基板３とは、はんだ５ａ等の接合部材を介して接合されている。また、セラミック回路基板３と放熱板４とは、はんだ５ｂ等の接合部材を介して接合されている。なお、半導体素子２は所望の機能に応じて、セラミック回路基板３上に複数設けられることが可能である。また、同様に、このような機能に応じた個数の半導体素子２が配置されたセラミック回路基板３は、放熱板４上に複数設けられることも可能である。但し、以下では、１つの放熱板４上に１組の半導体素子２及びセラミック回路基板３を有する場合を例に挙げて説明する。また、ここでは、図示を省略しているものの、このような半導体装置１を、外部接続端子が設けられたケースに収納して、ケース内を封止樹脂で封止してもよい。この際、外部接続端子（図示を省略）は、半導体素子２及びセラミック回路基板３に適宜電気的にワイヤやリードフレームにより接続される。
半導体素子２は、パワー半導体素子であってよい。半導体素子２は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子２は、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。上記の半導体素子２は、その裏面側が導電パターン３ｂ上にはんだ５ａにより接合されている。また、半導体素子２は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいてもよい。このような半導体素子２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。また、半導体素子２は、ＲＣ（Reverse-Conducting）－ＩＧＢＴ素子でもよい。ＲＣ－ＩＧＢＴ素子とは、ＩＧＢＴとＦＷＤが１チップ内に構成されたものである。また、半導体素子２は、その側部に第３端面２ａ１を備えている。第３端面２ａ１は、セラミック回路基板３の主面に対して水平方向の外側及びディンプル３ｃ２に面している。さらに、第３端面２ａ１は、半導体素子２において、ディンプル３ｃ２の最も近くに位置した端面である。セラミック回路基板３上に複数の半導体素子２が配置されている場合、第３端面２ａ１は、複数の半導体素子２において、ディンプル３ｃ２の最も近くに位置した端面を表す。
セラミック回路基板３は、絶縁板３ａと、絶縁板３ａのおもて面に形成された導電パターン３ｂと、絶縁板３ａの裏面に形成された金属板３ｃと、を有している。なお、導電パターン３ｂの形状、個数は一例である。絶縁板３ａは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。絶縁板３ａの厚さはＴ１である。導電パターン３ｂは、導電性に優れた銅あるいは銅合金等の金属により構成されている。このような導電パターン３ｂは、その側部に第１端面３ｂ１を備えている。その第１端面３ｂ１の厚さはＴ２である。第１端面３ｂ１は、セラミック回路基板３の主面に対して水平方向の外側に面している。さらに、第１端面３ｂ１は、ディンプル３ｃ２よりも外側に位置した端面である。金属板３ｃは、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような金属板３ｃは、その側部に第２端面３ｃ１を備えている。第２端面３ｃ１の厚さはＴ３である。第２端面３ｃ１は、セラミック回路基板３の主面に対して水平方向の外側に面している。さらに、第２端面３ｃ１は、第１端面３ｂ１よりも外側に位置した端面である。このような構成を有するセラミック回路基板３として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。なお、絶縁板３ａと導電パターン３ｂと金属板３ｃの厚さＴ１，Ｔ２，Ｔ３は、好ましくは、０．０５ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．１０ｍｍ以上、０．６５ｍｍ以下である。
セラミック回路基板３の金属板３ｃの裏面に、凹部であるディンプル３ｃ２が形成されている。このディンプル３ｃ２は、図２に示されるように、金属板３ｃの裏面の外周部に沿って一列に複数形成されている。なお、図１及び図２に示すディンプル３ｃ２の形成位置、個数並びに配列数は一例である。例えば、外周部の一部に形成されていてもよい。例えば、二列、三列等の複数列に形成されていてもよい。図１，２に示されるように、それぞれのディンプル３ｃ２は、断面視で円弧状、平面視で円状であってよい。それぞれのディンプル３ｃ２は、好ましくは、球欠形状または球台形状であってよい。そうすることで、ディンプル３ｃ２内がはんだ５ｂで埋まりやすく、ディンプル３ｃ２内にボイドが残存し難い。また、ディンプル３ｃ２は金属板３ｃを貫通せず、ディンプル３ｃ２の内面は金属板３ｃからなる。こうすることで、ディンプル３ｃ２内においてはんだ５ｂとのぬれ性が良くなり、さらにディンプル内がはんだ５ｂで埋まりやすくなる。このような、ディンプル３ｃ２は、金属板３ｃの裏面の所定位置を化学的または物理的にエッチングして形成される。但し、第１の実施の形態のディンプル３ｃ２は、金属板３ｃを貫通しない程度にエッチングされて構成されている。また、ディンプル３ｃ２は、導電パターン３ｂ及び金属板３ｃの角部領域３ｃ３を空けて形成されている。角部領域３ｃ３は、図２中の破線の円に示す角部近傍である。例えば、ディンプル３ｃ２は、複数形成されているディンプル３ｃ２の一列と別の一列とが交わる交差位置３ｃ４を空けて形成されることが好ましい。
セラミック回路基板３は、はんだ５ｂを介して放熱板４に接合されている。これにより、セラミック回路基板３は、半導体素子２で発生した熱を導電パターン３ｂ、絶縁板３ａ及び金属板３ｃを介して、図１中下側の放熱板４に伝導させて放熱することができる。ディンプル３ｃ２は、はんだ５ｂで埋まっていることが好ましい。より好ましくは、ディンプル３ｃ２内に空洞がなく、はんだ５ｂで完全に埋まっている。ディンプル３ｃ２がはんだ５ｂで埋まっていることで、セラミック回路基板３の熱応力による変形が緩和され、絶縁板３ａにクラックが入りにくくなる。また、放熱性も良くなる。なお、はんだ５ｂは、接合部材の一例であって、例えば、焼結金属や接着剤であっても構わない。
また、このようなセラミック回路基板３では、セラミック回路基板３の主面の水平方向に、導電パターン３ｂの第１端面３ｂ１は、金属板３ｃの第２端面３ｃ１よりも、セラミック回路基板３の内側に第１距離（ｄ１）、位置ずれして形成されている。すなわち、第１距離（ｄ１）は、導電パターン３ｂの第１端面３ｂ１と金属板３ｃの第２端面３ｃ１との端面間距離ということもできる。この場合、第１距離（ｄ１）は、０ｍｍよりも長く、０．６０ｍｍ以下である。さらに好ましくは、０ｍｍよりも長く、０．３０ｍｍ以下である。半導体素子２の第３端面２ａ１は、セラミック回路基板３の主面の水平方向に、金属板３ｃの第２端面３ｃ１よりも、セラミック回路基板３の内側に第２距離（ｄ２）、位置ずれして形成されている。半導体素子２の第３端面２ａ１は、セラミック回路基板３の主面の水平方向に、導電パターン３ｂの第１端面３ｂ１よりも、セラミック回路基板３の内側に第４距離（ｄ４）、位置ずれして形成されている。
ディンプル３ｃ２が形成されている位置について説明する。なお、ディンプル３ｃ２が形成されている位置とは、１つのディンプル３ｃ２の全体が存在する位置を指す。例えば、図１のディンプル３ｃ２では、ディンプル３ｃ２が形成されている位置は、金属板３ｃの表面で凹みが開始される左端から凹みが終了する右端までの全てを表す。ディンプル３ｃ２は、セラミック回路基板３の主面の水平方向に、導電パターン３ｂの第１端面３ｂ１からセラミック回路基板３の内側に離間して形成されている。また、ディンプル３ｃ２は、セラミック回路基板３の主面の水平方向に、半導体素子２の第３端面２ａ１からセラミック回路基板３の外側に形成されている。つまり、ディンプル３ｃ２は、導電パターン３ｂの第１端面３ｂ１から半導体素子２の第３端面２ａ１までの間に形成されている。このような位置関係の場合に、さらに、ディンプル３ｃ２は、以下の式（１）の関係で表される凹部形成距離の範囲に形成されている。なお、Ｔ１は、絶縁板３ａの厚さ、第１距離（ｄ１）は、導電パターン３ｂの第１端面３ｂ１と金属板３ｃの第２端面３ｃ１との端面間距離、第２距離（ｄ２）は、半導体素子２の第３端面２ａ１と金属板３ｃの第２端面３ｃ１との端面間距離である。なお、これらの式については後述する。
導電パターン３ｂの第１端面３ｂ１からの凹部形成距離が、
０＜凹部形成距離≦（０．９×Ｔ１２／第１距離（ｄ１））、及び、
（１．１×Ｔ１２／第１距離（ｄ１））≦凹部形成距離＜第２距離（ｄ２）、
の少なくとも一方の範囲 ・・・（１）
放熱板４は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、放熱板４の表面には、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、この放熱板４の裏面側に冷却器（図示を省略）を取りつけて放熱性を向上させることも可能である。冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板４は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板４の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。
次に、上記の式（１）について説明する。そこで、まずは、セラミック回路基板３において導電パターン３ｂの第１端面３ｂ１と金属板３ｃの第２端面３ｃ１との端面間距離である第１距離（ｄ１）に応じて絶縁板３ａに生じるクラックの方向について図３～図５を用いて説明する。図３及び図４は、第１の実施の形態の半導体装置に含まれるセラミック回路基板に発生するクラックを説明するための図である。なお、図３及び図４では、半導体装置１を簡略化してセラミック回路基板３のみを図示している。さらに、図３（Ａ），（Ｂ）及び図４（Ａ），（Ｂ）では、第１距離（ｄ１）の長さを順に短くした場合を表している。その際のＡ点に生じる応力（実線矢印）及びクラックの進展方向（破線矢印）をそれぞれ表している。なお、Ａ点は、絶縁板３ａのおもて面に形成された導電パターン３ｂの角部である。また、この場合の絶縁板３ａと導電パターン３ｂと金属板３ｃとの厚さは、既述の通り、それぞれＴ１，Ｔ２，Ｔ３である。この際、距離（Ｄ）は、次式（２）で表すことができる。なお、距離（Ｄ）は、Ａ点と、絶縁板３ａの裏面に形成された金属板３ｃの角部であるＢ点との距離である。
Ａ点とＢ点との距離（Ｄ）＝（Ｔ１２＋ｄ１２）１／２・・・（２）
また、図５は、端面間距離に対する応力を示すグラフである。なお、図５において、Ｘ軸は、端面間距離（第１距離（ｄ１））（［ｍｍ］）に、Ｙ軸は、応力にそれぞれ対応する。
まず、図３（Ａ）に示されるように、第１距離（ｄ１）が１．１０ｍｍ程度の場合（図５のグラフ参照）、絶縁板３ａの、導電パターン３ｂの角部が当たるＡ点において、絶縁板３ａのおもて面に対して垂直方向に応力が発生する。Ａ点に対してこのような方向に応力が生じると、クラックはＡ点に対して絶縁板３ａのおもて面に対して水平方向であって内側に生じやすくなる。すなわち、クラックの進展方向は、絶縁板３ａのおもて面に対して０ｄｅｇである。
さらに、図３（Ｂ）に示されるように、第１距離（ｄ１）を図３（Ａ）の位置からさらに短くしても、図３（Ａ）と同様に、絶縁板３ａの、導電パターン３ｂの角部が当たるＡ点において、絶縁板３ａのおもて面に対して垂直方向に大きな応力が発生する。この応力に起因するクラックがＡ点に対して絶縁板３ａのおもて面に対して水平方向であって内側に生じる。図５のグラフによれば、第１距離（ｄ１）が１．１０ｍｍ程度から０．６０ｍｍ程度までは、絶縁板３ａのおもて面に対して垂直方向に生じる応力はほぼ一定に維持される。
そして、第１距離（ｄ１）を図３（Ｂ）の位置からさらに短くして、Ａ点とＢ点との距離（Ｄ）が、導電パターン３ｂの厚さＴ２と金属板３ｃの厚さＴ３の和（Ｔ２＋Ｔ３）になると（Ｄ＝Ｔ２＋Ｔ３）、Ａ点はＢ点に向けて引っ張られるようになる。これにより、図４（Ａ）に示されるように、Ａ点の応力の方向が、Ｂ点に引っ張られる方向に傾斜する。これに伴い、応力が図３（Ａ），（Ｂ）の場合に比べて減少を始める。図５のグラフによれば、第１距離（ｄ１）が０．６０ｍｍ以下になると、応力は減少する。また、応力の方向が変化するに伴って、クラックの進展方向もＡ点に対して絶縁板３ａのおもて面の水平方向に対して傾斜し、金属板３ｃに向かうようになる。このように、応力が低下を始め、クラックの進展方向が金属板３ｃに向くようになるために、絶縁板３ａにはクラックが入りにくくなる。
また、第１距離（ｄ１）を図４（Ａ）からさらに短くして、Ａ点とＢ点との距離（Ｄ）が、０ｍｍに近くなると、応力が図４（Ａ）の場合に比べてさらに減少する。応力の方向は、Ａ点がＢ点に引っ張られる方向により、徐々に絶縁板３ａのおもて面に対して垂直に近づいていく。すなわち、第１距離（ｄ１）が０ｍｍに近くなると、応力の方向が元に戻るに伴って、クラックの進展方向もＡ点に対して絶縁板３ａのおもて面の水平方向に近づきながら、金属板３ｃに向かうようになる。このように、応力は低下するものの、クラックの進展方向が絶縁板３ａに向き始めて、絶縁板３ａにはクラックが入りやすくなる。
最後に、第１距離（ｄ１）をさらに短く、０ｍｍにし、Ａ点とＢ点との距離（Ｄ）がＴ２＋Ｔ３よりさらに短く、Ｔ１となると（Ｄ＝Ｔ１＜Ｔ２＋Ｔ３）、図４（Ｂ）に示されるように、応力及びクラックの進展方向が図３（Ａ）の場合に戻る。すなわち、クラックはＡ点に対して絶縁板３ａのおもて面に対して水平方向であって内側に生じやすくなる。
したがって、図５のグラフによれば、第１距離（ｄ１）が所定の閾値（図５では、０．６０ｍｍ程度）よりも長い場合には、応力が大きく、クラックが絶縁板３ａのおもて面に対して水平方向であって、内側に生じやすくなる。また、第１距離（ｄ１）が所定の閾値（図５では、０．６０ｍｍ程度）より、より短い場合には、クラックの進展方向が絶縁板３ａのおもて面に対して水平方向から傾斜して、クラックが入りにくくなる。この際の第１距離（ｄ１）の閾値（上限）は式（２）がＴ２＋Ｔ３であること（（Ｔ１２＋ｄ１２）１／２＝Ｔ２＋Ｔ３）から、以下の式（３）が得られる。
第１距離（ｄ１）＝（Ｔ２２＋Ｔ３２－Ｔ１２＋２×Ｔ２×Ｔ３）１／２・・・（３）
また、第１距離（ｄ１）が０ｍｍの場合には、クラックはＡ点に対して絶縁板３ａのおもて面に対して水平方向であって内側に生じやすくなる。なお、第１距離（ｄ１）が０ｍｍよりも小さい場合、すなわち、導電パターン３ｂが金属板３ｃよりも長い場合には、Ｂ点を起点として導電パターン３ｂにクラックが生じるおそれがある。導電パターン３ｂには、回路パターンに応じた溝があるために、なおさら、クラックが進展しやすくなる。これらを踏まえると、第１距離（ｄ１）は以下の式（４）であることが好ましく、図５のグラフの場合には、第１距離（ｄ１）は、０ｍｍより大きく、０．６０ｍｍ以下であることが好ましい。
０＜第１距離（ｄ１）≦（Ｔ２２＋Ｔ３２－Ｔ１２＋２×Ｔ２×Ｔ３）１／２・・・（４）
次に、このようなセラミック回路基板３の金属板３ｃの裏面に形成するディンプルの形成位置について、図６を用いて説明する。図６は、第１の実施の形態の半導体装置に含まれるセラミック回路基板の金属板に形成するディンプルを説明するための図である。なお、図６に示す半導体素子２が配置されたセラミック回路基板３は、第１距離（ｄ１）の長さを異ならせた場合の金属板３ｃに適切に形成されたディンプル３ｃ２の例をそれぞれ示している。なお、図６では、はんだ５ａ，５ｂ及び放熱板４の記載は省略している。また、図６では、Ａ点からＣ点への破線矢印はクラックの進展方向を表している。そこで、導電パターン３ｂの第１端面３ｂ１の点Ａと、金属板３ｃのクラックの進展先である点Ｃとの端面間距離（ｅ）は次式（５）で表される。ここで、Ｔ１は、絶縁板３ａの厚さ、第１距離（ｄ１）は、導電パターン３ｂの第１端面３ｂ１と金属板３ｃの第２端面３ｃ１との端面間距離である。
ｅ＝Ｔ１２／ｄ１・・・（５）
クラックの進展先にディンプル３ｃ２が形成されていると、クラックがディンプル３ｃ２に進展してしまうおそれがある。このため、セラミック回路基板３の金属板３ｃの裏面に対して、クラックの進展先を避けてディンプル３ｃ２を形成する必要がある。また、クラックは、直線方向に進展するだけではなく、クラック起点から多少湾曲を描いた方向に進展することもある。そのため、クラックの進展が、直線方向に限らず、クラック起点から多少湾曲を描いた方向に進展することを考慮すると、クラックの進展先のずれ範囲は、好ましくは、±１０％、より好ましくは、±２０％と考えられる。また、ディンプル３ｃ２は、半導体素子２の直下の領域に形成されると、半導体素子２の放熱が著しく阻害され、好ましくない。したがって、ディンプル３ｃ２は、半導体素子２の第３端面２ａ１よりも外側に形成される必要がある。上記を鑑みると、ディンプル３ｃ２が形成される範囲は、導電パターン３ｂの第１端面３ｂ１の点Ａからの端面間距離（ｅ）で、以下の式（６）、より好ましくは、式（７）により表される。
０＜端面間距離（ｅ）≦（０．９×Ｔ１２／第１距離（ｄ１））、及び、
（１．１×Ｔ１２／第１距離（ｄ１））≦端面間距離（ｅ）＜第２距離（ｄ２）
・・・（６）
０＜端面間距離（ｅ）≦（０．８×Ｔ１２／第１距離（ｄ１））、及び、
（１．２×Ｔ１２／第１距離（ｄ１））≦端面間距離（ｅ）＜第２距離（ｄ２）
・・・（７）
ここで、導電パターン３ｂの第１端面３ｂ１の点Ａと、金属板３ｃのクラックの進展先である点Ｃとの端面間距離（ｅ）は、ディンプル３ｃ２の形成範囲である凹部形成距離の範囲に対応する。したがって、式（６）から式（１）が得られる。同様にして、式（７）は、次式（８）とすることができる。
導電パターン３ｂの第１端面３ｂ１からの凹部形成距離が、
０＜凹部形成距離≦０．８×Ｔ１２／第１距離（ｄ１）、及び、
（１．２×Ｔ１２／第１距離（ｄ１））≦凹部形成距離＜第２距離（ｄ２）、
の少なくとも一方の範囲 ・・・（８）
図６の各セラミック回路基板３には、このような条件を満たすディンプル３ｃ２の形成範囲３ｃ５が示されている。図６（Ａ）では、ディンプル３ｃ２の形成範囲３ｃ５が、セラミック回路基板３の金属板３ｃの裏面の半導体素子２の第３端面２ａ１の外側であって、クラックの進展先よりも内側にある。この形成範囲３ｃ５にディンプル３ｃ２を１つ（平面視で１列）形成してもよい。また、複数（平面視で複数列）形成してもよい。また、図６（Ｂ），（Ｃ），（Ｄ）では、ディンプル３ｃ２の形成範囲３ｃ５が、セラミック回路基板３の金属板３ｃの裏面の半導体素子２の第３端面２ａ１の外側であって、クラックの進展先よりも内側にある。さらに、ディンプル３ｃ２の形成範囲３ｃ５が、金属板３ｃの裏面のクラックの進展先よりも外側であって、導電パターン３ｂの第１端面３ｂ１の内側にある。なお、図６（Ｂ），（Ｃ），（Ｄ）の場合も、それぞれ、１つ、または、複数のディンプル３ｃ２を形成してよい。
上記半導体装置１は、半導体素子２と、半導体素子２がおもて面に配置され、厚さがＴ２の導電パターン３ｂと導電パターン３ｂの裏面に形成され、厚さがＴ１の絶縁板３ａと絶縁板３ａの裏面に形成され、ディンプル３ｃ２が裏面に形成され、厚さがＴ３の金属板３ｃとを有するセラミック回路基板３と、を備えている。この半導体装置１は、側面視で、導電パターン３ｂの第１端面３ｂ１は、金属板３ｃの第２端面３ｃ１よりも、セラミック回路基板３の主面の水平方向であってセラミック回路基板３の内側に第１距離（ｄ１）、位置ずれして形成されている。また、半導体素子２の第３端面２ａ１は、第２端面３ｃ１よりも、セラミック回路基板３の主面の水平方向であってセラミック回路基板３の内側に第２距離（ｄ２）、位置ずれして形成されている。さらに、ディンプル３ｃ２は、第１端面３ｂ１からセラミック回路基板３の主面の水平方向であってセラミック回路基板３の内側に離間して形成されており、上記式（１）を満たす範囲に形成されている。さらに、第１距離（ｄ１）は、上記式（４）を満たしていることが好ましい。このようにしてディンプル３ｃ２を金属板３ｃの裏面に形成することで、絶縁板３ａに生じる応力を減少することができ、クラックの発生を防止することができる。特に、ディンプル３ｃ２は、金属板３ｃの角部近傍に形成していないために、導電パターン３ｂの角部周辺の絶縁板３ａにおけるクラックの発生を防止することができる。これにより、半導体装置１の品質の低下を抑制し、歩留まりが良好となり、信頼性が向上する。
［第２の実施の形態］
第２の実施の形態では、セラミック回路基板３の金属板３ｃの裏面に形成するディンプルが金属板３ｃを貫通して形成されている場合について、図７を用いて説明する。図７は、第２の実施の形態の半導体装置の断面図である。すなわち、図７に示す半導体装置１ａは、第１の実施の形態の半導体装置１のディンプル３ｃ２を絶縁板３ａまで貫通させた時の断面図である。なお、図７の半導体装置１ａは、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付しており、それらの詳細な説明については省略する。
半導体装置１ａは、半導体素子２と、半導体素子２が配置されたセラミック回路基板３０と、セラミック回路基板３０が設けられた放熱板４と、を有している。なお、ここでは、図示を省略しているものの、このような半導体装置１ａでも、外部接続端子が設けられたケースに収納される。ケース内を封止樹脂で封止してもよい。この際、外部接続端子（図示を省略）は、半導体素子２及びセラミック回路基板３０に適宜電気的にワイヤにより接続される。
セラミック回路基板３０は、絶縁板３ａと、絶縁板３ａのおもて面に形成された導電パターン３ｂと、絶縁板３ａの裏面に形成された金属板３０ｃと、を有している。金属板３０ｃは、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような金属板３０ｃは、その側部に第２端面３０ｃ１を備えている。さらに、金属板３０ｃの裏面には、凹部であるディンプル３０ｃ２が形成されている。このディンプル３０ｃ２は、第１の実施の形態のディンプル３ｃ２と同様に、図２に示されるように、金属板３０ｃの裏面の外周部に沿って一列に複数形成されている。図７に示されるように、それぞれのディンプル３０ｃ２は、金属板３０ｃを貫通している。それぞれのディンプル３０ｃ２は、好ましくは、球台形状、円筒形状、または、球台形状と円筒形状とを合わせた形状であってよい。そうすることで、ディンプル３０ｃ２内がはんだ５ｂで埋まりやすく、ディンプル３０ｃ２内にボイドが残存し難い。また、ディンプル３０ｃ２は、金属板３０ｃの裏面の所定位置を化学的または物理的にエッチングして形成される。但し、ディンプル３０ｃ２は、金属板３０ｃを貫通して構成されている。また、ディンプル３０ｃ２は、図２に示したディンプル３ｃ２と同様に、金属板３０ｃの角部近傍の角部領域３ｃ３を空けて形成されている。例えば、ディンプル３０ｃ２は、複数形成されているディンプル３０ｃ２の一列と別の一列とが交わる交差位置３ｃ４を空けて形成されることが好ましい。また、ディンプル３０ｃ２についても、導電パターン３ｂの第１端面３ｂ１の位置である点Ａと、金属板３０ｃのクラックの進展先である点Ｃとの端面間距離（ｅ）は上記の式（１）を満たすように形成される。また、第１距離（ｄ１）についても、上記の式（４）を満たす。
このような半導体装置１ａでも、第１の実施の形態の半導体装置１と同様に、ディンプル３０ｃ２を金属板３０ｃの裏面に形成することで、絶縁板３ａに生じる応力を減少することができ、クラックの発生を防止することができる。これにより、半導体装置１ａの品質の低下を抑制し、歩留まりが良好となり、信頼性が向上する。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１，１ａ 半導体装置
２ 半導体素子
２ａ１ 第３端面
３，３０ セラミック回路基板
３ａ 絶縁板
３ｂ 導電パターン
３ｂ１ 第１端面
３ｃ，３０ｃ 金属板
３ｃ１，３０ｃ１ 第２端面
３ｃ２，３０ｃ２ ディンプル
３ｃ３ 角部領域
３ｃ４ 交差位置
３ｃ５ 形成範囲
４ 放熱板
５ａ，５ｂ はんだ

Claims (6)

  1. 半導体素子と、
    前記半導体素子がおもて面に配置され、厚さがＴ２の導電パターンと、前記導電パターンの裏面に形成され、厚さがＴ１の絶縁板と、前記絶縁板の裏面に形成され、複数の凹部が裏面に形成され、厚さがＴ３の金属板とを有する基板と、
    を備え、
    側面視で、前記導電パターンの第１端面は、前記金属板の第２端面よりも、前記基板の主面の水平方向であって前記基板の内側に第１距離、位置ずれして形成され、
    前記半導体素子の第３端面は、前記第２端面よりも、前記水平方向であって前記内側に第２距離、位置ずれして形成され、
    前記複数の凹部は、前記第１端面から前記水平方向であって前記内側に以下で表される凹部形成距離の範囲、
    ０＜凹部形成距離≦（０．９×Ｔ１２／第１距離）、及び、
    （１．１×Ｔ１２／第１距離）≦凹部形成距離＜第２距離、
    の少なくとも一方の範囲に形成されている、
    半導体装置。
  2. 前記複数の凹部は、前記第１端面から前記水平方向であって前記内側に以下で表される凹部形成距離の範囲、
    ０＜凹部形成距離≦（０．８×Ｔ１２／第１距離）、及び、
    （１．２×Ｔ１２／第１距離）≦凹部形成距離＜第２距離、
    の少なくとも一方の範囲に形成されている、
    請求項１に記載の半導体装置。
  3. 前記第１距離は、
    ０＜第１距離≦（Ｔ２２＋Ｔ３２－Ｔ１２＋２×Ｔ２×Ｔ３）１／２、
    である、
    請求項１または２に記載の半導体装置。
  4. 前記複数の凹部は、平面視で、前記導電パターン及び前記金属板の角部近傍を空けて、前記金属板に形成されている、
    請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記複数の凹部は、球欠形状または球台形状で、前記金属板を非貫通で、前記金属板に形成されている、
    請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記複数の凹部は、球台形状または円筒形状で、前記金属板を貫通して、前記金属板に形成されている、
    請求項１乃至４のいずれかに記載の半導体装置。
JP2020566133A 2019-01-16 2019-11-28 半導体装置 Active JP7052887B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019005278 2019-01-16
JP2019005278 2019-01-16
PCT/JP2019/046531 WO2020149023A1 (ja) 2019-01-16 2019-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020149023A1 JPWO2020149023A1 (ja) 2021-09-09
JP7052887B2 true JP7052887B2 (ja) 2022-04-12

Family

ID=71613806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566133A Active JP7052887B2 (ja) 2019-01-16 2019-11-28 半導体装置

Country Status (5)

Country Link
US (1) US11521941B2 (ja)
JP (1) JP7052887B2 (ja)
CN (1) CN112352310A (ja)
DE (1) DE112019002922T5 (ja)
WO (1) WO2020149023A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768801B (zh) * 2021-03-31 2022-06-21 世界先進積體電路股份有限公司 半導體結構及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140401A (ja) 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
US20080164588A1 (en) 2007-01-05 2008-07-10 Fairchild Korea Semiconductor, Ltd. High power semiconductor package
JP2012114203A (ja) 2010-11-24 2012-06-14 Mitsubishi Electric Corp 絶縁基板とその製造方法および電力半導体装置
JP2015225948A (ja) 2014-05-28 2015-12-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
US20180005956A1 (en) 2016-06-29 2018-01-04 C-Mac Electromag Bvba Electronic Circuit and Substrate with Identification Pattern for Separate Electronic Circuits and Method for Producing Thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JPH10189803A (ja) * 1996-12-27 1998-07-21 Nippon Inter Electronics Corp 放熱板への絶縁基板取付構造
JP4427154B2 (ja) * 2000-03-14 2010-03-03 株式会社東芝 セラミックス回路基板
JP2003100965A (ja) 2001-09-20 2003-04-04 Denki Kagaku Kogyo Kk 回路基板の信頼性評価方法及び回路基板
JP4692708B2 (ja) 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
JP2013161996A (ja) * 2012-02-07 2013-08-19 Toyota Motor Corp 半導体装置
CN103855142B (zh) * 2012-12-04 2017-12-29 东芝照明技术株式会社 发光装置及照明装置
JP2016143846A (ja) * 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置
JP6907671B2 (ja) * 2017-04-17 2021-07-21 富士電機株式会社 半導体装置
DE112019001086T5 (de) 2018-03-01 2020-11-12 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140401A (ja) 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
US20080164588A1 (en) 2007-01-05 2008-07-10 Fairchild Korea Semiconductor, Ltd. High power semiconductor package
JP2012114203A (ja) 2010-11-24 2012-06-14 Mitsubishi Electric Corp 絶縁基板とその製造方法および電力半導体装置
JP2015225948A (ja) 2014-05-28 2015-12-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
US20180005956A1 (en) 2016-06-29 2018-01-04 C-Mac Electromag Bvba Electronic Circuit and Substrate with Identification Pattern for Separate Electronic Circuits and Method for Producing Thereof

Also Published As

Publication number Publication date
US20210118822A1 (en) 2021-04-22
CN112352310A (zh) 2021-02-09
WO2020149023A1 (ja) 2020-07-23
DE112019002922T5 (de) 2021-03-04
US11521941B2 (en) 2022-12-06
JPWO2020149023A1 (ja) 2021-09-09

Similar Documents

Publication Publication Date Title
US11133271B2 (en) Semiconductor device
JP7060104B2 (ja) 半導体装置
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP7040032B2 (ja) 半導体装置
JP6988345B2 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
JP7338204B2 (ja) 半導体装置
JP7052887B2 (ja) 半導体装置
US9953902B2 (en) Semiconductor device including semiconductor chips electrically connected via a metal plate
JP7170614B2 (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
US11688722B2 (en) Semiconductor device
JP2014041876A (ja) 電力用半導体装置
JP6642719B2 (ja) 半導体装置
JP2021034384A (ja) 半導体装置
JP2019047094A (ja) 半導体装置
WO2020250582A1 (ja) 半導体装置
US11996347B2 (en) Semiconductor device
US11600541B2 (en) Semiconductor module
US20240007014A1 (en) Power conversion device
JP6737306B2 (ja) 半導体装置
JP2020115532A (ja) 半導体モジュール
JP2021125617A (ja) 半導体装置
JP2020107654A (ja) 半導体装置
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150