CN107204321B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107204321B
CN107204321B CN201710102487.8A CN201710102487A CN107204321B CN 107204321 B CN107204321 B CN 107204321B CN 201710102487 A CN201710102487 A CN 201710102487A CN 107204321 B CN107204321 B CN 107204321B
Authority
CN
China
Prior art keywords
insulating plate
gap
conductive
molding material
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710102487.8A
Other languages
English (en)
Other versions
CN107204321A (zh
Inventor
日向裕一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107204321A publication Critical patent/CN107204321A/zh
Application granted granted Critical
Publication of CN107204321B publication Critical patent/CN107204321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在将半导体元件搭载于带导电图案的绝缘基板等并进行树脂封装而成的半导体装置中，在树脂未充分地固定于导电图案的情况下，有可能在导电图案与树脂的界面发生剥离，半导体装置的可靠性降低。本发明提供一种半导体装置及半导体装置的制造方法。半导体装置具备：绝缘板；第1导电部，其设置于绝缘板的第1面上；半导体元件，其搭载于第1导电部上；以及模塑材料，其封装绝缘板的第1面侧处的第1导电部及半导体元件，绝缘板的材料与模塑材料的贴紧性比第1导电部的材料与模塑材料的贴紧性高，第1导电部在其一部分设有填充有模塑材料的间隙，该间隙位于第1导电部与绝缘板之间。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
已知将半导体元件搭载于导电图案上并进行树脂封装而成的半导体装置 (例如参照专利文献1～4)。
专利文献1：日本特开平6-13501号公报
专利文献2：日本特开2004-207277号公报
专利文献3：日本特开2009-64852号公报
专利文献4：国际公开2013/118478
但是，在树脂未充分地固定于导电图案的情况下，有可能在导电图案与树脂的界面发生剥离，半导体装置的可靠性降低。
发明内容
在本发明的第1方式，提供一种半导体装置，其具备：绝缘板；第1导电部，其设置于绝缘板的第1面上；半导体元件，其搭载于第1导电部上；以及模塑材料，其封装绝缘板的第1面侧处的第1导电部及半导体元件，绝缘板的材料与模塑材料的贴紧性比第1导电部的材料与模塑材料的贴紧性高，第1导电部在一部分设有填充有模塑材料的间隙，该间隙位于第1导电部与绝缘板之间。此外，与第1方式相关联，提供一种半导体装置的制造方法，其包括：准备在第1面上设置有第1导电部的绝缘板的步骤；在第1导电部上搭载半导体元件的步骤；以及利用模塑材料封装绝缘板的第1面侧处的第1导电部及半导体元件的步骤，绝缘板的材料与模塑材料的贴紧性比第 1导电部的材料与模塑材料的贴紧性高，封装的步骤中，将模塑材料填充在第1导电部的一部分中的与绝缘板之间的间隙。
在本发明的第2方式，提供一种半导体装置，其具备：绝缘板；第1导电部，其形成于绝缘板的第1面；半导体元件，其搭载于第1导电部上；以及模塑材料，其封装绝缘板的第1面侧处的第1导电部及半导体元件，第1 导电部具有：多个凸部，其设置于绝缘板侧且在相互分离的不同位置接合于绝缘板的第1面；以及间隙，其在相邻的凸部彼此之间的至少一部分，在与绝缘板之间供材料填充。此外，与第2方式相关联，提供一种半导体装置的制造方法，其包括：准备在第1面上设置有第1导电部的绝缘板的步骤；在第1导电部上搭载半导体元件的步骤；以及利用模塑材料封装绝缘板的第1 面侧处的第1导电部及半导体元件的步骤，第1导电部具有多个凸部，该多个凸部设置于绝缘板侧且在相互分离的不同位置接合于绝缘板的第1面，封装的步骤中，将模塑材料填充在相邻的凸部彼此之间的至少一部分中的第1 导电部与绝缘板之间的间隙。
在本发明的第3方式，提供一种半导体装置，其具备：绝缘板；第1导电部，其具有形成于绝缘板的第1面的金属膜和接合于金属膜的金属板；半导体元件，其搭载于金属板上；以及模塑材料，其封装绝缘板的第1面侧的第1导电部及半导体元件，在金属板与绝缘板之间的至少一部分，具有不设置金属膜而填充有模塑材料的间隙。此外，与第3方式相关联，提供一种半导体装置的制造方法，其包括：准备设置有第1导电部的绝缘板的步骤，该第1导电部包含形成于绝缘板的第1面上的金属膜及接合于金属膜的金属板；在金属板上搭载半导体元件的步骤；以及利用模塑材料封装绝缘板的第1面侧处的第1导电部及半导体元件的步骤，封装的步骤中，将模塑材料填充在金属板与绝缘板之间的至少一部分中的不设置金属膜的间隙。
另外，上述的发明内容并非列举了本发明的全部特征。此外，这些特征组的再组合也可另外成为发明。
附图说明
图1表示本实施方式的半导体装置10的一例。
图2表示图1的半导体装置10的单元100的一部分的剖面图。
图3表示图1的A部分相关的立体图。
图4A表示绝缘板130上的凹部125的形状的变形。
图4B表示绝缘板130上的凹部125的形状的变形。
图4C表示绝缘板130上的凹部125的形状的变形。
图4D表示绝缘板130上的凹部125的形状的变形。
图5A表示绝缘板130上的凹部125的形状的变形。
图5B表示绝缘板130上的凹部125的形状的变形。
图5C表示绝缘板130上的凹部125的形状的变形。
图5D表示绝缘板130上的凹部125的形状的变形。
图5E表示绝缘板130上的凹部125的形状的变形。
图6表示本实施方式的变形例的半导体装置10的一例。
图7表示图6的半导体装置10的单元100的一部分的剖面图。
图8表示图6的A部分相关的立体图。
图9表示半导体装置10的制造方法的一例。
图10表示贴紧强度试验的一例。
图11表示模塑材料190对于各材料的贴紧强度。
符号说明：
10半导体装置，100、100a、100b单元，110半导体元件，120第1导电部，121、121a、121b间隙形成层，122间隙，123金属板，124接合层， 125凹部，126金属膜，128接合层，130绝缘板，140第2导电部，142金属板，144接合层，146金属膜，148接合层，160印刷电路基板，170导电柱，180外部端子，182外部端子，190模塑材料，220主体部，222凸部，224间隙，226间隙，300材料。
具体实施方式
以下，通过发明的实施方式来说明本发明，但是以下的实施方式并非限定权利要求所涉及的发明。此外，实施方式中所说明的特征的组合的全部并不一定是发明的解决方案所必须的。
[1本实施方式的半导体装置10]
[1.1半导体装置10的结构]
图1表示本实施方式的半导体装置10的一例。例如，半导体装置10可以是搭载功率半导体元件并用于作业机械及机器人中的电力控制等的电力控制用电子部件。图1的(a)表示半导体装置10的长度较长方向上的剖面图。首先，利用图1的(a)说明半导体装置10的层结构。半导体装置10具备半导体元件110、第1导电部120、绝缘板130、第2导电部140、印刷电路基板160、导电柱170、外部端子180、外部端子182和模塑材料190。
半导体元件110可以是搭载于第1导电部120上的功率半导体元件。例如，半导体元件110是包括SiC等化合物半导体的开关元件，能够采用在第 1面(上表面)及第2面(下表面)分别具有电极的纵型的金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)。另外，半导体元件110并不限于纵型的元件，也可以是仅在表面设置电极而成的横型的元件。
例如，在半导体元件110是MOSFET(或IGBT)的情况下，可以在第1 面(上表面)侧具有与导电柱170接合的源电极(发射电极)及栅电极，并在背面具有漏电极(集电极)。此外，对半导体元件110而言，可以在第2面 (下表面)侧，将漏电极(或集电极)连接于第1导电部120并介由第1导电部120而使半导体元件110粘接于绝缘板130上。应予说明，在半导体元件110的两面，可以设置用于与第1导电部120及导电柱170接合的导电性接合件。
第1导电部120将半导体元件110相对于绝缘板130固定。第1导电部 120可以是多层结构，至少一部分包含间隙形成层121，该间隙形成层121在其与绝缘板130之间具有供模塑材料填充的间隙。第1导电部120可以至少一部分包含铜。第1导电部120的详情后面描述。
绝缘板130具有设置第1导电部120的第1面及设置第2导电部140的第2面，并将第1导电部120及第2导电部140电绝缘。绝缘板130只要是有一定强度以上的强度的绝缘基板即可，例如可以是由氮化铝、氮化硅、氧化铝等绝缘性陶瓷构成的陶瓷板。代之，绝缘板130也可以是树脂板等。
第2导电部140使从半导体元件110产生的热介由第1导电部120及绝缘板130而从半导体装置10的下部发散。第2导电部140可以是多层结构。第2导电部140的详情后面描述。
印刷电路基板160是将半导体元件110的电极连接于外部端子182的基板，具有绝缘基材及在其表面形成的布线图案。绝缘基材例如能够采用由玻璃环氧材料等构成的刚性基板或由聚酰亚胺材料等构成的柔性基板。在绝缘基材设置有使导电柱170、外部端子180及外部端子182通过的多个贯通孔。布线图案使用铜、铝等导电性金属，设置于绝缘基材的表面。例如，印刷电路基板160的布线图案将导电柱170连接于外部端子180及外部端子182。
导电柱170是设置于半导体元件110与印刷电路基板160之间而用于将两者通电的导电部件，例如使用铜、铝等导电性金属成型为圆柱状。应予说明，对导电柱170而言，可以通过利用焊料等导电性接合材料将其下端连接于半导体元件110从而竖立设置于半导体元件110上，利用焊锡、钎焊或铆接将其上端连接于印刷电路基板160的布线图案。
作为一例，导电柱170可以针对1个半导体元件110包含3个柱。在此情况下，可以将3个柱之中的2个柱竖立设置于半导体元件110的源电极或与该源电极相连的端子上并连接于印刷电路基板160上的布线图案，将剩余的1个柱竖立设置于半导体元件110的栅电极或与该栅电极相连的端子上并连接于印刷电路基板160上的布线图案。
外部端子180及外部端子182是用于导通从半导体元件110输出的电流并将其输出至半导体装置10外的端子。外部端子180及外部端子182可以分别包含多个端子，各端子可以使用例如铜、铝等导电性金属而成型为圆柱状或四棱柱状。
作为一例，外部端子180竖立设置于第1导电部120上，并介由印刷电路基板160的孔部向上方延伸，从模塑材料190突出。外部端子180介由印刷电路基板160的布线图案连接于半导体元件110的漏电极及源电极，作为输出端子发挥作用。
此外，作为一例，外部端子182竖立设置于印刷电路基板160的布线图案上并向上方延伸，从模塑材料190突出。外部端子182介由印刷电路基板 160的布线图案及导电柱170连接于半导体元件110的栅电极，作为栅极端子发挥作用。由此，外部端子182从半导体装置10外将控制信号输入到半导体元件110。
模塑材料190以使外部端子180及外部端子182的一部分露出的状态，封装半导体元件110、第1导电部120、绝缘板130、第2导电部140、印刷电路基板160、导电柱170、和外部端子180的一部分以及外部端子182的一部分。模塑材料190可以是与绝缘板130的材料的贴紧性比与第1导电部120 的材料的贴紧性高的热固化性树脂。
在此，当在绝缘板130的材料上使模塑材料190固化并沿该绝缘板130 的材料的面方向施加力而使模塑材料190剥离时的力，大于在第1导电部120 的材料上使模塑材料190固化并沿该第1导电部120的材料的面方向施加力而使模塑材料190剥离时的力的情况下，可以认为“与绝缘板130的材料的贴紧性比与第1导电部120的材料的贴紧性高”。
作为一例，模塑材料190可以优选使用环氧树脂。代之，模塑材料190 可以是聚酰亚胺树脂、异氰酸酯树脂、氨基树脂、酚树脂、硅系树脂或其他的热固化性树脂。模塑材料190也可以进一步含有无机填料等添加物。
在此，半导体装置10可以由分别搭载一个或多个半导体元件110的多个单元构成。例如，半导体装置10可以如图1的(a)所示，由分别具备半导体元件110、第1导电部120、绝缘板130及第2导电部140的多个单元(单元110a及单元100b)构成。另外，在不区别单元100a及单元100b的情况下，简记为单元100。
图1的(b)是从图1的(a)所示的单元100a及单元100b的间隙形成层121的上表面侧进行观察所得的俯视图。虚线表示间隙形成层121上的与在第1导电部120的面上搭载半导体元件110的区域对应的区域。
在此，第1导电部120可以具有包含面积最大的主导电部件及至少一个副导电部件且相互分离的多个导电部件。图1的(b)的间隙形成层121a表示间隙形成层121中与主导电部件对应的部分，间隙形成层121b表示间隙形成层121中与副导电部件对应的部分。
在间隙形成层121a的外缘部，朝向间隙形成层的内侧方向设置一个或多个凹部125。例如，多个凹部125可以在间隙形成层121a的外缘以等间隔或不同的间隔设置。在用模塑材料190对半导体装置10进行树脂封装时，在凹部125也填充模塑材料190。如后所述，对第1导电部120而言，在一部分 (例如与凹部125对应的部分)中与绝缘板130之间具有供模塑材料填充的间隙。
图2表示图1的半导体装置10的单元100的一部分的剖面图。
[1.2第1导电部120的结构]
首先，说明第1导电部120的结构。如图所示，第1导电部120具有金属板123、接合层124、金属膜126和接合层128。
对金属板123而言，在第1面(上表面)搭载半导体元件110，第2面 (下表面)介由接合层124接合于金属膜126。例如，金属板123可以是厚度0.1～3mm(作为一例，为1mm)的铜板。金属板123可以形成有用于将半导体元件110与外部端子180连接的电路图案。
接合层124是将金属板123与金属膜126接合的层，可以利用导电性接合材料形成。例如，接合层124可以利用焊料形成，作为一例，可以利用锡- 银系的厚度1mm的焊料板形成。
金属膜126介由接合层128形成于绝缘板130的第1面上。例如，金属膜126可以是厚度0.1～1mm(作为一例，为厚度0.3mm)的铜箔。在金属膜 126，可以形成有与金属板123对应的电路图案。
接合层128是将金属膜126与绝缘板130接合的层，可以利用钎焊料等导电性接合材料形成。例如，接合层128可以利用厚度0.02mm的银钎焊料形成。
在此，第1导电部120在其金属板123与绝缘板130之间的至少一部分，不设置金属膜126而具有填充有模塑材料190的间隙122(凹部125)。例如，如图2所示，在金属板123与绝缘板130之间，接合层124、金属膜126及接合层128形成间隙形成层121a，在该间隙形成层121a中设置不存在接合层 124、金属膜126及接合层128的凹部125。
在不设置凹部125的情况下，主要通过金属板123与模塑材料190的贴紧而将单元100固定于模塑材料190，但是根据本实施方式的具有凹部125 的半导体装置10，通过将模塑材料190填充于凹部125，因锚效应而难以将模塑材料190从单元100剥离。此外，在模塑材料190使用了与绝缘板130 的材料的贴紧性比与第1导电部120的材料的贴紧性高的材料的情况下，因进一步提高单元100与模塑材料190的贴紧，所以难以将模塑材料190从单元100剥离。这样，根据半导体装置10，能够防止单元100从模塑材料190 的剥离，能够提高可靠性。
凹部125也可以以下述方式设置：其至少一部分位于从半导体元件110 与第1导电部120的接触面朝向绝缘板130以45度角度扩展的空间区域外。例如，凹部125可以形成在图2的以虚线直角三角形所示的区域的外侧(左侧)。
从半导体元件110散出的热在下侧45度角度的范围中显著扩散。在此通过采用该结构，由于从半导体元件110的散热在半导体元件110的下部45度的范围中不受妨碍，所以能够有效地进行半导体元件110的散热。
另外，如图1的(b)所示，在间隙形成层121b的一部分可以不设置凹部125。结果，可以仅对第1导电部120的多个导电部件之中的包含主导电部件的一部分导电部件设置凹部125。在此情况下，由于在面积大的主导电部件设置凹部125，所以能够使因形成有凹部125而引起的对主导电部件形状的影响比较小。此外，也可以除了间隙形成层121a之外，在间隙形成层121b 的外缘部也设置一个或多个凹部125，或代替间隙形成层121a而在间隙形成层121b的外缘部设置一个或多个凹部125。
[1.3第2导电部140的结构]
接着，说明第2导电部140的结构。第2导电部140具有金属板142、接合层144、金属膜146和接合层148。
金属板142作为散热板发挥作用，介由接合层144接合于金属膜146。例如，金属板142可以是厚度0.1～3mm(作为一例，为1mm)的铜板。金属板142可以是大致矩形的整面图案。在此，所谓大致矩形，可以包含从矩形形状将对角部分进行了倒角而得到的形状、类似于矩形的形状及矩形形状。
接合层144是将金属板142与金属膜146接合的层，可以利用导电性接合材料形成。例如，接合层144可以利用焊料形成，作为一例，可以利用锡- 银系的厚度0.05～0.5mm(作为一例，为厚度0.1mm)的焊料板形成。在此，接合层144可以具有比金属板142更向主面的外侧及第2面侧(下侧)突出的部分，例如，可以向金属板142的主面外侧突出0.1mm左右。由此，接合层144能够将金属板142与金属膜146更强固地接合。
金属膜146介由接合层148形成于绝缘板130的第2面上。例如，金属膜146可以是厚度0.1～1mm(作为一例，为厚度0.3mm)的铜箔。金属膜146 可以是与金属板142对应的大致矩形的整面图案。金属膜146可以具有比金属板142大的面。
接合层148是将金属膜146与绝缘板130接合的层，可以利用钎焊料等导电性接合材料形成。例如，接合层148可以利用厚度0.01～0.1mm(作为一例，为厚度0.02mm)的银钎焊料形成。接合层148可以具有比金属膜146大且比绝缘板130小的面。
另外，金属膜126、接合层128、绝缘板130、金属膜146及接合层148 可以是通过AMB(Active Metal Brazing，活性金属钎焊)法形成的AMB基板。代之，金属膜126及金属膜146也可以不介由接合层128及接合层148 而接合于绝缘板130。在此情况下，金属膜126、绝缘板130及金属膜146可以是通过DCB(Direct Copper Bond，直接铜接合)法形成的DCB基板。
在图2中说明了在第2导电部140不设置间隙的方式。代之，对第2导电部140而言，可以在一部分在其与绝缘板130之间具有填充有模塑材料190 的间隙。在此情况下，第2导电部140可以与第1导电部120的间隙形成层 121a同样地，在外缘部分通过在绝缘板130与金属板142之间不设置接合层 144、金属膜146及接合层148而形成间隙(凹部)。
图3表示图1的A部分相关的立体图。图中的虚线表示金属板123的下表面。如图所示，凹部125形成被金属膜126的凹部、金属板123的第2面 (下表面)及绝缘板130的第1面(上表面)包围的非贯通孔。半导体装置 10通过在该非贯通孔填充模塑材料190而产生锚效应，能够更强固地将模塑材料190与单元100粘接。
在图3的方式中，在金属膜126设置凹部，能够在基板的图案制作时通过蚀刻等制成。由于这样在金属板123不像间隙形成层121a那样设置凹部，所以不需要用于在金属板123设置凹部的追加的加工。代之或加之，也可以在金属板123进行沟加工并设置与间隙形成层121a的凹部对应的形状的凹部。
[1.3凹部125的形状]
图4A～4D及图5A～5E表示绝缘板130的第1面(及/或第2面)上的凹部125的形状的变形。
凹部125可以是多边形。例如，凹部125可以是正多边形或非正多边形，例如可以是图4A的(a)所示的矩形、图4B的(b)所示的六边形。此外，凹部125可以是包含圆形或椭圆形的至少一部分的形状，例如可以是图 4C的(c)所示的除去了下部的弓形部分而成的圆形。此外，凹部125可以是从第1导电部120(或第2导电部140)的边缘部朝向凹部125的内部开口幅度变大的形状或开口幅度变小的形状，例如可以是图4D的(d)所示的边缘部侧为短底边的梯形。
此外，凹部125可以是从第1导电部120(或第2导电部140)的边缘部朝向凹部125的内部至少具有一个弯折或曲线形的形状，例如可以是图5A 的(e)所示的弯折一次的形状或图5B的(f)所示的弯折两次的形状。此外，凹部125可以是从第1导电部120(或第2导电部140)的边缘部朝向凹部 125的内部开口幅度变大后变小、再变大的形状，例如可以是图5C的(g) 所示的将2个边缘部侧为短底边的梯形平行地连在一起而成的形状、图5D 的(h)所示的将2个朝向边缘部侧的凸形状串联地连在一起而成的形状、或图5E的(i)所示的将2个圆形(或椭圆形)连在一起而成的形状。此外，凹部125可以是从第1导电部120(或第2导电部140)的边缘部朝向凹部 125的内部开口幅度变小后变大、再变小的形状(例如将图5C的(g)的凹部125上下反转而成的形状)。
凹部125通过采用例如上述形状的任一种，能够利用锚效应强固地固定模塑材料190，防止模塑材料190从单元100剥离。此外，从分散应力的观点考虑，凹部125优选是将角进行了倒角而成的形状。例如，凹部125可以是图4A的(a)、图4B的(b)、图4D的(d)及图5A的(e)～图5D的(h) 所示的形状中，角进行了倒角处理而成的形状。
[2变形例的半导体装置10]
图6表示本实施方式的变形例的半导体装置10的一例。在本变形例中，关于与在图1～图3中说明了的实施方式的半导体装置10相同的点，省略说明。在本变形例中，第1导电部120在间隙形成层121a具有主体部220及多个凸部222。
主体部220设置于绝缘板130的第1面侧，搭载半导体元件110。凸部 222是第1导电部120上的从金属板123向下侧突出的岛状的部分，其设置于绝缘板130的第1面侧，且在相互分离的不同位置设置多个。在主体部220 与凸部222之间形成间隙224，在相邻的凸部222彼此之间的至少一部分形成间隙226。
图7表示图6的半导体装置10的单元100的一部分的剖面图。如图7 所示，主体部220及凸部222可以设置于绝缘板130的第1面侧且接合于绝缘板130，设置于包含接合层124、金属膜126及接合层128的间隙形成层 121a。在主体部220与凸部222之间的间隙224的一部分或全体，在金属板 123与绝缘板130之间填充模塑材料。此外，在相邻的凸部彼此之间的间隙 226(未图示)的至少一部分，也在金属板123与绝缘板130之间填充模塑材料。
在此，间隙224可以以下述方式设置：其一部分或全体位于如图7的虚线直角三角形所示从半导体元件110与第1导电部120的接触面朝向绝缘板 130以45度角度扩展的空间区域外。
应予说明，在图7中说明了在第2导电部140不设置间隙224及间隙226 的方式。代之或加之，第2导电部140可以在一部分、在其与绝缘板130之间具有填充有模塑材料190的间隙。在此情况下，在第2导电部140，可以与第1导电部120同样，具有主体部及凸部，可以设置主体部与凸部之间的间隙及凸部间的间隙。
图8表示图6的A部分相关的立体图。图中的虚线表示金属板123的下表面。半导体装置10通过在间隙形成层121a的间隙224及间隙226填充模塑材料190，能够更强固地将模塑材料190与单元100粘接。
在图8的方式中，由于在金属板123不像间隙形成层121a那样设置主体部220及凸部222的图案，所以不需要用于在金属板123设置这些图案的追加的加工。代之，也可以在金属板123进行图案加工等并设置与主体部220 及凸部222对应的图案。
[3半导体装置10的制造方法]
图9表示半导体装置10的制造方法的一例。半导体装置10通过执行 S110～S230的处理而制造。
首先，在S110，在绝缘板130的第1面形成金属膜126，在第2面形成金属膜146。例如，以Si3N4制的矩形板为绝缘板130，在该绝缘板130的一面上，用AMB法或DCB法接合铜箔，作为金属膜126，其中，该铜箔被图案化为图1的(b)所示的具有凹部125的间隙形成层121a及间隙形成层121b 的形状。代之，可以将被图案化为图6的(b)所示的具有主体部220、凸部222、间隙224及间隙226的间隙形成层121a及间隙形成层121b的形状而成的铜箔接合于绝缘板130。
此外，在绝缘板130的另一面上，用AMB法或DCB法将大致矩形的整面图案的铜箔，作为金属膜146。在此，也可以将比绝缘板130小的大致矩形的整面图案的铜箔接合于绝缘板130。在用AMB法形成金属膜126(及/ 或金属膜146)的情况下，在金属膜126(及/或金属膜146)与绝缘板130之间，形成钎焊料作为接合层128(及/或接合层148)。
接着在S130，准备金属板123及金属板142。例如，准备铜板作为金属板123，其中，该铜板被图案化为在S110中用于金属膜126的形成的间隙形成层121a的形状中不设置凹部125(或间隙224及间隙226)的形状及间隙形成层121b的形状，并准备大致矩形的铜板作为金属板142。在此，可以将金属板123的形状形成为具有凹部125(或间隙224及间隙226)的间隙形成层121a的形状及间隙形成层121b的形状。
接着在S150，在S110中形成且形成有金属膜126及金属膜146的绝缘板130，安装在S130准备的金属板123及金属板142。例如，在金属膜126 的与设置有绝缘板130的面相反的面上，与金属膜126的形状匹配地丝网印刷成为接合层124的膏状的焊料，并搭载金属板123。此外，在金属膜146 的与设置有绝缘板130的面相反的面侧，与金属膜146的形状匹配地丝网印刷成为接合层144的膏状的焊料，并搭载金属板142。代替膏状的焊料，也可以使用进行了图案化而形成的板状的焊料。
通过这样执行S110～S150，准备设置有第1导电部120且设置有第2导电部140的绝缘板130，该第1导电部120包含在绝缘板130的第1面上形成的金属膜126及与金属膜126接合的金属板123，该第2导电部140包含在绝缘板130的第2面上形成的金属膜146及与金属膜146接合的金属板142。
接着，在S170，在第1导电部120上搭载半导体元件110。例如，在金属板123上，设置在两面涂敷了焊料等导电性接合材料的半导体元件110。作为一例，半导体元件110针对各单元100，设置于图1的(b)的虚线所示那样的多个位置。
接着，在S210，在搭载有半导体元件110的绝缘板130，设置印刷电路基板160。例如，以与绝缘板130相向的方式安装预先在下侧安装有导电柱 170的印刷电路基板160。作为一例，以导电柱170的下端介由半导体元件 110的上表面的导电性接合材料而与半导体元件110的电极相接的方式，配置印刷电路基板160，并用固定夹具固定印刷电路基板160。此后，在印刷电路基板160设置外部端子180及外部端子182。例如，使外部端子180贯穿印刷电路基板160，并将金属板123与外部端子180介由焊料等导电性接合材料而连接，将印刷电路基板160与外部端子182介由导电性接合材料连接。此后，通过将组装中的模件设置于加热炉而加热，进行使焊料等熔敷的回流处理。
接着，在S230，用模塑材料190进行封装。例如，如图1的(a)中所示，用环氧树脂等模塑材料190封装绝缘板130的第1面侧的第1导电部120 及半导体元件110。在此，在第1导电部120的一部分且处于与绝缘板130 之间的凹部125也填充模塑材料190。例如，在金属板123与绝缘板130之间的至少一部分的不设置金属膜126的间隙填充模塑材料。作为一例，可以将组装中的模件固定在预先加热到了模塑材料190的固化温度以上的温度 (例如100℃)的金属模具中，并注入低于固化温度的温度的未固化环氧树脂，由此执行封装。由此，能够以从注入起比较短的时间完成封装。
在本实施方式中，通过执行S110～S230的处理，能够制造图1或图6所示的半导体装置10。即，根据本实施方式的制造方法，能够提高单元100与模塑材料190的粘合性，制造改进了可靠性的半导体装置10。
[4贴紧强度的测定]
图10表示贴紧强度试验的一例。贴紧强度试验通过下述过程进行：测定在各材料上固化模塑材料190并沿各材料的面方向施加力而使模塑材料190 剥离时的力。例如，贴紧强度试验用的模件通过下述过程得到：对以各材料形成的10mm×10mm的基板状的材料300执行与焊接同样的热处理(例如 245℃、12分钟)，在清洗及干燥后，使用氟树脂制的模具以成为圆锥台形状的方式配置未固化的模塑材料190，并进行模塑材料190的热固化处理(例如170℃、60分钟)，所述圆锥台形状的底面为直径3.57mm的圆、上表面为直径3mm的圆且高度为4mm。此后，对贴紧强度试验用的模件，在常温且 0.25mm/秒的条件下执行剪力试验，测定出单位面积的断裂强度。
图11表示通过图10中所示的贴紧强度试验得到的针对各材料的贴紧强度。作为材料300，使用了(1)陶瓷板(例如Si3N4)、(2)SiC、(3)聚酰亚胺膜、(4)Cu、(5)镀Ni、(6)镀Ag、(7)镀Sn。
如图11所示，绝缘板130所用的(1)陶瓷板与金属板123所用的(4) Cu比较，得到约4.5倍以上的高的贴紧强度。由此可知，绝缘板130对于模塑材料190，具有比金属板123优异的贴紧强度。从而，如果根据设置凹部 125、间隙224及间隙226而使绝缘板130与模塑材料190的粘合面积增加的半导体装置10，则可以认为模塑材料190与单元100的粘合变得更强固。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式中记载的范围。本领域技术人员会明白可以对上述实施方式加以多种变更或改进。根据权利要求书的记载可知，对上述实施方式进行的各种变更或改进而成的方式也可包含在本发明的技术范围内。
应当注意的是，只要在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的工作、顺序、步骤和阶段等各处理的执行顺序并未特别明确为“在……之前”、“事先”等，另外，只要不是后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序实施。

Claims (17)

1.一种半导体装置，其特征在于，具备：
绝缘板；
第1导电部，其设置于所述绝缘板的第1面上；
半导体元件，其搭载于所述第1导电部上；以及
模塑材料，其封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件，
所述绝缘板的材料与所述模塑材料的贴紧性比所述第1导电部的材料与所述模塑材料的贴紧性高，
所述第1导电部在其一部分设有填充有所述模塑材料的间隙，该间隙位于所述第1导电部与所述绝缘板之间，且填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1导电部具有：
金属膜，其形成于所述绝缘板的所述第1面上；以及
金属板，其接合于所述金属膜，
所述金属板在面方向上延伸至比所述金属膜靠所述模塑材料内的位置，以便在所述金属板与所述绝缘板之间的至少一部分，具有不设置所述金属膜而填充有所述模塑材料的所述间隙。
3.根据权利要求1所述的半导体装置，其特征在于，
所述间隙在所述绝缘板的所述第1面上，具有包含从所述第1导电部的边缘部朝向所述间隙的内部开口幅度变大的部位的形状和从所述第1导电部的边缘部朝向所述间隙的内部至少具有一个弯折的形状中的至少一种形状。
4.一种半导体装置，其特征在于，具备：
绝缘板；
第1导电部，其形成于所述绝缘板的第1面；
半导体元件，其搭载于所述第1导电部上；以及
模塑材料，其封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件，
所述第1导电部具有：
多个凸部，其设置于所述绝缘板侧且在相互分离的不同位置接合于所述绝缘板的所述第1面；以及
间隙，其在相邻的凸部彼此之间的至少一部分，在与所述绝缘板之间供所述模塑材料填充，
填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第1导电部具有：
金属膜，其形成于所述绝缘板的所述第1面上；以及
金属板，其接合于所述金属膜，
在所述金属板与所述绝缘板之间的至少一部分，具有不设置所述金属膜而填充有所述模塑材料的所述间隙。
6.一种半导体装置，其特征在于，具备：
绝缘板；
第1导电部，其具有形成于所述绝缘板的第1面的金属膜和接合于所述金属膜的金属板；
半导体元件，其搭载于所述金属板上；以及
模塑材料，其封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件，
在所述金属板与所述绝缘板之间的至少一部分，具有不设置金属膜而填充有所述模塑材料的间隙，
填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
7.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，所述间隙在所述绝缘板的所述第1面上，具有多边形、圆形、椭圆形、从所述第1导电部的边缘部朝向所述间隙的内部至少具有一个弯折或曲线形的形状、从所述第1导电部的边缘部朝向所述间隙的内部开口幅度变大的形状、从所述第1导电部的边缘部朝向所述间隙的内部开口幅度变小的形状、从所述第1导电部的边缘部朝向所述间隙的内部开口幅度变大后变小再变大的形状以及从所述第1导电部的边缘部朝向所述间隙的内部开口幅度变小后变大再变小的形状中的至少一种形状。
8.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，
所述半导体装置还具备第2导电部，其设置于所述绝缘板的第2面上，
所述第2导电部在其一部分设有填充有所述模塑材料的间隙，该间隙位于所述第2导电部与所述绝缘板之间。
9.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，所述间隙的至少一部分位于从所述半导体元件与所述导电部的接触面朝向所述绝缘板以45度角度扩展的空间区域外。
10.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，
所述第1导电部具有相互分离的多个导电部件，该多个导电部件包含面积最大的主导电部件及至少一个副导电部件，
所述间隙仅针对所述多个导电部件中的包含所述主导电部件的一部分导电部件而设置。
11.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，所述绝缘板是陶瓷板。
12.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，所述第1导电部包含铜。
13.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，所述模塑材料包含环氧树脂。
14.根据权利要求1、4、6的任一项所述的半导体装置，其特征在于，在所述绝缘板的材料上固化所述模塑材料并沿该绝缘板的材料的面方向施加力而使所述模塑材料剥离时的力，大于在所述第1导电部的材料上固化所述模塑材料并沿该第1导电部的材料的面方向施加力而使所述模塑材料剥离时的力。
15.一种半导体装置的制造方法，其特征在于，包括：
准备在第1面上设置有第1导电部的绝缘板的步骤；
在所述第1导电部上搭载半导体元件的步骤；以及
利用模塑材料封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件的步骤，
所述绝缘板的材料与所述模塑材料的贴紧性比所述第1导电部的材料与所述模塑材料的贴紧性高，
所述封装的步骤中，将所述模塑材料填充在所述第1导电部的一部分中的与所述绝缘板之间的间隙，
填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
16.一种半导体装置的制造方法，其特征在于，包括：
准备在第1面上设置有第1导电部的绝缘板的步骤；
在所述第1导电部上搭载半导体元件的步骤；以及
利用模塑材料封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件的步骤，
所述第1导电部具有多个凸部，该多个凸部设置于所述绝缘板侧且在相互分离的不同位置接合于所述绝缘板的所述第1面，
所述封装的步骤中，将所述模塑材料填充在相邻的凸部彼此之间的至少一部分中的所述第1导电部与所述绝缘板之间的间隙，
填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
17.一种半导体装置的制造方法，其特征在于，包括：
准备设置有第1导电部的绝缘板的步骤，该第1导电部包含形成于所述绝缘板的第1面上的金属膜及接合于所述金属膜的金属板；
在所述金属板上搭载半导体元件的步骤；以及
利用模塑材料封装所述绝缘板的所述第1面侧处的所述第1导电部及所述半导体元件的步骤，
所述封装的步骤中，将所述模塑材料填充在所述金属板与所述绝缘板之间的至少一部分中的不设置所述金属膜的间隙，
填充到所述间隙的所述模塑材料在所述间隙中与所述第1导电部和所述绝缘板双方接触。
CN201710102487.8A 2016-03-18 2017-02-24 半导体装置及半导体装置的制造方法 Active CN107204321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-055628 2016-03-18
JP2016055628A JP6724449B2 (ja) 2016-03-18 2016-03-18 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107204321A CN107204321A (zh) 2017-09-26
CN107204321B true CN107204321B (zh) 2022-04-12

Family

ID=59751770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710102487.8A Active CN107204321B (zh) 2016-03-18 2017-02-24 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10204871B2 (zh)
JP (1) JP6724449B2 (zh)
CN (1) CN107204321B (zh)
DE (1) DE102017203360A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6898203B2 (ja) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス パワー半導体モジュール
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
DE112019001086T5 (de) * 2018-03-01 2020-11-12 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2019176260A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 半導体装置
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN103477428A (zh) * 2011-05-13 2013-12-25 富士电机株式会社 半导体器件及其制造方法
US20140332951A1 (en) * 2012-02-09 2014-11-13 Fuji Electric Co., Ltd. Semiconductor device
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
CN105814682A (zh) * 2014-05-30 2016-07-27 富士电机株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613501A (ja) 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2004207277A (ja) 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
JP6201490B2 (ja) * 2013-07-30 2017-09-27 株式会社豊田自動織機 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN103477428A (zh) * 2011-05-13 2013-12-25 富士电机株式会社 半导体器件及其制造方法
US20140048918A1 (en) * 2011-05-13 2014-02-20 Fuji Electric Co., Ltd Semiconductor device and method of manufacturing the same
US20140332951A1 (en) * 2012-02-09 2014-11-13 Fuji Electric Co., Ltd. Semiconductor device
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
CN105814682A (zh) * 2014-05-30 2016-07-27 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6724449B2 (ja) 2020-07-15
US20170271274A1 (en) 2017-09-21
CN107204321A (zh) 2017-09-26
DE102017203360A1 (de) 2017-09-21
US10204871B2 (en) 2019-02-12
JP2017174837A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
CN107204321B (zh) 半导体装置及半导体装置的制造方法
US7723846B2 (en) Power semiconductor module and method of manufacturing the same
US20140167237A1 (en) Power module package
JP2001015679A (ja) 半導体装置及びその製造方法
JP2008227131A (ja) 半導体装置及びその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
KR20090050751A (ko) 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP2003017518A (ja) 混成集積回路装置の製造方法
CN108447827B (zh) 一种电力转换电路的封装模块
KR101014915B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012015202A (ja) 半導体装置およびその製造方法
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US10748827B2 (en) Packaged semiconductor devices for high voltage with die edge protection
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP2017123360A (ja) 半導体モジュール
JP2015176871A (ja) 半導体装置及びその製造方法
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP2004228286A (ja) 電力用半導体装置
KR102638477B1 (ko) 반도체 패키지 및 그 제조 방법
CN106952882B (zh) 半导体装置及半导体装置的制造方法
US20130256920A1 (en) Semiconductor device
JP2004349300A (ja) 半導体装置及びその製造方法
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
JPH06163746A (ja) 混成集積回路装置
US20220336429A1 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant