JP2012146765A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012146765A
JP2012146765A JP2011002707A JP2011002707A JP2012146765A JP 2012146765 A JP2012146765 A JP 2012146765A JP 2011002707 A JP2011002707 A JP 2011002707A JP 2011002707 A JP2011002707 A JP 2011002707A JP 2012146765 A JP2012146765 A JP 2012146765A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
mounting lead
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011002707A
Other languages
English (en)
Other versions
JP5822468B2 (ja
Inventor
Mitsutoshi Saito
光俊 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011002707A priority Critical patent/JP5822468B2/ja
Priority to US13/346,826 priority patent/US8921985B2/en
Publication of JP2012146765A publication Critical patent/JP2012146765A/ja
Priority to US14/570,601 priority patent/US9824957B2/en
Application granted granted Critical
Publication of JP5822468B2 publication Critical patent/JP5822468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 小型化および製造の効率化を図るのに適する半導体装置および半導体装置の製造方法を提供すること。
【解決手段】 主面電極１１を含む半導体チップ１と、方向Ｘａに半導体チップ１に対し離間する実装リード２と、方向Ｘｂに半導体チップ１に対し離間する実装リード３と、主面電極１１、実装リード２，３のいずれとも方向Ｚ視において重なり、且つ、主面電極１１、および実装リード２，３を互いに導通させる連絡リード５１と、半導体チップ１、および実装リード２，３を覆う樹脂部８と、を備え、実装リード２は、方向Ｚｂを向く実装リード底面２２を有し、実装リード３は、方向Ｚｂを向く実装リード底面３２を有し、樹脂部８は、実装リード底面２２，３２のいずれとも面一の樹脂底面８１を有する。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
図４７は、従来の半導体装置を示す断面図である。同図に示す半導体装置９０１は、ディスクリート素子９２１と、リードフレームの端子部９２２と、ダイパッド９２３と、ハンダ層９２４と、ワイヤー９２５と、モールド樹脂９２６とを備える。ディスクリート素子９２１は、たとえば、トランジスタである。端子部９２２およびダイパッド９２３は、金属よりなる。ハンダ層９２４はディスクリート素子９２１とダイパッド９２３とを接合している。ワイヤー９２５は、ディスクリート素子９２１と端子部９２２とにボンディングされている。これにより、ディスクリート素子９２１と端子部９２２とが導通している。モールド樹脂９２６は、ディスクリート素子９２１、端子部９２２と、ダイパッド９２３と、ハンダ層９２４と、ワイヤー９２５とを覆っている。モールド樹脂９２６からは、端子部９２２の面９２８と、ダイパッド９２３の面９２９とが露出している。
半導体装置９０１を製造するには、まず、樹脂バリ防止用の耐熱テープ（図示略）に、端子部９２２とダイパッド９２３とを接合する。次に、ディスクリート素子９２１をハンダ層９２４によってダイパッド９２３に対し接合する。次に、ディスクリート素子９２１と端子部９２２とにワイヤー９２５をボンディングする。次に、当該耐熱テープに端子部９２２とダイパッド９２３とを接合した状態で、端子部９２２およびダイパッド９２３などをモールド樹脂９１４で覆う。次に、端子部９２２とダイパッド９２３とから上記耐熱テープを剥がす。以上の工程を経ることにより、半導体装置９０１が製造される。このような従来の半導体装置については、たとえば特許文献１に記載されている。
半導体装置９０１においてはディスクリート素子９２１がダイパッド９２３に接合されているため、半導体装置９０１の薄型化が困難であった。そこで薄型化を図ることを目的の一つとして、図４６に示す半導体装置が開発されている。同図に示す半導体装置９００は、ディスクリート素子９１１と、リードフレームの端子部９１２と、ワイヤー９１５と、モールド樹脂９１６とを備える。半導体装置９００は、半導体装置９０１におけるダイパッド９２３およびハンダ層９２４に相当する構成を備えず、ディスクリート素子９１１がモールド樹脂９１６から露出している。このような半導体装置９００によって薄型化が図られている。
近年、半導体装置が組み込まれる電子機器の小型化に伴い、半導体装置のさらなる小型化の要望が強い。また、半導体装置の製造の効率化の要望も強い。しかしながら、上述の半導体装置９００では、これらの要望を十分に満足させることができない場合がある。
特開２００３−６８９５８号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化および製造の効率化を図るのに適する半導体装置および半導体装置の製造方法を提供することを主たる課題とする。
本発明の第１の側面によって提供される半導体装置は、主面電極を含む半導体チップと、上記半導体チップの厚さ方向に直交する方向のうちのいずれか一方向に、上記半導体チップに対し離間する第１実装リードと、上記厚さ方向に直交する方向のうちのいずれか一方向に、上記半導体チップに対し離間する第２実装リードと、上記主面電極、上記第１実装リード、および上記第２実装リードのいずれとも上記厚さ方向視において重なり、且つ、上記主面電極、上記第１実装リード、および上記第２実装リードを互いに導通させる連絡リードと、上記半導体チップ、上記第１実装リード、および上記第２実装リードを覆う樹脂部と、を備え、上記第１実装リードは、上記厚さ方向のうち上記連絡リードから上記主面電極に向かう第１方向を向く第１実装リード底面を有し、上記第２実装リードは、上記第１方向を向く第２実装リード底面を有し、上記樹脂部は、上記第１実装リード底面および上記第２実装リード底面のいずれとも面一の樹脂底面を有する。
本発明の好ましい実施の形態においては、上記半導体チップは、上記樹脂底面から露出する裏面電極を含む。
本発明の好ましい実施の形態においては、上記主面電極および上記連絡リードの間に位置し且つ上記主面電極および上記連絡リードを接合する第１導電性接合部と、上記第１実装リードおよび上記連絡リードの間に位置し且つ上記第１実装リードおよび上記連絡リードを接合する第２導電性接合部と、上記第２実装リードおよび上記連絡リードの間に位置し且つ上記第２実装リードおよび上記連絡リードを接合する第３導電性接合部と、を更に備える。
本発明の好ましい実施の形態においては、上記第１実装リードは、上記連絡リードに対向する第１実装リード主面を有し、上記第１実装リード主面は、上記厚さ方向視において上記第１実装リード底面よりも上記半導体チップ側に位置する部位を有する。
本発明の好ましい実施の形態においては、上記厚さ方向における上記第１導電性接合部の寸法は、上記厚さ方向における上記第２導電性接合部の寸法、および、上記厚さ方向における上記第３導電性接合部の寸法のいずれよりも大きい。
本発明の好ましい実施の形態においては、上記樹脂部は、上記厚さ方向視において上記半導体チップを囲む樹脂側面を有し、上記第１実装リードは、上記樹脂側面から露出する。
本発明の好ましい実施の形態においては、上記樹脂側面は、上記連絡リードを囲む。
本発明の好ましい実施の形態においては、上記樹脂側面は、上記樹脂底面と鋭角をなすように上記厚さ方向に対し傾斜する傾斜部を有する。
本発明の好ましい実施の形態においては、上記半導体チップは、上記第１実装リードおよび第２実装リードの間に位置する。
本発明の好ましい実施の形態においては、上記連絡リードは、上記第１方向の反対方向を向き且つ上記樹脂部に覆われた連絡リード主面を有する。
本発明の好ましい実施の形態においては、上記連絡リードは、上記第１方向の反対方向を向き且つ上記樹脂部から露出している連絡リード主面を有する。
本発明の好ましい実施の形態においては、上記連絡リードは、断面がコの字状の部位を有する。
本発明の好ましい実施の形態においては、上記第１実装リードは、上記樹脂側面から突出している。
本発明の好ましい実施の形態においては、上記第１実装リードは、上記樹脂側面と面一である実装リード側面を更に有する。
本発明の好ましい実施の形態においては、上記樹脂底面から露出している導電体層を更に備え、上記半導体チップは、電極面を有する裏面電極を含み、上記電極面は、上記第１方向を向き且つ上記導電体層に直接接する。
本発明の好ましい実施の形態においては、上記半導体チップは、上記厚さ方向視において、上記導電体層からはみ出ている。
本発明の好ましい実施の形態においては、上記厚さ方向視における上記導電体層の面積は、上記厚さ方向視における上記半導体チップの面積より小さい。
本発明の好ましい実施の形態においては、上記厚さ方向視における上記導電体層の面積は、上記厚さ方向視における上記半導体チップの面積より大きい。
本発明の第２の側面によって提供される半導体装置の製造方法は、テープに、第１実装リードおよび第２実装リードを接合する工程と、上記接合する工程の後に、半導体チップを、上記第１実装リードおよび上記第２実装リードのいずれとも上記半導体チップの厚さ方向において重なる位置に配置する工程と、上記配置する工程の後に、上記半導体チップ、上記第１実装リード、および上記第２実装リードのいずれにも、連絡リードを接合する工程と、上記連絡リードを接合する工程の後に、上記半導体チップ、上記第１実装リード、および上記第２実装リードを樹脂部で覆う工程と、を備える。
本発明の第３の側面によって提供される半導体装置は、第１電極面を有する主面電極、および、上記第１電極面が向く方向である第１方向の反対の第２方向を向く第２電極面を有する裏面電極、を含む半導体チップと、上記第１方向において上記半導体チップに重なる部位を有するリードと、上記第１電極面および上記リードの間に位置し、且つ、上記第１電極面および上記リードを接合する導電性接合部と、上記第２電極面に直接接する導電体層と、上記半導体チップ、上記リード、および、上記導電体層を覆う樹脂部と、を備え、上記リードは、上記第２方向を向き且つ上記樹脂部から露出するリード底面を有し、上記導電体層は、上記樹脂部から露出している。
本発明の好ましい実施の形態においては、上記半導体チップは、上記第２方向視において、上記導電体層からはみ出ている。
本発明の好ましい実施の形態においては、上記第２方向視における上記導電体層の面積は、上記第２方向視における上記半導体チップの面積より小さい。
本発明の好ましい実施の形態においては、上記第２方向視における上記導電体層の面積は、上記第２方向視における上記半導体チップの面積より大きい。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態にかかる実装構造を示す要部断面図である。 図１に示す半導体装置の平面図（一部省略、一部透視化）である。 図２から連絡リードおよび導電性接合部を省略した平面図（一部透視化）である。 図２に示す半導体装置の右側面図である。 図２に示す半導体装置の底面図（一部透視化）である。 図２のＶＩ−ＶＩ線に沿う断面図である。 図２のＶＩＩ−ＶＩＩ線に沿う断面図である。 第１実施形態にかかる半導体装置の変形例を示す断面図である。 第１実施形態にかかる半導体装置の製造方法における一工程を示す要部平面図である。 図９のＸ−Ｘ線に沿う要部断面図である。 図９に続く工程を示す要部平面図である。 図１１のＸＩＩ−ＸＩＩ線に沿う要部断面図である。 図１１に続く工程を示す要部平面図である。 図１３のＸＩＶ−ＸＩＶ線に沿う要部断面図である。 図１３に続く工程を示す要部平面図である。 図１５のＸＶＩ−ＸＶＩ線に沿う要部断面図である。 図１５に続く工程を示す要部平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う要部断面図である。 図１８に続く工程を示す要部断面図である。 第１実施形態の第１変形例にかかる半導体装置の平面図（一部省略）である。 図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。 第１実施形態の第２変形例にかかる半導体装置の断面図である。 第１実施形態の第３変形例にかかる半導体装置の断面図である。 第１実施形態の第４変形例にかかる半導体装置の断面図である。 図２４に示す半導体装置の底面図である。 第１実施形態の第４変形例にかかる半導体装置の製造方法における一工程を示す要部断面図である。 図２６に続く工程を示す要部断面図である。 図２７に続く工程を示す要部断面図である。 第１実施形態の第５変形例にかかる半導体装置の底面図である。 第２実施形態にかかる実装構造を示す断面図である。 図３０に示す半導体装置の平面図（一部透視化）である。 図３１に示す半導体装置の正面図である。 図３１に示す半導体装置の底面図である。 第２実施形態にかかる半導体装置の製造方法における一工程を示す要部断面図である。 図３４に続く工程を示す要部断面図である。 図３５に続く工程を示す要部断面図である。 第２実施形態にかかる半導体装置の製造方法における一工程を示す要部平面図である。 図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線に沿う要部断面図である。 図３７に続く工程を示す要部平面図である。 図３９のＸＬ−ＸＬ線に沿う要部断面図である。 図３９に続く工程を示す要部平面図である。 図４１のＸＬＩＩ−ＸＬＩＩ線に沿う要部断面図である。 図４１に続く工程を示す要部平面図である。 図４３のＸＬＩＶ−ＸＬＩＶ線に沿う要部断面図である。 第２実施形態の第１変形例にかかる半導体装置の底面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置の一例を示す断面図である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態にかかる実装構造を示す要部断面図である。
同図に示された実装構造８０１は、半導体装置１００と、配線基板１０６と、ハンダ層１０７〜１０９とを備える。
配線基板１０６は、たとえばプリント配線基板である。配線基板１０６は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極（図示略）とを含む。半導体装置１００は配線基板１０６に搭載されている。半導体装置１００と、配線基板１０６との間には、ハンダ層１０７〜１０９が介在している。ハンダ層１０７〜１０９は、半導体装置１００と配線基板１０６とを接合している。
図２は、図１に示す半導体装置の平面図（一部省略、一部透視化）である。図３は、図２から連絡リードおよび導電性接合部を省略した平面図（一部透視化）である。図４は、図２に示す半導体装置の右側面図である。図５は、図２に示す半導体装置の底面図（一部透視化）である。図６は、図２のＶＩ−ＶＩ線に沿う断面図である。図７は、図２のＶＩＩ−ＶＩＩ線に沿う断面図である。なお、図２、図３では、樹脂部８の記載を省略し、樹脂部８を想像線で示している。図１には、図２のＩ−Ｉ線に沿う半導体装置１００の断面が記載されている。
これらの図に示された半導体装置１００は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、樹脂部８と、を備える。
図１〜図３、図５〜図７に示す半導体チップ１は、半導体からなる素子である。半導体チップ１としては、たとえば、ダイオード、トランジスタ、もしくは、ＩＣが挙げられる。本実施形態では、半導体チップ１はトランジスタである。図２、図３に示すように、半導体チップ１は、平面視矩形状である。半導体チップ１は、チップ側面１６〜１９を有する。チップ側面１６は、ＹＺ平面に広がる平面状であり、且つ、方向Ｘのうち一方向（以下、方向Ｘａと言う）を向く。チップ側面１７は、ＺＸ平面に広がる平面状であり、且つ、方向Ｙのうち一方向（以下、方向Ｙａ方向と言う）を向く。チップ側面１８は、ＹＺ平面に広がる平面状であり、且つ、方向Ｘのうち他方向（以下、方向Ｘｂと言う）を向く。チップ側面１９は、ＺＸ平面に広がる平面状であり、且つ、方向Ｙのうち他方向（以下、方向Ｙｂと言う）を向く。チップ側面１６およびチップ側面１７、チップ側面１７およびチップ側面１８、チップ側面１８およびチップ側面１９、チップ側面１９およびチップ側面１６、は互いにつながる。半導体チップ１の厚さ（方向Ｚにおける寸法）は、たとえば、２００μｍである。半導体チップ１の方向Ｘにおける寸法は、たとえば、２０００μｍであり、半導体チップ１の方向Ｙにおける寸法は、たとえば、４０００μｍである。
図３、図５、図７に示すように、半導体チップ１は、主面電極１１，１２および裏面電極１３を含む。主面電極１１は、電極面１１１を有する。主面電極１２は、電極面１２１を有する。電極面１１１，１２１はいずれも、半導体チップ１の厚さ方向Ｚのうちの一方向（以下、方向Ｚａと言う）を向く。裏面電極１３は、電極面１３１を有する。電極面１３１は、半導体チップ１の厚さ方向Ｚのうちの他方向（以下、方向Ｚｂと言う）を向く。
本実施形態においては、主面電極１１はソース電極であり、主面電極１２はゲート電極であり、裏面電極１３はドレイン電極である。本実施形態と異なり、半導体チップは、主面電極１１がたとえばドレイン電極であるものなどであってもよい。半導体チップがダイオードである場合には、当該半導体チップが主面電極１２を含んでいなくてもよい（すなわち本実施形態でいう主面電極１１のみであってもよい）。また、半導体チップがＩＣである場合には、半導体チップは２つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。半導体チップがトランジスタである場合であっても、必ずしも、半導体チップが裏面電極を含んでいる必要はない。この場合には、半導体チップが３つの主面電極を含んでいれば良い。
図１〜図７に示す実装リード２〜４はそれぞれ、半導体装置１００を配線基板１０６に実装するためのものである。実装リード２〜４は、たとえば銅などの導体よりなる。実装リード２，３は主面電極１１に導通し、実装リード４は主面電極１２に導通している。図１、図３、図７に示すように、実装リード２〜４および半導体チップ１は、方向Ｚ視において、互いに異なる位置に配置されている。また、各実装リード２〜４は、方向Ｚにおいて、半導体チップ１に重なる部位を有する。すなわち、実装リード２〜４は、それぞれ、半導体チップ１の厚さ方向Ｚに直交する方向のうちのいずれか一方に、半導体チップ１に対し離間している。具体的には、実装リード２は、方向Ｘａに、半導体チップ１に対し離間している。実装リード３は、方向Ｘｂに、半導体チップ１に対し離間している。実装リード４は、方向Ｘｂに、半導体チップ１に対し離間している。そのため、実装リード２と実装リード３との間に、半導体チップ１が位置する。また、実装リード２と実装リード４との間に、半導体チップ１が位置する。
図１に示すように、実装リード２は、実装リード主面２１と実装リード底面２２とを有する。実装リード主面２１および実装リード底面２２はいずれも、ＸＹ平面に広がる平面状である。実装リード主面２１は方向Ｚａを向き、実装リード底面２２は方向Ｚｂを向く。すなわち、実装リード主面２１および実装リード底面２２は、互いに反対方向を向く。本実施形態では、実装リード主面２１は、電極面１１１よりも方向Ｚａ側（すなわち図１では電極面１１１よりも上側）に位置する。そのため、実装リード２は、半導体チップ１よりも厚い。実装リード底面２２は、ハンダ層１０８を介して、配線基板１０６の配線層に接合されている。これにより、実装リード２が配線基板１０６の配線層と導通している。
図３、図５に示すように、実装リード２は、支持部２６と、複数（本実施形態では３つ）の帯状部２７とを含む。支持部２６は、後述の連絡リード５１を支持するためのものである。支持部２６は、方向Ｙに沿って延びる形状である。支持部２６は、チップ側面１６に沿う形状であり、チップ側面１６に対向している。
図３、図５に示すように、支持部２６は、基部２６１と、第１延出部２６２と、２つの第２延出部２６３，２６４とを有する。基部２６１は、実装リード主面２１および実装リード底面２２を構成している。基部２６１は、支持部２６のうち、方向Ｚ視において実装リード底面２２と重なる部位である。第１延出部２６２は、実装リード主面２１を構成している。第１延出部２６２は、方向Ｚ視において、基部２６１から半導体チップ１に向かって延び出た形状である。そのため、実装リード主面２１は、方向Ｚ視において、実装リード底面２２よりも半導体チップ１側に位置する部位を有する。すなわち、本実施形態においては、実装リード主面２１は、方向Ｚ視において、実装リード底面２２よりも半導体チップ１に近接する部位を有する。図３，図５に示すように、支持部２６は、方向Ｙにわたって長く延びる第１延出部２６２を有することが好ましいが、支持部２６は、方向Ｙに沿って配列された複数の第１延出部を有していても良い。図１に示すように、第１延出部２６２は、方向Ｚにおいて、半導体チップ１に重なる。更に本実施形態においては、第１延出部２６２は、方向Ｚにおいて、主面電極１１に重なる。
図３，図５に示す第２延出部２６３，２６４は、実装リード主面２１を構成している。第２延出部２６３は、基部２６１から方向Ｙａに延び出た形状である。そのため、実装リード主面２１は、方向Ｚ視において、実装リード底面２２よりも方向Ｙａに位置する部位を有する。一方、第２延出部２６４は、基部２６２から方向Ｙｂに延び出た形状である。そのため、実装リード主面２１は、方向Ｚ視において、実装リード底面２２よりも方向Ｙｂに位置する部位を有する。第２延出部２６３，２６４は、実装リード２が後述の樹脂部８から脱落するのを防止するための部位である。
図３，図５に示すように、３つの帯状部２７は、方向Ｙに配列されている。各帯状部２７は、方向Ｘに沿って延びる帯状である。各帯状部２７は、支持部２６（本実施形態においては基部２６１）につながる。各帯状部２７と半導体チップ１との間に支持部２６が位置する。各帯状部２７は、実装リード主面２１および実装リード底面２２を構成している。
図１に示す実装リード３は、実装リード２と略同様の構成を有する。実装リード３は、実装リード主面３１と実装リード底面３２とを有する。実装リード主面３１および実装リード底面３２はいずれも、ＸＹ平面に広がる平面状である。実装リード主面３１は方向Ｚａを向き、実装リード底面３２は方向Ｚｂを向く。すなわち、実装リード主面３１および実装リード底面３２は、互いに反対方向を向く。本実施形態では、実装リード主面３１は、電極面１１１よりも方向Ｚａ側（すなわち、図１では、電極面１１１よりも上側）に位置する。そのため、実装リード３は、半導体チップ１よりも厚い。実装リード底面３２は、ハンダ層１０９を介して、配線基板１０６の配線層に接合されている。これにより、実装リード３が配線基板１０６の配線層と導通している。
図３、図５に示すように、実装リード３は、支持部３６と、複数（本実施形態では２つ）の帯状部３７とを含む。支持部３６は、後述の連絡リード５１を支持するためのものである。支持部３６は、方向Ｙに沿って延びる形状である。支持部３６はチップ側面１８に沿う形状であり、チップ側面１８に対向している。
図３、図５に示すように、支持部３６は、基部３６１と、第１延出部３６２と、２つの第２延出部３６３，３６４とを有する。基部３６１は、実装リード主面３１および実装リード底面３２を構成している。基部３６１は、支持部３６のうち、方向Ｚ視において実装リード底面３２と重なる部位である。第１延出部３６２は、実装リード主面３１を構成している。第１延出部３６２は、方向Ｚ視において、基部３６１から半導体チップ１に向かって延び出た形状である。そのため、実装リード主面３１は、方向Ｚ視において、実装リード底面３２よりも半導体チップ１側に位置する部位を有する。すなわち、本実施形態においては、実装リード主面３１は、方向Ｚ視において、実装リード底面３２よりも半導体チップ１に近接する部位を有する。図３，図５に示すように、支持部３６は、方向Ｙにわたって長く延びる第１延出部３６２を有することが好ましいが、支持部３６は、方向Ｙに沿って配列された複数の第１延出部を有していても良い。図１に示すように、第１延出部３６２は、方向Ｚにおいて、半導体チップ１に重なる。更に本実施形態においては、第１延出部３６２は、方向Ｚにおいて、主面電極１１に重なる。
図３，図５に示す第２延出部３６３，３６４は、実装リード主面３１を構成している。第２延出部３６３は、基部３６１から方向Ｙａに延び出た形状である。そのため、実装リード主面３１は、方向Ｚ視において、実装リード底面３２よりも方向Ｙａに位置する部位を有する。一方、第２延出部３６４は、基部３６１から方向Ｙｂに延び出た形状である。そのため、実装リード主面３１は、方向Ｚ視において、実装リード底面３２よりも方向Ｙｂに位置する部位を有する。第２延出部３６３，３６４は、実装リード３が後述の樹脂部８から脱落するのを防止するための部位である。
図３，図５に示すように、２つの帯状部３７は、方向Ｙに配列されている。各帯状部３７は、方向Ｘに沿って延びる帯状である。各帯状部３７は、支持部３６（本実施形態においては基部３６１）につながる。各帯状部３７と半導体チップ１との間に支持部３６が位置する。各帯状部３７は、実装リード主面３１および実装リード底面３２を構成している。
なお、実装リード３では、実装リード２と異なり、支持部３６が、複数の帯状部３７のうち実装リード４に近接するものよりも、実装リード４側に延び出ている。
図３、図５、図７に示す実装リード４は、実装リード主面４１と実装リード底面４２とを有する。実装リード主面４１および実装リード底面４２はいずれも、ＸＹ平面に広がる平面状である。実装リード主面４１は、方向Ｚａを向き、実装リード底面４２は、方向Ｚｂを向く。すなわち、実装リード主面４１および実装リード底面４２は、互いに反対方向を向く。本実施形態では、実装リード主面４１は、電極面１１１よりも方向Ｚａ側に位置する。すなわち、実装リード４は、半導体チップ１よりも厚い。実装リード底面４２は、ハンダ層（図示略）を介して、配線基板１０６の配線層に接合されている。これにより、実装リード４が配線基板１０６の配線層と導通している。
図３、図５に示すように、実装リード４は、支持部４６と、帯状部４７とを含む。支持部４６は、後述の連絡リード５２を支持するためのものである。支持部４６はチップ側面１８に沿う形状であり、且つ、チップ側面１８に対向している。
図３、図５に示すように、支持部４６は、基部４６１と、第１延出部４６２と、第２延出部４６３とを有する。基部４６１は、実装リード主面４１および実装リード底面４２を構成している。基部４６１は、支持部４６のうち、方向Ｚ視において実装リード底面４２と重なる部位である。第１延出部４６２は実装リード主面４１を構成している。第１延出部４６２は、方向Ｚ視において、基部４６１から半導体チップ１に向かって延び出た形状である。そのため、実装リード主面４１は、方向Ｚ視において、実装リード底面４２よりも半導体チップ１側に位置する部位を有する。すなわち、本実施形態においては、実装リード主面４１は、方向Ｚ視において、実装リード底面４２よりも半導体チップ１に近接する部位を有する。図７に示すように、第１延出部４６２は、方向Ｚにおいて、半導体チップ１に重なる。更に本実施形態においては、第１延出部４６２は、方向Ｚにおいて、主面電極１１に重なる。
第２延出部４６３は、実装リード主面４１を構成している。第２延出部４６３は、基部４６１から方向Ｙｂに延び出た形状である。そのため、実装リード主面４１は、方向Ｚ視において、実装リード底面４２よりも方向Ｙｂに位置する部位を有する。第２延出部４６３は、実装リード４が後述の樹脂部８から脱落するのを防止するための部位である。
帯状部４７は、方向Ｘに沿って延びる帯状である。帯状部４７は、支持部４６（本実施形態においては基部４６１）につながる。帯状部４７と半導体チップ１との間に支持部４６が位置する。帯状部４７は、実装リード主面４１および実装リード底面４２を構成している。
図１、図２、図６、図７に示す連絡リード５１は、主面電極１１と、実装リード２と、実装リード３と、を互いに導通させるためのものである。連絡リード５１は、たとえば、銅などの導体よりなる。図２によく表れているように、連絡リード５１は、主面電極１１、実装リード２、および実装リード３のいずれにも、方向Ｚ視において重なる。連絡リード５１は、方向Ｚ視において、第１延出部２６２，３６２に重なる。連絡リード５１の方向Ｘにおける寸法は、半導体チップ１の方向Ｘにおける寸法より大きい。更に、連絡リード５１は、方向Ｚ視において、実装リード２および実装リード３に跨る。方向Ｙにおける連絡リード５１の寸法は、半導体チップ１の方向Ｙにおける寸法および実装リード３の方向Ｙにおける寸法の各々よりも大きくても小さくてもよいが、本実施形態では、方向Ｙにおける連絡リード５１の寸法は、半導体チップ１の方向Ｙにおける寸法および実装リード３の方向Ｙにおける寸法のいずれよりも小さい。図２では、連絡リード５１は、方向Ｚ視において矩形の一つの角が欠けた形状であるが、連絡リード５１の形状はこれに限られない。本実施形態においては、連絡リード５１は、ＸＹ平面に沿う板状である。
連絡リード５１の厚さ（方向Ｚにおける寸法）は、たとえば、１００〜５００μｍである。連絡リード５１の方向Ｘにおける寸法は、たとえば、１０００〜１０００００μｍである。連絡リード５１の方向Ｙにおける寸法は、たとえば、１０００〜１０００００μｍである。
図１、図２、図６に示すように、連絡リード５１は、連絡リード主面５１１と、連絡リード裏面５１２と、連絡リード側面５１３，５１４とを有する。連絡リード主面５１１は、ＸＹ平面に沿う平面状であり、且つ、方向Ｚａを向く。連絡リード裏面５１２は、ＸＹ平面に沿う平面状であり、且つ、方向Ｚｂを向く。すなわち、連絡リード主面５１１および連絡リード裏面５１２は、互いに反対側を向く。連絡リード裏面５１２は、電極面１１１および実装リード主面２１，３１に対向している。連絡リード側面５１３は、方向Ｘａを向き、連絡リード側面５１４は、方向Ｘｂを向く。方向Ｚ視において、連絡リード側面５１３は実装リード２と重なり、連絡リード側面５１４は実装リード３と重なる。
図２、図６に示すように、連絡リード５１には、２つの凹部５１８および１つの凹部５１９が形成されている。各凹部５１８は、連絡リード側面５１３から半導体チップ１の位置する側に凹む。同様に、凹部５１９は、連絡リード側面５１４から半導体チップ１の位置する側に凹む。なお、本実施形態と異なり、連絡リード５１に凹部５１８，５１９が形成されていなくてもよい。
図２、図７に示す連絡リード５２は、主面電極１２と、実装リード４とを互いに導通させるためのものである。連絡リード５２は、連絡リード主面５２１と連絡リード裏面５２２とを有する。連絡リード５２は、主面電極と実装リードとを導通させるといった連絡リード５１の機能と略同様の機能を果たすため、説明を省略する。
図１、図２、図６、図７に示す各導電性接合部６１〜６５は導体よりなる。導電性接合部６１〜６５を構成する導体としては、ハンダ、もしくは、銀などが挙げられる。本実施形態においては、導電性接合部６１〜６５を構成する導体は、ハンダである。
図１、図２に示すように、各導電性接合部６１は、連絡リード５１（連絡リード裏面５１２）および主面電極１１(電極面１１１)の間に介在している。導電性接合部６１は、連絡リード５１（連絡リード裏面５１２）および主面電極１１(電極面１１１)を接合している。各導電性接合部６１は、連絡リード５１および主面電極１１に直接接している。これにより、導電性接合部６１を介して、連絡リード５１および主面電極１１が導通している。
導電性接合部６２は、連絡リード５１（連絡リード裏面５１２）および実装リード２(実装リード主面２１)の間に介在している。導電性接合部６２は、連絡リード５１（連絡リード裏面５１２）および実装リード２(実装リード主面２１)を接合している。導電性接合部６２は、連絡リード５１および実装リード２に直接接している。これにより、導電性接合部６２を介して、連絡リード５１および実装リード２が導通している。図２、図６に示ように、導電性接合部６２は、凹部５１８に入り込んでいることもある。
図１、図２に示すように、導電性接合部６２と同様に、導電性接合部６３は、連絡リード５１（連絡リード裏面５１２）および実装リード３(実装リード主面３１)の間に介在している。導電性接合部６３は、連絡リード５１（連絡リード裏面５１２）および実装リード３(実装リード主面３１)を接合している。導電性接合部６３は、連絡リード５１および実装リード３に直接接している。これにより、導電性接合部６３を介して、連絡リード５１および実装リード３が導通している。図２、図６に示ように、導電性接合部６３は、凹部５１９に入り込んでいることもある。
以上より、本実施形態では、ソース電極たる主面電極１１と、実装リード２，３と、連絡リード５１と、導電性接合部６１〜６３と、ハンダ層１０８，１０９とが、互いに導通している。なお、ハンダ層１０８とハンダ層１０９とは、配線基板１０６における配線層を介して導通してもいる。
上述のように、実装リード主面２１は、電極面１１１よりも方向Ｚａ側に位置する（図１参照）。そのため、電極面１１１と連絡リード５１との離間距離（すなわち導電性接合部６１の方向Ｚにおける寸法）は、実装リード主面２１と連絡リード５１との離間距離（すなわち導電性接合部６２の方向Ｚにおける寸法）よりも大きい。同様に、電極面１１１と連絡リード５１との離間距離（すなわち導電性接合部６１の方向Ｚにおける寸法）は、実装リード主面３１と連絡リード５１との離間距離（すなわち導電性接合部６３の方向Ｚにおける寸法）よりも大きい。
図２、図７に示す導電性接合部６４は、連絡リード５２および主面電極１２(電極面１２１)の間に介在している。導電性接合部６４は、連絡リード５１および主面電極１２を接合するためのものである。導電性接合部６５は、連絡リード５２および実装リード４(実装リード主面４１)の間に介在している。導電性接合部６５は、連絡リード５２および実装リード４を接合するためのものである。本実施形態では、ゲート電極たる主面電極１２と、実装リード４，連絡リード５２と、導電性接合部６４，６５とが、互いに導通している。
図１〜図７に示す樹脂部８は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、を覆っている。樹脂部８は、たとえば、黒色のエポキシ樹脂よりなる。図１に示すように、樹脂部８は、樹脂底面８１と、樹脂側面８２と、樹脂主面８３とを有する。樹脂底面８１は、ＸＹ平面に広がる平面状であり、且つ、方向Ｚの一方（以下、方向Ｚｂと言う）を向く。樹脂底面８１からは、実装リード底面２２，３２，４２と、裏面電極１３とが露出している。樹脂底面８１と、実装リード底面２２，３２，４２と、裏面電極１３の電極面１３１とは、面一となっている。
図１、図２、図４に示すように、樹脂側面８２は、方向Ｚ視において、半導体チップ１を囲む形状である。本実施形態においては、樹脂側面８２は、連絡リード５１，５２のいずれをも囲んでいる。樹脂側面８２は、直立部８２１と、傾斜部８２２とを有する。直立部８２１は、樹脂底面８１とつながる。直立部８２１と樹脂底面８１とは垂直である。直立部８２１からは、実装リード２における帯状部２７と、実装リード３における帯状部３７と、実装リード４における帯状部４７とが露出している。本実施形態においては、直立部８２１からは、帯状部２７，３７，４７が突出している。なお、本実施形態と異なり、直立部８２１から帯状部２７，３７，４７が突出しておらず、たとえば、帯状部２７が、樹脂側面８２と面一の側面２７１（図８参照、帯状部３７，４７も同様）を有していても良い。図１に示すように、傾斜部８２２は、樹脂底面８１と鋭角をなすように、方向Ｚに対し傾斜している。傾斜部８２２は、直立部８２１につながる。
樹脂主面８３は、方向ＸＹ平面に広がる平面状である。樹脂主面８３は、傾斜部８２２につながる。樹脂主面８３と半導体チップ１との間に連絡リード５１が位置する。すなわち、連絡リード主面５１１は、樹脂部８に覆われている。なお、本実施形態と異なり、図８に示すように、樹脂主面８３から連絡リード５１が露出していてもよい。同図では、樹脂主面８３と連絡リード主面５１１とが面一となっている。
次に、図９〜図１９を用いて、半導体装置１００の製造方法の一例について、簡単に説明する。
まず、図９、図１０に示すように、テープ８８１に、実装リード２０，３０，４０を接合する。テープ８８１は、耐熱テープであり、たとえば、ポリイミドよりなる。耐熱テープとしては、日東電工製「ＴＲＭ６２５０」などを用いることができる。実装リード２０，３０，４０のテープ８８１への接合においては、実装リード２０の実装リード底面２２０と、実装リード３０の実装リード底面３２０と、実装リード４０の実装リード底面とを、テープ８８１に接合する。これにより、樹脂部８を形成する後述の工程で、実装リード底面２２０，３２０等に、樹脂バリが形成されにくくなる。
次に、図１１、図１２に示すように、テープ８８１に半導体チップ１を接合する。半導体チップ１は、半導体チップ１の厚さ方向Ｚにおいて実装リード２０，３０，４０のいずれとも重なる位置に、配置する。半導体チップ１のテープ８８１への接合においては、裏面電極１３の電極面１３１をテープ８８１に接合する。これにより、樹脂部８を形成する後述の工程で、電極面１３１に樹脂バリが形成されにくくなる。
次に、図１３、図１４に示すように、複数の導電性接合材６７を、半導体チップ１の主面電極１１，１２と、実装リード２０の実装リード主面２１０と、実装リード３０の実装リード主面３１０と，実装リード４０の実装リード主面４１０とに塗布する。本実施形態では、導電性接合材６７は、たとえば、ハンダよりなる。
次に、図１５、図１６に示すように、連絡リード５１，５２を導電性接合材６７上に配置する。具体的には、連絡リード５１は、方向Ｚ視において、主面電極１１と実装リード２０，３０とに重なる位置に配置する。また連絡リード５２は、方向Ｚ視において、主面電極１２と実装リード４０とに重なる位置に配置する。次に、連絡リード５１，５２が配置された製品をリフロー炉にて加熱する。このようにして、連絡リード５１が主面電極１１と実装リード２０，３０とに、連絡リード５２が主面電極１２と実装リード４０とに接合される。なお、連絡リード５１，５２の接合工程を経ると、導電性接合材６７由来の導電性接合部６１〜６５が形成される。
次に、図１７、図１８に示すように、樹脂部８を形成する。樹脂部８の形成は、半導体チップ１，実装リード２０，３０，４０、連絡リード５１，５２、および導電性接合部６１〜６５を金型８８２とテープ８８１とが収容している状態で、行う。
次に、図１９に示すように、テープ８８１を、半導体チップ１、実装リード２０，３０、および樹脂部８から剥離する。次に、実装リード２０，３０，４０（実装リード４０は図示していない）をＤｃ１線に沿って切断する。これにより、図１に示した半導体装置１００が製造される。
次に、本実施形態の作用効果について説明する。
半導体装置１００は、複数の実装リード２，３を備える。実装リード２は、方向Ｘａに、半導体チップ１に対し離間している。一方、実装リード３は、方向Ｘｂに、半導体チップ１に対し離間している。このような構成によると、図１１、図１２を参照して説明したように、実装リード２，３をテープ８８１に接合したのちに、半導体チップ１を、半導体チップ１の厚さ方向Ｚにおいて実装リード２，３のいずれとも重なる位置に、配置できる。そうすると、半導体チップ１を配置するための装置は、実装リード２，３の位置を確認しながら、半導体チップ１が実装リード２，３のいずれにも接触しないように、半導体チップ１を配置できる。よって、半導体チップ１を製造する際に、実装リード２ないし実装リード３に半導体チップ１が接触するおそれが少ない。そのため、方向Ｚ視における半導体チップ１と実装リード２との離間距離、および、方向Ｚ視における半導体チップ１と実装リード３との離間距離を過度に大きくする必要がない。これにより、方向Ｚ視における半導体チップ１と実装リード２との離間距離、および、方向Ｚ視における半導体チップ１と実装リード３との離間距離を小さくすることができる。したがって、半導体装置１００は小型化を図るのに適する。
図２に示したように、半導体装置１００は、主面電極１１と実装リード２，３とを互いに導通させる連絡リード５１を備える。連絡リード５１は、方向Ｚ視において、主面電極１１と実装リード２，３とに重なる。このような構成によると、方向Ｚにおいて実装リード２，３のいずれとも重なる位置に半導体チップ１を配置したのちに、主面電極１１と実装リード２，３とを、連絡リード５１を介して一度に導通させることができる。そのため、主面電極１１と実装リード２とを、並びに、主面電極１１と実装リード３とを、それぞれ、ワイヤで接続する必要がない。したがって、半導体装置１００は、製造の効率化を図るのに適する。
図１に示したように、半導体装置１００においては、半導体チップ１は、樹脂底面８１から露出する裏面電極１３を含む。このような構成によると、半導体チップ１にて発生した熱は、樹脂部８を介さずに、裏面電極１３から半導体装置１００の外部に放たれうる。よって、半導体チップ１にて発生した熱は、半導体装置１００の外部に放たれやすくなる。したがって、半導体装置１００は、半導体チップ１が過度に高温となることを抑制するのに適する。すなわち、半導体装置１００は、放熱性に優れている。
半導体装置１００においては、実装リード２は、連絡リード５１に対向する実装リード主面２１を有する。実装リード主面２１は、方向Ｚ視において、実装リード底面２２よりも半導体チップ１側に位置する部位（第１延出部２６２）を有する。このような構成によると、導電性接合部６２が接合される実装リード主面２１の面積を大きくしつつ、裏面電極１３と実装リード底面２２とをより離間させることができる。実装リード主面２１の面積を大きくすることは、連絡リード５１と実装リード２とを導電性接合部６２によってより強固に接合するのに好適である。一方、実装リード底面２２を裏面電極１３から離間すればするほど、半導体装置１００を配線基板１０６に実装した状態において、裏面電極１３に接合されるハンダ層１０７と、実装リード底面２２に接合されるハンダ層１０８とがより大きく離間することとなる。したがって、半導体装置１００が配線基板１０６に実装された状態において、ハンダ層１０７とハンダ層１０８とが接触することにより導通する不都合を回避できる。以上より、半導体装置１００によると、連絡リード５１と実装リード２とをより強固に接続でき、且つ、ハンダ層１０７とハンダ層１０８とが導通する不具合を回避できる。
半導体装置１００においては、実装リード３は、連絡リード５１に対向する実装リード主面３１を有する。実装リード主面３１は、方向Ｚ視において、実装リード底面３２よりも半導体チップ１側に位置する部位（第１延出部３６２）を有する。このような構成によると、上述したのと同様の理由により、連絡リード５１と実装リード３とをより強固に接続でき、且つ、ハンダ層１０７とハンダ層１０９とが導通する不具合を回避できる。
半導体装置１００においては、樹脂側面８２（本実施形態では傾斜部８２２）は、連絡リード５１を囲む。すなわち、連絡リード５１の側面は樹脂部８に覆われている。このような構成は、半導体装置１００の耐湿性の向上を図るのに適する。更に、連絡リード主面５１１が、樹脂部８に覆われている。このような構成も、半導体装置１００の耐湿性の向上を図るのに適する。
一方、図８に示したように、連絡リード主面５１１が樹脂主面８３から露出している場合には、連絡リード主面５１１から半導体装置の外部に半導体チップ１にて発生した熱が放たれやすい。したがって、連絡リード主面５１１が樹脂主面８３から露出している構成は、半導体装置の放熱性の向上を図るのに適する。
半導体装置１００においては、連絡リード５１に凹部５１８，５１９が形成されている。このような構成によると、連絡リード５１を半導体チップ１と実装リード２，３とに接合する際に、凹部５１８，５１９に図１３，１４に示す導電性接合材６７を入り込ませることで、導電性接合材６７による連絡リード５１のセルフアラインメント効果が期待できる。また、凹部５１８，５１９に導電性接合材６７が入り込むと、連絡リード５１がＸＹ平面に対し傾斜することを抑制することもできる。
図２０〜図２９は、本実施形態の変形例を示している。なお、これらの図において、上述の実施形態と同一または類似の要素には、上記の実施形態と同一の符号を付している。
＜第１実施形態にかかる半導体装置の第１変形例＞
図２０，図２１を用いて、本実施形態の半導体装置の第１変形例について説明する。
図２０は、本変形例にかかる半導体装置の平面図（一部省略）である。図２１は、図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。
これらの図に示す半導体装置１０１は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、樹脂部８と、を備える。半導体装置１０１では、実装リード２，３および導電性接合部６２，６３を除き、半導体チップ１、実装リード４、連絡リード５１，５２、導電性接合部６１，６４，６５、および樹脂部８の各構成は、上述の半導体装置１００と同様であるから、説明を省略する。
実装リード２は、支持部２６に２つの凹部２８が形成されている点において、上述の半導体装置１００と相違し、その他の点は同様である。各凹部２８は、実装リード主面２１から実装リード底面２２に向かって凹む形状である。各凹部２８は、支持部２６のうち、半導体チップ１が位置している側とは反対側の端部に位置する。各凹部２８は、方向Ｙにおいて、隣接する２つの帯状部２７どうしの間に位置する。
実装リード３は、支持部３６に２つの凹部３８が形成されている点において、上述の半導体装置１００と相違し、その他の点は同様である。各凹部３８は、実装リード主面３１から実装リード底面３２に向かって凹む形状である。各凹部３８は、支持部３６のうち、半導体チップ１が位置している側とは反対側の端部に位置する。２つの凹部３８のうちの１つは、方向Ｙにおいて、２つの帯状部３７どうしの間に位置する。
図２１に示すように、本実施形態における導電性接合部６２は、各凹部２８に入り込んでいることがある。同様に、本実施形態における導電性接合部６３は、凹部３８に入り込んでいることがある。
このような構成によると、半導体装置１０１を製造する際に、凹部５１８，５１９に加え凹部２８，３８にも、上述の導電性接合材６７を入り込ませることで、導電性接合材６７による連絡リード５１のセルフアラインメント効果が期待できる。また、連絡リード５１がＸＹ平面に対し傾斜することを抑制することもできる。
＜第１実施形態にかかる半導体装置の第２変形例＞
図２２を用いて、本実施形態の半導体装置の第２変形例について説明する。
図２２は、本変形例にかかる半導体装置の断面図である。
同図に示す半導体装置１０２は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、樹脂部８と、を備える。半導体装置１０２では、連絡リード５１を除き、半導体チップ１、実装リード２〜４、連絡リード５２、導電性接合部６１〜６５、および樹脂部８の各構成は、上述の半導体装置１００と同様であるから、説明を省略する。本実施形態においては、半導体チップ１の厚さと、実装リード２〜４の厚さは同一である。
連絡リード５１においては、連絡リード裏面５１２が、チップ対向面５７１と、実装リード対向面５７２，５７３とを有する。チップ対向面５７１は、半導体チップ１の主面電極１１に対向している。チップ対向面５７１と主面電極１１の電極面１１１との間に、導電性接合部６１が介在している。そして、チップ対向面５７１と電極面１１１とは、導電性接合部６１により接合されている。同様に、実装リード対向面５７２は、実装リード２の実装リード主面２１に対向している。実装リード対向面５７２と実装リード主面２１との間に、導電性接合部６２が介在している。そして、実装リード対向面５７２と実装リード主面２１とは、導電性接合部６２により接合されている。同様に、実装リード対向面５７３は、実装リード３の実装リード主面３１に対向している。実装リード対向面５７３と実装リード主面３１との間に、導電性接合部６３が介在している。そして、実装リード対向面５７３と実装リード主面３１とは、導電性接合部６３により接合されている。
チップ対向面５７１は、実装リード対向面５７２，５７３よりも方向Ｚａ側（すなわち、図２２における上側）に位置している。そのため、チップ対向面５７１と電極面１１１との離間距離（導電性接合部６１の方向Ｚにおける寸法）は、実装リード対向面５７２と実装リード主面２１との離間距離（導電性接合部６２の方向Ｚにおける寸法）、および、実装リード対向面５７３と実装リード主面３１との離間距離（導電性接合部６３の方向Ｚにおける寸法）のいずれよりも大きい。連絡リード５１は、半導体装置１００に対し断面形状が異なることを除き、その他の点は同様であるから、その他の点についての説明は省略する。
なお、第２変形例の構成を第１変形例の構成と組み合わせても良い。
＜第１実施形態にかかる半導体装置の第３変形例＞
図２３を用いて、本実施形態の半導体装置の第３変形例について説明する。
図２３は、本変形例にかかる半導体装置の断面図である。
同図に示す半導体装置１０３は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、樹脂部８と、を備える。半導体装置１０３では、連絡リード５１，５２を除き、半導体チップ１、実装リード２〜４、導電性接合部６１〜６５、および樹脂部８の各構成は、上述の半導体装置１００と同様であるから、説明を省略する。半導体装置１０３は、連絡リード５１，５２が各々、断面がコの字状の部位を有している点を除き、上述の半導体装置１００と同一である。
このような構成によると、連絡リード５１，５２を半導体チップ１等に配置する際に、連絡リード５１，５２が撓むため、連絡リード５１，５２から半導体チップ１に力が加わりにくい可能性がある。したがって、連結リード５１，５２を半導体チップ１等に接合する際に半導体チップ１に力が加わり半導体チップ１が損傷することを、抑制しうる。
なお、第３変形例の構成を第１、第２変形例の各構成と組み合わせても良い。
＜第１実施形態にかかる半導体装置の第４変形例＞
図２４〜図２８を用いて、本実施形態の半導体装置の第４変形例について説明する。
図２４は、第１実施形態の第４変形例にかかる半導体装置の断面図である。図２５は、図２４に示す半導体装置の底面図である。
これらの図に示す半導体装置１０４は、半導体チップ１と、実装リード２〜４と、連絡リード５１，５２と、導電性接合部６１〜６５と、樹脂部８とに加え、導電体層７を更に備える点において、上述の半導体装置１００と相違する。
導電体層７は、裏面電極１３の電極面１３１に直接接している。そのため、導電体層７は裏面電極１３に導通している。導電体層７は、たとえば、ハンダ（Ｐｂ系、Ｓｎ系、Ｂｉ系）もしくは銀ペーストよりなる。導電体層７は、樹脂底面８１から露出している。導電体層７は、樹脂底面８１と面一の面７１を有する。方向Ｚ視において、導電体層７は半導体チップ１に重なる。更に、方向Ｚ視において導電体層７からはみ出た部位を、半導体チップ１は有する。すなわち、方向Ｚ視において、半導体チップ１は、導電体層７と重ならない部位を有する。半導体チップ１のうち導電体層７と重ならない部位は、樹脂部８に覆われている。本実施形態では、導電体層７の方向Ｚ視における面積は、半導体チップ１の方向Ｚ視における面積よりも小さい。更に、方向Ｚ視において導電体層７は全体にわたって、半導体チップ１に重なる。導電体層７の厚さ（方向Ｚにおける寸法）は、たとえば、１０〜１００μｍである。
次に、半導体装置１０４の製造方法を簡単に説明する。
まず、図２６に示すように、凹部８８３が形成された部材８８４を用意する。部材８８４を構成する材料は、導電体層７を構成する材料と反応しないものである。導電体層７がハンダである場合には、部材８８４を構成する材料としてたとえばＡｌを用いれば良い。
次に、図２７に示すように、導電体層７を凹部８８３に形成する。次に、図２８に示すように、導電体層７を介して半導体チップ１を部材８８４に配置する。半導体チップ１に導電体層７が接合すると、半導体チップ１および導電体層７から、部材８８４を取り外す。このようにして、導電体層７と半導体チップ１が接合された固片８８５を製造する。
固片８８５が製造されると、図９〜図１９を参照して述べた半導体装置１００の製造方法と同様の工程を行うことにより、半導体装置１０４を製造できる。本変形例においては、半導体チップ１をテープ８８１に接合するのではなく固片８８５をテープ８８１に接合する点において、半導体装置１００の製造方法と異なるが、その他の点は同様である。
次に、本実施形態の作用効果について説明する。
半導体装置１０４は、樹脂底面８１から露出している導電体層７を備える。また、導電体層７は裏面電極１３の電極面１３１に直接接する。このような構成によると、導電体層７は、裏面電極１３を含む半導体チップ１とは別個に形成できる。そのため、導電体層７は、裏面電極１３の形状に制限されずに所望の形状に形成できる。たとえば、本変形例では、導電体層７を、半導体チップ１と比べ方向Ｚ視における面積を小さく形成している。導電体層７の方向Ｚ視における面積が半導体チップ１の方向Ｚ視における面積より小さいと、半導体装置１０４を配線基板１０６に実装した際に、導電体層７に接続するハンダ層と、実装リード２に接合されるハンダ層１０８とが接触しにくくなる。これにより、裏面電極１３と導通している導電体層７とハンダ層１０８とが接触し導通する不具合を回避できる。同様に、導電体層７とハンダ層１０９とが接触し導通する不具合を回避できる。そうすると、半導体チップ１の方向Ｘにおける寸法が大きくなっても、半導体装置１０４の方向Ｘにおける寸法を過度に大きくする必要がない。
なお、第４変形例の構成を第１、第２、第３変形例の各構成と組み合わせても良い。
＜第１実施形態にかかる半導体装置の第５変形例＞
図２９を用いて、本実施形態の半導体装置の第５変形例について説明する。
図２９は、本変形例にかかる半導体装置の底面図である。
同図に示す半導体装置１０５は、半導体装置１０４と比較して、方向Ｚ視における導電体層７の形状が異なる。本変形例では、導電体層７の方向Ｚ視における面積は、半導体チップ１の方向Ｚ視における面積よりも大きい。そのため、導電体層７は、方向Ｚ視において、半導体チップ１から方向Ｙａ側および方向Ｙｂ側にはみ出ている。本変形例においても、半導体装置１０４と同様に、方向Ｚ視において、導電体層７は半導体チップ１に重なる。
本変形例によっても、導電体層７は、裏面電極１３を含む半導体チップ１とは別個に形成できる。そのため、導電体層７は、裏面電極１３の形状に制限されずに所望の形状に形成できる。たとえば、本変形例では、導電体層７を、半導体チップ１と比べ方向Ｚ視における面積を大きく形成している。導電体層７の方向Ｚ視における面積が半導体チップ１の方向Ｚ視における面積より大きいと、半導体チップ１にて発生した熱を速やかに半導体装置１０５の外部に放出することができる。
なお、第５変形例の構成を第１、第２、第３変形例の各構成と組み合わせても良い。
第１実施形態にかかる半導体装置は、各部の具体的な構成は、種々に設計変更自在である。たとえば、実装電極は上述の形状に限られず、方向Ｘに延びる帯状のものであってもよい。また、上述の実施形態では、実装リード２は半導体チップ１に対し、方向Ｘａに離間し、且つ、実装リード３は半導体チップ１に対し、方向Ｘｂに離間している例を示した。しかしながら、実装リード２が半導体チップ１に対し、方向Ｘａに離間し、且つ、実装リード３がたとえば、半導体チップ１に対し、方向Ｙａに離間していてもよい。上述の説明では、半導体チップ１を一つずつ樹脂部８にて覆う例を説明したが、複数の半導体チップを樹脂部で覆った後に、樹脂部をダイシングする方法を採用してもよい。
＜第２実施形態＞
図３０は、本発明の第２実施形態にかかる実装構造を示す断面図である。
同図に示された実装構造８０２は、半導体装置２００と、配線基板２０６と、ハンダ層２０７〜２０９とを備える。
配線基板２０６は、たとえばプリント配線基板である。配線基板２０６は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極とを含む。半導体装置２００は配線基板２０６に搭載されている。半導体装置２００と、配線基板２０６との間には、ハンダ層２０７〜２０９が介在している。ハンダ層２０７〜２０９は、半導体装置２００と配線基板２０６とを接合している。
図３１は、図３０に示す半導体装置の平面図（一部透視化）である。図３２は、図３１に示す半導体装置の正面図である。図３３は、図３１に示す半導体装置の底面図である。なお、図３０では、図３１のＸＸＸ−ＸＸＸ線に沿う半導体装置２００の断面図が記載されている。
これらの図に示された半導体装置２００は、半導体チップ６０１と、リード６０２，６０３と、導電性接合部６６１，６６２と、樹脂部６０８と、を備える。
図３０〜図３３に示す半導体チップ６０１は、半導体からなる素子である。半導体チップ６０１としては、たとえば、ダイオード、トランジスタ、もしくは、ＩＣが挙げられる。本実施形態では、半導体チップ６０１はトランジスタである。半導体チップ６０１は、平面視矩形状である。半導体チップ６０１の厚さ（方向Ｚにおける寸法）は、たとえば、２００μｍである。半導体チップ６０１の方向Ｘにおける寸法は、たとえば、２０００μｍであり、半導体チップ６０１の方向Ｙにおける寸法は、たとえば、４０００μｍである。
半導体チップ６０１は、主面電極６１１，６１２および裏面電極６１３を含む。主面電極６１１は、電極面６１６を有する。主面電極６１２は、電極面６１７を有する。電極面６１６，６１７はいずれも、半導体チップ６０１の厚さ方向Ｚのうちの一方向（以下、方向Ｚａと言う）を向く。裏面電極６１３は、電極面６１８を有する。電極面６１８は、半導体チップ６０１の厚さ方向Ｚのうちの他方向（以下、方向Ｚｂと言う）を向く。
本実施形態においては、主面電極６１１はソース電極であり、主面電極６１２はゲート電極であり、裏面電極６１３はドレイン電極である。本実施形態と異なり、半導体チップは、主面電極６１１がたとえば、ドレイン電極であるものなどであってもよい。半導体チップがダイオードである場合には、当該半導体チップが主面電極６１２を含んでいなくてもよい。また、半導体チップがＩＣである場合には、半導体チップは２つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。
図３０〜図３３に示すリード６０２，６０３はそれぞれ、半導体装置２００を配線基板２０６に実装するためのものである。リード６０２，６０３は、たとえば銅などの導体よりなる。後に詳述するが、リード６０２は主面電極６１１に導通し、リード６０３は主面電極６１２に導通している。
リード６０２は、第１部位６２８と、２つの第２部位６２９とを含む。第１部位６２８の方向Ｚにおける寸法は、各第２部位６２９の方向Ｚにおける寸法よりも小さい。第１部位６２８は、半導体チップ６０１の主面電極６１１に対向している。第１部位６２８は、方向Ｚ視において２つの第２部位６２９の間に位置する。
リード６０２は、リード主面６２１と、２つのリード底面６２２と、リード底面６２３，６２４と、を有する。
リード主面６２１およびリード底面６２２は、ＸＹ平面に広がる平面状である。リード主面６２１は方向Ｚａを向き、リード底面６２２は方向Ｚｂを向く。すなわち、リード主面６２１およびリード底面６２２は、互いに反対方向を向く。リード主面６２１は、第１部位６２８および第２部位６２９により構成される。一方、リード底面６２２は、第２部位６２９により構成される。図３０に示すように、半導体装置２００が配線基板２０６に実装される際、リード底面６２２は、ハンダ層２０８ないしハンダ層２０９を介して、配線基板２０６の配線層に接合されうる。これにより、リード６０２が配線基板２０６の配線層と導通する。
リード側面６２３，６２４は、ＹＺ平面に広がる平面状である。リード側面６２３は方向Ｘａを向き、リード側面６２４は方向Ｘｂを向く。すなわち、リード側面６２３，６２４は互いに反対方向を向く。リード側面６２３は２つの第２部位６２９の一方により構成され、リード側面６２４は２つの第２部位６２９の他方により構成されている。リード側面６２３，６２４は後述の樹脂部６０８に覆われておらず、樹脂部６０８から露出している。
図３１〜図３３に示すように、リード６０３は、第１部位６３８と、第２部位６３９とを含む。第１部位６３８の方向Ｚにおける寸法は、各第２部位６３９の方向Ｚにおける寸法よりも小さい。第１部位６３８は、半導体チップ６０１の主面電極６１２に対向している。
リード６０３は、リード主面６３１と、リード底面６３２と、リード側面６３３と、を有する。
リード主面６３１およびリード底面６３２は、ＸＹ平面に広がる平面状である。リード主面６３１は方向Ｚａを向き、リード底面６３２は方向Ｚｂを向く。すなわち、リード主面６３１およびリード底面６３２は、互いに反対方向を向く。リード主面６３１は、第１部位６３８および第２部位６３９により構成される。一方、リード底面６３２は、第２部位６３９により構成される。半導体装置２００が配線基板２０６に実装される際、リード底面６３２は、ハンダ層（図示略）を介して、配線基板２０６の配線層に接合されうる。これにより、リード６０３が配線基板２０６の配線層と導通する。
リード側面６３３は、ＹＺ平面に広がる平面状である。リード側面６３３は方向Ｘｂを向く。リード側面６３３は第２部位６３９により構成されている。リード側面６３３は後述の樹脂部６０８に覆われておらず、樹脂部６０８から露出している。
各導電性接合部６６１，６６２は導体よりなる。導電性接合部６６１，６６２を構成する導体としては、ハンダもしくは銀が挙げられる。本実施形態においては、導電性接合部６６１，６６２を構成する導体は、ハンダである。
各導電性接合部６６１は、リード６０２の第１部位６２８および主面電極６１１(電極面６１６)の間に介在している。導電性接合部６６１は、リード６０２および主面電極６１１を接合するためのものである。各導電性接合部６６１は、リード６０２および主面電極６１１に直接接している。導電性接合部６６１を介して、リード６０２および主面電極６１１が導通している。そのため、本実施形態においては、リード６０２がソース電極となっている。
導電性接合部６６２は、リード６０３の第１部位６３８および主面電極６１２(電極面６１７)の間に介在している。導電性接合部６６２は、リード６０３および主面電極６１２を接合するためのものである。導電性接合部６６２は、リード６０３および主面電極６１２に直接接している。導電性接合部６６２を介して、リード６０３および主面電極６１２が導通している。そのため、本実施形態においては、リード６０３がゲート電極となっている。
図３０、図３２、図３３に示す導電体層６０７は、裏面電極６１３の電極面６１８に直接接している。導電体層６０７は、たとえば、ハンダ（Ｐｂ系、Ｓｎ系、Ｂｉ系）もしくは銀ペーストよりなる。導電体層６０７は、後述の樹脂底面６８１から露出している。導電体層６０７は、面６７１を有する。図３３に示すように、方向Ｚ視において、導電体層６０７は半導体チップ６０１に重なる。更に、方向Ｚ視において導電体層６０７からはみ出た部位を、半導体チップ６０１が有する。すなわち、方向Ｚ視において、半導体チップ６０１は、導電体層６０７と重ならない部位を有する。半導体チップ６０１のうち導電体層６０７と重ならない部位は、後述の樹脂部６０８に覆われている。本実施形態では、導電体層６０７の方向Ｚ視における面積は、半導体チップ６０１の方向Ｚ視における面積よりも小さい。更に、方向Ｚ視において導電体層６０７は全体にわたって、半導体チップ６０１に重なる。導電体層６０７の厚さ（方向Ｚにおける寸法）は、たとえば、１０〜１００μｍである。
樹脂部６０８は、半導体チップ６０１と、リード６０２，６０３と、導電性接合部６６１，６６２と、を覆っている。樹脂部６０８は、たとえば、黒色のエポキシ樹脂よりなる。図３２に示すように、樹脂部６０８は、樹脂底面６８１と、樹脂主面６８３とを有する。樹脂底面６８１は、ＸＹ平面に広がる平面状であり、且つ、方向Ｚｂを向く。樹脂底面６８１からは、リード底面６２２，６３２と、面６７１とが露出している。樹脂底面６８１と、リード底面６２２，６３２と、面６７１とは、面一となっている。
樹脂主面６８３は、方向ＸＹ平面に広がる平面状である。樹脂主面６８３からリード主面６２１，６３１が露出している。同図では、樹脂主面６８３とリード主面６２１，６３１とが面一となっている。なお、本実施形態と異なり、樹脂主面５８３からリード主面６２１，６３１が露出しておらず、リード主面６２１，６３１が、樹脂部６０８に覆われていても良い。
また、本実施形態においては、リード側面６２３，６２４，６３３が樹脂部６０８から露出している。
次に、図３４〜図４４を用いて、半導体装置２００の製造方法の一例について、簡単に説明する。
まず、図３４に示すように、凹部６９３が形成された部材６９４を用意する。部材６９４を構成する材料は、導電体層６０７を構成する材料と反応しないものである。導電体層６０７がハンダである場合には、部材６９４を構成する材料としてたとえばＡｌを用いれば良い。
次に、図３５に示すように、導電体層６０７を凹部６９３に形成する。次に、図３６に示すように、導電体層６０７を介して半導体チップ６０１を部材６９４に配置する。半導体チップ６０１に導電体層６０７が接合すると、半導体チップ６０１および導電体層６０７から、部材６９４を取り外す。このようにして、導電体層６０７と半導体チップ６０１が接合した固片６９５を複数製造する。
次に、図３７、図３８に示すように、テープ６９１を用意する。テープ６９１は、耐熱テープであり、たとえば、ポリイミドよりなる。耐熱テープとしては、日東電工製「ＴＲＭ６２５０」などを用いることができる。次に、テープ６９１に、複数の固片６９５を接合する。複数の固片６９５は、テープ６９１において、方向Ｙに沿って配列されている。各固片６９５のテープ６９１への接合においては、導電体層６０７の面６７１をテープ６９１に接合する。これにより、樹脂部６８０を形成する後述の工程で、面６７１に樹脂バリが形成されにくくなる。
次に、図３９、図４０に示すように、複数の導電性接合材６６７を、半導体チップ６０１の主面電極６１１，６１２に塗布する。本実施形態では、導電性接合材６６７は、たとえば、ハンダよりなる。
次に、図４１、図４２に示すように、リード６２０を、半導体チップ６０１に配置する。具体的には、リード６２０を、方向Ｚ視において各半導体チップ６０１の主面電極６１１，６１２と重なる位置に配置し、且つ、テープ６９１に接合する。リード６２０は方向Ｙに長く延びる形状である。
次に、リード６２０が配置された中間品をリフロー炉にて加熱する。このようにして、リード６２０が主面電極６１１，６１２に接合される。なお、リード６２０の接合工程を経ると、導電性接合材６６７由来の導電性接合部６６１，６６２が形成される。
次に、図４３、図４４に示すように、樹脂部６８０を形成する。樹脂部６８０の形成は、金型６９２とテープ６９１とによって、半導体チップ６０１，リード６２０、および導電性接合部６６１，６６２を収容した状態で、行う。次に、テープ６９１を、半導体チップ６０１、リード６２０、および樹脂部６８０から剥離する。次に、リード６２０、および樹脂部６８０をＤｃ２線に沿って切断する。これにより、図３０に示した半導体装置２００が製造される。
次に、本実施形態の作用効果について説明する。
半導体装置２００は、樹脂底面６８１から露出している導電体層６０７を備える。また、導電体層６０７は裏面電極６１３の電極面６１８に直接接する。このような構成によると、導電体層６０７は、裏面電極６１３を含む半導体チップ６０１とは別個に形成できる。そのため、導電体層６０７は、裏面電極６１３の形状に制限されずに所望の形状に形成できる。たとえば、本実施形態では、導電体層６０７を、半導体チップ６０１と比べ方向Ｚ視における面積を小さく形成している。導電体層６０７の方向Ｚ視における面積が半導体チップ６０１の方向Ｚ視における面積より小さいと、半導体装置２００を配線基板１０６に実装した際に、導電体層６０７に接続するハンダ層と、リード６０２に接合されるハンダ層２０８とが接触しにくくなる。これにより、裏面電極６１３と導通している導電体層６０７とハンダ層２０８とが接触し導通する不具合を回避できる。同様に、導電体層６０７とハンダ層２０９とが接触し導通する不具合を回避できる。
半導体装置２００においては、リード側面６２３，６２４が樹脂部６０８から露出している。これにより、半導体チップ６０１にて発生した熱を半導体装置２００の外部に放出しやすくなっている。なお、半導体装置２００の耐湿性を向上させる場合には、リード側面６２３，６２４が樹脂部６０８に覆われていても良い。
半導体装置２００においては、リード側面６３３は樹脂部６０８から露出している。当該構成によっても、半導体チップ６０１にて発生した熱を半導体装置２００の外部に放出しやすくなっている。
＜第２実施形態にかかる半導体装置の第１変形例＞
次に、図４５を用いて、本実施形態の半導体装置の第１変形例について説明する。
図４５は、本変形例にかかる半導体装置の底面図である。
同図に示す半導体装置２０１は、半導体装置２００と比較して、方向Ｚ視における導電体層６０７の形状が異なる。本変形例では、導電体層６０７の方向Ｚ視における面積は、半導体チップ６０１の方向Ｚ視における面積よりも大きい。そのため、導電体層６０７は、方向Ｚ視において、半導体チップ６０１から方向Ｙａおよび方向Ｙｂにはみ出ている。本変形例においても、半導体装置２００と同様に、方向Ｚ視において、導電体層６０７は半導体チップ６０１に重なる。
このような構成によっても、導電体層６０７は、裏面電極６１３を含む半導体チップ６０１とは別個に形成できる。そのため、導電体層６０７は、裏面電極６１３の形状に制限されずに所望の形状に形成できる。たとえば、本変形例では、導電体層６０７を、半導体チップ６０１と比べ方向Ｚ視における面積を大きく形成している。導電体層６０７の方向Ｚ視における面積が半導体チップ６０１の方向Ｚ視における面積より大きいと、半導体チップ６０１にて発生した熱を速やかに半導体装置２０１の外部に放出することができる。
８０１ 実装構造
１００〜１０５ 半導体装置
１０６ 配線基板
１０７〜１０９ ハンダ層
１ 半導体チップ
１１，１２ 主面電極
１１１，１２１ 電極面
１３ 裏面電極
１３１ 電極面
１６〜１９ チップ側面
２，２０ （第１）実装リード
２１ （第１）実装リード主面
２１０ 実装リード主面
２２ （第１）実装リード底面
２２０ 実装リード底面
２６ 支持部
２６１ 基部
２６２ 第１延出部
２６３，２６４ 第２延出部
２７ 帯状部
２７１ （実装リード）側面
２８ 凹部
３，３０ （第２）実装リード
３１ （第２）実装リード主面
３１０ 実装リード主面
３２ （第２）実装リード底面
３２０ 実装リード底面
３６ 支持部
３６１ 基部
３６２ 第１延出部
３６３，３６４ 第２延出部
３７ 帯状部
３８ 凹部
４，４０ 実装リード
４１，４１０ 実装リード主面
４２ 実装リード底面
４６ 支持部
４６１ 基部
４６２ 第１延出部
４６３ 第２延出部
４７ 帯状部
５１ 連絡リード
５１１ 連絡リード主面
５１２ 連絡リード裏面
５１３，５１４ 連絡リード側面
５１８，５１９ 凹部
５２ 連絡リード
５２１ 連絡リード主面
５２２ 連絡リード裏面
５７１ チップ対向面
５７２，５７３ 実装リード対向面
６１ （第１）導電性接合部
６２ （第２）導電性接合部
６３ （第３）導電性接合部
６４，６５ 導電性接合部
６７ 導電性接合材
７ 導電体層
７１ 面
８ 樹脂部
８１ 樹脂底面
８２ 樹脂側面
８２１ 直立部
８２２ 傾斜部
８３ 樹脂主面
８８１ テープ
８８２ 金型
８８３ 凹部
８８４ 部材
８８５ 固片

８０２ 実装構造
２００，２０１ 半導体装置
２０６ 配線基板
２０７〜２０９ ハンダ層
６０１ 半導体チップ
６１１，６１２ 主面電極
６１３ 裏面電極
６１６，６１７ （第１）電極面
６１８ （第２）電極面
６０２，６２０ リード
６２１ リード主面
６２２ リード底面
６２３，６２４ リード側面
６２８ 第１部位
６２９ 第２部位
６０３ リード
６３１ リード主面
６３２ リード底面
６３３ リード側面
６３８ 第１部位
６３９ 第２部位
６６１，６６２ 導電性接合部
６６７ 導電性接合材
６０７ 導電体層
６７１ 面
６０８，６８０ 樹脂部
６８１ 樹脂底面
６８３ 樹脂主面
６９１ テープ
６９２ 金型
６９３ 凹部
６９４ 部材
６９５ 固片

Claims (23)

  1. 主面電極を含む半導体チップと、
    上記半導体チップの厚さ方向に直交する方向のうちのいずれか一方向に、上記半導体チップに対し離間する第１実装リードと、
    上記厚さ方向に直交する方向のうちのいずれか一方向に、上記半導体チップに対し離間する第２実装リードと、
    上記主面電極、上記第１実装リード、および上記第２実装リードのいずれとも上記厚さ方向視において重なり、且つ、上記主面電極、上記第１実装リード、および上記第２実装リードを互いに導通させる連絡リードと、
    上記半導体チップ、上記第１実装リード、および上記第２実装リードを覆う樹脂部と、を備え、
    上記第１実装リードは、上記厚さ方向のうち上記連絡リードから上記主面電極に向かう第１方向を向く第１実装リード底面を有し、
    上記第２実装リードは、上記第１方向を向く第２実装リード底面を有し、
    上記樹脂部は、上記第１実装リード底面および上記第２実装リード底面のいずれとも面一の樹脂底面を有する、半導体装置。
  2. 上記半導体チップは、上記樹脂底面から露出する裏面電極を含む、請求項１に記載の半導体装置。
  3. 上記主面電極および上記連絡リードの間に位置し且つ上記主面電極および上記連絡リードを接合する第１導電性接合部と、
    上記第１実装リードおよび上記連絡リードの間に位置し且つ上記第１実装リードおよび上記連絡リードを接合する第２導電性接合部と、
    上記第２実装リードおよび上記連絡リードの間に位置し且つ上記第２実装リードおよび上記連絡リードを接合する第３導電性接合部と、を更に備える、請求項１または２に記載の半導体装置。
  4. 上記第１実装リードは、上記連絡リードに対向する第１実装リード主面を有し、
    上記第１実装リード主面は、上記厚さ方向視において上記第１実装リード底面よりも上記半導体チップ側に位置する部位を有する、請求項３に記載の半導体装置。
  5. 上記厚さ方向における上記第１導電性接合部の寸法は、上記厚さ方向における上記第２導電性接合部の寸法、および、上記厚さ方向における上記第３導電性接合部の寸法のいずれよりも大きい、請求項３または４に記載の半導体装置。
  6. 上記樹脂部は、上記厚さ方向視において上記半導体チップを囲む樹脂側面を有し、
    上記第１実装リードは、上記樹脂側面から露出する、請求項１ないし５のいずれかに記載の半導体装置。
  7. 上記樹脂側面は、上記連絡リードを囲む、請求項６に記載の半導体装置。
  8. 上記樹脂側面は、上記樹脂底面と鋭角をなすように上記厚さ方向に対し傾斜する傾斜部を有する、請求項６に記載の半導体装置。
  9. 上記半導体チップは、上記第１実装リードおよび第２実装リードの間に位置する、請求項１ないし８のいずれかに記載の半導体装置。
  10. 上記連絡リードは、上記第１方向の反対方向を向き且つ上記樹脂部に覆われた連絡リード主面を有する、請求項１ないし９のいずれかに記載の半導体装置。
  11. 上記連絡リードは、上記第１方向の反対方向を向き且つ上記樹脂部から露出している連絡リード主面を有する、請求項１ないし９のいずれかに記載の半導体装置。
  12. 上記連絡リードは、断面がコの字状の部位を有する、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 上記第１実装リードは、上記樹脂側面から突出している、請求項６に記載の半導体装置。
  14. 上記第１実装リードは、上記樹脂側面と面一である実装リード側面を更に有する、請求項６に記載の半導体装置。
  15. 上記樹脂底面から露出している導電体層を更に備え、
    上記半導体チップは、電極面を有する裏面電極を含み、
    上記電極面は、上記第１方向を向き且つ上記導電体層に直接接する、請求項１に記載の半導体装置。
  16. 上記半導体チップは、上記厚さ方向視において、上記導電体層からはみ出ている、請求項１５に記載の半導体装置。
  17. 上記厚さ方向視における上記導電体層の面積は、上記厚さ方向視における上記半導体チップの面積より小さい、請求項１５または１６に記載の半導体装置。
  18. 上記厚さ方向視における上記導電体層の面積は、上記厚さ方向視における上記半導体チップの面積より大きい、請求項１５または１６に記載の半導体装置。
  19. テープに、第１実装リードおよび第２実装リードを接合する工程と、
    上記接合する工程の後に、半導体チップを、上記第１実装リードおよび上記第２実装リードのいずれとも上記半導体チップの厚さ方向において重なる位置に配置する工程と、
    上記配置する工程の後に、上記半導体チップ、上記第１実装リード、および上記第２実装リードのいずれにも、連絡リードを接合する工程と、
    上記連絡リードを接合する工程の後に、上記半導体チップ、上記第１実装リード、および上記第２実装リードを樹脂部で覆う工程と、を備える、半導体装置の製造方法。
  20. 第１電極面を有する主面電極、および、上記第１電極面が向く方向である第１方向の反対の第２方向を向く第２電極面を有する裏面電極、を含む半導体チップと、
    上記第１方向において上記半導体チップに重なる部位を有するリードと、
    上記第１電極面および上記リードの間に位置し、且つ、上記第１電極面および上記リードを接合する導電性接合部と、
    上記第２電極面に直接接する導電体層と、
    上記半導体チップ、上記リード、および、上記導電体層を覆う樹脂部と、を備え、
    上記リードは、上記第２方向を向き且つ上記樹脂部から露出するリード底面を有し、
    上記導電体層は、上記樹脂部から露出している、半導体装置。
  21. 上記半導体チップは、上記第２方向視において、上記導電体層からはみ出ている、請求項２０に記載の半導体装置。
  22. 上記第２方向視における上記導電体層の面積は、上記第２方向視における上記半導体チップの面積より小さい、請求項２０または２１に記載の半導体装置。
  23. 上記第２方向視における上記導電体層の面積は、上記第２方向視における上記半導体チップの面積より大きい、請求項２０または２１に記載の半導体装置。
JP2011002707A 2011-01-11 2011-01-11 半導体装置 Active JP5822468B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011002707A JP5822468B2 (ja) 2011-01-11 2011-01-11 半導体装置
US13/346,826 US8921985B2 (en) 2011-01-11 2012-01-10 Semiconductor device and method for manufacturing the same
US14/570,601 US9824957B2 (en) 2011-01-11 2014-12-15 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002707A JP5822468B2 (ja) 2011-01-11 2011-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2012146765A true JP2012146765A (ja) 2012-08-02
JP5822468B2 JP5822468B2 (ja) 2015-11-24

Family

ID=46454642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002707A Active JP5822468B2 (ja) 2011-01-11 2011-01-11 半導体装置

Country Status (2)

Country Link
US (2) US8921985B2 (ja)
JP (1) JP5822468B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
EP3608955B1 (en) * 2018-08-07 2022-10-05 Infineon Technologies Austria AG Leadframe, semiconductor package and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002280503A (ja) * 2001-03-16 2002-09-27 Unisia Jecs Corp 半導体装置
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2004273977A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置及びその製造方法
US20060192295A1 (en) * 2004-11-17 2006-08-31 Chippac, Inc. Semiconductor package flip chip interconnect having spacer
US20070108565A1 (en) * 2005-08-09 2007-05-17 Stats Chippac Ltd. Etched leadframe flipchip package system
JP2008235651A (ja) * 2007-03-22 2008-10-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009545862A (ja) * 2006-05-19 2009-12-24 フェアチャイルド・セミコンダクター・コーポレーション ２面冷却集積化トランジスタモジュール及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US20030009295A1 (en) * 2001-03-14 2003-01-09 Victor Markowitz System and method for retrieving and using gene expression data from multiple sources
JP4822038B2 (ja) 2001-08-28 2011-11-24 大日本印刷株式会社 ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
US8283772B1 (en) * 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002280503A (ja) * 2001-03-16 2002-09-27 Unisia Jecs Corp 半導体装置
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2004273977A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置及びその製造方法
US20060192295A1 (en) * 2004-11-17 2006-08-31 Chippac, Inc. Semiconductor package flip chip interconnect having spacer
US20070108565A1 (en) * 2005-08-09 2007-05-17 Stats Chippac Ltd. Etched leadframe flipchip package system
JP2009545862A (ja) * 2006-05-19 2009-12-24 フェアチャイルド・セミコンダクター・コーポレーション ２面冷却集積化トランジスタモジュール及びその製造方法
JP2008235651A (ja) * 2007-03-22 2008-10-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120175768A1 (en) 2012-07-12
US20150097279A1 (en) 2015-04-09
US8921985B2 (en) 2014-12-30
US9824957B2 (en) 2017-11-21
JP5822468B2 (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP5032623B2 (ja) 半導体記憶装置
JP5337110B2 (ja) 半導体記憶装置
US10535624B2 (en) Semiconductor device and semiconductor device mounting structure having conductor plates
TWI448226B (zh) 電源轉換模組
US8963315B2 (en) Semiconductor device with surface electrodes
US8022558B2 (en) Semiconductor package with ribbon with metal layers
JP2009278064A (ja) 半導体装置とその製造方法
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP5822468B2 (ja) 半導体装置
JP4918391B2 (ja) 半導体装置
JP2009164240A (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
JP6923687B2 (ja) 発光装置
JP2012227320A (ja) 半導体装置
JP6179003B2 (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
TWI588963B (zh) The positive and the back of the wafer are electrically connected and the manufacturing method thereof
TWM624255U (zh) 電子裝置的端點及載板
JP2010157595A (ja) 半導体装置およびその製造方法
JP2008159786A (ja) 半導体装置及び接着配線部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

R150 Certificate of patent or registration of utility model

Ref document number: 5822468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250