JP2010157595A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010157595A JP2010157595A JP2008334634A JP2008334634A JP2010157595A JP 2010157595 A JP2010157595 A JP 2010157595A JP 2008334634 A JP2008334634 A JP 2008334634A JP 2008334634 A JP2008334634 A JP 2008334634A JP 2010157595 A JP2010157595 A JP 2010157595A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- sealing resin
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】さらなる薄型化に際しても放熱性が良好で信頼性の高い半導体装置を提供する。
【解決手段】相対向する第1および第2主面を有し、前記第1主面S1に素子電極を有する半導体素子3と、前記半導体素子の第2主面S2が当接するように前記半導体素子を搭載する半導体素子搭載部1Sと、前記半導体素子搭載部から所定の間隔を隔てて配設されたリード端子1と、前記素子電極と前記リード端子とを電気的に接続する接続導体6と、前記半導体素子、前記接続導体および前記リード端子の一部を覆う封止樹脂7とからなり、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するように成型された面実装型の半導体装置であって、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成されたことを特徴とする。
【選択図】図1
【解決手段】相対向する第1および第2主面を有し、前記第1主面S1に素子電極を有する半導体素子3と、前記半導体素子の第2主面S2が当接するように前記半導体素子を搭載する半導体素子搭載部1Sと、前記半導体素子搭載部から所定の間隔を隔てて配設されたリード端子1と、前記素子電極と前記リード端子とを電気的に接続する接続導体6と、前記半導体素子、前記接続導体および前記リード端子の一部を覆う封止樹脂7とからなり、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するように成型された面実装型の半導体装置であって、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成されたことを特徴とする。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法にかかり、特に樹脂封止型半導体装置において、パワーデバイスの放熱を目的とした実装構造に関するものである。
近年、電子装置の高機能化、小型化、薄型化、軽量化への要求に応えて、電子装置に組み込まれる半導体装置においては高密度実装がなされている。このため、小型の半導体装置においても大電流下で使用されるものも多く、放熱が深刻な問題となっている。
従来、パワーMOSFETのような大電流用の半導体素子の実装に際しては、放熱特性を高めるために種々の工夫がなされている。
その一例として特許文献1では、図5に示すように、例えば上側或いは下側表面にコンタクト領域を有する半導体素子103を用意し、この半導体素子103に直接接続するリード端子101,102を封止樹脂107から導出している。この構成ではリード端子を半導体素子の両面にそれぞれ直結することにより、リード端子からの放熱性が高められ、電気的及び熱的抵抗は低くなるとされている。
その一例として特許文献1では、図5に示すように、例えば上側或いは下側表面にコンタクト領域を有する半導体素子103を用意し、この半導体素子103に直接接続するリード端子101,102を封止樹脂107から導出している。この構成ではリード端子を半導体素子の両面にそれぞれ直結することにより、リード端子からの放熱性が高められ、電気的及び熱的抵抗は低くなるとされている。
上記半導体装置では、半導体素子の表裏両方の面に半田を介して接続することで、プリント基板にこの半導体装置を実装した後は、半導体素子の発熱をプリント基板側に放熱している。
しかしながら、パワー半導体デバイスにおいても、軽薄短小のパッケージが要求され、それに伴い、半導体素子の発熱に対する放熱性が深刻となり、放熱性に優れた新たなパッケージが必要となってきている。
しかしながら、パワー半導体デバイスにおいても、軽薄短小のパッケージが要求され、それに伴い、半導体素子の発熱に対する放熱性が深刻となり、放熱性に優れた新たなパッケージが必要となってきている。
本発明は前記実情に鑑みてなされたもので、さらなる薄型化に際しても放熱性が良好で信頼性の高い半導体装置を提供することを目的とする。
そこで本発明は、半導体素子の発熱の放散は、パッケージの上部(上面)の樹脂封止面の一部にリードフレーム(半導体素子搭載部)の一部の面を露出させることで、周囲温度による冷却効果あるいは周囲の風による冷却で、更に放熱効果が優れた構造の樹脂封止型半導体パッケージを得るようにしたものである。
本発明は、相対向する第1および第2主面を有し、前記第1主面に素子電極を有する半導体素子と、前記半導体素子の第2主面が当接するように前記半導体素子を搭載する半導体素子搭載部と、前記半導体素子搭載部から所定の間隔を隔てて配設されたリード端子と、前記素子電極と前記リード端子とを電気的に接続する接続導体と、前記半導体素子、前記接続導体および前記リード端子の一部を覆う封止樹脂とからなり、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するように成型された面実装型の半導体装置であって、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成されたことを特徴とする。
この構成により、面実装型の半導体装置において、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成されているため、封止樹脂の厚みを減じることができ、かつ上面から半導体素子の発熱は、周囲温度による冷却効果あるいは周囲の風による冷却で、更に放熱効果を向上することができる。
この構成により、面実装型の半導体装置において、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成されているため、封止樹脂の厚みを減じることができ、かつ上面から半導体素子の発熱は、周囲温度による冷却効果あるいは周囲の風による冷却で、更に放熱効果を向上することができる。
また本発明は、上記半導体装置において、前記リード端子の前記封止樹脂から外部に導出される位置は前記封止樹脂の第2の面よりも前記封止樹脂の第1の面に近いことを特徴とする。
この構成によれば、樹脂封止工程において、半導体素子を搭載したリードフレームの重心が下方に位置するため、金型内に封止樹脂が注入される際にもリードが倒れるのを防止することができる。
この構成によれば、樹脂封止工程において、半導体素子を搭載したリードフレームの重心が下方に位置するため、金型内に封止樹脂が注入される際にもリードが倒れるのを防止することができる。
また本発明は、上記半導体装置において、前記リード端子の前記封止樹脂から外部に導出される位置は前記封止樹脂の第1の面上にあるものを含む。
この構成によれば、実装面積を増大することなく、リード端子がプリント基板に当接する面積を増大することができる。
この構成によれば、実装面積を増大することなく、リード端子がプリント基板に当接する面積を増大することができる。
また本発明は、上記半導体装置において、前記リード端子は、ガルウイング型またはフラット型である。
この構成によれば、リード端子がプリント基板に当接する面積を増大することができる。
この構成によれば、リード端子がプリント基板に当接する面積を増大することができる。
また本発明は、上記半導体装置において、前記半導体素子はディスクリート素子である。
また本発明の半導体装置の製造方法は、半導体素子搭載部と、前記半導体素子搭載部に近接して設けられたリード端子とを有するリードフレームを用意する工程と、前記半導体素子搭載部に半導体素子を接着する素子接着工程と、前記半導体素子の主面に形成された素子電極および前記リード端子に、接続導体を接合する接合工程と、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するとともに、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように、前記半導体素子および前記リード端子の一部を覆うように封止用樹脂で覆う樹脂封止工程とを含む。
この構成により、薄型でかつ、放熱性が高く、信頼性の高い実装が実現可能となる。
この構成により、薄型でかつ、放熱性が高く、信頼性の高い実装が実現可能となる。
また本発明は、上記半導体装置の製造方法において、前記樹脂封止工程は、前記接合工程後に、上下反転させ、樹脂封止を実行するものを含む。
この構成により、効率よくかつ信頼性の高い実装が実現される。
この構成により、効率よくかつ信頼性の高い実装が実現される。
本発明の半導体装置によれば、半導体素子の裏面を半導体素子搭載部を封止樹脂から露呈させることで、より薄型化が可能となり、かつ半導体素子搭載部によって、直接熱を逃がし、放熱性が向上することができる。
以下本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
本発明の実施の形態の樹脂封止型半導体装置を図1乃至3に示す。この半導体装置は縦型MOSFETであり、第1のリード端子1に搭載された半導体素子3表面に大面積の素子電極としてドレイン電極と、小面積の素子電極としてのゲート電極とが形成され、素子電極と第2のリード端子2とが、接続導体6を介して接続されている。図1は、本発明の樹脂封止型半導体装置の断面図、図2は上面図、図3は同製造工程を示す説明図である。
(実施の形態1)
本発明の実施の形態の樹脂封止型半導体装置を図1乃至3に示す。この半導体装置は縦型MOSFETであり、第1のリード端子1に搭載された半導体素子3表面に大面積の素子電極としてドレイン電極と、小面積の素子電極としてのゲート電極とが形成され、素子電極と第2のリード端子2とが、接続導体6を介して接続されている。図1は、本発明の樹脂封止型半導体装置の断面図、図2は上面図、図3は同製造工程を示す説明図である。
この樹脂封止型半導体装置は、相対向する第1および第2主面を有し、図1および図2に示すように第1主面S1に大面積の素子電極4としてのソース電極と小面積の素子電極5としてのゲート電極とを有する半導体素子3と、前記半導体素子3の第2主面S2が当接するように前記半導体素子を搭載する半導体素子搭載部1Sを構成する第1リード端子1と、このダイパッドから所定の間隔を隔てて配設された第2リード端子2と、素子電極4と第2リード端子2とを電気的に接続する幅広の帯状体からなる接続導体6と、半導体素子3、接続導体6および第1および第2リード端子1,2の一部を覆うとともに、第1および第2リード端子1,2の一部を外部に露出する封止樹脂7とからなり、前記リード端子が前記封止樹脂から外部に導出され、前記第1および第2のリード端子の先端部が前記封止樹脂7の第1の面と一致するように成型された面実装型の半導体装置であって、前記半導体素子搭載部1Sの裏面が前記封止樹脂7の第2の面S4から露出するように形成されたことを特徴とする。ここでS1は半導体素子の第1主面すなわち、半導体素子と接続導体6との接続面、S2は半導体素子の第2主面、S3は第1のリード端子1と接続導体6との接続面を示す。ここではフラットリードタイプの樹脂封止型半導体装置を構成する。
なお組み立てに際しては、前記接続導体6が、図示しないスプールで巻回された長尺体として形成され、1端を超音波接合した後に、位置あわせをして他端を超音波接合し、のちに切断することで、アーチ状に、接合する。なお、若干の張力をもつほど最短距離でまっすぐに接続されるようにしてもよい。
半導体素子3は、シリコン基板上に拡散層などの素子領域が形成されており、表面にゲート電極とソース電極とを具備し裏面がドレイン電極(図示せず)を構成するもので、ソース電極から突出するように表面が平坦な素子電極が形成されている。たとえば、半導体素子3と半導体素子搭載部(第1リード端子1)の第一主面とは、たとえば、はんだ材、熱硬化性樹脂、導電性接着剤等、導電性材料を用いて接合されている。また、接続上は、第1リード端子1の高さは、素子電極の形成された半導体素子3の頂面とほぼ同程度であるのが、望ましい。半導体素子搭載部は、たとえば、金属材料により形成されており、その一部に半導体装置の外部へと成形され、封止樹脂7の第1の面S1から導出されて第1リード端子1を構成している。第2のリード端子2も封止樹脂7の第2の面S0から導出されている。またゲート電極の接続については説明を省略するが、ソース電極のように大電流が流れるわけではないため、ワイヤボンディングによって接続する。なお素子電極は通常の突起電極であってもよい。
第2リード端子2は、たとえば、前記第1リード端子1を構成する金属材料と同一材料で一体的に形成されており、先端部は半導体装置の外部に露出する形で、第1リード端子の先端部と相対する位置に設置されている。
また、素子電極4と第1リード端子2の先端部とを電気的に接続する接続導体6を構成する導電性の帯状体は、たとえば、銅などの金属片から形成されているが、超音波接合を可能にするために表面にニッケルめっきを施している。ここで金属片としては、可撓性をもつものが望ましいが、可撓性をもたないものも使用可能である。例えば、導電性の帯状体として銅または銅合金を用いた場合、幅は0.3mmから3mm程度であればよい。また導電性の帯状体の厚さは20μmから0.5mm程度である。
封止樹脂7は、第1および第2リード端子1,2をその相対向する辺側に導出する形で形成されており、たとえば、エポキシ樹脂等の封止樹脂により形成されている。
次にこの半導体装置の実装工程について説明する。
この方法では、半導体素子搭載部と、前記半導体素子搭載部に近接して設けられたリード端子とを有するリードフレームを用意する工程と、前記半導体素子搭載部に半導体素子を接着する素子接着工程と、前記半導体素子の主面に形成された素子電極および前記リード端子に、接続導体を接合する接合工程と、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するとともに、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように、前記半導体素子および前記リード端子の一部を覆うように封止用樹脂で覆う樹脂封止工程とを含むことを特徴とする。ここで樹脂封止工程は、接合工程後に、半導体素子の搭載されたリードフレーム構体を上下反転させ、樹脂封止を実行する。
この構成により、薄型でかつ、放熱性が高く、信頼性の高い実装が実現可能となる。
この方法では、半導体素子搭載部と、前記半導体素子搭載部に近接して設けられたリード端子とを有するリードフレームを用意する工程と、前記半導体素子搭載部に半導体素子を接着する素子接着工程と、前記半導体素子の主面に形成された素子電極および前記リード端子に、接続導体を接合する接合工程と、前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するとともに、前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように、前記半導体素子および前記リード端子の一部を覆うように封止用樹脂で覆う樹脂封止工程とを含むことを特徴とする。ここで樹脂封止工程は、接合工程後に、半導体素子の搭載されたリードフレーム構体を上下反転させ、樹脂封止を実行する。
この構成により、薄型でかつ、放熱性が高く、信頼性の高い実装が実現可能となる。
まず、第1リード端子1に対向させて形成された第2リード端子2とを、枠体(図示せず)で連結するように打ち抜き加工などで成形するとともに、両リード端子の第1主面が上段となるようクランク状に段差を設けてフォーミングし、リードフレームを形成する(図3(a))。なお、リードフレーム表面にはNiめっきを施してもよい。そして、前記第1リード端子1の上段第1主面に半導体素子3をはんだ材(導電性接着剤)を用いて接続する(図3(b))。
ここで半導体素子3の第1主面には素子電極4(図2参照)を有しており、該素子電極4と、接続導体としてスプールから繰り出された幅広の帯状、未切断の金属片からなる接続導体6の第1先端部とを位置決めし、超音波接合し、他端を切断し、超音波接合する(図3(c))。ここでは超音波接合用ツールによって第1に直接超音波接合させ、仮止めをしてもよい。そして前記素子電極と前記第2リード端子2とが電気的に導通されるよう第2リード端子2の第1主表面および素子電極上を順次押圧するように超音波接合ツールが移動し直接超音波接合する(図3(d))。
これらの接合には導電性ペースト等を介しての接続を行わず、直接超音波接合を行う為、半導体素子の接続位置のバラツキやサイズ変更に伴っての金属の厚み、幅、長さの変更が可能となっており接続不良の防止、または製品の低抵抗化の設計が実現可能である。
ここで、該導電性の帯状体は幅0.3mmから3mmで厚みが20μm〜0.5mmで、柔軟性のある金属、例えばアルミニウムまたはアルミニウム合金であるためスプールに巻かれた状態になっており、それが回転することで導電性の帯状体の供給を行い、接合後、切断して金属片からなる接続導体6を形成する。このアーチ形成等の形状変更が容易に可能となる。なお、封止用樹脂注入時に接続導体上下に気泡・未充填が発生しないよう穴を形成してもよい。
そして封止金型に前記リードフレーム、前記半導体素子3、接続導体6とを包含し、前記第1リード端子と前記第2リード端子との一部または全てを含んだキャビティーを形成して該キャビティー内に封止用樹脂、例えばエポキシ等の樹脂を注入して加熱硬化させて封止樹脂7が形成される(図3(e))。ここで金属片に貫通穴を形成していることで封止樹脂が流動し易くなり、気泡の発生を抑制し、信頼性の高い封止樹脂7を得ることができる。
前記封止部から引き出された前記リードフレームの一部である前記第1リード端子と前記第2リード端子とのリード端子先端予定部を各々切断して外部引き出し端子としての該第1リード端子と該第2リード端子とする。
この樹脂封止型半導体装置によれば、半導体素子搭載部が実装面と対向する封止面から露呈し、かつプリント基板上にリード端子として接続されているため、薄型化が可能となりかつ、封止樹脂の両面から放熱することができ、放熱性を高めることができる。
また、この方法によれば、接続導体である導電性の帯状体をロール状のスプールから供給しながら、一端を素子電極に接合し、次いで位置あわせをして他端をリード端子にあわせて、切断して、超音波接合しているため、接続導体をあらかじめフォーミングすることなく、位置あわせをしながら接合することができ、位置ずれに伴うリークやショートなどを低減することができるため、信頼性が向上する。また、長さを調整しながら実装することができるため、材料に無駄がなく、低コスト化をはかることができる。
なお前記実施の形態では、接続導体を帯状金属としての銅に貫通穴を形成し折り曲げ易くなるように構成したが、その形状についてはこれに限定されるものではない。
また、前記接続導体は、厚さや材質を考慮して材料自体に可撓性をもたせ、可撓性の単体材料で構成してもよい。この構成により、薄型化が可能となり取り扱いが容易となる。
また、前記接続導体は、厚さや材質を考慮して材料自体に可撓性をもたせ、可撓性の単体材料で構成してもよい。この構成により、薄型化が可能となり取り扱いが容易となる。
また接続導体として、第1主面から第2主面を貫通する貫通穴を有するものを用いてもよい。また貫通穴ではなく、少なくとも一部に凹凸を有するものを用いるようにしても、接続導体の可撓性を高めることができる。さらにまた、貫通穴と凹凸が並存していてもよいことはいうまでもない。
(実施の形態2)
前記実施の形態1では、第1および第2のリード1,2は、封止樹脂7の第2の面S0から導出し、フラットリードタイプとしたが、本実施の形態では、図4に示すように、封止樹脂の側面においてより第2の面に近い側に導出された、いわゆるガルウイング型の半導体装置であることを特徴とする。他は前記実施の形態と同様である。なお接続導体は単層構造で構成したが、絶縁層と金属箔との積層体で接続導体を構成してもよい。
この構成によっても、放熱性の向上と低背化が可能となる。
前記実施の形態1では、第1および第2のリード1,2は、封止樹脂7の第2の面S0から導出し、フラットリードタイプとしたが、本実施の形態では、図4に示すように、封止樹脂の側面においてより第2の面に近い側に導出された、いわゆるガルウイング型の半導体装置であることを特徴とする。他は前記実施の形態と同様である。なお接続導体は単層構造で構成したが、絶縁層と金属箔との積層体で接続導体を構成してもよい。
この構成によっても、放熱性の向上と低背化が可能となる。
なお、前記実施の形態では、フラットリード型およびガルウィング型のリードをもつ半導体装置について説明したが、自立型(リード挿入型)の半導体装置にも適用可能である。半導体素子搭載部の裏面を封止樹脂から露出させることで、放熱性が向上する。
以上説明してきたように、本発明の樹脂封止型半導体装置は、半導体素子搭載部を半導体装置の実装面(プリント基板上)と対向する面で露呈させ、放熱させるようにしているため、半導体素子の両面から放熱させることができ、放熱性が良好であることから、パワートランジスタ、ダイオードなどへの適用が可能であり、薄型化により携帯電話などの携帯端末への適用に有効である。
1 第1リード端子
2 第2リード端子
3 半導体素子
4 素子電極
5 素子電極
6 接続導体
7 封止樹脂
S0 封止樹脂の第1の面
S1 半導体素子の第1主面
S2 半導体素子の第2主面
S3 接続導体と第2リードの接続面
S4 封止樹脂の第2の面
2 第2リード端子
3 半導体素子
4 素子電極
5 素子電極
6 接続導体
7 封止樹脂
S0 封止樹脂の第1の面
S1 半導体素子の第1主面
S2 半導体素子の第2主面
S3 接続導体と第2リードの接続面
S4 封止樹脂の第2の面
Claims (7)
- 相対向する第1および第2主面を有し、前記第1主面に素子電極を有する半導体素子と、前記半導体素子の第2主面が当接するように前記半導体素子を搭載する半導体素子搭載部と、前記半導体素子搭載部から所定の間隔を隔てて配設されたリード端子と、前記素子電極と前記リード端子とを電気的に接続する接続導体と、前記半導体素子、前記接続導体および前記リード端子の一部を覆う封止樹脂とからなり、
前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するように成型された面実装型の半導体装置であって、
前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように形成された半導体装置。 - 請求項1に記載の半導体装置であって、
前記リード端子の前記封止樹脂から外部に導出される位置は前記封止樹脂の第2の面よりも前記封止樹脂の第1の面に近い半導体装置。 - 請求項1に記載の半導体装置であって、
前記リード端子の前記封止樹脂から外部に導出される位置は前記封止樹脂の第1の面上にある半導体装置。 - 請求項1乃至3のいずれかに記載の半導体装置であって、
前記リード端子は、ガルウイング型またはフラット型である半導体装置。 - 請求項1乃至4のいずれかに記載の半導体装置であって、
前記半導体素子はディスクリート素子である半導体装置。 - 半導体素子搭載部と、前記半導体素子搭載部に近接して設けられたリード端子とを有するリードフレームを用意する工程と、
前記半導体素子搭載部に半導体素子を接着する素子接着工程と、
前記半導体素子の主面に形成された素子電極および前記リード端子に、接続導体を接合する接合工程と、
前記リード端子が前記封止樹脂から外部に導出され、前記リード端子の先端部が前記封止樹脂の第1の面と一致するとともに、
前記半導体素子搭載部の裏面が前記封止樹脂の第2の面から露出するように、前記半導体素子および前記リード端子の一部を覆うように封止用樹脂で覆う樹脂封止工程とを含む半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法であって、
前記樹脂封止工程は、前記接合工程後に、上下反転させ、樹脂封止を実行する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334634A JP2010157595A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334634A JP2010157595A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010157595A true JP2010157595A (ja) | 2010-07-15 |
Family
ID=42575293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334634A Withdrawn JP2010157595A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010157595A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104956274A (zh) * | 2013-01-30 | 2015-09-30 | 三菱电机株式会社 | 数控装置 |
-
2008
- 2008-12-26 JP JP2008334634A patent/JP2010157595A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104956274A (zh) * | 2013-01-30 | 2015-09-30 | 三菱电机株式会社 | 数控装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
JP5669866B2 (ja) | パワー半導体モジュール | |
US20110042812A1 (en) | Electronic device and method of manufacturing the same | |
JP4910220B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP2012199436A (ja) | 半導体装置及びその製造方法 | |
KR101561934B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
JP2012015202A (ja) | 半導体装置およびその製造方法 | |
JP4967701B2 (ja) | 電力半導体装置 | |
KR20160001373U (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
US10453780B2 (en) | Electronic circuit, production method thereof, and electronic component | |
JP2009164240A (ja) | 半導体装置 | |
KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
US8471370B2 (en) | Semiconductor element with semiconductor die and lead frames | |
JP2000049382A (ja) | 半導体発光装置及びその製造方法 | |
US11705387B2 (en) | Multi-layer interconnection ribbon | |
JP2010157595A (ja) | 半導体装置およびその製造方法 | |
JP2009158769A (ja) | 半導体装置 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016004792A (ja) | 半導体装置とその製造方法および機器 | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
CN215815865U (zh) | 一种半导体模块及封装结构 | |
JP2019050297A (ja) | 半導体装置 | |
JP2012146765A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111107 |