JP6439558B2

JP6439558B2 - パワー半導体モジュールおよび接続ピン

Info

Publication number: JP6439558B2
Application number: JP2015078202A
Authority: JP
Inventors: 伊東　直基; 直基伊東
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2015-04-07
Filing date: 2015-04-07
Publication date: 2018-12-19
Anticipated expiration: 2035-04-07
Also published as: JP2016201383A

Description

本発明は、パワー半導体モジュールおよび接続ピンに関する。

従来、パワー半導体装置における半導体素子とプリント配線板との間にポスト電極と設けて、半導体素子とプリント配線板とを電気的に導通させていた（例えば、特許文献１参照）。また、半導体装置において、温度上昇に伴い抵抗値が増加するＰＴＣ（ＰｏｓｉｔｉｖｅＴｅｍｐｅｒａｔｕｒｅＣｏｅｆｆｉｃｉｅｎｔ）サーミスタが用いられていた（例えば、特許文献２から４参照）。
［先行技術文献］
［特許文献］
［特許文献１］特開２００９−０６４８５２号公報
［特許文献２］特開平９−１６３５９２号公報
［特許文献３］特開平７−２６３６１６号公報
［特許文献４］特開平５−２７５６０７号公報

半導体素子とプリント配線板との間に複数の接続ピンを設ける場合、低抵抗の接続ピンに電流が集中する。電流のジュール熱および半導体素子のスイッチング発熱により、接続ピンと半導体素子との接合部にクラックが生じる問題および当該接合部が断線する問題ならびに半導体素子が損傷を受ける問題がある。

本発明の第１の態様においては、半導体素子が載置された絶縁性基板と、絶縁性基板に対向して設けられた配線基板と、半導体素子と配線基板との間に設けられた複数の接続ピンとを備え、複数の接続ピンの各々の少なくとも一部の領域は、温度の上昇に伴い抵抗が増加する性質を有する電流制限抵抗部であるパワー半導体モジュールを提供する。

パワー半導体モジュールは、電流制限抵抗部と半導体素子とを電気的に接続し、電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する接続部をさらに備えてよい。複数の接続ピンの各々における半導体素子の側の端部と半導体素子との間には、接続部の一部が介在してよい。接続部は、電流制限抵抗部よりも低抵抗であってよい。

複数の接続ピンの各々は、半導体素子の側における一部の領域に電流制限抵抗部を有してよい。複数の接続ピンの各々は、電流制限抵抗部以外の領域に導電体を有してよい。絶縁性基板の平面に平行な断面で切った場合の電流制限抵抗部の断面積の最大値は、断面で切った導電体の断面積の最大値以上であってよい。

電流制限抵抗部と半導体素子とを電気的に接続し、電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する接続部を、パワー半導体モジュールはさらに備えてよい。接続部は、複数の接続ピンの各々において、電流制限抵抗部と物理的に接続し、導電体とは物理的に接続しなくてよい。

複数の接続ピンの各々は、全体が電流制限抵抗部で形成されてよい。パワー半導体モジュールは、電流制限抵抗部と半導体素子とを電気的に接続し、電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する第１接続部と、配線基板と電流制限抵抗部とを接続し、電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する第２接続部とをさらに備えてよい。

半導体素子から配線基板への垂直方向において、第１接続部における半導体素子側の端部から配線基板側の端部までの第１垂直方向長さと、第２接続部における半導体素子側の端部から配線基板側の端部までの第２垂直方向長さとは等しくてよい。

本発明の第２の態様においては、半導体素子と半導体素子が載置された絶縁性基板に対向して設けられた配線基板とを電気的に接続する、パワー半導体モジュール用の接続ピンであって、柱状の導電体と、導電体に接続した柱状の電流制限抵抗部とを備え、電流制限抵抗部は、温度の上昇に伴い抵抗が増加する性質を有する接続ピンを提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１実施例における半導体モジュール１００を示す図である。図１における領域Ａの拡大図を示す図である。第２実施例における領域Ａの拡大図を示す図である。第３実施例における領域Ａの拡大図を示す図である。第１比較例を示す図である。第２比較例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１実施例における半導体モジュール１００を示す図である。本例の半導体モジュール１００は、絶縁性基板１０、複数の半導体素子２０、複数の接続ピン２４、複数の外部導出端子３０、配線基板４０および樹脂９０を備える。絶縁性基板１０は、絶縁体１２と、絶縁体１２の表面側に設けられた第１の金属層１４と、絶縁体１２の裏面側に設けられた第２の金属層１６とを含む。

本明細書において、表面側とはｘ‐ｙ平面に平行な面を有する物体のｚ方向の側を意味し、裏面側とは当該物体の−ｚ方向の側を意味する。ｘ方向とｙ方向とは互いに垂直な方向であり、ｚ方向はｘ‐ｙ平面に垂直な方向である。各実施例において、ｚ方向は半導体素子２０から配線基板４０への垂直方向である。なお、図１は、半導体モジュール１００をｚ‐ｙ平面で切断した模式図である。

絶縁性基板１０は、ｘ‐ｙ平面に平行な平板状の絶縁体１２を有する。絶縁体１２は、窒化ケイ素（ＳｉＮ_ｘ）、窒化アルミニウム（ＡｌＮ_ｘ）または酸化アルミニウム（Ａｌ_２Ｏ_３）の焼結体であってよい。第１の金属層１４および第２の金属層１６は、銅（Ｃｕ）またはアルミニウム（Ａｌ）を有する金属層であってよい。

第１の金属層１４は、回路パターンを有する金属層である。第１の金属層１４は、ソース端子としての外部導出端子３０‐１が設けられた第１の金属層１４‐１と、ドレイン端子としての外部導出端子３０‐２が設けられた第１の金属層１４‐２と、ゲート端子としての外部導出端子３０‐３が設けられた第１の金属層１４‐３とを含む。半導体モジュール１００は、第１の金属層１４‐１、１４‐２および１４‐３においてそれぞれ複数の外部導出端子３０を備えてもよい。

複数の接続ピン２４は、パワー半導体モジュールに用いられる接続ピンである。本例において、接続ピン２４‐１および第１の金属層１４‐１、ならびに、接続ピン２４‐６および第１の金属層１４‐３は、それぞれ接続部としての半田２８を介して電気的に接続する。なお、接続ピン２４は、第１の金属層１４‐１と配線基板４０との間、および、第１の金属層１４‐３と配線基板４０との間にそれぞれ複数設けられてもよい。

複数の接続ピン２４‐２から２４‐５は、半導体素子２０‐１および２０‐２と配線基板４０との間に設けられて、半導体素子２０‐１および２０‐２と配線基板４０とを電気的に接続する。接続ピン２４‐２から２４‐５と半導体素子２０‐１および２０‐２とは、接続部としての半田２８を介して電気的に接続する。

第２の金属層１６は、回路パターンを有さない。第２の金属層１６は、ｘ‐ｙ平面に平行な平板状の金属層である。第２の金属層１６の裏面側は、樹脂９０に覆われておらず、半導体モジュール１００の外部に露出する。第２の金属層１６は、絶縁性基板１０において発生した熱を、半導体モジュール１００の外部に放出する機能を有してよい。

第１の金属層１４には、導電性接合層などを介して複数の半導体素子２０が載置される。複数の半導体素子２０は、例えば炭化けい素（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板またはシリコン（Ｓｉ）基板を用いて形成される。複数の半導体素子２０は、パワー素子としてのパワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、還流ダイオード（ＦＷＤ；ＦｒｅｅＷｈｅｅｌｉｎｇＤｉｏｄｅ）としてのＰｉＮ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）ダイオードやＳＢＤ（ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）であってよい。第１の半導体素子２０‐１はＩＧＢＴまたはパワーＭＯＳＦＥＴを含んでよく、第２の半導体素子２０‐２はＰｉＮダイオードまたはＳＢＤを含んでよい。

配線基板４０は、絶縁性基板１０に対向して設けられる。配線基板４０は、いわゆるプリント配線板であってよい。配線基板４０は、外部導出端子３０とは電気的に接続しない。配線基板４０は貫通孔４８を有し、外部導出端子３０は貫通孔４８貫通して設けられる。外部導出端子３０は、樹脂９０の表面側から外部に突出する。樹脂９０は、絶縁性基板１０、複数の半導体素子２０、複数の接続ピン２４、複数の外部導出端子３０および配線基板４０を物理的に固定する。樹脂９０は、例えばエポキシ系樹脂である。

図２は、図１における領域Ａの拡大図を示す図である。なお、領域Ａは半導体素子２０‐２を含む領域であるが、半導体素子２０‐１、接続ピン２４‐２および２４‐３、ならびに、半田２８も領域Ａと同様の構造である。

半導体素子２０‐２に接続する複数の接続ピン２４の各々の少なくとも一部の領域は、電流制限抵抗部２６である。本例では、複数の接続ピン２４の各々は、半導体素子２０の側における一部の領域に電流制限抵抗部２６を有する。本例の電流制限抵抗部２６は柱状である。また、複数の接続ピン２４の各々において電流制限抵抗部２６以外の領域は、柱状の導電体２５である。

柱状の導電体２５は、錫（Ｓｎ）めっきまたは銀（Ａｇ）めっきが設けられた銅（Ｃｕ）線であってよい。複数の接続ピン２４の各々において、柱状の導電体２５と柱状の電流制限抵抗部２６とは、銀ペーストにより電気的に接続されてよい。柱状の導電体２５および電流制限抵抗部２６は、ともに直径０．５ｍｍ、長さ２ｍｍとした。

電流制限抵抗部２６は、温度の上昇に伴い抵抗が増加する性質を有する。本例の電流制限抵抗部２６は、チタン酸バリウム（ＢａＴｉＯ_３）を含む。電流制限抵抗部２６のキュリー温度は材料比を調整することにより調整可能である。なお、一般的にキュリー温度とは、電流制限抵抗部２６の最小抵抗値の２倍の抵抗値になる温度を指す。本例では、質量比においてＢａＴｉＯ_３：（Ｂａ_０．５Ｔｉ_０．５）Ｏ_３＝９：１となるように材料比を調整して、電流制限抵抗部２６のキュリー温度を２００℃とした。

２００℃は、半導体素子２０に許容される最高使用温度（Ｔ_ｊｍａｘ）よりも高い温度である。なお、材料の種類にも依るが、一般に半田２８は約２４０℃で溶融する。なお、ＢａＴｉＯ_３のＢａサイトまたはＴｉサイトをストロンチウム（Ｓｒ）もしくは鉛（Ｐｂ）またはビスマス（Ｂｉ）、ナトリウム（Ｎａ）もしくはカリウム（Ｋ）で置換することにより、キュリー温度を調節してもよい。

電流制限抵抗部２６は、キュリー温度以上では抵抗値が急激に上昇する。抵抗値が上昇した接続ピン２４は電気的に遮断される。よって、電流が集中して接続ピン２４と半導体素子２０との接合部が高温になった場合に、接続ピン２４は電気的に遮断される。したがって、半導体素子２０の温度が上昇した場合に、接続ピン２４と半導体素子２０との接合部に生じるクラックおよび当該接合部の断線を防ぐことができる。加えて、半導体素子２０に許容される最高使用温度（Ｔ_ｊｍａｘ）を超えて半導体素子２０が発熱して損傷を受けることを防ぐことができる。

配線基板４０は、基部４２の裏面側に第３の金属層４４を有し、基部４２の表面側に第４の金属層４６を有する。第３の金属層４４および第４の金属層４６は、回路パターンを有する。配線基板４０は、接続ピン２４が挿入されるスルーホールを有する。接続ピン２４は、錫（Ｓｎ）めっきまたは銀（Ａｇ）めっきを溶融後に冷却することにより、配線基板４０のスルーホールにおいて物理的に固定されてよい。これにより、接続ピン２４は、第３の金属層４４または第４の金属層４６と電気的に接続する。

半導体素子２０は、半導体チップ２１、表面電極２２および絶縁膜２３を有する。表面電極２２は、半導体チップ２１の表面側に設けられて、半導体チップ２１と接続ピン２４とを電気的に接続する。絶縁膜２３は、表面電極２２を囲んで設けられる。

上述の様に、パワー半導体モジュール１００は、電流制限抵抗部２６と半導体素子２０の表面電極２２とを電気的に接続する半田２８を備える。半田２８は、電流制限抵抗部２６よりも低抵抗である。半田２８は、電流制限抵抗部２６と表面電極２２との接続箇所を囲んで設けられる。

半田２８は、複数の接続ピン２４の各々において、電流制限抵抗部２６と物理的に接続し、導電体２５とは物理的に接続しない。具体的には、半田２８の配線基板４０側の端部２９は、導電体２５と電流制限抵抗部２６との境界よりも半導体素子２０側に位置する。これにより、導電体２５と半田２８とが短絡することを防ぐことができる。

半田２８の配線基板４０側の端部２９の位置は、電流制限抵抗部２６に設ける銀ペーストの位置により調整することができる。具体的には、半田２８と接することになる電流制限抵抗部２６に銀ペーストを塗布して焼結する。これにより、銀ペーストを塗布した電流制限抵抗部２６の部分のみが半田２８と接触して、銀ペーストを塗布しなかった電流制限抵抗部２６の部分は半田２８と接触しないこととなる。

半田２８は、電流制限抵抗部２６の側面から裾状に広がった形状のフィレットを備える。本明細書においてフィレットとは、半田２８の一部であって、表面電極２２と接続ピン２４との間からはみ出した半田２８の部分を指す。裾状に広がった形状とは、山の裾野に似た形状であってよい。また、裾状に広がった形状とは、絶縁性基板１０の平面に平行な断面で切った場合の断面積が−ｚ方向に向かうにつれて徐々に広がる形状であってよい。

表面電極２２の濡れ性が大きいほど半田２８と表面電極２２との接触角は小さくなる。それゆえ、濡れ性が大きいほど電流制限抵抗部２６周りの半田２８は急峻な凹形状となる。本例において、接続ピン２４の直径は０．４５〜０．５０ｍｍであってよく、半田２８の表面電極２２における最大直径は０．５〜１．０ｍｍであってよい。

配線基板４０側の半田２８の端部２９から表面電極２２までの半田２８の傾斜は、電流制限抵抗部２６の表面電極２２側の角部２７よりも滑らかであってよい。これにより、電流制限抵抗部２６の角部２７において電界が集中することを防ぐことができる。また、角部２７の温度上昇を抑制することができる。

複数の接続ピン２４の各々において、半田２８の一部は、接続ピン２４の半導体素子２０の側の端部と半導体素子２０との間に介在する。電流導通時に半導体素子２０は熱膨張するので、半田２８を用いずに接続ピン２４と表面電極２２とが点接触または面接触している場合には、接続ピン２４が表面電極２２を研削する可能性が有る。半田２８の一部が、半導体素子２０の側の端部と半導体素子２０との間に介在することにより、熱膨張に伴い半導体素子２０が研削されることを防ぐことができる。本例においてパワーサイクル試験を実施したところ、接続ピン２４は破壊することなく動作して、半導体モジュール１００において過電流保護機能が得られた。

なお、本例では、全ての接続ピン２４が電流制限抵抗部２６を有するとした。しかしながら、外部導出端子３０‐１（ソース端子）が設けられる第１の金属層１４‐１、および、外部導出端子３０‐３（ゲート端子）が設けられる第１の金属層１４‐３における複数の接続ピン２４は、電流制限抵抗部２６を有しなくてもよい。つまり、接続ピン２４‐１および２４‐６は、導電体２５そのものであってもよい。

ところで従来は、ＩＧＢＴまたはパワーＭＯＳＦＥＴを有する第１の半導体素子２０‐１と、ＳＢＤまたはＦＷＤを有する第２の半導体素子２０‐２とをワイヤによりボンディング接続していた。ワイヤは、直径１０数μｍから数百μｍの太さを有し、金（Ａｕ）、アルミニウム（Ａｌ）または銅（Ｃｕ）で形成されたワイヤである。

電流が集中した半導体素子２０の表面電極２２およびワイヤは発熱により抵抗が上昇するので、従来のボンディングワイヤー方式では過電流保護機能が働くこととなる。ただし、ワイヤは接続ピン２４の導電体２５と比較して発熱量が大きいので、電流量が増えるとともに熱により焼損する可能性がある。これに対して、接続ピン２４の導電体２５はワイヤと比較して抵抗が小さいので、半導体モジュール１００に高い耐熱性を提供することができる。

接続ピン２４を用いた場合には、半導体素子２０の表面電極２２と接続ピン２４との接続状態に応じて複数の接続ピン２４間で抵抗値のバラつきが生じることがある。接続ピン２４の導電体２５はワイヤと比較して低抵抗である。パワー半導体モジュールでは、複数の半導体素子２０を電気的に並列に設けるので、複数の接続ピン２４間で抵抗値のバラつきがある場合には、抵抗値が最も低い接続ピン２４に電流が特に集中することとなる。これにより、抵抗値の低い接続ピン２４ほど発熱により損傷する可能性がある。本例では、接続ピン２４の導電体２５が低抵抗の電流パスを提供し、かつ、電流制限抵抗部２６が複数の接続ピン２４間での抵抗値のバラつきを補償することができる。これにより、接続ピン２４と半導体素子２０との接合部において、発熱により半田２８に生じるクラックおよび半田２８の溶融による断線を防ぐことができる。

図３は、第２実施例における領域Ａの拡大図を示す図である。本例において、絶縁性基板１０の平面に平行な断面で切った場合の電流制限抵抗部２６の断面積の最大値は、当該断面で切った導電体２５の断面積の最大値以上である。具体的には、電流制限抵抗部２６の形状は、導電体２５よりも大きな直径を有する円柱状であってよい。電流制限抵抗部２６の形状は、円柱状に限定されずその他の形状であってもよい。係る点において第１実施例と異なる。他の点は、第１実施例と同様である。なお、半田２８の拡がりの程度は、表面電極２２の濡れ性を制御することにより調節することができる。

本例では、導電体２５と電流制限抵抗部２６との形状が異なるので、接続ピン２４のどちらの端部が電流制限抵抗部２６であるのか明らかである。それゆえ、導電体２５と半導体素子２０とを半田２８を介して接続するという製造上の作業ミスを防ぐことができる。なお、導電体２５と半導体素子２０とを半田２８を介して接続した場合、図２の例と比較して、半導体素子２０からの発せられた熱が電流制限抵抗部２６へ伝わりにくくなる。それゆえ、接続ピン２４に電流が集中しているにも関わらず、その接続ピン２４の電流制限抵抗部２６は抵抗が上昇しなくなる。したがって、電流制限抵抗部２６の過電流保護機能が機能しなくなる。

図４は、第３実施例における領域Ａの拡大図を示す図である。本例では、複数の接続ピン２４の各々は、全体が電流制限抵抗部２６で形成される。電流制限抵抗部２６は、直径０．５ｍｍ、長さ４ｍｍとした。また、本例の半導体モジュール１００は、電流制限抵抗部２６と半導体素子２０とを電気的に接続し、電流制限抵抗部２６の側面から裾状に広がった形状のフィレットを有する第１接続部としての半田２８‐１を備える。さらに、本例の半導体モジュール１００は、配線基板４０と電流制限抵抗部２６とを接続し、電流制限抵抗部２６の側面から裾状に広がった形状のフィレットを有する第２接続部としての半田２８‐２を備える。係る点が第１および第２実施例と異なる。他の点は、第１および第２実施例と同じである。

本例の接続ピン２４は全体が電流制限抵抗部２６であるので、接続ピン２４の抵抗値は第１および第２実施例と比較して上昇するが、１桁上昇するほどではない。本例の接続ピン２４は全体が電流制限抵抗部２６であるので、製造時において第１および第２実施例のように接続ピン２４の向きを考慮しなくてよい。それゆえ、第１および第２実施例と比較して製造が容易である。

本例において、半田２８‐１における半導体素子２０側の端部から配線基板４０側の端部２９‐１までの第１垂直方向長さＬ１とし、半田２８‐２における半導体素子２０側の端部２９‐２から配線基板４０側の端部までの第２垂直方向長さＬ２とする。本例において、Ｌ１およびＬ２は等しい。裏面側の半田２８‐１は、上述の様に、接続ピン２４の角部２７において電界を集中させない目的で設けてよい。なお、電流制限抵抗部２６の表面には金属をめっきしない。それゆえ、接続ピン２４と配線基板４０とを固定する目的で表面側の半田２８‐２を設けてよい。

図５は、第１比較例を示す図である。本例の半導体モジュール１１０では、接続ピン２４が全て導電体２５で形成されている。係る点において第１実施例と異なる。他の点は第１実施例と同様である。半導体モジュール１１０を用いてパワーサイクル試験を実施したところ、１本の接続ピン２４に電流が集中した。そして、電流が集中した接続ピン２４と半導体素子２０との半田２８は、熱履歴によりクラックが発生した、これにより、接続ピン２４と半導体素子２０との電気的接続の信頼性が低下した。

図６は、第２比較例を示す図である。本例の接続ピン２４は、直径０．５ｍｍ、長さ３．５ｍｍの円筒形状である導電体２５と直径０．８ｍｍ、長さ０．５ｍｍの円筒形状である電流制限抵抗部２６とを有する。また、電流制限抵抗部２６の裏面側には銀ペーストを設けて、電流制限抵抗部２６と表面電極２２とを圧着接続した。係る点において第１実施例と異なる。他の点は第１実施例と同様である。

半導体モジュール１２０を用いてパワーサイクル試験を実施したところ、１本の接続ピン２４に電流が集中して、電流制限抵抗部２６の角部２７が特に発熱した。そして、電流が集中した接続ピン２４と半導体素子２０との半田２８は、熱履歴によりクラックが発生した、これにより、接続ピン２４と半導体素子２０との電気的接続の信頼性が低下した。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

１０・・絶縁性基板、１２・・絶縁体、１４・・第１の金属層、１６・・第２の金属層、２０・・半導体素子、２１・・半導体チップ、２２・・表面電極、２３・・絶縁膜、２４・・接続ピン、２５・・導電体、２６・・電流制限抵抗部、２７・・角部、２８・・半田、２９・・端部、３０・・外部導出端子、４０・・配線基板、４２・・基部、４４・・第３の金属層、４６・・第４の金属層、４８・・貫通孔、９０・・樹脂、１００・・半導体モジュール、１１０・・半導体モジュール、１２０・・半導体モジュール

Claims

半導体素子が載置された絶縁性基板と、
前記絶縁性基板に対向して設けられた配線基板と、
前記半導体素子と前記配線基板との間に設けられた複数の接続ピンと
を備え、
前記複数の接続ピンの各々の少なくとも一部の領域は、温度の上昇に伴い抵抗が増加する性質を有する電流制限抵抗部である
パワー半導体モジュール。
前記電流制限抵抗部と前記半導体素子とを電気的に接続し、前記電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する接続部をさらに備える
請求項１に記載のパワー半導体モジュール。
前記複数の接続ピンの各々における前記半導体素子の側の端部と前記半導体素子との間には、前記接続部の一部が介在する
請求項２に記載のパワー半導体モジュール。
前記接続部は、前記電流制限抵抗部よりも低抵抗である
請求項２または３に記載のパワー半導体モジュール。
前記複数の接続ピンの各々は、前記半導体素子の側における一部の領域に前記電流制限抵抗部を有する
請求項１に記載のパワー半導体モジュール。
前記複数の接続ピンの各々は、前記電流制限抵抗部以外の領域に導電体を有し、
前記絶縁性基板の平面に平行な断面で切った場合の前記電流制限抵抗部の断面積の最大値は、前記断面で切った前記導電体の断面積の最大値以上である
請求項５に記載のパワー半導体モジュール。
前記電流制限抵抗部と前記半導体素子とを電気的に接続し、前記電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する接続部をさらに備え、
前記接続部は、前記複数の接続ピンの各々において、前記電流制限抵抗部と物理的に接続し、前記導電体とは物理的に接続しない
請求項６に記載のパワー半導体モジュール。
前記複数の接続ピンの各々は、全体が前記電流制限抵抗部で形成される
請求項１に記載のパワー半導体モジュール。
前記電流制限抵抗部と前記半導体素子とを電気的に接続し、前記電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する第１接続部と、
前記配線基板と前記電流制限抵抗部とを接続し、前記電流制限抵抗部の側面から裾状に広がった形状のフィレットを有する第２接続部と
をさらに備える
請求項８に記載のパワー半導体モジュール。
前記半導体素子から前記配線基板への垂直方向において、
前記第１接続部における前記半導体素子側の端部から前記配線基板側の端部までの第１垂直方向長さと、前記第２接続部における前記半導体素子側の端部から前記配線基板側の端部までの第２垂直方向長さとは等しい
請求項９に記載のパワー半導体モジュール。
半導体素子と前記半導体素子が載置された絶縁性基板に対向して設けられた配線基板とを電気的に接続する、パワー半導体モジュール用の接続ピンであって、
柱状の導電体と、
前記導電体に接続した柱状の電流制限抵抗部と
を備え、
前記電流制限抵抗部は、温度の上昇に伴い抵抗が増加する性質を有する
接続ピン。