JP6403741B2 - 表面実装型半導体パッケージ装置 - Google Patents
表面実装型半導体パッケージ装置 Download PDFInfo
- Publication number
- JP6403741B2 JP6403741B2 JP2016193615A JP2016193615A JP6403741B2 JP 6403741 B2 JP6403741 B2 JP 6403741B2 JP 2016193615 A JP2016193615 A JP 2016193615A JP 2016193615 A JP2016193615 A JP 2016193615A JP 6403741 B2 JP6403741 B2 JP 6403741B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- metal substrate
- wiring layer
- surface mount
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 239000002184 metal Substances 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 59
- 238000001816 cooling Methods 0.000 claims description 40
- 239000004519 grease Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1はこの発明の実施の形態1に係る表面実装型半導体パッケージ装置を示す断面図である。実施の形態1に係る表面実装型半導体パッケージ装置は、互いに対向する面に設けられた電極部1および冷却部2を有する表面実装型半導体パッケージ3と、電極部1に設けられた第1接続部材4と、第1接続部材4を介して電極部1に接続されるプリント基板5と、冷却部2に設けられた第2接続部材6と、第2接続部材6を介して冷却部2に接続される金属基板7とを備えている。
図3はこの発明の実施の形態2に係る表面実装型半導体パッケージ装置を示す断面図である。実施の形態2に係る表面実装型半導体パッケージ装置は、プリント基板5と金属基板7との接続構造のみが実施の形態1と異なる。そのため、実施の形態2では、異なる部分についてのみ説明し、他の部分については説明を省略する。
図11はこの発明の実施の形態3に係る表面実装型半導体パッケージ装置を示す断面図である。実施の形態3に係る表面実装型半導体パッケージ装置は、プリント基板5と金属基板7との接続構造のみが実施の形態1、2と異なる。そのため、実施の形態3では、異なる部分についてのみ説明し、他の部分については説明を省略する。
Claims (2)
- 互いに対向した面に設けられた電極部および冷却部を有する表面実装型半導体パッケージと、
電気部品が取り付けられるプリント基板と、
ヒートシンクが接続される金属基材、電気部品が取り付けられる配線層および前記金属基材と前記配線層との間を絶縁する絶縁層を有する金属基板と、
前記金属基板に設けられた支柱と
を備え、
前記プリント基板には、前記電極部が接続され、
前記配線層には、前記冷却部が接続され、
前記絶縁層に対する前記配線層の接触面積が前記配線層に対する前記冷却部の接続面積よりも大きく、
前記プリント基板には、スルーホールが形成され、
前記支柱は、前記スルーホールに挿入されており、
前記支柱は、前記金属基材に取り付けられる表面実装型半導体パッケージ装置。 - 互いに対向した面に設けられた電極部および冷却部を有する表面実装型半導体パッケージと、
電気部品が取り付けられるプリント基板と、
ヒートシンクが接続される金属基材、電気部品が取り付けられる配線層および前記金属基材と前記配線層との間を絶縁する絶縁層を有する金属基板と、
前記プリント基板と前記金属基板との間に設けられた支柱と
を備え、
前記プリント基板には、前記電極部が接続され、
前記配線層には、前記冷却部が接続され、
前記絶縁層に対する前記配線層の接触面積が前記配線層に対する前記冷却部の接続面積よりも大きく、
前記支柱は、前記金属基材に取り付けられる表面実装型半導体パッケージ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016193615A JP6403741B2 (ja) | 2016-09-30 | 2016-09-30 | 表面実装型半導体パッケージ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016193615A JP6403741B2 (ja) | 2016-09-30 | 2016-09-30 | 表面実装型半導体パッケージ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056479A JP2018056479A (ja) | 2018-04-05 |
JP6403741B2 true JP6403741B2 (ja) | 2018-10-10 |
Family
ID=61836038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016193615A Active JP6403741B2 (ja) | 2016-09-30 | 2016-09-30 | 表面実装型半導体パッケージ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6403741B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3745213B2 (ja) * | 2000-09-27 | 2006-02-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2006024900A (ja) * | 2004-06-09 | 2006-01-26 | Nippon Dempa Kogyo Co Ltd | 複数の基板を備える構造、その構造の製造方法、および、その構造を用いた水晶発振器 |
JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
US8941208B2 (en) * | 2012-07-30 | 2015-01-27 | General Electric Company | Reliable surface mount integrated power module |
-
2016
- 2016-09-30 JP JP2016193615A patent/JP6403741B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056479A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9516748B2 (en) | Circuit board, electronic module and illuminating device having the circuit board, and method for manufacturing the circuit board | |
US10269681B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
US20180326924A1 (en) | Circuit assembly and electrical junction box | |
WO2014159368A1 (en) | Ground and heat transfer interface on a printed circuit board | |
US20080029881A1 (en) | Circuit board with cooling function | |
JP5885630B2 (ja) | プリント基板 | |
JP5240982B2 (ja) | 熱コンジット | |
WO2017119248A1 (ja) | 多層基板、電子機器及び多層基板の製造方法 | |
JP2008021819A (ja) | 熱伝導基板とその製造方法及び電源ユニット及び電子機器 | |
JP4946488B2 (ja) | 回路モジュール | |
JP2014013878A (ja) | 電子装置 | |
JP2010147382A (ja) | 電子装置 | |
US20140254104A1 (en) | Heat dissipating module | |
JP6403741B2 (ja) | 表面実装型半導体パッケージ装置 | |
JP6251420B1 (ja) | 電子モジュールおよび電子モジュールの製造方法 | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP2010003718A (ja) | 放熱基板とその製造方法及びこれを用いたモジュール | |
JP2007035843A (ja) | 電子回路装置 | |
JP2007299874A (ja) | 熱伝導性基板及び電気伝導性基板 | |
JP2009188192A (ja) | 回路装置 | |
JP2013065887A (ja) | 電子装置 | |
WO2021115416A1 (zh) | 一种电路板组件和电子设备 | |
WO2021084897A1 (ja) | 伝熱部材付基板及び伝熱部材付基板の製造方法 | |
JP2022097774A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6403741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |