CN109287130A - 电子模块、引线框以及电子模块的制造方法 - Google Patents

电子模块、引线框以及电子模块的制造方法 Download PDF

Info

Publication number
CN109287130A
CN109287130A CN201780012828.0A CN201780012828A CN109287130A CN 109287130 A CN109287130 A CN 109287130A CN 201780012828 A CN201780012828 A CN 201780012828A CN 109287130 A CN109287130 A CN 109287130A
Authority
CN
China
Prior art keywords
terminal
substrate
base end
end part
terminal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780012828.0A
Other languages
English (en)
Other versions
CN109287130B (zh
Inventor
池田康亮
松嵜理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109287130A publication Critical patent/CN109287130A/zh
Application granted granted Critical
Publication of CN109287130B publication Critical patent/CN109287130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H01L2224/77755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的电子模块，包括：第一基板11；第一电子元件13；第二电子元件23；第二基板21；第一端子部110；第二端子部120。所述第一端子部110，具有第一端子基端部111、第一端子外部部分113、以及在所述第一端子基端部111与所述第一端子外部部分113之间设置的，在所述第一端子基端部111侧上向另一侧弯曲的第一弯曲部112。所述第二端子部120具有第二端子基端部121、第二端子外部部分123、以及在所述第二端子基端部121与所述第二端子外部部分123之间设置的，在所述第二端子基端部121侧上向一侧弯曲的第二弯曲部122。

Description

电子模块、引线框以及电子模块的制造方法
技术领域
本发明涉及电子模块、引线框以及电子模块的制造方法。
背景技术
以往，在封装树脂内配置有多个电子部件的电子模块已被普遍认知(例如，参照特开2014-45157号)。行业普遍要求能将这种电子模块小型化。
作为小型化的一种手段，可以考虑将电子元件叠层。在这种情况下，可以在电子元件(第一电子元件)的一侧(例如表面侧)设置其他电子元件(第二电子元件)。
然而，即便采用这种形态，当与第二电子元件电连接的端子向下连接至设置在第一基板上的第一导体层时，同样会导致面方向的尺寸变大。一旦第一基板以及第二基板的尺寸变大后，在进行焊接工序、以及回流工序等热处理工序时，这些第一基板以及第二基板就可能会发生翘曲或变形。
本发明的目的在于提供一种电子模块、引线框以及电子模块的制造方法，其能够防止模块在面方向上的尺寸变大，进而防止第一基板以及第二基板发生翘曲或变形。
发明内容
本发明涉及的电子模块，可以包括：
第一基板；
第一电子元件，设置在所述第一基板的一侧；
第二电子元件，设置在所述第一电子元件的一侧；
第二基板，设置在所述第二电子元件的一侧；
第一端子部，与所述第一电子元件电连接；以及
第二端子部，与所述第二电子元件电连接，
其中，所述第一端子部，具有：第一端子基端部、第一端子外部部分、以及设置在所述第一端子基端部与所述第一端子外部部分之间的，在所述第一端子基端部侧向另一侧弯曲的第一弯曲部，
所述第二端子部，具有：第二端子基端部、第二端子外部部分、以及设置在所述第二端子基端部与所述第二端子外部部分之间的，在所述第二端子基端部侧向一侧弯曲的第二弯曲部。
在本发明涉及的电子模块中，进一步包括：
封装部，至少封装：所述第一电子元件、所述第二电子元件、所述第一端子基端部、所述第一弯曲部、所述第二端子基端部、以及所述第二弯曲部，
其中，在所述封装部与外部的边界处，所述第一端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第二端子外部部分与所述第二基板之间的厚度方向上的距离相对应。
在本发明涉及的电子模块中，进一步包括：
封装部，封装部至少封装：所述第一电子元件、所述第二电子元件、所述第一端子基端部、所述第一弯曲部、所述第二端子基端部以及所述第二弯曲部，
其中，在所述封装部与外部的边界处，所述第一端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第一端子外部部分与所述第二基板之间的厚度方向上的距离相对应，
在所述封装部与外部的边界处，所述第二端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第二端子外部部分与所述第二基板之间的厚度方向上的距离相对应。
在本发明发明涉及的电子模块中，可以是：
所述第一端子基端部具有第一分离部，所述第一分离部在基端部侧与所述第一基板在厚度方向上分离，
所述第二端子基端部具有第二分离部，所述第二分离部在基端部侧与所述第二基板在厚度方向上分离。
在本发明发明涉及的电子模块中，可以是：
所述第一端子基端部具有第一折弯部，所述第一折弯部的基端部侧为所述第一分离部，
所述第二端子基端部具有第二折弯部，所述第二折弯部的基端部侧也为所述第二分离部。
在本发明发明涉及的电子模块中，可以是：
所述第一折弯部的纵截面为角形或圆弧形，
所述第二折弯部的纵截面为角形或圆弧形。
在本发明发明涉及的电子模块中，还可以是：
所述第一端子基端部具有：向所述第一基板侧突出的第一端子凸部，
所述所述第二端子基端部具有：向所述第二基板侧突出的第二端子凸部。
本发明涉及的引线框，包括：
第一端子部，具有：第一端子基端部、第一端子外部部分、以及设置在所述第一端子基端部与所述第一端子外部部分之间的，在所述第一端子基端部侧向另一侧弯曲的第一弯曲部；
第二端子部，具有：第二端子基端部、第二端子外部部分、以及设置在所述第二端子基端部与所述第二端子外部部分之间设置的，在所述第二端子基端部侧向一侧弯曲的第二弯曲部；以及
将所述第一端子部与所述第二端子部连结的连结体。
本发明涉及的电子模块的制造方法，包括：
将所述引线框的所述第一端子基端部与设置在第一基板上的第一导体层或由金属基板构成的第一基板相抵接，并且将所述引线框的所述第二端子基端部与设置在第二基板上的第二导体层或由金属基板构成的第二基板相抵接的工序；以及
将所述连结体分割的工序，
其中，所述第一导体层或由金属基板构成的所述第一基板与第一电子元件电连接，
所述第二导体层或由金属基板构成的所述第二基板与第二电子元件电连接。
发明效果
作为本发明的一种形态，当采用第一端子部具有第一弯曲部、以及与第一导体层连接的第一端子基端部，并且第二端子部具有第二弯曲部、以及与第二导体层连接的第二端子基端部的形态的情况下，就能够同时利用在第一基板上设置的第一导体层与在第二基板上设置的第二导体层这两个导体层。这样一来，就能够利用第一基板以及第二基板这两个基板来形成电路图案，从而防止模块在面方向上的尺寸变大，进而防止第一基板以及第二基板发生翘曲或变形。
附图说明
图1是可在本发明第一实施方式中使用的电子模块的纵截面图。
图2是可在本发明第一实施方式中使用的电子模块的平面图。
图3是可在本发明第一实施方式中使用的引线框的斜视图。
图4是可在本发明第一实施方式中使用的引线框的平面图。
图5是可在本发明第一实施方式中使用的所示另一例电子模块的纵截面图。
图6(a)-图6(e)是展示可在本发明第一实施方式中使用的所示芯片模块的制造工序的纵截面图。
图7(a)-(c)是展示可在本发明第一实施方式中使用的所示芯片模块的制造工序的纵截面图。
图8是可在本发明第二实施方式中使用的电子模块的纵截面图。
图9是可在本发明第二实施方式中使用的另一例端子部的纵截面图。
图10(a)是可在本发明第三实施方式中使用的端子部的纵截面图，图10(b)是可在本发明第三实施方式中使用的另一例端子部的的纵截面图。
图11是可在本发明第四实施方式中使用的电子模块的平面图。
图12是可在本发明第五实施方式中使用的电子模块的纵截面图。
图13是可在本发明第六实施方式中使用的电子模块的纵截面图。
具体实施方式
第一实施方式
《构成》
在本实施方式中，“一侧”指的是图1中的上方侧，“另一侧”指的是图1中的下方侧。另外，将图1中的上下方向称为“第一方向”、左右方向称为“第二方向”、纸面的表里方向称为“第三方向”。将包含第二方向以及第三方向的面内方向称为“面方向”，将从一侧的方向进行观看称为“从平面看”。
在本实施方式中的电子模块，可以具有：第一电子单元、以及第二电子单元。
如图1所示，第一电子单元具有：第一基板11、在第一基板11的一侧设置的多个第一导体层12、以及在第一导体层12的一侧设置的第一电子元件13。其中，第一电子元件13可以是开关元件，也可以是控制元件。当第一电子元件13成为开关元件的情况下，第一电子元件13也可以是MOSFET或IGBT等。第一电子元件13以及后述的第二电子元件23其各自可由半导体元件构成，作为半导体材料可以是硅、碳化硅、氮化镓等。第一电子元件13的另一侧的面可与第一导体层12通过焊锡等导电性粘合剂5(参照图9以及图10)连接。此外，为简明表示，在图1、以及图5等的附图中未图示有导电性粘合剂5。
在第一电子元件13的一侧可设置第一连接体60。第一连接体60可与第一电子元件13的一侧的面通过焊锡等导电性粘合剂5连接。
如图1所示，在第一连接体60的一侧可设置第二电子单元。第二电子单元可以具有：在第一连接体60的一侧设置的第二电子元件23。此外，第二电子单元也具有：第二基板21、以及在第二基板21的另一侧设置的第二导体层22。第二导体层22的另一侧可设置第二连接体70。第二连接体70与第二电子元件23的一侧的面以及第二导体层22的另一侧的面可通过焊锡等导电性粘合剂5连接。
第二电子元件23既可以是开关元件，也可以是控制元件。当第二电子元件23成为开关元件的情况下，第二电子元件23可以是MOSFET或IGBT等。
第一连接体60可以具有：第一头部61、以及从第一头部61向另一侧延伸的第一柱部62。第二连接体70可以具有：第二头部71、以及从第二头部71向另一侧延伸的第二柱部72。第一连接体60的截面可以大致呈T字形，第二连接体70的截面也可大致呈T字形。
可采用陶瓷基板或绝缘树脂层等作为第一基板11以及第二基板21。作为导电性粘合剂5，除了焊锡以外，也可以使用Ag或Cu来作为主要成分使用。Cu等金属同样可作为第一连接体60以及第二连接体70的材料使用。此外，作为设置了导体层12、22的基板11、12，可使用经过电路图案化后的金属基板。作为基板11、21，也可使用经过电路图案化后的金属基板。此情况下，基板11、21可以兼做导体层12、22。
如前述般，电子模块具有封装部90，封装部90由将第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第一导体层12、以及将第二导体层22等封装的封装树脂等构成。
第一导体层12可与端子部100连接，端子部100的前端侧露出至封装部90的外部，并可与外部装置连接。
端子部100具有第一端子部110、以及第二端子部120，其中，第一端子部110具有向另一侧弯曲的第一弯曲部112，第二端子部120具有向一侧弯曲的第二弯曲部122。
具体来说，第一端子部110具有：与第一导体层12连接的第一端子基端部111、露出至封装部90的外部的第一端子外部部分113、以及设置在第一端子基端部111与第一端子外部部分113之间的，在第一端子基端部111侧向另一侧弯曲的第一弯曲部112。其中，第一端子基端部111可通过导电性粘合剂5与第一导体层12的一侧的面连接。
第二端子部120具有：与第二导体层22连接的第二端子基端部121、露出至封装部90的外部的第二端子外部部分123、以及设置在第二端子基端部121与第二端子外部部分123之间的，在第二端子基端部121侧向一侧弯曲的第二弯曲部122。其中，第二端子基端部121可通过导电性粘合剂5与第二导体层22的另一侧的面连接。
第一端子部110以及第二端子部120，可利用如图3以及图4所示的引线框130来进行安装。引线框130具有对应所述端子部100的结构。具体来说，本实施方式中的引线框130具有第一端子部110以及第二端子部120。其中，第一端子部110具有：在边缘内部侧设置的第一端子基端部111、在边缘外部侧设置的第一端子外部部分113、以及在第一端子基端部111与第一端子外部部分113之间设置的，在第一端子基端部111侧向另一侧弯曲的第一弯曲部112。第二端子部120具有：在边缘内部侧设置的第二端子基端部121、在边缘外部侧设置的第二端子外部部分123、以及在第二端子基端部121与第二端子外部部分123之间设置的，在第二端子基端部121侧向一侧弯曲的第二弯曲部122。当第一端子部110与第二端子部120通过连结体131互相连结、第一端子基端部111与第一导体层12通过导电性粘合剂5连结、第二端子基端部121与第二导体层22通过导电性粘合剂5连结后，可采用将连结体131分割的制造工序。Cu等的金属也可作为引线框130的材料。
此外，在第一弯曲部112以及第二弯曲部122的沿第二方向的位置，既可如图1所示般相互错开，也可如后述第二实施方式所示般相一致。第一端子外部部分113以及第二端子外部部分123虽可如图1所示在前侧端弯曲，但也可以是不弯曲的形态。如图1所示在第一端子外部部分113与第二端子外部部分123在前侧端弯曲的情况下，前端侧的沿第二方向的位置，虽可如图1所示般相互错开，也可以与相一致。
如图4所示，可以在引线框130的一边上(图4的左侧)只设置第一端子部110，而在引线框130的另一边上(图4的右侧)同时设置第一端子部110与第二端子部120。此外，如图4中引线框130的另一边所示，也可将第一端子部110与第二端子部120按照每隔规定个数(1至4个)设置为一组嵌入的结构。
引线框130的高度(第一方向的长度)可以大于第一基板11以及第二基板21的设计高度(在第一方向上的间隔)。在采用这种形态的情况下，就能够通过引线框130，来施加使第一基板11与第二基板21分离的力(弹力)，进而有助于降低因第一基板11或第二基板21翘曲变形导致的影响。此外，当在将作为封装部90的封装树脂注入模具时，可用模具将第一基板11以及第二基板21从一侧按压。因此，即使引线框130的高度(第一方向上的长度)大于第一基板11以及第二基板21的设计高度(在第一方向上的间隔)，第一基板11与第二基板21的间隔也符合设计规定的距离。
在封装部90与外部的边界A(参照图1)上，第一端子外部部分113与第一基板11间的厚度方向上的距离(沿第一方向的距离)，可与第二端子外部部分123与第二基板21间的厚度方向上的距离相对应。在本实施方式中距离相对应是指在平均值的±5％的范围内的意思。也就是，在将第一端子外部部分113与第一基板11间的厚度方向上的距离设为L1，将第二端子外部部分123与第二基板21间的厚度方向上的距离设为L2，将第一端子外部部分113与第一基板11间的厚度方向上的距离以及第二端子外部部分123与第二基板21间的厚度方向上的距离的平均值设为La时，第一端子外部部分113与第一基板11间的厚度方向上的距离与，第二端子外部部分123与第二基板21间的厚度方向上的距离相对应指的是：1.05×La≧L1≧0.95×La。
在封装部90与外部的边界A上，第一端子外部部分113与第一基板11间的厚度方向上的距离，与第一端子外部部分113与第二基板21间的厚度方向上的距离相对应。此外，第二端子外部部分123与第一基板11间的厚度方向上的距离，也与第二端子外部部分123与第二基板21间的厚度方向上的距离相对应。这里的“相对应”同上述说明。
第一端子基端部111可以不沿面方向延伸成直线形，而是相对于面方向倾斜。同样，第二端子基端部121可以不沿面方向延伸成直线形，而是相对于面方向倾斜。
如图2所示，可在第一头部61的一侧的面上设置第一沟部64。第一沟部64，在平视方向(面方向)上，虽设置在第一柱部62的边缘外部上，但也可设置在边缘外部的一部分上，还可以设置在第一柱部62的整个边缘外部上。在第一头部61的一侧的面上，并且在第一沟部64的边缘内部上不仅可设置焊锡等导电性粘合剂5，也可通过导电性粘合剂5设置第二电子元件23。
如图1所示，可使用与第二电子元件23的后述第二栅极端子23g等的端子连接的连接件85。但又不限于此形态，也可使用如图5所示的第三连接体80。第三连接体80具有，第三头部81、以及从第三头部81向另一侧延伸的第三柱部82。第三连接体80，可通过焊锡等导电性粘合剂5与第二导体层22的另一的面以及第二电子元件23的一侧的面连接。
如图2所示，在平面看，第一电子元件13可以是从第一头部61向外部露出的形态。当第一电子元件13是MOSFET等开关元件的情况下，可在外部露出部分上设置第一栅极端子13g等。同样，当第二电子元件23是MOSFET等开关元件的情况下，可在一侧的面上设置第二栅极端子23g等。如图2所示，在第一电子元件13的一侧的面上具有第一栅极端子13g以及第一源极端子13s，在第二电子元件23一侧的面上具有第二栅极端子23g以及第二源极端子23s。在这种情况下，第二连接体70可与第二电子元件23的第二源极端子23s通过导电性粘合剂5连接，连接件85也可与第二电子元件23的第二栅极端子23g通过导电性粘合剂5连接。此外，第一连接体60与第一电子元件13的第一源极端子13s以及在第二电子元件23的另一侧设置的第二漏极端子可通过导电性粘合剂5连接。在第一电子元件13的另一侧设置的第一漏极端子可通过导电性粘合剂5与第一导体层12连接。第一电子元件13的第一栅极端子13g可通过导电性粘合剂5与连接件95(参照图1)连接，该连接件95也可通过导电性粘合剂5与第一导体层12连接。
当第一电子元件13以及第二电子元件23中的任何一方为控制元件的情况下，可考虑将载置在第一连接体60上的第二电子元件23作为发热性较低的控制元件，并且将第一电子元件13作为开关元件。相反，也可考虑将载置在第一连接体60上的第二电子元件23作为开关元件，并且将第一电子元件13作为发热性较低的控制元件。
端子部100与导体层12、22的接合，不仅可使用焊锡等导电性粘合剂5来进行，也可使用激光焊接、以及超音波接合方式来进行。
此外，可由第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、连接件85(或第三连接体80)以及连接件95来构成芯片模块50(参照图7)。在这种情况下，可以将具有第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、连接件85(或第三连接体80)以及连接件95的芯片模块50配置在具有第一导体层12的第一基板11以及具有第二导体层22的第二基板21之间，然后再通过封装部90来进行封装，从而制造出电子模块。
《制造方法》
接下来，将对本实施方式中的电子模块的制造方法进行说明。
首先，在第一夹具500上设置第一电子元件13(第一电子元件设置工序，参照图6(a))。图6中展示的是与图1不同的纵截面，并且端子部100等在图中无图示。
接着，在第一电子元件13上通过焊锡等导电性粘合剂5来设置第一连接体60(第一连接体设置工序，参照图6(b))。在图6中焊锡等导电性粘合剂5无图示。
接着，在第一连接体60上通过导电性粘合剂5来设置第二电子元件23(第二电子元件设置工序，参照图6(c))。其中，第一连接体60上的导电性粘合剂5被设置在第一电子元件13的第一沟部64的边缘内部。
然后，在第二夹具550上设置第二连接体70(第二电子元件设置工序，参照图6(d))。其中，第二夹具55可以在配置有第二连接体70的位置上具有多个夹具凹部560。夹具凹部560的高度，可以与芯片模块的高度相对应。夹具凹部560的高度与芯片模块的高度相对应指的是，夹具凹部560的高度大于将导电性粘合剂5的厚度计算在内的芯片模块的整体设计厚度。
在使用吸附部件使第二连接体70吸附在第二夹具550上的形态下使第二夹具550翻转，然后在第二电子元件23上通过导电性粘合剂5来设置第二连接体70(翻转装载工序，参照图6(e))。
接着，将导电性粘合剂5加热融化后再将其硬化(回流)(第一硬化工序)。从而制造出具有第一电子元件13以及第二电子元件23的芯片模块50。
接下来，将对使用芯片模块50来制造电子模块的制造方法进行说明。
将芯片模块50的第一电子元件13通过导电性粘合剂5装载在设置在第一基板上的第一导体层12上(芯片模块装载工序，参照图7(a))。其中，在图7中焊锡等导电性粘合剂5无图示。
然后，将连接件95通过导电性粘合剂5设置在第一电子元件13以及第一导体层12的一侧。并且，将引线框130定位使第一端子基端部111能够通过导电性粘合剂5设置在第一导体层12上。这时，可使用夹具来定位引线框130等(引线框设置工序，参照图7(b))。
接着，将设置在第二基板21上的第二导体层22定位后(第二基板设置工序，参照图7(c))，通过导电性粘合剂5与芯片模块50的第二连接体70相抵接。这时，对于第二导体层22可通过导电性粘合剂5与第二端子基端部121相抵接。其中，在将连接件85通过导电性粘合剂5固定在第二导体层22上的形态下，设置第二基板21。在无特别说明的情况下，本申请中“相抵接”指的是，除了直接抵接，还包含了间接抵接的形态。作为间接抵接的形态，也可指出例如通过焊锡等导电性粘合剂5来进行相抵接的形态。
将导电性粘合剂5加热融化后再将其硬化(回流)(第二硬化工序)。这时，使用的导电性粘合剂5与制造芯片模块时使用的导电性粘合剂5，是同种材料。与此形态不同的是，此时使用的导电性粘合剂5的融点相比制造芯片模块时使用的导电性粘合剂5的融点低，在第二硬化工序中，可使用比制造芯片模块时使用的导电性粘合剂5的融点低的温度来进行加热。
将封装树脂注入第一基板11以及第二基板21之间或将其覆盖住(封装工序)。
将引线框130的连结体131切割(切割工序)。在将引线框130的前端侧折弯时，可以在对连结体131进行切割前或切割后，将引线框130的前端侧折弯。
通过上述方法，便可制造处本实施方式中的电子模块。
《作用·效果》
接下来，对上述构成中本实施方式的作用以及效果进行说明。其中，“作用·效果”中说明的所有形态，均可适用于上述构造。
当为了将电子模块小型化从而在第一电子元件13的一侧设置第二电子元件23时，就会增加电子元件的数量，而一旦仅在第一基板11或第二基板21上通过导体层12、22来形成电路图案，其在面方向上的尺寸将会变大。这时，当采用：第一端子部110具有第一弯曲部112以及与第一导体层12连接的第一端子基端部111，并且第二端子部120具有第二弯曲部122以及与第二导体层22连接的第二端子基端部121的形态的情况下，就能够同时利用设置在第一基板11上的第一导体层12以及设置在第二基板21上的第二导体层22这两个导体层。这样一来，就能够使用第一基板11以及第二基板21这两块基板来形成电路图案，从而防止面方向的尺寸变大，进而防止第一基板11以及第二基板21产生翘曲变形。
当采用图3以及图4中所示的使用引线框130来安装第一端子部110以及第二端子部120时，就能够在切割连结体131之前的工序中，就能够通过第一端子部110以及第二端子部120来产生出沿第一方向的反弹力。通过在制造工序中施加热量，可能会导致第一基板11以及第二基板21翘曲变形。例如，由于在焊接工序、回流工序等工序中要加热，可能会导致第一基板11以及第二基板21翘曲变形。这时，当如图3以及图4所示的使用引线框130的情况下，第一基板11将第一端子部110的第一端子基端部111推向一侧的力，会通过连结体131从第二端子部120的第二端子基端部121传递至第二基板21，另一方面，第二基板21将第二端子部120的第二端子基端部121推向一侧的力，会通过连结体131从第一端子部110的第一端子基端部111传递至第一基板11。这样一下，就能够通过该反弹力，来防止第一基板11以及第二基板21产生翘曲变形。另外，由于翘曲变形会在第一基板11以及第二基板21在面方向上的尺寸越大时变得更大，因此从这一点来说，使用如图3以及图4中所示的引线框130是非常有益的。
一般来说引线框130的连结体131会在被定位在基板11、21上并进行连接后再进行切割，从而使引线框130不必一个一个地进行定位。因此，当设置有：与第一导体层12连接的第一端子基端部111、第一端子外部部分113、设置在第一端子基端部111与第一端子外部部分113之间的第一弯曲部112、与第二导体层22连接的第二端子基端部121、第二端子外部部分123、以及设置在第二端子基端部121与第二端子外部部分123之间的第二弯曲部122的情况下，有很大的可能性会采用如图3以及图4中所示的引线框130。
在使用上述引线框130时，第一端子基端部111向面方向延伸成直线形，有利于将从第一基板11施加力更容易地传递至第二基板21。同样的，当第二端子基端部121向面方向延伸成直线形时，有利于将从第二基板21施加力更容易地传递至第一基板11。
当如使用上述引线框130时，当采用：在封装部90与外部的边界A上，第一端子外部部分113与第一基板11间厚度方向上的距离，与第二端子外部部分123与第二基板21间厚度方向上的距离相对应的形态的情况下，就能够使因第一基板11翘曲变形后施加的力通过第一端子部110、连结体131以及第二端子部120传递至第二基板21的形态，与因第二基板21翘曲变形后施加的力通过第二端子部120、连结体131以及第一端子部110传递至第一基板11的形态设置为相同的结构。因此，当第一基板11与第二基板21产生相同的翘曲或变形的情况下，有利于有效地将这些力相互抵消。
此外，如图4中在引线框130的另一边(图4的右侧)上所示，通过采用将第一端子部110与第二端子部120按照每隔规定个数(1至4个)设置为一组嵌入的结构，就有利于将沿第一方向上的力均衡地施加在面方向上。
当使用上述引线框130时，当采用：在封装部90与外部的边界A上，第一端子外部部分113与第一基板11间厚度方向上的距离，与第一端子外部部分113与第二基板21间厚度方向上的距离相对应，第二端子外部部分123与第一基板11间厚度方向上的距离，与第二端子外部部分123与第二基板21间厚度方向上的距离相对应，并且第一端子外部部分113以及第二端子外部部分123被定位在厚度方向(第一方向)上的大致中间位置上的形态的情况下，也能够使因第一基板11翘曲变形后施加的力通过第一端子部110、连结体131以及第二端子部120传递至第二基板21的形态，与因第二基板21翘曲变形后施加的力通过第二端子部120、连结体131以及第一端子部110传递至第一基板11的形态设置为相同的结构。因此，当第一基板11与第二基板21产生相同的翘曲或变形的情况下，有利于有效地将这些力相互抵消。
另外，即便是当：在封装部90与外部的边界A上，第一端子外部部分113与第一基板11之间的厚度方向上的距离，与第二端子外部部分123与第二基板21之间的厚度方向上的距离相对应的情况下，当连结体131不在面方向上延伸时(例如为段状形时)，必须留意第一端子外部部分113以及第二端子外部部分123不会被定位在厚度方向(第一方向)的大致中间位置上。
虽可考虑如本实施方式般在叠层有第一电子元件13与第二电子元件23的电子模块的两个面上均通过散热器来进行冷却，但当采用前述中在厚度方向(第一方向)的大致中间位置上将第一端子外部部分113以及第二端子外部部分123定位的形态的情况下，就能够将距离各散热器的沿第一方向的距离设为相同的距离。由于安全规格，例如当电子元件在600V的电压下使用时，端子部100中位于封装部90外部的位置部分(外引线)与散热器之间的距离必须大于3.6mm。因此，通过将设置在另一侧的散热器与位于封装部90外部的端子部100(外引线)之间的沿第一方向的距离，与设置在一侧的散热器与位于封装部90外部的端子部100(外引线)之间的沿第一方向的距离设为相同的距离，就有利于最大限度地将电子模块的厚度变薄。
第二实施方式
接下来，将对本实施方式中的第二实施方式进行说明。
在第一实施方式中，第一端子基端部111向面方向延伸成直线形，第二端子基端部121向面方向延伸成直线形。在本实施方式中，如图8以及图9所示，第一端子基端部111在基端部侧在厚度方向(第一方向)上与第一基板11分离，并且具有从第一导体层12上分离的第一分离部111a，第二端子基端部121在基端部侧在厚度方向(第一方向)上与第二基板21分离，并且具有从第二导体层22上分离的第二分离部121a。具体来说，第一端子基端部111具有第一折弯部111b，并且第一折弯部111b的基端部侧(图8以及图9的左侧)是第一分离部111a，第二端子基端部121具有第二折弯部121b，并且第二折弯部121b的基端部侧(图8以及图9的左侧)是第二分离部121a。关于其他的构造，与第一实施方式相同，可以适用于第一实施方式中说明过的所有形态。对于在第一实施方式中说明过的部件使用相同符号加以说明。
当采用第一端子基端部111具有第一折弯部111b，第一折弯部111b的基端部侧是第一分离部111a的形态时，可以使边缘部上第一导体层12与第一端子基端部111之间设置的导电性粘合剂5保持充分的厚度，进而防止导电性粘合剂5产生龟裂等。特别是当第一折弯部111b的基端部侧是第一分离部111a时，有利于在容易加快老化以及容易发生龟裂的边缘部上保持导电性粘合剂5的厚度。同样的，当采用第二端子基端部121具有第二折弯部121b，第二折弯部121b的基端部侧是第二分离部121a的形态时，可以使边缘部上第二导体层22与第二端子基端部121之间设置的导电性粘合剂5保持充分的厚度，进而防止导电性粘合剂5产生龟裂等。特别是当第二折弯部121b的基端部侧是第二分离部121a时，有利于在容易加快老化以及容易发生龟裂的边缘部上保持导电性粘合剂5的厚度。
另外，通过设置分离部111a、121a，就能够提高端子部100与封装树脂等封装部90之间的密合性。
在第一折弯部111b以及第二折弯部121b的形状下虽可为各种形状，但作为一例，在纵截面(包含第一方向以及第二方向的面)上，可以是如图8所示的具有角部的角形，也可以是如图9所示的具有圆弧形的形态。
如图8所示，当第一折弯部111b是角形时，仅通过折弯就能够形成第一端子基端部111，并且有利于确保其与第一导体层12之间沿第一方向上的距离。同样，当第二折弯部121b是角形时，仅通过折弯就能够形成第二端子基端部121，并且有利于确保其与第二导体层22之间沿第一方向上的距离。
当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，当第一折弯部111b是角形时，有利于期待在第一方向上施加力时，呈角形的第一折弯部111b在进入第一导体层12的同时，从进入的部分以及其边缘处产生反弹力。同样，当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，当第二折弯部121b是角形时，有利于期待在在第一方向上施加力时，呈角形的第二折弯部121b在进入第二导体层22的同时，从进入的部分以及其边缘处产生反弹力。
如图9所示，当第一折弯部111b是圆弧形形态时，能够将第一端子基端部111从第一导体层12缓慢分离，这样就有利于缓慢地改变在第一导体层12上设置的导电性粘合剂5的厚度。同样，当第二折弯部121b是圆弧形形态时，能够将第二端子基端部121从第二导体层22缓慢分离，这样就有利于缓慢地改变在第二导体层22上设置的导电性粘合剂5的厚度。
当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，当第一折弯部111b是圆弧形态时，有利于期待在第一方向上施加力时，依靠呈圆弧形的第一折弯部111b的弹性所产生出的反弹力。同样的，当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，当第二折弯部121b是圆弧形态时，依靠呈圆弧形的第二折弯部121b的弹性所产生出的反弹力。
当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，由于在设想上第一端子基端部111是被按压在第一导体层12上的，因此从结构上来说在第一端子基端部111与第一导体层12之间很难设置间隙。所以，通过采用如本实施方式中设置第一分离部111a，就能够至少在第一分离部111a处使第一端子基端部111与第一导体层12之间设置一定程度的间隙，这样就能够防止设置在第一导体层12上的导电性粘合剂5产生龟裂。同样的，当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，由于在设想上第二端子基端部121是被按压在第二导体层22上的，因此从结构上来说在第二端子基端部121与第二导体层22之间很难设置间隙。所以，通过采用如本实施方式中设置第二分离部121a，就能够至少在第二分离部121a处使第二端子基端部121与第二导体层22之间设置一定程度的间隙，这样就能够防止设置在第二导体层22上的导电性粘合剂5产生龟裂。
特别是，当采用：为了对因第一基板11以及第二基板21的热量导致的翘曲变形施加更强的反弹力，从而将引线框130的高度(第一方向的长度)，设置为大于第一基板11以及第二基板21的设计高度(第一方向上的间隔)的形态的情况下，由于端子部111、121会被更加强力地按压在导体层11、22上，因此在端子基端部111、121与导体层12、22之间就很难设置间隙。而通过采用如本实施方式中的分离部111a、121a，则有利于在边缘部上将导电性粘合剂5的厚度加厚，进而提高可靠性。
由于基板12、22的厚度以及端子部110的厚度存在公差，所以会因这些公差导致导电性粘合剂5的厚度变得过薄，或使导体层13、23与端子部110之间的距离过于分离。另外，也会使基板11、13的沿第一方向上的位置偏离正确位置。就这一点而言，通过采用如本实施方式中的分离部111a、121a，即使是在采用将端子基端部111、121设计在比较靠近导体层13、12的位置，并且使端子基端部111、121的一部分与导体层13、12直接接触的形态的情况下，也能够在容易加快老化以及容易发生龟裂的边缘部上保持导电性粘合剂5的厚度。因此，有利于解决所述问题。其所带来的结果就是，在制造工序中可以降低位置定位的精度要求，使制造工序更容易进行，进而提高制造效率。
第三实施方式
接下来，将对本实施方式中的第三实施方式进行说明。在本实施方式中，如图10所示，第一端子基端部111具有向第一基板11侧突出的第一端子凸部116，第二端子基端部121具有向第二基板21侧突出的第二端子凸部126。关于其他的构造，可以适用于在上述中说明过的所有形态。对于在上述各实施方式中说明过的部件使用相同符号加以说明。
当第一端子基端部111具有第一端子凸部116时，对于在第一导体层12与第一端子基端部111之间设置的导电性粘合剂5可以让其保持充分的厚度，进而防止导电性粘合剂5产生龟裂等。同样的，当第二端子基端部121具有第二端子凸部126时，对于在第二导体层22与第二端子基端部121之间设置的导电性粘合剂5也可以让其保持充分的厚度，进而防止导电性粘合剂5产生龟裂等。
当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，由于设想为第一端子基端部111被按压在第一导体层12上，因此在第一端子基端部111与第一导体层12之间很难设置间隙。而通过采用如本实施方式中设置第一端子凸部116，就能够在边缘部上的第一端子基端部111与第一导体层12之间设置一定程度的间隙，这样可以防止设置在第一导体层12上的导电性粘合剂5产生龟裂。同样的，当采用如第一实施方式中说明的使用引线框130来制造电子模块的情况下，由于设想为第二端子基端部121被按压在第二导体层22上，因此在第二端子基端部121与第二导体层22之间很难设置间隙。而通过采用如本实施方式中设置第二端子凸部126，就能够在边缘部上的第二端子基端部121与第二导体层22之间设置一定程度的间隙，从而防止设置在第一导体层12上的导电性粘合剂5产生龟裂。
特别是，当采用：为了对因第一基板11以及第二基板21的热量导致的翘曲变形施加更强的反弹力，从而将引线框130的高度(第一方向的长度)，设置为大于第一基板11以及第二基板21的设计高度(第一方向上的间隔)的形态的情况下，由于端子部111、121会被更加强力地按压在导体层11、22上，因此在端子基端部111、121与导体层12、22之间就很难设置间隙。而通过采用如本实施方式中的端子凸部116、126，则有利于在边缘部上将导电性粘合剂5的厚度加厚，进而提高可靠性。
通过设置第一端子凸部116以及第二端子凸部126，就能够期待提高端子部100与封装树脂等的封装部90的密封性。第一端子凸部116以及第二端子凸部126可采用各种形状，第一端子凸部116以及第二端子凸部126，可以如图10(a)所示的纵截面呈半球或圆弧形，也可以如图10(b)所示的纵截面呈梯形。另外，又不限于此，第一端子凸部116以及第二端子凸部126的纵截面也可以呈长方形以及三角形。
另外，无需将第一端子凸部116以及第二端子凸部126各自只设置一个，也可将其设置多个。当考虑到在容易加快老化以及容易发生龟裂的边缘部上将导电性粘合剂5的厚度加厚时，将端子凸部116、126设置在端子基端部111、121的边缘部以外的位置上有益的。
也有利于能够对呈平坦形的端子基端部111、121进行简单地敲击便可形成第一端子凸部116以及第二端子凸部126。
第四实施方式
接下来，将对本实施方式中的第四实施方式进行说明。
虽然在上述各实施方式中，使用了截面呈T字形的第一连接体60，但在本实施方式中，如图11所示，第一连接体60具有从第一头部61向另一侧延伸的四个支撑部65(65a-65d)。支撑部65与第一导体层12或第一基板11抵接。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式是以使用四个支撑部65的形态来进行说明的，但并不仅限于此，也可以使用一个、两个、三个或五个以上的支撑部65。
在如本实施方式中设置从第一头部61延伸的支撑部65时，在实际安装第二电子元件23或实际安装第二电子元件23之后，可以防止因第二电子元件23的重量导致的第一连接体60发生倾斜。另外，通过使支撑部65与第一基板11或第一导体层12相抵接，还能够提高其散热性。特别是当支撑部65与第一导体层12相抵接时，有利于进一步提高散热效果。
如本实施方式中当设置了多个支撑部65时，可以更稳定地设置第一连接体60，从而有利于实现更高的散热效果。
支撑部65可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的支撑基端部69(69a-69d)。另外，可以不必在每个支撑部65上都配置支撑基端部69，而是仅在多个支撑部65中的一部分支撑部65上配置支撑基端部69，而其余的支撑部65上不配置支撑基端部69。
在像这样配置有支撑基端部69的情况下，就能够将第一连接体60更稳定得配置在第一基板11或第一导体层12上，并且还能够通过支撑基端部69来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
支撑部65可以各自与第一导体层12抵接。当个与支撑部65相连接的第一导体层12不与别的第一导体层12、第二导体层22、第一电子元件13以及第二电子元件23电气连接从而不发挥电气功能时，有益于防止第一电子元件13以及第二电子元件23显示支撑部65导通后出现预料外的运作。
如本实施方式中在使用具有多个支撑部65的第一连接体60时，与在第一实施方式中说明过的使用引线框130的情况一样，能够相对于因第一基板11以及第二基板21的热量导致的翘曲变形施加反弹力。也就是说，虽然在前述中电子模块的制造工序中因加热会产生使第一基板11以及第二基板21翘曲变形的力，但是通过使用具有多个支撑部65的第一连接体60，加之第一端子基端部111以及第二端子基端部121所产生的作用，即使是仅依靠第一连接体60，也能通过第二电子元件23、第二连接体70、第三连接体80、以及连接件85等，来防止第一基板11以及第二基板21产生翘曲变形。
第五实施方式
接下来，将对本实施方式中的第五实施方式进行说明。
虽然在上述各实施方式中，使用了具有第二柱部72且截面呈T字形的第二连接体70，但在本实施方式中，如图12所示，第二连接体70具有从第二头部71向另一侧延伸的延伸部75(75a、75b)。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式中对使用了两个延伸部75的形态进行说明，但并不仅限于此，也可以使用一个或三个以上的延伸部75。
根据本实施方式，由于配置有延伸部75，因此能够有效地将来自于第二电子元件23的热量进行散热，并通过第二连接体70实现高散热性。
在如本实施方式中设置多个延伸部75时，有利于进一步实现高散热效果。
延伸部75可以各自与第一导体层12抵接。与延伸部75相连接的第一导体层12可以不与别的第一导体层12、第二导体层22以及第一电子元件13电气连接。
如本实施方式中在使用具有多个延伸部的第二连接体70时，与在第一实施方式中说明过的使用引线框130的情况一样，能够相对于因第一基板11以及第二基板21的热量导致的翘曲变形施加反弹力。也就是说，虽然在前述中电子模块的制造工序中因加热会产生使第一基板11以及第二基板21翘曲变形的力，但是通过使用具有多个延伸部的第二连接体70，加之第一端子基端部111以及第二端子基端部121所产生的作用，即使是仅依靠第二连接体70，也能通防止第一基板11以及第二基板21产生翘曲变形。
第六实施方式
接下来，将对本实施方式中的第六实施方式进行说明。
在上述各实施方式中，虽对采用了使用第一连接体60以及第二连接体70的形态加以说明，但又不限于此形态，如图13所示，也可不设置第一连接体60以及第二连接体70。即使在本实施方式中，也可得到前述中说明过的关于端子部100的效果。
上述各实施方式种的记载以及附图中所展示的内容，仅为用于说明权利要求中记载的发明的一个例子，本发明不受上述记载的实施方式以及附图中所展示的内容所限制。另外，本发明最初申请的请权利要求仅为一例，可根据说明书、附图的记载，对权利要求进行适宜地修改。
符号说明
11 第一基板
12 第一导体层
13 第一电子元件
21 第二基板
22 第二导体层
23 第二电子元件
110 第一端子部
120 第二端子部
111 第一端子基端部
111a 第一分离部
111b 第一折弯部
112 第一弯曲部
113 第一端子外部部分
116 第一端子凸部
121 第二端子基端部
121a 第二分离部
121b 第二折弯部
122 第二弯曲部
123 第二端子外部部分
126 第二端子凸部

Claims (9)

1.一种电子模块，其特征在于，包括：
第一基板；
第一电子元件，配置在所述第一基板的一侧；
第二电子元件，配置在所述第一电子元件的一侧；
第二基板，配置在所述第二电子元件的一侧；
第一端子部，与所述第一电子元件电连接；以及
第二端子部，与所述第二电子元件电连接；
其中，所述第一端子部具有：第一端子基端部、第一端子外部部分、以及在所述第一端子基端部与所述第一端子外部部分之间设置的，在所述第一端子基端部侧向另一侧弯曲的第一弯曲部，
所述第二端子部具有：第二端子基端部、第二端子外部部分、以及在所述第二端子基端部与所述第二端子外部部分之间设置的，在所述第二端子基端部侧向一侧弯曲的第二弯曲部。
2.根据权利要求1所述的电子模块，其特征在于，进一步包括：
封装部，至少封装：所述第一电子元件、所述第二电子元件、所述第一端子基端部、所述第一弯曲部、所述第二端子基端部以及所述第二弯曲部，
其中，在所述封装部与外部的边界处，所述第一端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第二端子外部部分与所述第二基板之间的厚度方向上的距离相对应。
3.根据权利要求1或者2所述的电子模块，其特征在于，进一步包括：
封装部，至少封装：所述第一电子元件、所述第二电子元件、所述第一端子基端部、所述第一弯曲部、所述第二端子基端部以及所述第二弯曲部，
其中，在所述封装部与外部的边界处，所述第一端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第一端子外部部分与所述第二基板之间的厚度方向上的距离相对应，
在所述封装部与外部的边界处，所述第二端子外部部分与所述第一基板之间的厚度方向上的距离，与所述第二端子外部部分与所述第二基板之间的厚度方向上的距离相对应。
4.根据权利要求1至3中任意一项所述的电子模块，其特征在于：
其中，所述第一端子基端部具有在基端部侧与所述第一基板在厚度方向上分离的第一分离部，
所述第二端子基端部具有在基端部侧与所述第二基板在厚度方向上分离的第二分离部。
5.根据权利要求4所述的电子模块，其特征在于：
其中，所述第一端子基端部具有第一折弯部，所述第一折弯部的基端部侧为所述第一分离部，
所述第二端子基端部具有第二折弯部，所述第二折弯部的基端部侧为所述第二分离部。
6.根据权利要求5所述的电子模块，其特征在于：
其中，所述第一折弯部的纵截面为角形或圆弧形，
所述第二折弯部的纵截面为角形或圆弧形。
7.根据权利要求1至6中任意一项所述的电子模块，其特征在于：
其中，所述第一端子基端部具有向所述第一基板侧突出的第一端子凸部，
所述所述第二端子基端部具有向所述第二基板侧突出的第二端子凸部。
8.一种引线框，其特征在于，包括：
第一端子部，具有：第一端子基端部、第一端子外部部分、以及在所述第一端子基端部与所述第一端子外部部分之间设置的，在所述第一端子基端部侧向另一侧弯曲的第一弯曲部；
第二端子部，具有：第二端子基端部、第二端子外部部分、以及在所述第二端子基端部与所述第二端子外部部分之间设置的，在所述第二端子基端部侧向一侧弯曲的第二弯曲部；以及
连结体，将所述第一端子部与所述第二端子部连结。
9.一种电子模块的制造方法，其特征在于，包括：
将权利要求8中记载的将引线框的所述第一端子基端部与设置在第一基板上的第一导体层或由金属基板构成的第一基板相抵接，并且将权利要求8中记载的将引线框的所述第二端子基端部与设置在第二基板上的第二导体层或由金属基板构成的第二基板相抵接的工序；以及
将所述连结体分割的工序，
其中，所述第一导体层或由金属基板构成的所述第一基板与第一电子元件电连接，
所述第二导体层或由金属基板构成的所述第二基板与第二电子元件电连接。
CN201780012828.0A 2017-05-19 2017-05-19 电子模块、引线框以及电子模块的制造方法 Active CN109287130B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018826 WO2018211684A1 (ja) 2017-05-19 2017-05-19 電子モジュール、リードフレーム及び電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN109287130A true CN109287130A (zh) 2019-01-29
CN109287130B CN109287130B (zh) 2022-06-17

Family

ID=63556385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012828.0A Active CN109287130B (zh) 2017-05-19 2017-05-19 电子模块、引线框以及电子模块的制造方法

Country Status (6)

Country Link
US (1) US11037870B2 (zh)
JP (1) JP6463558B1 (zh)
CN (1) CN109287130B (zh)
NL (1) NL2020940B1 (zh)
TW (1) TWI690954B (zh)
WO (1) WO2018211684A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438071B2 (ja) * 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626280U (ja) * 1992-09-04 1994-04-08 株式会社三協精機製作所 半導体装置のリード構造
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法
JP2010016947A (ja) * 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 電力変換装置のパワーモジュール
CN103534805A (zh) * 2011-05-16 2014-01-22 丰田自动车株式会社 功率模块
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH09232499A (ja) 1996-02-26 1997-09-05 Canon Inc 半導体装置
JP3525832B2 (ja) 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008016469A (ja) 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP6249394B2 (ja) 2013-09-17 2017-12-20 セイコーインスツル株式会社 リード端子付き電気化学セル
JP2016066700A (ja) 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
CN110199579B (zh) * 2017-09-14 2022-07-01 新电元工业株式会社 电子模块以及电子模块的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626280U (ja) * 1992-09-04 1994-04-08 株式会社三協精機製作所 半導体装置のリード構造
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法
JP2010016947A (ja) * 2008-07-02 2010-01-21 Fuji Electric Device Technology Co Ltd 電力変換装置のパワーモジュール
CN103534805A (zh) * 2011-05-16 2014-01-22 丰田自动车株式会社 功率模块
JP2015050340A (ja) * 2013-09-02 2015-03-16 株式会社ジェイテクト 半導体装置

Also Published As

Publication number Publication date
US20210043554A1 (en) 2021-02-11
NL2020940B1 (en) 2019-04-25
JPWO2018211684A1 (ja) 2019-06-27
WO2018211684A1 (ja) 2018-11-22
NL2020940A (en) 2018-11-23
JP6463558B1 (ja) 2019-02-06
TW201909201A (zh) 2019-03-01
CN109287130B (zh) 2022-06-17
TWI690954B (zh) 2020-04-11
US11037870B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
EP1389820B1 (de) Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule
US7955954B2 (en) Method of making semiconductor devices employing first and second carriers
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
US8552306B2 (en) Assembly and production of an assembly
CN110199579B (zh) 电子模块以及电子模块的制造方法
US11972997B2 (en) Semiconductor device
CN104465757A (zh) 半导体装置及其制造方法
US9859195B1 (en) Semiconductor device
JP2018006697A (ja) 半導体モジュール
US8836131B2 (en) Semiconductor module with edge termination and process for its fabrication
JP2017123360A (ja) 半導体モジュール
EP4343841A2 (en) Power module and process for manufacturing the same
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
CN109287130A (zh) 电子模块、引线框以及电子模块的制造方法
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
CN109314087B (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
CN109511278A (zh) 电子模块
CN109287129B (zh) 电子模块
CN109287128A (zh) 芯片模块的制造方法
CN114175223A (zh) 功率半导体模块和形成功率半导体模块的方法
JP2009016380A (ja) 半導体装置及びその製造方法
US7601560B2 (en) Method for producing an electronic circuit
US20240304560A1 (en) Semiconductor device and method of manufacturing the same
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant