CN114175223A - 功率半导体模块和形成功率半导体模块的方法 - Google Patents

功率半导体模块和形成功率半导体模块的方法 Download PDF

Info

Publication number
CN114175223A
CN114175223A CN202080053829.1A CN202080053829A CN114175223A CN 114175223 A CN114175223 A CN 114175223A CN 202080053829 A CN202080053829 A CN 202080053829A CN 114175223 A CN114175223 A CN 114175223A
Authority
CN
China
Prior art keywords
connection region
terminal
power semiconductor
substrate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080053829.1A
Other languages
English (en)
Inventor
D·吉隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN114175223A publication Critical patent/CN114175223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/26—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种通过使用超声波焊接将端子(24)连接至衬底(12)以形成功率半导体模块(10)的方法，其中，端子(24)包括位于端子脚(26)处的第一连接区域(28)，其中，第一连接区域(28)适于将端子(24)连接至衬底(12)，其中，端子(24)进一步包括第二连接区域(32)，第二连接区域(32)位于端子脚(26)的与第一连接区域(28)相反的位置，并且其中，衬底(12)包括第三连接区域(30)，该第三连接区域适于连接至端子(12)的第一连接区域(28)，其特征在于，该方法包括以下步骤：a)使第一连接区域(28)与第三连接区域(30)接触；b)通过利用超声波焊接工具(38)作用在第二连接区域(32)上，将端子(24)连接至衬底(12)；以及c)在已经执行步骤c)之后，通过执行平滑步骤来将第二连接区域(32)平滑化，其中，在步骤c)之后，该方法包括以下进一步步骤：d)将至少一个电连接件连接至第二连接区域(32)。

Description

功率半导体模块和形成功率半导体模块的方法
技术领域
本发明涉及一种形成功率半导体模块的方法，尤其涉及在形成功率半导体模块的过程中将端子焊接至衬底的方法。本发明还涉及一种功率半导体模块的半成品。本发明还涉及一种功率半导体模块。
背景技术
功率半导体模块通常是在本领域中周知的。存在不同的连接技术将端子连接至导电结构(例如，分别连接至衬底或衬底金属化部)。
焊接(例如，超声波焊接(USW)，又称为超声焊接)是用于将端子连接至衬底金属化部的已知技术，其可以用于制造高可靠性和高温功率电子模块。特别地，超声波焊接广泛用于将由铜制成的端子接合到具有铜金属化部的陶瓷衬底。
在已经优选地通过将焊接力引入到端子脚顶表面中来执行焊接步骤之后，将压花图案通过焊接工具的力引入到这个表面中。
作为替代方案，已知使用激光焊接将端子分别接合到衬底或衬底金属化部。然而，当考虑这种技术时，在连接不同材料时存在形成脆性金属间相的风险。
DE102014104496A1描述了一种用于通过焊接将功率半导体模块的连接元件连接至导体轨道的设备和方法。该设备包括用于布置衬底的支座。支座具有第一部分支座和第二部分支座。第一部分支座是弹性模量在50到300kN/mm2之间的金属成形体，并且第二部分支座是弹性模量在10到500N/mm2之间的弹性成形体。底部元件搁置在第二部分支座上。该设备进一步包括：固持装置，该固持装置将底部元件固定在支座上；超声波发生器；以及定位装置，该定位装置用于相对于衬底定位连接元件。
US2011/058342A1描述了一种半导体装置，该半导体装置具有多层框架，该多层框架是通过堆叠多个引线框架并用树脂密封该堆叠体而获得，该多个引线框架上安装有电子件。安装有电子件的引线框架与堆叠在该引线框架上方并且其上安装有电子件的引线框架之间的层间距离比从引线框架的表面到电子件的顶面的距离短。
JP2015146393A描述了通过执行下层结合线到结合的构件(电极或布线图案)的超声结合来形成下层超声结合部分。此外，上层结合线通过超声结合而结合到下层超声结合部分的上侧，同时叠置在该上侧上，因此形成上层超声结合部分。在沿布线方向的上层超声结合部分的下游侧上，通过切割上层结合线形成切口。此时，用于从下侧支撑切口的支撑件设置在切口下方。
因此，现有技术仍有改进的空间，尤其是关于以温和且可靠的方式形成功率半导体模块的过程中将端子连接至衬底。
发明内容
因此，本发明的目的是提供一种至少部分地克服现有技术的至少一个缺点的解决方案。本发明的特别的目的是提供一种解决方案，用于可靠且温和地将端子连接至衬底，从而产生功率半导体模块的高质量布置。
这些目的至少部分地通过将端子连接至衬底以形成具有独立权利要求1的特征的功率半导体模块的方法来解决。这些目的至少部分地通过具有独立权利要求6的特征的功率半导体模块的半成品、具有独立权利要求7的特征的功率半导体模块以及形成具有独立权利要求8的特征的功率半导体模块的方法来进一步解决。从属权利要求、进一步的描述以及附图中给出了有利的实施例，其中，除非没有明确排除，否则所描述的实施例可以单独或以相应实施例的任意组合来提供本发明的特征。
描述了一种通过使用超声波焊接将端子连接至衬底以形成功率半导体模块的方法，其中，端子包括位于端子脚处的第一连接区域，其中，第一连接区域适于将端子连接至衬底，其中，端子进一步包括第二连接区域，该第二连接区域位于端子脚的与第一连接区域相反的位置，并且其中，衬底包括第三连接区域，该第三连接区域适于连接至端子的第一连接区域，其中，该方法包括以下步骤：
a)使第一连接区域与第三连接区域接触；
b)通过利用超声波焊接工具作用在第二连接区域上，将端子连接至衬底；以及
c)在已经执行步骤b)之后，通过执行平滑步骤来将第二连接区域平滑化，其中，
在步骤c)之后，该方法包括以下进一步步骤：
d)将至少一个电连接件连接至第二连接区域。
这种方法提供了优于现有技术的解决方案的显著优点，特别是在分别将端子可靠且牢固地连接至衬底或衬底金属化部的方面，其中，这产生了高质量布置。
因此，本发明涉及一种将端子连接至衬底以形成功率半导体模块的方法。因此，该方法适合于并且旨在在制造功率半导体模块的过程中执行，并且详细地涉及将端子连接至衬底，并且因此特别是连接至衬底金属化部。
在本发明的意义上，连接由此意味着将端子分别机械地和电地连接至衬底或衬底金属化部。
端子通常可以具有L型形式，其下部部分通过其第一连接区域(例如焊接区域)连接至衬底。本发明意义上的端子可以具有等于或大于600μm的厚度，示例性地等于或大于1000μm，并且具有等于或大于2mm的宽度。进一步地，连接区域(例如焊接区域)可以具有等于或大于2mm×2mm的尺寸。端子的截面可以是矩形，并且L形的两个不同对准部分之间的角度可以是矩形或大于90°。
与端子相比，焊线的典型参数包括等于或小于400μm的直径和等于或小于0.5mm×1mm的连接区域(例如焊接区域)。连接区域与相邻部分之间的角度可以是倾斜的，例如远大于90°，并且截面可以是圆形的。
进一步地，关于与端子相对的带，典型参数包括等于或小于300μm的厚度、等于或大于2mm的宽度以及等于或小于0.5mm×2mm的连接区域(例如焊接区域)。连接区域与相邻部分之间的角度可以是倾斜的，例如远大于90°，并且截面可以是矩形的。
功率半导体模块可以具有本领域已知的功能。例如，应该制造的功率半导体模块包括例如设置在陶瓷衬底上的金属化部，该金属化部适于将应该连接至此金属化部的端子与相应的功率半导体装置电连接。
位于衬底金属化部上的还有功率半导体装置，又称为芯片。这种功率半导体装置通常可以如本领域已知的那样形成，并且尤其可以分别包括晶体管或开关(例如MOSFET和/或IGBT)，和/或多个功率半导体装置可以包括二极管。功率半导体装置可以分别互连，并且因此可以电接触，例如与金属化部处于电流接触。
衬底通常可以由作为陶瓷主层的主层以及顶部和底金属化部形成。例如，可以设置的是衬底是AI/AIN/AI衬底，因此具有AIN主层和铝顶部和底金属化部。这允许高循环可靠性，并且不会出现银离子迁移问题。然而，作为顶部和/或底金属化部的铜金属化部也是优选的。
关于应该彼此连接的端子和金属化部，设置的是端子具有第一连接区域，并且衬底或衬底金属化部分别具有第三连接区域。
因此，第一连接区域是端子的旨在连接至衬底金属化部的区域，并且对应地，第三连接区域分别是衬底或衬底金属化部的旨在连接至端子的区域。
事实上，还已知功率半导体模块的先进设计需要将端子焊接至衬底，并且因此特别是将第一连接区域焊接至第三连接区域。例如，已知将铜基端子连接至陶瓷衬底的铝金属化部上。进一步地，可能需要在具有铜金属化部的陶瓷衬底上连接硬铜端子，例如CuNiSi压下引脚辅助端子。然而，独立于所使用的材料组合，超声波焊接是将端子连接至衬底的优选选择。这可能是由于这种技术已知用于将端子连接至衬底以形成可靠且高温的功率电子模块的事实。特别地，超声波焊接广泛用于将例如由铜制成的端子接合到具有铜金属化部的陶瓷衬底。
进一步地，设置的是端子具有第二连接区域，该第二连接区域位于端子脚处的与第一连接区域相反的位置。第二连接区域因此可以适于接收焊接工具的作用力，以便将焊接能量分别引入端子或端子脚中。
关于将端子分别连接至衬底或衬底金属化部的方法，进一步设置的是该方法包括以下步骤。
首先，根据方法步骤a)，该方法包括使第一连接区域与第三连接区域接触的步骤。根据这个步骤，端子因此定位在其最终位置处，在该最终位置时，端子应当连接至例如衬底金属化部。这个步骤可以例如以手动方式或自动化方式实现，例如通过自动定位装置实现。
进一步地，根据方法步骤b)，本方法包括通过利用焊接工具作用在第二连接区域上，而将端子连接至衬底的步骤。这个步骤通常可以如本领域已知的那样通过使用传统的超声波焊接来执行，例如通过使用超声波发生器和/或通过将焊接能量引入端子脚中。
详细地，当端子位于最终位置时，即，在端子应该连接至衬底的位置处，并且因此在已经执行步骤a)之后，提供焊接工具。焊接工具(例如超声波发生器)被定位和操作成使得焊接能量被引入端子脚中的第二连接区域。第二连接区域主要是端子脚的上侧。
所使用的焊接参数可以以适当的方式选择，并且可以对应于现有技术中使用的这些参数。通常，焊接参数可以分别取决于端子的材料、衬底的材料、或衬底金属化部，并且因此取决于第一连接区域、第二连接区域和第三连接区域的材料。进一步地，端子脚的厚度可能影响焊接参数，并且因此影响第一连接区域与第三连接区域之间的距离。
然而，使用超声波焊接作为连接技术可能会导致缺陷，特别是在第二连接区域应该用于将另外的电连接件(例如焊线连接件)连接至其上的情况下。关于这点，发现特别是通过使用超声波焊接，用于通过焊接工具引入焊接能量的表面相对粗糙。更详细地，可能出现的情况是，第二连接区域、因此特别是端子脚的顶表面将由于焊接工具(例如超声波发生器)的压花图案而变形。
在这种情况下，已经发现，在已经执行焊接步骤之后，第二连接区域变形，使得一种压花图案被分别引入端子或端子脚的这个表面。
进一步地，根据本文描述的方法，根据方法步骤c)设置的是该方法包括通过执行平滑步骤来使第三连接区域平滑的进一步步骤。
表面的平滑化可以在已经执行焊接步骤后直接进行，或者可以作为完全不同且独立的过程步骤执行。进一步地，平滑化可以通过使用一个步骤或多个特别是后续的步骤来实现。因此设置的是在步骤c)之后，第二连接区域比步骤c)之前的第二连接区域更平滑。
特别地，这个步骤可以提供优于现有技术的显著优点，在现有技术中，端子通过超声波焊接连接至衬底。
特别地，通过将端子脚的表面平滑化和因此将第二连接区域平滑化，可以去除相应的粗糙表面，例如压花结构。取而代之，表面变得平滑。现在已经发现，通过将第二连接区域平滑化并且因此在大多数情况下将端子脚的上表面平滑化，可以产生对于提供将电连接件连接至第二连接区域和因此特别是连接至端子脚的上表面的进一步步骤来说是极好的特性。
因此，这个步骤允许第二连接区域可以被设计用于固定电连接件，例如连接至该第二连接区域的焊线。这可以允许将功率半导体模块的电路的另外的部分连接至端子。例如，可以设置的是将焊线固定到第二连接区域，该第二连接区域将端子连接至电路的功率半导体装置。这个步骤可以通过焊接步骤来实现，该焊接步骤可以是在用于将端子连接至衬底的焊接步骤之后执行的步骤。
因此，本方法避免了通常出现的超声波焊接的影响，根据这些影响，在发生进一步的焊接步骤以便例如将焊线连接在第二连接区域处的情况下，端子脚的结构以及尤其是第二连接区域的结构具有劣化的特性。换句话说，例如，在已经执行超声波焊接之后，脚的顶表面没有或者仅仅几乎没有被布置用于提供将电连接件结合到其上的进一步结合步骤。
与这种通常出现的影响不同，本发明允许当通过超声波焊接或通过激光焊接将端子连接至导电结构时与焊接工具接触的表面具有非常适合于允许与这个区域进一步电接触的结构。这可以被实现，以便将端子与电路的另外的部件连接，例如特别是与功率半导体装置连接。
因此，可以允许在端子与电连接件(例如焊线)之间实现非常高质量的结合。
因此，可以实现相应表面的非常可靠的连接，这继而可以允许功率半导体模块的高工作能力，这种高工作能力可以避免由于低质量的结合合而造成的损坏。
除此之外，功率半导体模块可以以高安全性工作，这是由于端子与衬底或相应地衬底金属化部之间的稳定且可靠的连接。
上述优点进一步允许显著改进要制造的功率半导体模块的设计和封装，因为这样的端子可以用于连接至功率半导体装置。因此，可以通过实现更大的设计自由度来优化衬底表面，例如金属化部的表面，因为根据现有技术连接至金属化部的电连接件现在可以连接至经平滑化的表面上的端子。因此，在金属化部上获得的区域可以用于在其上放置更多的功率半导体装置，从而允许功率半导体模块以特别良好的性能和效率工作。
因此，本发明为制造功率半导体模块的过程中的挑战提供了解决方案，根据该解决方案，具有给定占用空间的功率模块封装的设计是功率半导体装置所需的衬底金属化部的面积与另外的部件(例如焊线、端子、工艺余量空间等)所需的衬底金属化部的面积之间的折衷。
因此可以看出，如本文描述的方法提供了优于现有技术的用于形成功率半导体模块的解决方案的显著优点。
因此，本发明还涉及一种形成功率半导体模块的方法，该方法包括将端子连接至衬底的方法，其中，就相应的特征和优点而言，该方法是指将端子连接至衬底的方法。
因此，这种形成功率半导体模块的方法可以进一步包括提供功率半导体装置、内部和/或外部电连接件和保护装置的步骤，例如一个或多个模具本体和/或壳体等，如现有技术中公知的那样。
根据上文，如本文描述的例如在制造功率半导体模块的过程中的方法在步骤c)之后包括以下进一步步骤：
d)将至少一个电连接件连接至第二连接区域。
这尤其利用了以下的事实，即在已经分别将端子脚或第二连接区域平滑化之后，电连接件可以可靠地连接至第二连接区域。事实上，可以达到电连接件的长期稳定性，并且可以进一步提高功率半导体模块的效率。
关于这点，在步骤d)包括将焊线焊接至第二连接区域的情况下，上述优点尤其有效。例如，焊线可以由选自由以下组成的组的材料：铜、铝和包括至少一种前述金属的合金。
进一步地，固定到第二连接区域的焊线或其他电连接件可以将端子脚与功率半导体装置连接。
关于平滑步骤，通常在平滑度增加的情况下实现平滑化，并且因此与步骤c)之前的状态相比，步骤c)之后的平滑度更高。
可能优选的是，步骤c)由材料去除步骤执行，并且因此包括材料去除步骤。根据这个实施例，因此可以设置的是例如形成在第二连接区域上的压花结构可以通过去除材料来去除。这个步骤允许提供特别平滑的表面，使得可以特别有效地实现如上所述的优点。进一步地，在端子脚具有合适厚度的情况下，这个实施例可以以特别可靠的方式实现。
根据上文，例如在端子或端子脚分别由具有比较高的硬度的材料形成的情况下，可以执行这个方法步骤。因此，例如，这个实施例可以分别至少在端子脚或第二连接区域处与由铜合金形成的端子(例如由CuNiSi形成的端子)结合来实现，然而，这些示例决不是限制性的。
通常，用于执行该方法的特定步骤可以根据具体需要来选择。作为非限制性示例，可以设置的是材料去除步骤包括选自由研磨、抛光、整平、剪切组成的组中的至少一种工艺。已经发现，尤其是这些示例可以提供非常平滑的表面，并且可以非常适用于例如如上所述的端子脚的材料。进一步地，这些方法提供了例如可以很好地用于连接(例如通过焊接)焊线的表面。
可以进一步设置的是步骤c)包括向第二连接区域施加压力和热中的至少一种。因此，这个实施例包括基于压力的平滑步骤和/或基于热的平滑步骤。这个实施例也可以产生非常平滑的表面。其特别地可以与相当的软材料结合和/或与具有低熔点的材料结合来实现。因此，例如，这个实施例可以分别至少在端子脚或第二连接区域处与由铜(例如软退火铜)形成的端子结合来实现。
这个步骤可以例如通过使用作用在第二连接区域上的压力施加工具或作用在连接区域上的热施加工具或压力施加工具和热施加工具两者或其组合来使用。
还可以进一步设置的是端子至少形成在其端子脚以及因此形成在第二连接区域处，由选自铜(例如软退火铜或铜合金(例如CuNiSi)组成的组的材料形成。
这些材料结合了优异的电子特性和良好的可加工性。因此，由这些材料形成的端子示出了优异的工作状态，这些状态允许功率半导体模块非常高效地工作。除此之外，可以允许第二连接区域被设置成具有非常平滑的表面，例如通过使用如上所述的方法。
关于该方法的进一步的优点和技术特征，参见半成品、功率半导体模块、形成功率半导体模块的方法、附图和进一步的描述。
进一步描述了功率半导体模块的半成品，该功率半导体模块由端子和衬底形成，并且因此特别包括端子和衬底，其中，端子包括位于端子脚处的第一连接区域，其中，第一连接区域适于将端子连接至衬底，其中，端子进一步包括第二连接区域，第二连接区域位于端子脚的与第一连接区域相反的位置，并且其中，衬底包括第三连接区域，该第三连接区域适于连接至端子的第一连接区域，并且其中，第一连接区域连接至第三连接区域，其中，第二连接区域具有经平滑化的表面，并且其中，电连接件连接至第二连接区域。
这种半成品相对于现有技术的解决方案具有显著的优势，特别是在形成功率半导体模块的过程中。
关于这点，特别是根据第二连接区域具有经平滑化的表面的特征可以提供优于现有技术的显著优点，在现有技术中，端子通过超声波焊接连接至衬底。
特别地，通过将端子脚的表面平滑化并且因此将第二连接区域平滑化，可以去除相应的粗糙表面，例如在超声波焊接过程中出现的压花结构。取而代之，表面变得平滑，并且因此具有对于随后的焊接步骤并且因此对于将另外的电连接件连接至第二连接区域来说是极好的特性。
因此，电连接件连接至第二连接区域。例如，可以设置供的是将一条或多条焊线连接至第二连接区域。
关于经平滑化的表面，可能优选的是，第二连接区域的表面的表面粗糙度Ra在≤400μm的范围内，特别是≤300μm，例如≤200μm。表面粗糙度Ra可以理解为根据评估长度内关于中心线的偏差确定的特别过滤的粗糙度数据曲线的算术平均值，并且可以通过扫描电子显微镜确定。
关于端子，可以设置的是端子可以包括集电极端子、发射极端子和辅助端子中的一个或多个。
因此，这个步骤允许当通过超声波焊接将端子连接至导电结构时与焊接工具接触的表面具有非常适合于允许随后与这个区域进一步电接触的结构。这可以被实现，以便将端子与电路的另外的部件连接，例如特别是与功率半导体装置连接。
因此，可以允许在端子与电连接件(例如焊线)之间实现非常高质量的结合。
因此，可以实现相应表面的非常可靠的连接，这继而可以允许功率半导体模块的高工作能力，这种高工作能力可以避免由于低质量的结合合而造成的损坏。
除此之外，功率半导体模块可以以高安全性工作，这是由于端子与衬底或相应地衬底金属化部之间的稳定且可靠的连接。
此外，半成品可以允许制造功率半导体模块，该功率半导体模块可以以特别高的性能和效率工作。
关于半成品的进一步的优点和技术特征，参见方法、功率半导体模块、附图和进一步的描述。
进一步描述了功率半导体模块，其中，该功率半导体模块由类似于进一步的描述中描述的半成品形成。还可以进一步设置的是功率半导体模块包括如前所述的半成品，并且可以进一步具有功率半导体模块领域中公知的特征，例如功率半导体装置等。例如，功率半导体模块可以包括IGBT。
这样的功率半导体模块可以提供优于现有技术的显著优点。特别地，在电连接件连接至第二连接区域的情况下，这些优点尤其有效。特别地，可以设置的是将焊线焊接至第二连接区域。
总而言之，电连接器(例如焊线)与第二连接表面的连接可以通过实现高质量的连接来形成，并且因此可以产生模块的高工作稳定性和极好的长期稳定性。
进一步地，功率半导体模块可以特别高效地工作。
关于功率半导体模块的进一步的优点和技术特征，参见半成品、方法、附图和进一步的描述。
附图说明
本发明的这些和其他方面根据在下文中描述的实施例将是显而易见的并且将参考所述实施例对其进行阐述。实施例中公开的各个特征可以单独或组合地构成本发明的一个方面。不同实施例的特征可以从一个实施例延续到另一个实施例。
在附图中：
图1示出了根据本发明的功率半导体模块的截面侧视图；
图2示出了通过焊接工具将端子连接至衬底的焊接步骤的截面侧视图；以及
图3示出了在将端子平滑化的平滑步骤之后用于形成功率半导体模块的半成品的截面侧视图。
具体实施方式
图1示出了功率半导体模块10。功率半导体模块10包括衬底12，该衬底设置有底金属化部14和顶金属化部16。底金属化部14可以通过焊料层18分别连接至衬底12或衬底的主层13，并且可以在相反侧连接至这些附图中未示出的基板。进一步地，顶金属化部16可以通过另外的焊料层20连接至衬底主层13。
进一步示出了在顶金属化部16的左侧部分上设置了功率半导体装置22。所设置的功率半导体装置22或多个功率半导体装置22通常可以如本领域中已知的那样形成，并且尤其可以分别包括晶体管或开关(例如MOSFET和/或IGBT)，和/或多个功率半导体装置22可以包括二极管。
除了功率半导体装置22之外，还示出了在顶金属化部16的右侧部分上设置的端子24。端子24可以是例如发射极端子、集电极端子或辅助端子。
该示出了端子24包括端子脚26，该端子脚分别连接至衬底12或其衬底顶金属化部16。关于这点，示出了端子24包括位于端子脚26处的第一连接区域28，其中，第一连接区域28分别连接至衬底12或其衬底顶金属化部16。衬底12在顶金属化部16处具有第三连接区域30。第三连接区域30又连接至端子14的第一连接区域28。
关于端子24，进一步设置的是端子脚26具有第二连接区域32，该第二连接区域32位于端子脚26的与第一连接区域28相反的位置。位于第二连接区域32处的是另外的电连接件。更详细地，示出了焊线34固定到、特别是焊接至第二连接区域32。
焊线34提供了从端子24到功率半导体装置22的电连接件。
可以进一步看出，第二连接区域32具有经平滑化的表面。此特征允许电连接件或焊线34与第二连接区域32的持久且有效的连接。
该特征在图2和图3中有更详细的描述。关于这点，图2和图3示出了将端子24连接至衬底12的方法。该方法特别产生了功率半导体模块10的半成品36，并且因此可以在形成功率半导体模块10的过程中使用。
关于这点，图2示出了在已经执行超声波焊接步骤以将端子24连接至衬底12之后端子24的状态。可以看出，由于焊接工具38的压花(knurling)结构，端子脚26的第二连接区域32也具有压花结构40。
然而，在这种状态下，不可能或不可能以合适的方式将另外的电连接件连接至第二连接区域32。因此，本发明提出在焊接步骤之后将第二连接区域32平滑化。
这更接近于图3所示。根据图3，示出了第二连接区域32被平滑化，这样提供了具有非常平滑的表面的第二连接区域32。第二连接区域32的平滑化可以例如通过使用具有平坦表面44的平滑化工具42来实现，该平坦表面利用热和/或压力作用在第二连接区域32上，优选地利用热和压力两者，如图3所示。替代性地或附加地，可以设置的是第二连接区域32的平滑化可以通过材料去除步骤(例如研磨)来实现。
因此，在图3所示的状态下，很可能将电连接件(例如图1所示的焊线34)连接至第二连接区域32。
这允许焊线34的持久和长期稳定的连接，并且进一步允许功率半导体模块10的高且有效的性能。
虽然已经在附图和前面的描述中详细图示和描述了本发明，但是这种图示和描述应被认为是说明性的或示例性的，而不是限制性的；本发明不限于所公开的实施例。通过对附图、本公开和所附权利要求的研究，本领域技术人员在实施所要求保护的本发明时可以理解和实现所公开的实施例的其他变型。在权利要求中，词语“包括”并不排除其他要素或步骤，并且不定冠词“一或一个”并不排除复数。在相互不同的从属权利要求中陈述某些措施的简单事实并不表明这些措施的组合不能被有利地利用。权利要求中的任何附图标记不应被解释为限制范围。
附图标记列表
10 功率半导体模块
12 衬底
13 主层
14 金属化部
16 金属化部
18 焊料层
20 焊料层
22 功率半导体装置
24 端子
26 端子脚
28 第一连接区域
30 第三连接区域
32 第二连接区域
34 焊线
36 半成品
38 焊接工具
40 结构
42 平滑化工具
44 表面。

Claims (8)

1.一种使用超声波焊接将端子(24)连接至衬底(12)来形成功率半导体模块(10)的方法，其中，所述端子(24)包括位于端子脚(26)处的第一连接区域(28)，其中，所述第一连接区域(28)适于将所述端子(24)连接至所述衬底(12)，其中，所述端子(24)还包括第二连接区域(32)，所述第二连接区域(32)在所述端子脚(26)处位于与所述第一连接区域(28)相反处，并且其中，所述衬底(12)包括第三连接区域(30)，所述第三连接区域适于连接至所述第一连接区域(28)，其特征在于，所述方法包括以下步骤：
a)使所述第一连接区域(28)与所述第三连接区域(30)接触；
b)通过使用超声波焊接工具(38)作用在所述第二连接区域(32)上来将所述端子(24)连接至所述衬底(12)；以及
c)在执行步骤b)后，通过执行平滑步骤来将所述第二连接区域(32)平滑化，其中，
在步骤c)后，所述方法还包括以下步骤：
d)将至少一个电连接件连接至所述第二连接区域(32)。
2.根据权利要求1所述的方法，其特征在于，步骤d)包括将焊线(34)焊接至所述第二连接区域(32)。
3.根据权利要求1或2所述的方法，其特征在于，步骤c)包括材料去除步骤。
4.根据权利要求3所述的方法，其特征在于，所述材料去除步骤包括以下各项中的至少一种：研磨、抛光、平坦化、剪切。
5.根据根据权利要求1至4中任一项所述的方法，其特征在于，步骤c)包括将压力和热中的至少一种施加至所述第二连接区域(32)。
6.一种功率半导体模块(10)的半成品(36)，所述半成品由端子(24)和衬底(12)形成，其中，所述端子(24)包括位于端子脚(26)处的第一连接区域(28)，其中，所述第一连接区域(28)适于将所述端子(24)连接至所述衬底(12)，其中，所述端子(24)还包括第二连接区域(32)，所述第二连接区域(32)在所述端子脚(26)处位于与所述第一连接区域(28)相反处，并且其中，所述衬底(12)包括第三连接区域(30)，所述第三连接区域适于连接至所述第一连接区域(28)，并且其中，所述第一连接区域(28)连接至所述第三连接区域(30)，其特征在于，所述第二连接区域(32)具有经平滑化的表面，并且电连接件连接至所述第二连接区域(32)。
7.一种功率半导体模块(10)，其特征在于，所述功率半导体模块(10)由根据权利要求6所述的半成品(36)形成。
8.一种形成功率半导体模块(10)的方法，其特征在于，所述方法包括根据权利要求1至5中任一项所述的方法。
CN202080053829.1A 2019-07-25 2020-07-23 功率半导体模块和形成功率半导体模块的方法 Pending CN114175223A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19188325 2019-07-25
EP19188325.5 2019-07-25
PCT/EP2020/070879 WO2021013967A1 (en) 2019-07-25 2020-07-23 Power semiconductor module and method of forming the same

Publications (1)

Publication Number Publication Date
CN114175223A true CN114175223A (zh) 2022-03-11

Family

ID=67438880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053829.1A Pending CN114175223A (zh) 2019-07-25 2020-07-23 功率半导体模块和形成功率半导体模块的方法

Country Status (5)

Country Link
US (1) US20220246577A1 (zh)
EP (1) EP4003632B1 (zh)
JP (1) JP2022541329A (zh)
CN (1) CN114175223A (zh)
WO (1) WO2021013967A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982742A (ja) * 1995-09-11 1997-03-28 Fujitsu Ltd ワイヤボンディング方法
US6979647B2 (en) * 2003-09-02 2005-12-27 Texas Instruments Incorporated Method for chemical etch control of noble metals in the presence of less noble metals
US20050139292A1 (en) * 2003-12-31 2005-06-30 Suresh Ramarajan Method and apparatus for minimizing thickness-to-planarity and dishing in CMP
KR20070088245A (ko) * 2006-02-24 2007-08-29 후지필름 가부시키가이샤 금속용 연마액
JP2011060927A (ja) 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
DE102009050257A1 (de) * 2009-10-21 2011-05-12 Mann + Hummel Gmbh Filterelement, Filtereinrichtung und Verfahren zum Herstellen eines Filterelements
JP2012243943A (ja) * 2011-05-19 2012-12-10 Tokai Rika Co Ltd ワイヤボンディング構造及び電子装置とその製造方法
JP2015146393A (ja) 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
DE102014104496B4 (de) 2014-03-31 2019-07-18 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur schweißtechnischen Verbindung von Anschlusselementen mit dem Substrat eines Leistungshalbleitermoduls und zugehöriges Verfahren
US10396057B2 (en) * 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same

Also Published As

Publication number Publication date
EP4003632A1 (en) 2022-06-01
WO2021013967A1 (en) 2021-01-28
US20220246577A1 (en) 2022-08-04
JP2022541329A (ja) 2022-09-22
EP4003632B1 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
JP2936062B2 (ja) 半導体装置の製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US9171768B2 (en) Semiconductor device
US11749633B2 (en) Power semiconductor module with laser-welded leadframe
US20130221504A1 (en) Semiconductor module and method of manufacturing a semiconductor module
TWI339429B (en) Lead frame and method of manufacturing the same
JP4885046B2 (ja) 電力用半導体モジュール
CN108604579B (zh) 电子装置及其制造方法
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2009105267A (ja) 半導体装置およびその製造方法
US20090065910A1 (en) Semiconductor device and manufacturing method of the same
US20050104166A1 (en) Semiconductor device and manufacturing method thereof
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
US9859195B1 (en) Semiconductor device
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JPH09232341A (ja) 半導体装置
JP2009141288A (ja) 電力用半導体モジュール
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
CN114175223A (zh) 功率半导体模块和形成功率半导体模块的方法
JP2004235566A (ja) 電力用半導体装置
JP5564369B2 (ja) リードフレーム、半導体装置及びその製造方法
CN114203659A (zh) 多层互连带
CN112054013A (zh) 功率电子开关装置及其生产方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240112

Address after: Zurich, SUI

Applicant after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Applicant before: Hitachi energy Switzerland AG