CN109287128A - 芯片模块的制造方法 - Google Patents

芯片模块的制造方法 Download PDF

Info

Publication number
CN109287128A
CN109287128A CN201780004178.5A CN201780004178A CN109287128A CN 109287128 A CN109287128 A CN 109287128A CN 201780004178 A CN201780004178 A CN 201780004178A CN 109287128 A CN109287128 A CN 109287128A
Authority
CN
China
Prior art keywords
connector
electronic component
fixture
conductive adhesive
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780004178.5A
Other languages
English (en)
Other versions
CN109287128B (zh
Inventor
池田康亮
松嵜理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109287128A publication Critical patent/CN109287128A/zh
Application granted granted Critical
Publication of CN109287128B publication Critical patent/CN109287128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H01L2224/77755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的芯片模块的制造方法，包括：在第一夹具500上配置第一电子元件13的工序；在所述第一电子元件13上通过导电性粘合剂5配置第一连接体60的工序；在所述第一连接体60上通过导电性粘合剂5配置第二电子元件23的工序；在第二夹具550上配置第二连接体70的工序；在将所述第二连接体70固定在所述第二夹具550上的状态下使所述第二夹具550翻转后，在所述第二电子元件23上通过导电性粘合剂5配置所述第二连接体70的工序；以及使所述导电性粘合剂5硬化的工序。

Description

芯片模块的制造方法
技术领域
本发明涉及一种芯片模块(Chip module)的制造方法。
背景技术
以往，在封装树脂内配置有多个电子元件的电子模块已被普遍认知(例如，参照特开2014-45157号)。这种电子模块被要求实现小型化。
作为实现小型化的手段之一，可以考虑采用将电子元件叠层。当叠层时，可以考虑在电子元件(第一电子元件)的一侧(例如正面侧)配置连接体，并在该连接体的一侧配置别的电子元件(第二电子元件)。行业普遍希望能够高效地制造像这种包含第一电子元件以及第二电子元件的电子模块。
本发明的目的，是提供一种芯片模块的制造方法，其能够高效地制造包含第一电子元件以及第二电子元件的芯片模块，其所带来的结果就是，能够提供一种高效地制造电子模块的方法。
发明内容
本发明涉及的芯片模块的制造方法，可以包括：
在第一夹具上配置第一电子元件的工序；
在所述第一电子元件上通过导电性粘合剂配置第一连接体的工序；
在所述第一连接体上通过导电性粘合剂配置第二电子元件的工序；
在第二夹具上配置第二连接体的工序；
在将所述第二连接体固定在所述第二夹具上的状态下使所述第二夹具翻转后，在所述第二电子元件上通过导电性粘合剂配置所述第二连接体的工序；以及
使所述导电性粘合剂硬化的工序。
在本发明涉及的芯片模块的制造方法中，可以是：
所述第一夹具具有与芯片模块的高度相对应的第一夹具凹部，或者，所述第二夹具具有与芯片模块的高度相对应的第二夹具凹部。
在本发明涉及的芯片模块的制造方法中，可以是：
进一步包括：在所述第一电子元件上通过导电性粘合剂配置第四连接体的工序。
在本发明涉及的芯片模块的制造方法中，可以是：
进一步包括：在第二夹具上配置第三连接体的工序，
其中，在将所述第二连接体以及所述第三连接体固定在所述第二夹具上的状态下使所述第二夹具翻转后，在所述第二电子元件上通过导电性粘合剂配置所述第二连接体以及所述第三连接体。
在本发明涉及的芯片模块的制造方法中，可以是：
所述第一连接体具有支撑部，
在将第一连接体通过导电性粘合剂配置在所述第一电子元件上的工序中，所述支撑部与所述第一夹具抵接。
在本发明涉及的芯片模块的制造方法中，可以是：
所述第二连接体具有延伸部，
在将所述第二连接体通过导电性粘合剂配置在所述第二电子元件上的工序中，所述延伸部与所述第一夹具抵接。
在本发明涉及的芯片模块的制造方法中，可以是：
所述第一连接体具有多个支撑部，
所述第二连接体具有多个延伸部，
在将第一连接体通过导电性粘合剂配置在所述第一电子元件上的工序中，所述支撑部与所述第一夹具抵接，
在将所述第二连接体通过导电性粘合剂配置在所述第二电子元件上的工序中，所述延伸部与所述第一夹具抵接。
本发明涉及的芯片模块的制造方法，可以包括：
在第一夹具上配置第一电子元件的工序；
在第二夹具上配置第二连接体的工序；
在所述第二连接体上通过导电性粘合剂配置第二电子元件的工序；
在所述第二电子元件上通过导电性粘合剂配置第一连接体的工序；
在将所述第一电子元件固定在所述第一夹具上的状态下使所述第一夹具翻转后，在所述第一连接体上通过导电性粘合剂配置所述第一电子元件的工序；以及
使所述导电性粘合剂硬化的工序。
本发明涉及的芯片模块的制造方法，可以包括：
在第一电子元件的一侧通过导电性粘合剂载置导体板，使所述导体板通过支撑部支撑的工序；
在所述导体板的一侧载置第二电子元件的工序；
使所述导电性粘合剂硬化的工序；以及
将所述导体板切割后生成连接体的工序。
发明效果
在本发明中，当采用在第一夹具上配置第一电子元件，并且，在第二夹具上配置第二连接体，并通过使第一夹具或第二夹具翻转来制造芯片模块的形态的情况下，就能够高效地制造包含第一电子元件以及第二电子元件的芯片模块，进而高效地制造电子模块。
另外，在本发明中，即便是当采用在通过支撑部来支撑导体板并使导电性粘合剂硬化后，将导体板切割后生成连接体的形态的情况下，也同样能够高效地制造包含第一电子元件以及第二电子元件的芯片模块，进而高效地制造电子模块。
附图说明
图1是可在本发明第一实施方式中使用的电子模块的纵截面图。
图2是可在本发明第一实施方式中使用的电子模块的平面图。
图3是可在本发明第一实施方式中使用的电子模块的另一例纵截面图。
图4(a)-(e)展示可在本发明第一实施方式中使用的芯片模块的制造工序的纵截面图。
图5(a)是可在本发明第一实施方式中使用的第一夹具的平面图，图5(b)是可在本发明第一实施方式中使用的第二夹具的平面图。
图6(a)-(e)展示的是可在本发明第二实施方式中使用的芯片模块的制造工序的纵截面图。
图7(a)-(c)展示的是可在本发明第三实施方式中使用的芯片模块的制造工序的纵截面图。
图8(a)-(c)展示的是可在本发明第四实施方式中使用的芯片模块的制造工序的纵截面图。
图9展示的是可在本发明第五实施方式中使用的电子模块的平面图。
图10展示的是可在本发明第六实施方式中使用的电子模块的纵截面图。
图11展示的是可在本发明第七实施方式中使用的电子模块的斜视图。
图12展示的是可在本发明第七实施方式中使用的电子模块的平面图。
图13展示的是可在本发明第七实施方式中使用的电子模块的侧面图。
具体实施方式
第一实施方式
《构成》
在本实施方式中，“一侧”指的是图1中的上方侧，“另一侧”指的是图1中的下方侧。另外，将图1中的上下方向称为“第一方向”、左右方向称为“第二方向”、纸面的表里方向称为“第三方向”。将包含第二方向以及第三方向的面内方向称为“面方向”，将从图1的上方进行观看称为“从平面看”。
本实施方式中的电子模块，可以具有第一电子单元、以及第二电子单元。
如图1所示，第一电子单元可以具有：第一基板11、配置在第一基板11的一侧的多个第一导体层12、以及配置在第一导体层12的一侧的第一电子元件13。第一电子元件13可以是开关元件，也可以是控制元件。当第一电子元件13是开关元件时，可以为MOSFET或IGBT等。第一电子元件13以及后述的第二电子元件23可以分别由各自的半导体元件构成，作为半导体材料，可以是硅、碳化硅、氮化镓等。第一电子元件13的另一侧的面可以通过焊锡等导电性接合剂5(参照图7以及图8)与第一导体层12相连接。另外，为了简化图示，图1、图3等附图中未图示有导电性粘合剂5。
第一电子元件13的一侧可以配置有第一连接体60。第一连接体60可以通过焊锡等导电性粘合剂5与第一电子元件13的一侧的面相连接。
如图1所示，在第一连接体60的一侧可以配置有第二电子单元。第二电子单元可以具有配置在第一连接体60的一侧的第二电子元件23。另外，第二电子单元还可以具有第二基板21、以及配置在第二基板21的另一侧的第二导体层22。第二导体层22的另一侧可以配置有第二连接体70。当配置有第二导体层22的时，与图1中所示的形态不同，第二导体层22上可以配置有第二电子元件23。第二连接体70可以通过焊锡等导电性接合剂与第二电子元件23的一侧的面以及第二导体层22的另一侧的面相连接。
第二电子元件23可以是开关元件，也可以是控制元件。当第二电子元件23是开关元件时，可以为MOSFET或IGBT等。
第一连接体60可以具有第一头部61、以及从第一头部61向另一侧延伸的第一柱部62。第二连接体70可以具有第二头部71、以及从第二头部71向另一侧延伸的第二柱部72。第一连接体60的截面可以大致呈T字形，第二连接体70的截面也可以大致呈T字形。
电子模块可以具有由前述用于封装：第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第一导体层12、以及第二导体层22的封装树脂等所构成的封装部90(参照图1)。第一导体层12可以从封装部90向外部突出，并与外部装置和可连接的端子部110相连接。
如图2所示，可以在第一头部61的一侧的面上配置第一沟槽部64。第一沟槽部64从平面看(面方向)可以配置在第一柱部62边缘外侧，其可以配置在边缘外侧的一部分上，也可以配置在第一柱部62的整个边缘外侧上。可以在第一头部61的一侧的面上的第一沟槽部的边缘内侧配置焊锡等导电性粘合剂5，也可以通过导电性粘合剂5配置第二电子元件23。
如图1所示，可以在第二电子元件23的一侧配置第三连接体80。第三连接体80可以具有第三头部81、以及从第三头部81向另一侧延伸的第三柱部82。第三连接体80可以通过焊锡等导电性接合剂5与第二导体层22的另一侧的面以及第二电子元件23的一侧的面相连接。另外，也可以通过连接有地三连接体80的第二导体层89与第一导体层12相连接。作为第三连接体80，可以不使用具有第三柱部82且纵截面呈大致T字形的部件，而可以使用连接件85(参照图3)。
如图2所示，从平面看，第一电子元件13可以采用从第一头部61向外部露出的形态。当第一电子元件13为MOSFET等开关元件的情况下，可以在露出至于外部的部分上配置第一栅极端子13g等。同时，当第二电子元件23为MOSFET等开关元件的情况下，可以一侧的面上配置第二栅极端子23g等。如图2所示，在第一电子元件13的一侧的面上具有第一栅极端子13g与第一源极端子13s，在第二电子元件23的一侧的面上具有第二栅极端子23g与第二源极端子23s。此情况下，第二连接体70可以通过焊锡等导电性接合剂5与第二电子元件23的第二源极端子23s相连接，第三连接体80(包含连接件85)可以通过焊锡等导电性接合剂5与第二电子元件23的第二栅极端子23g相连接。另外，第一连接体60可以通过焊锡等导电性接合剂5将第一电子元件13的一源极端子13s与配置在第二电子元件23的另一侧的第二漏极端子连接。配置第一电子元件13的另一侧的第一漏极端子可以通过焊锡等导电性接合剂5与第一导体层12相连接。第一电子元件13的第一栅极端子13g可以通过导电性接合剂5与第四连接体95(参照图4)相连接，该连接件85可以通过导电性接合剂5与第一导体层12相连接。
当第一电子元件13以及第二电子元件23中仅任意一方为开关元件时，可以考虑将载置在第一连接体60上的第二电子元件23作为发热量较低的控制元件，而将第一电子元件13设为开关元件。反之，也可以考虑将载置在第一连接体60上的第二电子元件23作为开关元件，而将第一电子元件13设为发热量较低的控制元件。
另外，也可以通过第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第三连接体80以及第四连接体95来构成芯片模块。此情况下，可以将具有第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第三连接体80以及第四连接体95的芯片模块，在配置在配置有第一导体层12的第一基板11以及配置有第二导体层22的第二基板21之间后，在通过利用封装部90来进行封装，从而来制造电子模块。
作为第一基板11以及第二基板21，可以采用陶瓷基板、绝缘树脂层等材料。作为导电性接合剂5，除了焊锡以外，还可以使用以Ag和Cu为主要成分的材料。作为第一连接体60以及第二连接体70的材料，可以使用Cu等金属。作为基板11、21，例如可以使用经过将电路图案化后的金属基板，此情况下，基板11、21可以兼做导体层12、21来使用。
端子部110与导体层12、22之间的接合，不仅可以通过使用焊锡等导电性接合剂来完成，还可以利用激光焊接、以及超声波焊接来完成。
《制造方法》
接下来，对本实施方式的电子模块的一例制造方法进行说明。这里所使用的第一连接体60以及第二连接体70可以选用通过前述制造工序来进行制造的第一连接体以及第二连接体。
首先，在第一夹具500上配置第一电子元件13(第一电子元件配置工序，参照图4(a))。
接着，在第一电子元件13上通过焊锡等导电性粘合剂5配置第一连接体60(第一连接体配置工序，参照图4(b))。并且，在第一电子元件13上通过焊锡等导电性粘合剂5配置第四连接体95(第四连接体配置工序，参照图4(b))。图4中未图示有焊锡等导电性粘合剂5。
接着，在第一连接体60上通过导电性粘合剂5配置第二电子元件23(第二电子元件配置工序，参照图4(c))。第一连接体60上的导电性粘合剂5被配置在第一电子元件13的第一沟槽部的边缘内侧。
接着，在第二电子元件23上载置焊锡等导电性粘合剂5。
在第二夹具550上配置第二连接体70(第二连接体配置工序，参照图4(d))。并且，在第二夹具550内配置第三连接体80(第三连接体配置工序，参照图4(d))。第二夹具550可以在配置有第二连接体70的位置上具有多个第二夹具凹部560(参照图5(b))。
第二夹具凹部560的高度可以与芯片模块的高度相对应。这里所说的第二夹具凹部560的高度与芯片模块的高度相对应，指的是第二夹具凹部560具有大于等于包含导电性粘合剂5的厚度在内的芯片模块的整体设计上的厚度的高度。另外，也可以是第二夹具550不具有第二夹具凹部560，而第一夹具500具有第一夹具凹部510的形态(参照图6(a))。
接着，在利用吸引构件将第二连接体70以及第三连接体80吸附并固定在第二夹具550上后使第二夹具550翻转，然后，在第二电子元件23上通过导电性粘合剂配置第二连接体70以及第三连接体80(翻转载置工序，参照图4(e))。在本实施方式中，虽然是利用吸附来作为将第二连接体70固定在第二夹具550上的手段，但此手段仅为一例，也可以通过利用支撑体来支撑等其他手段。不过，当利用吸引构件来进行吸附时，由于能够在无机械摩擦的情况下使第二连接体70翻转，因此能够防止诸如产生风尘等不良状况的发生。
在采用如图5所示的形态的情况下，在翻转工序中，是在使如图5(b)所示的多个第二连接体70以及第三连接体80吸附固定在第二夹具550的状态下使第二夹具550翻转后，再将第二连接体70以及第三连接体80各自载置在对应的第二电子元件23(参照图5(a))上。
接着，对导电性粘合剂5施加热量并使其溶融后使其硬化(使其回流(Reflow))(第一硬化工序)。这样，具有第一电子元件13以及第二电子元件23的芯片模块便得以被制造。
像这样，当芯片模块被制造后，将芯片模块的第一电子元件13通过导电性粘合剂5载置在配置在第一基板11上的第一导体层12上。
接着，将配置在第一基板21上的第二导体层22通过导电性粘合剂5载置在芯片模块的第二连接体70以及第三连接体80上。另外，可以配置有多个芯片模块。
像这样在利用第一基板11以及第二基板22将芯片模块夹在当中时，端子部110通过导电性粘合剂5被配置在未配置有芯片模块的第一导体层12上(参照图1)。另外，可以是：端子部110被配置在引线框上，在后述封装工序结束后，连接端子部110的引线框相连体被进行切割。
接着，对导电性粘合剂5施加热量并使其溶融后使其硬化(使其回流)(第二硬化工序)。此时所使用的导电性粘合剂5可以与制造芯片模块时所使用的导电性粘合剂5为相同材料。另外，也可以是：此时所使用的导电性粘合剂5的熔点低于制造芯片模块时所使用的导电性粘合剂5的熔点，并且在第二硬化工序中，也可以在低于制造芯片模块时所使用的导电性粘合剂5的熔点的温度下来进行加热。
接着，将封装树脂注入至第一基板11与第二基板21之间或覆盖第一基板11以及第二基板21(封装工序)。
这样，本实施方式的电子模块便得以被制造。
《作用·效果》
接下来，将对由上述结构构成的本实施方式的作用以及效果进行说明。另外，可以将在《作用·效果》中说明的任何形态适用于上述结构。
通过分别进行在第一夹具500上配置第一电子元件13，在第一电子元件13上配置第一连接体60，在第一连接体60上配置第二电子元件23的工序；以及在第二夹具550上配置第二连接体70的工序，并通过：在将第二连接体70固定在第二夹具550上的状态下使第二夹具550翻转后，在第二电子元件23上配置第二连接体70，然后再使导电性粘合剂5硬化，有益于高效地制造具有第一电子元件13、第一连接体60、第二电子元件23以及第二连接体70的芯片模块。
另外，可以在将第一连接体60通过导电性粘合剂5配置在第一电子元件13上，并在将第二电子元件23通过导电性粘合剂5配置在第一连接体60上后，再进行使导电性粘合剂5硬化的工序。此情况下，就能够制造包含第一电子元件13、第一连接体60以及第二电子元件23的备用芯片模块，这有益于将它们作为单个芯片模块来利用。
另外，当采用第二夹具凹部560或第一夹具凹部510的高度与芯片模块的高度相对应的形态的情况下，在将第二连接体70载置在第二电子元件23上时，有益于防止因第二夹具550的按压导致导电性粘合剂5的厚度变薄。
通过采用配置有第二夹具凹部560或第一夹具凹部510的形态，有益于防止在面方向上产生位置偏移。
第二实施方式
接下来，对本发明的第二实施方式进行说明。
在第一实施方式中，虽然是采用使吸附第二连接体70的第二夹具550翻转的形态，但在本实施方式中，如图6所示，采用的是使吸附第一电子元件13的第一夹具500翻转的形态。关于本实施方式中的其他结构，由于与第一实施方式相同，因此能够采用第一实施方式中已进行过说明的的任何一种形态。另外，已在第一实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
首先，在第一夹具500上配置第一电子元件13(第一电子元件配置工序，参照图6(a))。第一夹具500在配置有第一电子元件13的位置上可以具有多个第一夹具凹部510。第一夹具凹部510的高度可以与芯片模块的高度相对应。
接着，在第二夹具550上配置第二连接体70(第二连接体配置工序，参照图6(b))。另外，在第二夹具550上配置第三连接体80(第三连接体配置工序，参照图6(b))。
接着，在第二连接体70以及第三连接体80上通过焊锡等导电性粘合剂5配置第二电子元件23(第二电子元件配置工序，参照图6(c))。
接着，在第二电子元件23上通过导电性粘合剂5配置第一连接体60(第一连接体配置工序，参照图6(d))。
接着，在将第一电子元件13吸附固定在第一夹具500上的状态下使第一夹具500翻转后，在第二连接体70上通过导电性粘合剂5配置第一电子元件13(翻转载置工序，参照图6(e))。
接着，对导电性粘合剂5施加热量并使其溶融后使其硬化(使其回流)(第一硬化工序)。这样，具有第一电子元件13以及第二电子元件23的芯片模块便得以被制造。
另外，第四连接体95可以在芯片模块完成制造后，通过导电性粘合剂5来连接。本实施方式同样有益于高效地制造具有第一电子元件13、第一连接体60、第二电子元件23以及第二连接体70的芯片模块。不过，在本实施方式中，有必要将第四连接体95附加在芯片模块上，就这一点来看，第一实施方式则更加有利。
第三实施方式
接下来，对本发明的第三实施方式进行说明。
在本实施方式中，使用用于支撑切割后形成第一连接体60的第一导体板310的第一板支撑部300来制造芯片模块(参照图7)。在本实施方式中，未配置有第二连接体70。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。第一板支撑部300作为支撑部的一种被包含在支撑部中。第一导体板310作为导体板的一种被包含在导体板中。
在本实施方式中，首先，在第一电子元件13的一侧通过导电性粘合剂5载置第一导体板310(第一导体板载置工序，参照图7(a))。此时，可以是第一导体板310的至少两端被第一板支撑部300所支撑。另外，第一板支撑部300可以配置两个以上，例如可以配置四个，并分别支撑第一导体板310的四个角落，还可以配置六个，并在六个点上对第一导体板310进行支撑。
接着，在第一导体板310的一侧通过导电性粘合剂5载置第二电子元件23(第二电子元件载置工序，参照图7(b))。
接着，对导电性粘合剂5施加热量并使其溶融后使其硬化(使其回流)(硬化工序)。
接着，对第一导体板310进行切割后生成第一连接体60(切割工序，参照图7(c))。这样，本实施方式的芯片模块便得以被制造。
根据本实施方式，由于是在维持第一板支撑部300的高度的情况下使导电性粘合剂5硬化，因此就能够防止导电性粘合剂5的厚度因第一导体板310的重量导致变薄。另外，还能够期待在多个芯片模块上以同样的厚度来配置导电性粘合剂5，从而防止芯片模块之间产生偏差。
第四实施方式
接下来，对本发明的第四实施方式进行说明。
虽然在第三实施方式中未配置第二连接体70，但在本实施方式中，则配置有第二连接体70。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。第二板支撑部350作为支撑部的一种被包含在支撑部中。第二导体板360作为导体板的一种被包含在导体板中。
首先，在第一电子元件13的一侧通过导电性粘合剂5载置第一导体板310(第一导体板载置工序，参照图8(a))。此时，可以是第一导体板310的至少两端被第一板支撑部300所支撑。
接着，在第一导体板310的一侧通过导电性粘合剂5载置第二电子元件23(第二电子元件载置工序，参照图8(b))。
接着，在第二电子元件23的一侧通过导电性粘合剂5载置第二导体板360(第二导体板载置工序，参照图8(c))。此时，可以是第二导体板360的至少两端被第二板支撑部350所支撑。另外，与第三实施方式中说明的第一板支撑部300一样，第二板支撑部350可以配置两个以上，例如可以配置四个，并分别支撑第二导体板360的四个角落，还可以配置六个，并在六个点上对第二导体板360进行支撑。
接着，对导电性粘合剂5施加热量并使其溶融后使其硬化(使其回流)(硬化工序)。
接着，对第一导体板310进行切割后生成第一连接体60，并对第二导体板360进行切割后生成第二连接体70(切割工序，参照图8(d))。这样，本实施方式的芯片模块便得以被制造。第一导体板310与第二导体板360可以同时进行切割，也可以分别进行切割。在面方向上对第一导体板310和第二导体板360的切割可以在同一部位上进行，也可以在不同部位上进行切割。
另外，也可以按不同的顺序来制造芯片模块，例如可以按照第三实施方式中的工序来制造由第一电子元件13、第一连接体60以及第二电子元件23构成的芯片模块，并在该芯片模块的一侧通过导电性粘合剂5载置第二导体板360，对第二导体板360进行切割后，形成第二连接体70。
在本实施方式中，由于是在维持第一板支撑部300以及第二导体板360的高度的情况下使导电性粘合剂5硬化，因此就能够防止导电性粘合剂5的厚度因第一导体板310以及第二导体板360的重量导致变薄。另外，还能够期待在多个芯片模块上以同样的厚度来配置导电性粘合剂5，从而防止芯片模块之间产生偏差。再有，根据本实施方式，还能够配置第二连接体70，从而有益于获得因配置第二连接体70而产生的效果。
第五实施方式
接下来，对本发明的第五实施方式进行说明。
虽然在上述各实施方式中，使用了截面呈T字形的第一连接体60，但在本实施方式中，如图9所示，第一连接体60具有从第一头部61向另一侧延伸的四个支撑部65(65a-65d)。支撑部65与第一导体层12或第一基板11抵接。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。本申请中的所说的“抵接”除了直接抵接的形态以外，还包含了间接抵接的形态。作为间接抵接的形态，例如可以例举的是隔着焊锡等导电性粘合剂5抵接的形态。
虽然在本实施方式是以使用四个支撑部65的形态来进行说明的，但并不仅限于此，也可以使用一个、两个、三个或五个以上的支撑部65。
在如本实施方式般配置有从第一头部61延伸的支撑部65的情况下，就能够防止在第二电子元件23安装时或安装后因第二电子元件23的重量导致第一连接体60发生倾斜。
在如本实施方式般配置有多个支撑部65的情况下，就能够更加稳定地来配置第一连接体60，使配置在第一电子元件13与第一连接体60之间的导电性粘合剂5的厚度保持一致，从而提升可靠性。另外，在制造芯片模块时，能够更加稳定地来配置第一连接体60，这也有益于提高生产效率。
以在制造工序中使用支撑部65的观点来看，则第一实施方式中说明的制造工序比第二实施方式中说明的制造工序更加有益。
另外，在如本实施方式般配置有多个支撑部65的情况下，有益于更加稳定地来配置第一连接体60，以及实现更高的散热效果。
支撑部65可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的支撑基端部69(69a-69d)。另外，可以不必在每个支撑部65上都配置支撑基端部69，而是仅在多个支撑部65中的一部分支撑部65上配置支撑基端部69，而其余的支撑部65上不配置支撑基端部69。
在像这样配置有支撑基端部69的情况下，就能够将第一连接体60更稳定得配置在第一基板11或第一导体层12上，并且还能够通过支撑基端部69来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
支撑部65可以各自与第一导体层12抵接。当个与支撑部65相连接的第一导体层12不与别的第一导体层12、第二导体层22、第一电子元件13以及第二电子元件23电气连接从而不发挥电气功能时，有益于防止第一电子元件13以及第二电子元件23显示支撑部65导通后出现预料外的运作。
支撑部65可以各自具有从第一头部61向面方向延伸的面方向支撑部166(166a-166d)、以及从面方向支撑部166向高度方向(第一方向)延伸的高度方向支撑部165(165a-165d)(参照后述的第七实施方式)。另外，面方向支撑部166指的是在宽度方向上的长度比第一头部61更短的部分。
支撑部65可以不具有面方向支撑部166，而仅具有从第一头部61向高度方向(第一方向)延伸的高度方向支撑部165。
第六实施方式
接下来，对本发明的第六实施方式进行说明。
虽然在上述各实施方式中，使用了具有第二柱部72且截面呈T字形的第二连接体70，但在本实施方式中，如图10所示，第二连接体70具有从第二头部71向另一侧延伸的延伸部75(75a、75b)。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。本实施方式中的延伸部75还具有从第二头部71向高度方向(第一方向)延伸的高度方向延伸部175(175a、175b)。
虽然在本实施方式中对使用了两个延伸部75的形态进行说明，但并不仅限于此，也可以使用一个或三个以上的延伸部75。
根据本实施方式，由于配置有延伸部75，因此能够有效地将来自于第二电子元件23的热量进行散热，并通过第二连接体70实现高散热性。当如本实施方式般配置有多个延伸部75时，有益于实现更高的散热性。
延伸部75可以各自与第一导体层12抵接。与延伸部75相连接的第一导体层12可以不与别的第一导体层12以及第一电子元件13电气连接。
延伸部75可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的延伸基端部79(79a、79b)。另外，可以不必在每个延伸部75上都配置延伸基端部79，而是仅在多个延伸部75中的一部分延伸部75上配置延伸基端部79，而其余的延伸部75上不配置延伸基端部79。
在像这样配置有延伸基端部79的情况下，就能够将第二连接体70更稳定得配置在第一基板11或第一导体层12上，并且还能够通过延伸基端部79来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
在如本实施方式般采用具有多个延伸部75的第二连接体70的形态的情况下，就能够更加稳定地来配置第二连接体70，使配置在第二电子元件23与第二连接体70之间的导电性粘合剂5的厚度保持一致，从而提升可靠性。另外，在制造芯片模块时，能够更加稳定地来配置第二连接体70，这也有益于提高生产效率。
以在制造工序中使用延伸部75的观点来看，则第一实施方式中说明的制造工序比第二实施方式中说明的制造工序更加有益。
如本实施方式般，当采用具有多个延伸部75的第二连接体70的形态的情况下，就能够施加将第二基板21推回一侧的排斥力。也就是说，虽然在制造工序中会因加热会对第一基板11以及第二基板21施加产生翘曲变形的力，但通过使用具有多个延伸部75的第二连接体70，就有益于防止第一基板11以及第二基板21产生翘曲变形。
第七实施方式
接下来，对本发明的第七实施方式进行说明。
虽然在第五实施方式中配置有支撑部65，在第六实施方式中配置有延伸部75，但也可以同时采用支撑部65以及延伸部75。在本实施方式中，如图11至图13所示，采用了具有三个支撑部65以及三个延伸部75的形态。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式所示，延伸部75可以具有从第二头部71向面方向延伸的面方向延伸部176、以及从面方向延伸部176向高度方向(第一方向)延伸的高度方向延伸部175。另外，面方向延伸部176指的是在宽度方向上的大小比第二头部71更小的部分。
当如本实施方式般采用支撑部65以及延伸部75，并采用第一实施方式中的制造方法的情况下，有益于获得已在第五实施方式以及第六实施方式中说明的效果。
说道与制造工序之间的关系，首先，能够更稳定地来配置第一连接体60。另外，能够使配置在第一电子元件13与第一连接体60之间的导电性粘合剂5的厚度保持一致，从而提升可靠性。在制造芯片模块时，能够更加稳定地来配置第一连接体60，这从而提高生产效率。再有，能够更稳定地来配置第二连接体70。另外，能够使配置在第二电子元件23与第二连接体70之间的导电性粘合剂5的厚度保持一致，从而提升可靠性。在制造芯片模块时，能够更加稳定地来配置第二连接体70，这从而提高生产效率。
最后，上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例，可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
5 导电性粘合剂
13 第一电子元件
23 第二电子元件
60 第一连接体
70 第二连接体
80 第三连接体
95 第四连接体
300 第一板支撑部(支撑部)
310 第一导体板(导体板)
350 第二板支撑部(支撑部)
360 第二导体板(导体板)
500 第一夹具
510 第一夹具凹部
550 第二夹具
560 第二夹具凹部

Claims (9)

1.一种芯片模块的制造方法，其特征在于，包括：
在第一夹具上配置第一电子元件的工序；
在所述第一电子元件上通过导电性粘合剂配置第一连接体的工序；
在所述第一连接体上通过导电性粘合剂配置第二电子元件的工序；
在第二夹具上配置第二连接体的工序；
在将所述第二连接体固定在所述第二夹具上的状态下使所述第二夹具翻转后，在所述第二电子元件上通过导电性粘合剂配置所述第二连接体的工序；以及
使所述导电性粘合剂硬化的工序。
2.根据权利要求1所述的芯片模块的制造方法，其特征在于：
其中，所述第一夹具具有与芯片模块的高度相对应的第一夹具凹部，或者，所述第二夹具具有与芯片模块的高度相对应的第二夹具凹部。
3.根据权利要求1或2所述的芯片模块的制造方法，其特征在于：其中，进一步包括在所述第一电子元件上通过导电性粘合剂配置第四连接体的工序。
4.根据权利要求1至3中任意一项所述的芯片模块的制造方法，其特征在于：
其中，进一步包括在第二夹具上配置第三连接体的工序，
在将所述第二连接体以及所述第三连接体固定在所述第二夹具上的状态下使所述第二夹具翻转后，在所述第二电子元件上通过导电性粘合剂配置所述第二连接体以及所述第三连接体。
5.根据权利要求1至4中任意一项所述的芯片模块的制造方法，其特征在于：
其中，所述第一连接体具有支撑部，
在将第一连接体通过导电性粘合剂配置在所述第一电子元件上的工序中，所述支撑部与所述第一夹具抵接。
6.根据权利要求1至5中任意一项所述的芯片模块的制造方法，其特征在于：
其中，所述第二连接体具有延伸部，
在将所述第二连接体通过导电性粘合剂配置在所述第二电子元件上的工序中，所述延伸部与所述第一夹具抵接。
7.根据权利要求1至6中任意一项所述的芯片模块的制造方法，其特征在于：
其中，所述第一连接体具有多个支撑部，
所述第二连接体具有多个延伸部，
在将第一连接体通过导电性粘合剂配置在所述第一电子元件上的工序中，所述支撑部与所述第一夹具抵接，
在将所述第二连接体通过导电性粘合剂配置在所述第二电子元件上的工序中，所述延伸部与所述第一夹具抵接。
8.一种芯片模块的制造方法，其特征在于，包括：
在第一夹具上配置第一电子元件的工序；
在第二夹具上配置第二连接体的工序；
在所述第二连接体上通过导电性粘合剂配置第二电子元件的工序；
在所述第二电子元件上通过导电性粘合剂配置第一连接体的工序；
在将所述第一电子元件固定在所述第一夹具上的状态下使所述第一夹具翻转后，在所述第一连接体上通过导电性粘合剂配置所述第一电子元件的工序；以及
使所述导电性粘合剂硬化的工序。
9.一种芯片模块的制造方法，其特征在于，包括：
在第一电子元件的一侧通过导电性粘合剂载置导体板，使所述导体板通过支撑部支撑的工序；
在所述导体板的一侧载置第二电子元件的工序；
使所述导电性粘合剂硬化的工序；以及
将所述导体板切割后生成连接体的工序。
CN201780004178.5A 2017-05-19 2017-05-19 芯片模块的制造方法 Active CN109287128B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018812 WO2018211681A1 (ja) 2017-05-19 2017-05-19 チップモジュールの製造方法

Publications (2)

Publication Number Publication Date
CN109287128A true CN109287128A (zh) 2019-01-29
CN109287128B CN109287128B (zh) 2022-07-01

Family

ID=63207815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780004178.5A Active CN109287128B (zh) 2017-05-19 2017-05-19 芯片模块的制造方法

Country Status (6)

Country Link
US (1) US11264351B2 (zh)
JP (1) JP6511584B2 (zh)
CN (1) CN109287128B (zh)
NL (1) NL2020927B1 (zh)
TW (1) TWI667949B (zh)
WO (1) WO2018211681A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3886150A1 (en) 2020-03-26 2021-09-29 Infineon Technologies Austria AG Method for processing a semiconductor wafer, semiconductor wafer, clip and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
US20110081750A1 (en) * 2009-10-07 2011-04-07 Renesas Electronics Corporation Manufacturing method for semiconductor devices
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH07326636A (ja) 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP4661766B2 (ja) 2006-10-31 2011-03-30 株式会社デンソー ハニカム構造体の焼成方法及び焼成装置
US20090194856A1 (en) 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US8222718B2 (en) 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
WO2012133760A1 (ja) 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8603860B2 (en) 2011-10-24 2013-12-10 Taiwan Semiconductor Manufacturing Company, L.L.C. Process for forming packages
US9048338B2 (en) 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015144216A (ja) 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
JP2016066700A (ja) 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
JP6489525B2 (ja) 2015-09-19 2019-03-27 新電元工業株式会社 電気機器の製造方法、製造用治具及び取り外し用治具
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
US20110081750A1 (en) * 2009-10-07 2011-04-07 Renesas Electronics Corporation Manufacturing method for semiconductor devices
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置

Also Published As

Publication number Publication date
CN109287128B (zh) 2022-07-01
WO2018211681A1 (ja) 2018-11-22
TWI667949B (zh) 2019-08-01
US11264351B2 (en) 2022-03-01
JPWO2018211681A1 (ja) 2019-06-27
NL2020927A (en) 2018-11-23
NL2020927B1 (en) 2019-03-14
TW201902319A (zh) 2019-01-01
JP6511584B2 (ja) 2019-05-15
US20210175197A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP4459883B2 (ja) 半導体装置
US7234218B2 (en) Method for separating electronic component from organic board
CN103035542B (zh) 用于生产功率半导体设置的方法
JP6163838B2 (ja) 加圧加熱接合構造及び加圧加熱接合方法
CN110199579A (zh) 电子模块以及电子模块的制造方法
CN104900627A (zh) 半导体装置、半导体装置的制造方法、定位治具
US20170194296A1 (en) Semiconductor module
JP2015536579A (ja) 切換モジュールおよび付属の格子モジュールを作製する方法ならびに付属の格子モジュールおよび対応した電子ユニット
US8181845B2 (en) Electrical bond connection system
CN109287128A (zh) 芯片模块的制造方法
KR101259308B1 (ko) 아이씨와 엘이디를 포함하는 헤테로구조물와 이를 제조하기 위한 방법
JP2003124262A5 (zh)
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
CN109314087A (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
CN101518166B (zh) 用于制造光电子器件装置的方法和光电子器件装置
CN109287127A (zh) 电子模块
CN109287130A (zh) 电子模块、引线框以及电子模块的制造方法
CN109511278A (zh) 电子模块
JPH01225196A (ja) 積層混成集積回路の製造方法
JP2001267715A (ja) 電子回路装置および基板接続用弾性体
KR101096320B1 (ko) 회로기판 조립체 및 그 제조 방법
JP2013161961A (ja) 半導体モジュールの製造方法
TWI681533B (zh) 電子模組
CN206907757U (zh) 一种可用于低温测试实验的简易芯片载体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant